JPS58106973A

JPS58106973A - デジタル型のビデオ信号の波形等化器

Info

Publication number: JPS58106973A
Application number: JP56206359A
Authority: JP
Inventors: Hisafumi Yamada; 山田　久文; Choei Kuriki; 栗城　長英; Junya Saito; 斎藤　潤也
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-12-21
Filing date: 1981-12-21
Publication date: 1983-06-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はビデ第４Ｎ号より不要信号、例えばゴースト信
号を除去して波形等化をするデジタル型のビデオ信号の
波形等化器に関する。

ビデオ信号からゴースト信号を模擬して打消用信号を形
成し、この打消用信号とビデオ信号を合成してゴースト
、信号を除去するようにした波形等化器が種々提案され
ている。そして、信号処理の容易さから第１図に示す如
きデジタル型のビデオ信号の波型等化器が考えられてい
る。

この第１図につき説明するに、アンテナ（１）からの信
号がチューナ（２）、映像中間増幅器（３）を通じて映
倫検波回路（４）に供給され、ビデオ信号Ｓｉｏが検波
される。このビデオ信号がＡ−Ｄ変換器（５）を介して
例えば１サンプル８ビツトのデジタル信号に変換された
後、トランスパーサルフィルタを構成するシフトレジス
タ（６）に供給される。このシフトレジスタ（６）は、
ｎビットのシフトレジスタで後述するクロックパルスＣ
ＬＫｌにて動作するようになされており、その遅延時間
は先行ゴースト除去期間τ０と等しくされると共にこの
シフトレジスタ（６）を形成する各レジスタの出力端よ
りｎ個のタップが導出されている。

このシフトレジスタ（６）の終端タップから得られる信
号はＤ−Ａ変換器（７ｎ）を介されてアナログ信号に変
換された後、合成器（８）Ｋ供給される。

また、このシフトレジスタ（６）の各タップに得られる
信号は、夫々Ｄ−Ａ変換器（７１）　（７２）・・・・
・・（７ｎ）を介されてアナログ信号に変換された後、
アナログ乗算器で構成された重み付は回路（１０１）　
（１０２）・・・・・・（１０，）Ｋ供給される。

さらに、シフトレジスタ（６）の終端からの信号がトラ
ンスパーサルフィルタを構成するシフトレジスｐαυに
供給される。このシフトレジスタαυは、ｍビットのシ
フトレジスタで、シフトレジスタ（６）と同様にクロッ
クパルスＣＬＫ１にて動作スるようになされており、そ
の遅延時間は後行ゴーストの除去期間τ１と等［、〈さ
れると共に、このシフトレジスタ（１υを形成する各レ
ジスタの出力端よりｍ個のタップが導出されている。

この各タップに得られる信号が夫々Ｄ−Ａ変換器（１２
１）　（１２２）・・−・・（１２ｍ）を介されてアナ
ログ信号に変換された後、アナログ乗算器で構成された
重み付は回路（１３１）　（１３２）・・・・・・（１
３ｍ）に供給される。

重み付は回路（１０□）　（１０２）・・・・・・（Ｉ
ｏｎ　）　（１３１）　（１３２）・・・・・・（１３
ｍ）の夫々ｆは、後述するようｆ合成器（８）より出力
されるビデオ信号に含まれるゴースト信号に応じた重み
付は係数が供給されて重み付けが行なわれる＠そり、て
、これら重み付は回路（１０ｘ）（１０ｚ）・・・・・
・（Ｉｏｎ）　（１３１）　（１３２）・・・・・・（
１３ｍ）より得られる重み付けされた信号は加算されて
ゴースト信号を模擬１７た打消用信号Ｓｅとされて合成
器（８）Ｋ供給される。

結局、合成器（８）よりはゴースト信号の除去されたビ
デオ信号が出力され、出力端子（９）にはゴースト信号
の除去されたビデオ信号ＳＯが得られる。

ところで、ゴーストの検出測定用の信号としては、標準
テレビジ冒ン信号に含まれており、しかも、できるだけ
長い間他の信号の影響を受けないもの、例えば垂直同期
信号が用いられる。つまシ第２図に示すように、垂直同
期信号の前縁ＶＥとその前後の士ＬＨ（Ｈは水平期間）
は他の信号の影響を受けない。従って、例えば昼下説明
するように、この垂直同期信号の前縁ＭＥとその前後の
±ＬＨ内圧内圧−の前縁ｖＥの前の期間τＯ及び後０期
間τｌの信号（以下情報参照部分という）から標準波形
が減算されて重み付は係数を形成す・るためのゴースト
検出信号が得られる。即ち、合成器（８）からのビデオ
信号が減算回路Ｈ＆Ｃ供給される。

また、（１！１９は標準波形形成回路を示し、この標準
波形形成回路（１！９においては、後述するタイミング
ノ（ルスＰｔＫ基づいて、合成器（８）からのビデオ信
号の垂直同期信号の前縁ＶＢのステップ波形に近似した
標準波形８ｆが形成され、この標準波形８ｆがローパス
フィルタａｅを介して減算回路０４に供給される。

そして、この減算回路α祷よシボ−スト検出信号が得ら
れる。このゴースト検出信号は微分回路ａＤを介して微
分信号Ｓｄとされた後Ａ−Ｄ変換器０８を介されてデジ
タル信号とされ、シフトレジスタＯＩ及びＣ！１１４Ｃ
供給される。

この場合、ゴースト検出信号を微分した微分信号８ｄは
近似的にゴーストのインパルス応答とみなせるので、こ
の微分信号が打消用信号を形成するトランスパーサルフ
ィルタの重み付は係数とされるものである。

シフトレジスタα傷及び（イ）はデマルチプレクサ及び
重み付は係数記憶回路を構成するもので、上述しえシフ
トレジスタａυ及び（６）と同様にｍビット及びｎビッ
トのシフトレジスタで後述するクロックパルス発生器か
らのクロックパルスＣ″ＬＫ２で動作し、夫々のレジス
タの出力端よりｍ個及びｎ個のタップが導出されている
０クロックパルスＣＬＫ２は上述した合成器（８）より得
られるビデオ信号の情報参照部分の期間（τ０＋τｌ）
のみ供給されるようになされており、シフトレジスタ（
イ）Ｋは、垂直同期信号の前縁ＶＥの前の期間τ０の微
分信号８ｄが重み付は係数として記憶され、シフトレジ
スタＱ’Ｊ［は、この前縁ＶＢの後の期間τｌの微分信
号８ｄが重み付は係数として記憶される。。

結局、シフトレジスター及び（１（Ｊの各タップには重
み付は係数が得られ、夫々Ｄ−人変換器（２１１）（２
１２）−（２１ｎ）　（２２１）　（２２ｇ）−”・（
２２ｍ）を介されてアナログ信号に変換された後、上述
したトランスバーサルフィルタを構成する重み付は回路
（１（ｈ）（Ｌｏｇ）−＝　（Ｉｏｎ）　（１３１）　
（１３２）＝＝　（１３ｍ）に供給される。

なお、この第１図において、映倫検波回路（４）からの
ビデオ信号８ｉｏは、同期分離回路翰、基準時刻検出回
路（ホ）及びクロックパルス発生器（ホ）に供給される
。同期分離回路（２）で分離された垂直同期信号が基準
時刻検出回路−に供給されて、基準時刻１＝０が検出さ
れる・りまり、ビデオ信号８ｉｏの垂直同期４８号の前
＠ＶＢを示すパルスが形成される＠このパルスは先行ゴ
ースト１．の除去期間τ０と等しい遅延時間を有する遅
延回路（２）を介された後タイミングパルスＰｔとして
標準波形形成回路ａＳクロックパルス発生器（２）にお
いては、ビデオ信号Ｓｉｏより鳩波数ｆｓｃのバースト
信号が抜き出され、このバースト信号に同期し、周波数
３１’ｓｃあるいは４　ｆｓｃのクロックパルスＣＬＫ
１及びＣＬＫ２が形成される。クロックパルスＣＬＫ１
は連続して出力されると共に、クロックパルスＣＬＫ２
Ｆｉ例えば基準時刻検出回路（ハ）より得られる基準時
刻ｔ＝Ｏｆ示すパルスに基づいて、この基準時刻ｔ＝Ｑ
からτｏ＋ｒ１の期間のみ出力されるようになされてい
る。そして、クロックパルスＣＬＫ１はシフトレジｘり
（６）（１１４に、クロックパルスＣＬＫ２Ｈシフトレ
ジスタ員（７）Ｋ供給される。

以上述べたように、この第１図に示す波形等化量は、ビ
デオ信号段においてゴースト信号を除去することができ
る。

しかしながら、この第１図に示すデジタル型のビデオ４
１号の波形等化器は、Ａ−Ｄ変換器を２個（５１Ｑｌ使
用するものであるから、フスＦ的ＶＣは高いものである
・そこで、第３図に示す如き１つのＡ−Ｄ変換器を多重使
用するデジタル型のビデオ信号の波形等化器を先に提案
した。

この第３図につき説明するに１映像検波回路（４）から
のビデオ信号８ｉｏは、切換スイッチ四の一万の固定端
子（２７ａ）　Ｋ供給され、この切換スイッチ（財）の
他方の固定端子（２７ｂ）　Ｋは微分回路ａＤの微分信
号Ｓｄがアンプに）を介されて増幅されたものが供給さ
れる。

ここで、通常ビデオ信号８ｉｏは、第４図に示すように
、その映倫信号部分のピークが１００ＩＲＥで、同期信
号部分のピークが−４０Ｉ　ＲＩＣとなされている０こ
れに対し、微分回路ａηより得られる微分信号Ｓｄはき
わめて小さい。従って、この微分信号８ｄを直接Ａ−Ｄ
変換器（５）に供給したならば、このＡ−Ｄ変換器（５
）Ｋおける分解能が小さく、結果としてゴースト信号の
抑圧度が小となるＯその九め、この例においてはアンプ
（２）によって微分信号８ｄをＡ−Ｄ変換器（５）のダ
イナミックレンジの略フルスケールまで増幅せしめ、Ａ
−Ｄ変換器（５）の分解能を大きくし、ゴースト信号の
抑圧度を大とするようにしている。尚、第４図において
、ＳＢはバースト信号、ＰＨは水平同期信号である。

また１切換スイツチ（２）の可動端子（２７Ｃ）に得ら
れる信号はＡ−Ｄ変換器（５）に供給され、この人−Ｄ
変換器（５）の出力は、遅延回路６１Ｉを介してシフト
レジスタ（６）及び０υに供給されると共に、接続スイ
ッチ員を介してシフトレジスタ０優及び■に供給される
。遅延回路−は例えばシフトレジスタにて構成され、ク
ロックパルス発生器（至）からのクロックパルスＣＬＫ
ＩＫで動作するようになされており、その遅延期間は、
ビデオ信号の情報参照部分の期間（τ６＋ｒｔ）以上と
されるＯこの例においては、遅延時間はτ０＋でｌとさ
れている０　これは％Ａ−Ｄ変換器（５）を多重使用す
るものであるから、ビデオ信号８ｉｏの情報参照部分圧
１合成器（８）より得られるビデオ信号の情報参照部分
がダ°プらないようにするためでめる〇切換スイッチ（ロ）及び接続スイッチ■は、第５図ＡＫ
示す如き、ビデオ４１号Ｓｉｏの垂直同期イキ号の前縁
ＶＥ・、つまり、基準時刻１＝０よりτ０＋τ１の期間
後からτ０＋τ１の期間、即ち、合成器（８）より得ら
れるビデオ信号の情報参照部分の期間で高レベルとなる
、第５図ＨＫ示す如きパルス信号ＰｃＫよって連動して
制御される。

即ち、このパルス信号Ｐｃの低レベルとなる期間では、
切換スイッチ（財）及び接続スイッチ■は図に示す状態
とされる。従って、この期間、映像検波回路（４）から
の第５図Ａに示す如きビデオ信号８ｉ。

が切換スイッチ（２）を介してＡ−Ｄ変換器（５）Ｋ供
給される。そして、このＡ−Ｄ変換器（５）の出力は遅
延回路−を介してシフトレジスタ（６）及びＱｌ）［供
給されるが、シフトレジスタ０Ｉ及び（１）Ｋは供給さ
れない・一方、パルス信号Ｐｃの高レベルとなる期間に
おいては、切換スイッチ＠は図とは逆に切換えられる。

ｌｋ共に、接続スイッチ曽は接続状態とされる。

従ってこの期間、微分回路αηからの第５図Ｆに示す如
き微分信号８ｄのアンプ（２）、にて増幅されたものが
、切換スイッチ（２）を介してＡ−Ｄ変換器（５）Ｋ供
給される・そして、このＡ−Ｄ変換器（５）の出力は。

遅延回路−を介してシフトレジスタ（６）及びαυに供
給されると共に１接続スイツチに）を介してシフトレジ
スタＱ９及び（イ）に供給される０以上から、Ａ−Ｄ変
換器（５）には第５図Ｂに示す如き信号Ｓｉｌが供給さ
れ、シフトレジスタ（６）及びａυには第５図Ｃに示す
如き信号Ｓｉ２が供給され、さらに合成器（８）には第
５図りに示す如き信号Ｓｉａが供給されることになる。

パルス信号Ｐｃは、制御パルス発生回路Ｇυで形成され
る。この制御パルス発生回路ｒ３１）には、基準時刻検
出回路（ハ）より得られる基準時刻ｔ＝Ｑを示すパルス
が遅延時間τ０＋τｌの遅延回路■を介されて供給され
、これが例えばトリガイキ号とされてパルス信号Ｐｃが
形成される〇また、基準時刻検出回路（財）より得られる基準時刻１
＝０を示すパルスは、遅延回路（支）及び遅延回路軸を
介されて標準波形形成回路へ５つにタイミングパルスＰ
ｔとして供給される。従ってこの標準波形形成回路（１
５’）より１はタイミングパルスＰｔに基づいて、合成
器（８）からのビデオ信号の垂直同期信号の前縁ＭＥで
立上がり、パルス幅τＧ＋τメを有する第５図Ｅに示す
如き標準波形Ｓ′イが形成され、これがローパスフィル
タαｅを介して減算回路（１４１に供給される・従って
、減算回路Ｉよりは、少なくとも合成器（８）より得ら
れるビデオ信号の情報参照部分の期間（τ０＋τｌ）に
おいてゴースト検出信号が得られる・そして、このゴー
スト検出信号は微分回路Ｑηにて第５図Ｆ＆Ｃ示す如き
微分信号８ｄ２ニーｇれ、上述したように１この微分信
号ＳｄがＡ−Ｄ変換器（５）を介してシフトレジスタＱ
９及びｇＪＫ供給されるＯま九、シフトレジスタａ優及
び（至）はクロックパルス発生器四で発生されるクロッ
クパルスＣＬＫ２’で動作するようになされている。こ
のクロックパルスＣＬＫ２’は、シフトレジスタ（６）
αυあるいは遅延回路（２）等に供給されるクロックパ
ルスＣＬＫＩ　ト同１１のものであるが、ただ、クロッ
クパルスＣＬＫＩが連続して供給されるものであるのに
対し、このクロックパルスＣＬＫ２’はパルス信号Ｐｃ
の高レベルとなる期間、即ち合成器（８）より得られる
ビデオ信号の情報参照部分の期間τｏ＋ｒｘしか供給さ
れないものである。従って、パルス信号Ｐｃの高レベル
となる期間シフトレジスタ員及び（７）に供給される微
分信号ａｄは、第１図例と同様に重み付は係数としてこ
のシフトレジスタＯ１及び（２１に記憶されるＯ尚〜基
準時刻検出回路（ハ）からの基準時刻１＝０を示スハル
スが遅延回路（至）を介されてクロックツ（ルス発生器
に）に供給され、これに基づいてクロックパルスＣＬＫ
２’は形成される。

このように斯る第３図例においては、合成器（８）より
出力されるビデオ信号の情報参照部分、即ち垂直同期信
号の前縁ＶＢの前後の期間（τＯ＋７”ｌ）の信号にお
けるゴースト検出信号の微分信号ＳｄはＡ−Ｄ変換器（
５）を介されてデジタル変換された後、シフトレジスタ
ａ９及び（至）に重み付け４ａ号として供給され記憶さ
れる。従って、トランスパーサルフィルタにおいては第
１図例同様にゴースト信号を模擬した打消用信号Ｓｅが
形成されるので、出力端子（９）には第五図Ｇに示すよ
うなゴースト信号の除去されたビデオ信号ＳＯが得られ
る。

この第３図例に工れば、１つの入−り変換器（５）を多
重使用するようＫしえものであるから、第１図例のもの
に比べ安価に構成することができる。

しかしながら、Ａ−Ｄ変換器（５）を多重使用したこと
により、出力端子（９）より得られる波形等化されたビ
デオ信号ＳＯは、第５図ＧＩＩｃ示すように・不要信号
情報（微分信号８ｄ　）　８ｓ　、の多重されたものと
なる。この不要信号情報８ｎは、ビデオ信号ＳＯの情報
参照部分よりτ０経過後からτθ＋τ１の期間に多重さ
れたものである。

従って、この波形等化されたビデオ信号ＳＯを使用する
場合、この不要信号情報Ｓｎのために１例えば、同期分
離回路等において垂直同期信号の形成位置が不安定とな
るなどの悪影響を及ぼす慣れが多分にあった。

本発明は斯る点に鑑みてなされ九もので、ビデオ信号８
Ｇより波形整形回路を用いてこの不要信号情報８ｍ　を
除去し、完全な波形等化を実現するようにし九ものであ
る。　　、　　　、、ｌ：Ｘ′□以下、第６図を参照し
ながら本発明によるデジタル型のビデオ信号の波形等化
量の一実施例にりいて説明しよう。この第６図において
第３図と対応する部分には同一符号を付して示す。

第６図において、（１００）は上述し九第３図例と同様
の波形等化器を示し、出力端子（９）には第７図Ｂに示
す如き波形等化されたビデオ信号Ｓｏが得られる。この
ビデオ信号ＳＯは、第７図Ａに示す如き入力ビデオ信号
Ｓ　ｌ　ｏに対して２τ０＋τ１だけ遅延されると共に
、その垂直同期信の前縁ｖＥよりτ０＋τｌの期間後に
τθ＋τｌの期間をもって不要信号情報Ｓｎを有するも
のである。そしてこの場合、例えば垂直同期信号の最初
の切れ込み５ｅｒｌ部分に不要信号情報８ｎが多重され
たものとなる。

ま九、この第６図において、（２００）は波形整形回路
を示し、上述したビデオ信゛号ＳＯは、この波形整形回
路（２００）を介され、その出力端子（２００ａ）Ｋ：
け第７図ＰＫ示す如き不要信号情報Ｓｎが除去され、正
しい位置に切れ込み５ｅｒｆを有する完全に波形等化さ
れたビデオ信号Ｓ’ｏを得ることができる。

この波形整形回ｍ’　（２ｏｏ）Ｋつき説明する。即ち
、ビデオ信号８ｏはこの波形整形回路（２００）を構成
するｎｐｎ形トランジスタ（２０１）のベースに供給さ
れる。

また、ａｐｎ　＊　）ランジスタ（２０２）及び（２０
３）のベースには、夫々端子（２０４）及び（２０６）
よりシンクチップレベル及びペデスタルレベルの直流電
圧Ｂｌ及びＢ３が供給される。これらトランジスタ（２
０１）　（２０２）及び（２０りの＝レクタは夫々正の
直流電圧十Ｂの供給される電源端子（２０６）に接続さ
れ、夫々のエイツタは、ｎｐａ形トランジスタ（２０７
）　（１２０ｇ）及び（２０９）のコレクタＫＪＩ絖さ
れる。これらトランジスタ（２Ｇ？）　（２１０８）及
び（２０９）のエミッタは共通＊ａされ、その共通接続
点は定電流回路（２１０）を介して接地される。そし【
、これらトランジスタ（２０７）　（２０１１）及び（
２０Ｇ）のベースには第７ＷＡＣ，Ｄ及びＩＨＣ示す如
き制御信号Ｖ（４、ＶＣ２及びｖＣ３が供給される。制
御信号Ｙｅｔはビデオ信号Ｓｏ　Ｋ多重された不要信号
情報８ａの期間（τ・十τ１）に低レベルとなり、その
他の期間は高レベルである信号である。また、制御信号
ＶＣ３は、ビデオ信号８０の切れ込み８ｅｒｌの期間Ｔ
ｌ　（＋５７ｓｅｃ）に高レベルとなり、その他網間は
低レベルである信号である。さらに制御信号ＶＣａはビ
デオ信号ＳＯに多重された不要信号情報Ｓｎの期間（τ
０＋τ１）であって、切れ込み５ｅｒｆの期間Ｔｌを除
いた期間に高レベルとなり、その他の期間は低レベルで
ある信号である。そして、これら制御信号ＶＣｔ、ＶＣ
２及ヒｖｃ３　ｔｉ、例）−ｉ［８図に示す如き制御信
号形成回路（３０（１）にて形成される。第８図におい
て−は上述した基準時刻検出回路を示し、この基準時刻
検出回路（ハ）からのビデオ信号８ｉｏの垂直同期信号
の前縁、即ち基準時刻１＝０を示すパルスは、遅延回路
（３ｏ１）及ヒ（３０２）を介してモノマルチバイブレ
ータ（３０３）Ｋトリガ信号として供給される＠遅延回
路（３０１）は２τ０＋τｌの遅延時間を有し、遅延回
路（３０２）はτθ＋τｌの遅延時間を有するものであ
り、マルチバイブレータ（３０３）’・は・トリガ信号
にて）　ＩＪガされてパルス幅τθ＋τｌのパルス信号
が形成される・ようになされている・、従って、このモ
ノマルチバイブレータ（３０３）で形成されたパルス信
号がインバータ（３０４）を介されて、出力端子（３０
５）には第７図Ｃに示す如き制御信号ＶＣＩが得られる
。また、基準時刻検出回路−からの基準時刻ｔ＝０を示
すパルスは、遅延回路（３０１）及び（３０６）を介し
てモノマルチバイブレータ（３０７）にトリガ信号とし
て供給される。遅延回路（３０６）は垂直同期０１号の
前縁ＶＥよシ最初の切れ込み５ｅｒｌまでの期間Ｔ２　
（÷２６μ５ｅｃ）と同じ遅延時間を有するものであり
、マルチバイブレータ（３０７）はトリガ信号にてトリ
ガされてパルス幅Ｔｌ（÷５μ５ｅｃ）のパルス信号が
形成されるようになされている。ここでＴ１＋Ｔ２＝”
Ｈ（：３１＃５ｅｃ）である。従って、出力端子（３０
８）には第７図ＥＫ示す如き制御信号ＶＣ３が得られる
。

さらに、（３０９）はノア回路を示し、このノア回路（
３０９）には制御信号ｖＣ１及びＶＯ２が供給され、従
って出力端子（３１０）には第７図Ｉ）ｃ示す如き制御
信号ｖＣ２が得られる・また、トランジスタ（２０１）　（２０２）及び（２０
３）のエミッタは、夫々ダイオード（２１１）　（２１
２）及び（２１３）のカソードに接続され、と昨らダイ
オード（２１１）（２１２）及び（２１３）のアノード
は共通に°接続され、その共通接続点は抵抗器（２１４
）を介して電源端子（２０６）に接続されると共Ｋｓｎ
ｐｎ形トランジスタ（２１５）にペースに接続される。

そして、トランジスタ（２１５）のコレクタは電源端子
（２０６）に接続され、このトランジスタ（２１５）の
エミッタは抵抗器（２１６）を介して接地されると共に
、このトランジスタ（２１５）のエミッタと抵抗器（２
１６）との接続点より出力端子（２００ａ）が導出され
る。

ここで、制御信号ｖＣ１が高レベルである期間にあって
は、トランジスタ（２０７）がオンとなってダイオード
（２１１）が導通し、従って出力端子（２００ａ）には
トランジスタ（２０１）のペースに供給された第７図Ｂ
に示す如きビデオ信号Ｓｏが出力される。

また、制御信号ＶＣ２が高しペールである期間にあって
は、トランジスタ（２０８）がオンとなってダイオード
（２１２）が導通し、従って出力端子（２００ａ）には
）　ラｙシｘり（２０２）　Ｋ供給されるシンクチップ
レベルの直流電圧Ｂｌが得られ、る。さらに、制御信号
ＶＣ３が高レベルである期間にあっては、トランジスタ
（２０９）がオンとなってダイオード（２１３）が導通
し、従って、出力端子（２００ａ）Ｋはトランジスタ（
２０３）　＋７）ヘ−４に供給サレルヘデスタルレベル
の直流電圧Ｂ２が得られる。

結局、本例ＫＴｏつ・ては、この波形整形回路（２００
）の出力端子（２００ａ）　Ｋ、第７図Ｆに示す如き、
ビデオ信号Ｓｏより不要信号情報゛８ｎが除去され、正
しい位置に切れ込み５ｅｒｌが再現されたビデオ信号Ｓ
’。

を得ることができる。

以上述べた実施例からも明らかなように本発明和よるデ
ジタル型のビデオ信号の波形等化量によれば、不要信号
情報をも除去した完全に波形等化されたビデオ４８号を
得ることができる。従って、このビデオ信号を用いても
例えば同期分離回路等に何等悪影響を及ぼすことはない
。

なお、上述実施例においては垂直同期信号の切れ込み部
分８ｅｒｌに不要信号情報ａｎが多重された例につき述
べたものであるが−例えば、波形等化器（ｉｏｏ）　（
第３図に示す）において遅延回路（２）の遅延時間を少
し長くして、不要信号情報８ｎが垂直同期信号の切れ込
み間に多重されるよう和なされるならば、波形整形回路
（２００）はシンクチップレベルの直流電圧Ｂ１のみを
要し、単にその不要信号情報８ｎの部分をシンクチップ
レベルの直流電圧ＢＩＫ置き換えるだけの回路構成で済
むことになる０

【図面の簡単な説明】

第１図及び第３図は夫々デジタル型のビデオ信号の波形
等化器の例を示す構成図、第２図、第４図及び第５図は
夫々その説明に供する線図、第６図は本発明によるビデ
オ信号の波形等化器の一実施例を示す構成図、第７図は
その説明に供する線図シ゛第８図は制御信号形成回路の
具体例を示す構成図である。（９）け出力端子、（１００）は波形等化器、（２００
）は波形整形回路、（２００ａ）は出力端子、Ｓｎは不
要信号情報である。第５図ｔ’−。第８図

Claims

【特許請求の範囲】

入力ビデオ信号をＡ−Ｄ変換器及び所定の遅延時間を有
する遅延回路を介してトランスパーサルフィルタに供給
し、該トランスパーサルフィルタにおいて上記入力ビデ
オ信号中に含まれる不要信号を模擬したアナログの打消
用信号を得、該打消用信号を上記遅延回路より得られる
ビデオ信号のアナログ変換されたものに逆極性で加算す
ることで上記人力ビデオ信号より不要信号を除去して波
形等化し、上記Ａ−Ｄ変換器においては上記入力ビデオ
信号の情報参照部分のデジタル変換後、上記波形等化後
のビデオ信号の情報参照部分より得られる不要信号情報
をデジタル変換し、骸デジタル変換された不要イキ号情
報を、上記トランスパーサルフィルタの重み付は信号と
して供給するよう圧したデジタル型のビデオ信号の波形
等化器において、上記波形等化後のビデオ信号を、それ
に含まれる上−記不要４１１号情報を除去する波形整形
回路を介させ、上記不要信号情報の除去された出力ビデ
オ信号を得るようにしたことを特徴とするデジタル型の
ビデオ信号の波形等化器。