JPS58105362A - Data transfer control system - Google Patents

Data transfer control system

Info

Publication number
JPS58105362A
JPS58105362A JP56204233A JP20423381A JPS58105362A JP S58105362 A JPS58105362 A JP S58105362A JP 56204233 A JP56204233 A JP 56204233A JP 20423381 A JP20423381 A JP 20423381A JP S58105362 A JPS58105362 A JP S58105362A
Authority
JP
Japan
Prior art keywords
semaphore
user
data
area
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56204233A
Other languages
Japanese (ja)
Inventor
Yumio Yoshiki
吉木 志美男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56204233A priority Critical patent/JPS58105362A/en
Publication of JPS58105362A publication Critical patent/JPS58105362A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/52Program synchronisation; Mutual exclusion, e.g. by means of semaphores

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

PURPOSE:To save the data of each station to an external memory with high efficiency, by carrying out the control between user programs using a semaphore process and the semaphore count control by means of a device different from a CPU. CONSTITUTION:When the input of a work station WS101A is over, the decision is given to whether or not the corresponding semaphore is idle or not by the semaphore count of a USA. If the semaphore is not idle, the interruption is queued. If the semaphore is idle, the corresponding semaphore switch is turned on to set the data of the WS101A to a main memory 102. Then whether a UPA is ready or not is decided. If the UPA is not ready, +1 is given to a semaphore counter. Then the end of the next data input is queued. If the UPA is ready, +1 is given to the count value. Then the interruption is applied, and an input end state is reset from the station WS.

Description

【発明の詳細な説明】 発明の技術分野 本発明は情報処理システムにおいて、複数のワークステ
ージ、ンそれぞれの入力データをユーザセマフォー処理
のもとに共通の外部メモリヘセープする際のデータ転送
制御方式に関する。
TECHNICAL FIELD OF THE INVENTION The present invention relates to a data transfer control method for saving input data from a plurality of work stages to a common external memory based on user semaphore processing in an information processing system.

発明の技術的背景とその問題点 情報処理システムにおいて、複数のワークステージ、ン
それぞれの入力データをユーザセマフォー処理のもとに
共通の外部メモリへ保存する際、従来ではその処理がす
べてO8(0perati■System ) IIC
委ねられていえ、従うて従来ではO8にかかる負担が大
きく、ソフトウニ・ブが繁雑化するとともに、システム
全体の制御を司゛る処理装置の処理負、荷が増大しシス
テム全体の処理能力の低下を招く一要因となっていた。
Technical background of the invention and its problems In an information processing system, when input data from multiple work stages is stored in a common external memory based on user semaphore processing, all of the processing has conventionally been performed using O8 (0 perity). ■System) IIC
However, in the past, the burden placed on the O8 was large, the software network became complicated, and the processing load on the processing unit that controlled the entire system increased, reducing the processing capacity of the entire system. This was one of the factors leading to the decline.

発明の目的 本発明は複数のワークステージ、ンそれぞれのデータを
ユーザセマフォー処理及びこれに伴うグロダラム処理の
もとに共通の外部メモリヘセーブする機能をもつシステ
ムにおいて、システム全体の制御を司る処理装置及びO
8に負担をかけることなくユーザセマフォー処理を実行
でき、前記ワークステージ、ンからの入力データを前記
外部メモリへ効率良く転送できセーブできるデータ転送
制御方式を提供することを目的とする。
Purpose of the Invention The present invention provides a processing device that controls the entire system in a system that has a function of saving data of each of a plurality of work stages to a common external memory based on user semaphore processing and associated glodarum processing. and O
It is an object of the present invention to provide a data transfer control system capable of executing user semaphore processing without imposing a burden on the work stage 8 and efficiently transferring and saving input data from the work stage 8 to the external memory.

発明の概要 本発明は複数のワークステージ、ンからの入力データを
共通の外部メモリヘセーブする際のユーザセマフォー処
理によるユーザプログラム相互間のスイッチ制御及びセ
マフォーカウント制御をシステム全体の制御を司る処理
装置とは別個のハードウェア構成によるプロセッサユニ
、トにて、独自にセマフォーカウント値をもとに行なう
ようにした亀のである。
Summary of the Invention The present invention provides a processing device that controls the entire system by controlling switches between user programs and controlling semaphore counts by user semaphore processing when input data from multiple work stages is saved to a common external memory. This is done in a processor unit with a separate hardware configuration, based on the semaphore count value.

発明の実施例 以下図面を参照して本発明の一実施例を説明する。第1
図は本発明の一実施例を示すブロック図である。図中、
100はシステム全体の制御を司る処理装置(以下H−
CPUと称す)、101ム。
Embodiment of the Invention An embodiment of the invention will be described below with reference to the drawings. 1st
The figure is a block diagram showing one embodiment of the present invention. In the figure,
100 is a processing unit (hereinafter H-
(referred to as CPU), 101mu.

101m、101cはワークスチー” w 7 (wS
A 、 WSi 。
101m and 101c are Works Steel” w 7 (wS
A, WSi.

WSc)、102はこO’7ニクステーシ、ン101h
*101m、101@からの入力データがセーブされる
外部メモリ(例えばMT)である、103は主メモリで
ある。この主メモリXOXには、制御!ログラム(O8
)、ニーデシログラム間におけるデーータの受は渡しに
供されるユーザコミユニケージ、ンエリア(以下UCA
と称す)、ユーザプログラム間のストッチ機能処理に供
されるユーザセマフォーエリア(以下USAと称す)、
上記各ワークステージ、 ン101h、101me10
1cに対応して設けられた、自己に固有のワークステー
ジ、ン1011のデータ入出力処理を行なうための複数
のユーザプログラムUPJ 、 UPj # UPJ、
UCAC上へトされたデータを外部メモリ102へ転送
するためのユーザプログラムA (UPA )等の領域
が確保される。104は上記H−CPU100とは独立
して、USAのセマフォーカウント値にもとづきユーザ
プログラムUPI 、 UPj 。
WSc), 102 is this O'7 station, 101h
*103 is the main memory, which is an external memory (for example, MT) in which the input data from 101m and 101@ is saved. This main memory XOX contains control! program (O8
), and the user communication area (hereinafter referred to as UCA
(hereinafter referred to as USA), a user semaphore area (hereinafter referred to as USA) used for processing the store function between user programs;
Each of the above work stages, 101h, 101me10
A plurality of user programs UPJ, UPj # UPJ, for performing data input/output processing of the self-specific work stage 1011 provided corresponding to 1c.
An area for a user program A (UPA) and the like for transferring data transferred onto the UCAC to the external memory 102 is secured. 104 is a user program UPI, UPj based on the semaphore count value of USA, independent of the H-CPU 100;

UPj及びUPA相互間のスイッチ制御、及びセマフォ
ーカウント制御を行なうニー4)4tマフオー処理の丸
めのプロセッサユニット(以下US −CPUと称す)
である。
4) Rounding processor unit for 4t mafau processing (hereinafter referred to as US-CPU) that performs switch control between UPj and UPA and semaphore count control
It is.

第2図は上記第1図のシステムにおけるデータ及び制御
の受は渡し順序を示す図であJ)、DJ。
FIG. 2 is a diagram showing the order of receiving and passing data and control in the system shown in FIG. 1 above.

O2,・・・はデータ順序、C1,C2,・・・は制御
(fログラム)順序を示している= 第3図及び第4図はそれぞれ一実施例の動作を説明する
フローチャートである。第3図はワークステーション1
01ム1101Be101Cに対応するユーザプログラ
ムUPI 、 UPj 、 UPJ−の処理動作例を示
し、第4図は外部メモリ102ヘデータをセーブするた
めのユーザプログラムA (UPA)の処理動作を示し
ている。この第3図に示す処理と第4図に示す処理と社
並行して行なわれる。
O2, . . . indicate data order, and C1, C2, . Figure 3 shows workstation 1
4 shows an example of the processing operation of the user programs UPI, UPj, UPJ- corresponding to the program 1101Be101C, and FIG. 4 shows the processing operation of the user program A (UPA) for saving data to the external memory 102. The processing shown in FIG. 3 and the processing shown in FIG. 4 are performed in parallel.

図中の破線枠で示した処理がユーザセマフォー処理であ
る。ζこではユーザプログラムA(UPA)に対するセ
マフォーのカウント値をAセマフォーカウント値、その
カウンタ部をAセマフォーカウントと呼び、又、ユーザ
プログラムLIPJ 。
The process indicated by the broken line frame in the figure is the user semaphore process. Here, the semaphore count value for user program A (UPA) is called A semaphore count value, and its counter part is called A semaphore count, and the user program LIPJ.

UPj 、 UPjに対する七マフオーカウント値(1
”又は“O”)をセマフォーカウント、そのカクンタを
セマフォースイッチと呼ぶ、この人セマフォーカウンタ
の初期値は「0」、セマフォー処理、チの初期値は′″
0′(オフ)である。
UPj, seven muff count value for UPj (1
” or “O”) is the semaphore count, and its kakunta is called the semaphore switch.The initial value of this person's semaphore counter is ``0'', and the initial value of semaphore processing is ``''
0' (off).

ここで一実施例の動作を説明する。ワークステージ、ン
101ムe101m、101cの何れかがデータ入力を
完了すると、以後、U8− CPU J o 4の制御
の下に、第3図及び第4図に示すようなセマフォー処理
が実行され、データ入力を完了したワークステージ、ン
(例えば101ム)からのデータが第2図に示す経路D
I 、 O2、・・・で外部メモリ102にセーブされ
る。以下、具体的な動作を説明する。先ずワークステー
ジ、ン101kT101m、101cに対応するユーザ
プログラムUPI 、 UF4 、 UPSの処理動作
を第3図を参照して説明する。ワークステージヨレ(例
えば101ム)のデータ入力が完了する(第2図DI 
、第3図a)と、先ずUSAのセマフォーカウントによ
シ該当セマフォーが空いているか否か、すなわちワーク
ステーション101人に対応するセマフォースイッチの
カウント内容が″0#(オフ)であるか否かを判断しく
第3図b)、空いていなければ、すなわち“l” (オ
ン)であれば割込み待人(第3図C)とし、空いていれ
ば、すなわち601(オフ)であれば、該当するセマフ
ォースイッチを”1”(オン)にして(第3図d)、ワ
ークステーション101ムからのデータを主メモリ10
2内のUCAC上へトする(第2図02 、第3図e)
。次にユーザプログラムA(UPA )がレディ状態に
あるか否か、すなわちAセマフォーカウンタのカウンタ
値が「0」であるか否かを判断【7(第3図゛f)、レ
ディ状態でなければ、すなわち「0」でなければ、Aセ
マフォーカウンタのカウント値を+1(第3図g)し−
て初めのステラf(第3図a)に戻シ次のデータ入力完
了を待つ。又、レディ状態であれば、すなわち「0」で
あればAセマフォーカウンタのカウント値を+1して第
4図に示す待ちBに割込みをかけ(第3図h)、初めの
ステ、プ(第3図a)に戻る。
Here, the operation of one embodiment will be explained. When either of the work stages 101m and 101c completes data input, semaphore processing as shown in FIGS. 3 and 4 is executed under the control of the U8-CPU J o 4, The data from the work stage (for example, 101m) that has completed data input is transferred to the path D shown in Figure 2.
I, O2, . . . are saved in the external memory 102. The specific operation will be explained below. First, the processing operations of the user programs UPI, UF4, and UPS corresponding to the work stages 101kT101m and 101c will be explained with reference to FIG. Data input for work stage deviation (for example, 101 mm) is completed (Figure 2 DI
, Fig. 3 a), first check whether the corresponding semaphore is empty according to the semaphore count of USA, that is, whether the count content of the semaphore switch corresponding to 101 workstations is "0# (off)". (b) in Figure 3), if it is not vacant, that is, "l" (on), it is set as an interrupt waiter (Figure 3C), and if it is vacant, that is, 601 (off), it is applicable. By setting the semaphore switch to "1" (on) (Fig. 3d), data from the workstation 101 is transferred to the main memory 101.
2 (Figure 2 02, Figure 3 e)
. Next, it is determined whether the user program A (UPA) is in the ready state, that is, whether the counter value of the A semaphore counter is "0" [7 (Fig. 3 f); , that is, if it is not "0", the count value of the A semaphore counter is +1 (Fig. 3g) -
Then, the program returns to the initial Stella f (FIG. 3a) and waits for the next data input to be completed. Also, if it is in the ready state, that is, if it is "0", the count value of the A semaphore counter is incremented by 1 and an interrupt is placed in the wait B shown in FIG. 4 (FIG. 3 h), and the first step (step Return to Figure 3 a).

次にユーザプログラムA (UPA)の処理動作を第4
図を参照して説明する。ここでは先ずAセマフォーカウ
ンタのカウント値が調べられ(第4図a)、そのカウン
ト値が「0」であれば割込み待B(第4図b)とな)、
「0」でなければA図C)して、UCAにセットされて
いる処理対象となるデータを入力しく第2図D3)、外
部メモリ102へ書込む(第2図D4及び第4図d)。
Next, the processing operation of user program A (UPA) is
This will be explained with reference to the figures. Here, first, the count value of the A semaphore counter is checked (Figure 4a), and if the count value is "0", interrupt wait B (Figure 4b) is executed.
If it is not "0", input the data set in UCA to be processed (D3) in Figure 2 and write it to the external memory 102 (D4 in Figure 2 and D in Figure 4). .

次に外部メモリ102へ書込んだデータに対応するセマ
フォースイッチを″0”(オフ)にり、(第4図e)、
その後、各セマフォースイッチが“θ″(オフ)である
か否かを調べて(第4図f)、“0”であれば初めのス
テツブ(第4図a)へ戻り、又、′″0”でなければ第
3図に示す待ち人に割込みをかけて(第4図g)、初め
のステツブ(第4図a)へ戻る。
Next, set the semaphore switch corresponding to the data written to the external memory 102 to "0" (off) (Fig. 4 e),
After that, it is checked whether each semaphore switch is "θ" (off) (Fig. 4 f), and if it is "0", the process returns to the first step (Fig. 4 a), and "If not, the waiting person shown in FIG. 3 is interrupted (FIG. 4g) and the process returns to the first step (FIG. 4a).

このようなセマフォー処理が、H−CPU1.o。Such semaphore processing is performed by the H-CPU1. o.

とは独立して、又、O8を使用すずに、US−CPU1
04のユーザプログラム相互間スイッチ制御、並びにこ
れに伴りユーザプログラム地理によって順次実行され、
複数のワークステージ、ン101ム、101m、101
cよシ^カされたデータが共通の外部メモリ102にセ
ーブされる。
US-CPU1 independently of and also using O8
04 user program mutual switch control, and accordingly, the user program geography is executed sequentially,
Multiple work stages, 101m, 101m, 101
The data written in c is saved in a common external memory 102.

発明の効果 本発明によれば、複数のワークステージ、ン各々のデー
タをユーザセマフォー処理及びこれに伴うデータグラム
処理のもとに共通の外部メモリヘセーブする機能をもつ
システムにおいて、ユーザセマフォー処理によるニーf
fログ2ム相互間のスイッチ制御及びセマフォーカウン
ト制御をシステム全体の制御を司る処理装置とは別個の
ハードウェア構成によるフロセッサユニットにて、独自
に行なう構成としたことによシ、前記処理装置及びOS
に負担をかけることなく、前記各ワークステージ、ンか
らの入力データを効率良く外部メモリヘセーブするとと
のできるデータ転送制御方式が提供できる。
Effects of the Invention According to the present invention, in a system having a function of saving data of each of a plurality of work stages to a common external memory based on user semaphore processing and accompanying datagram processing, knee f
By having a configuration in which switch control and semaphore count control between f logs and semaphore counts are performed independently by a processor unit having a hardware configuration separate from the processing device that controls the entire system, the processing device and OS
It is possible to provide a data transfer control system that can efficiently save input data from each of the work stages to an external memory without placing a burden on the work stages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
上記実施例におけるデータ及び制御の流れを示す図、第
3図、及び第4図は上記実施例の動作を説明するための
フローチャートである0 101ム、101m、jolc・・・ワークステーショ
ン(wsムw WSI e WSc )、102・・・
外部メモリ(MT)、103・・・主メモI)、104
・・・フロセッサユニット(US−CPU)、UCA・
・・ユーザコミ。二ケージ。 ンエリア、USA・・・ユーザセマフォーエリア、UP
I 、 UPI 、 UPI 、 UPA・・・ユーザ
プログラム。 出願人代理人  弁理士 鈴 江 武 彦第1図 112■ $3!l!!1 慎4!!l
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a diagram showing the flow of data and control in the above embodiment, and FIGS. 3 and 4 are for explaining the operation of the above embodiment. 0 101m, 101m, jolc... workstation (wsmuw WSI e WSc), 102...
External memory (MT), 103...main memo I), 104
・・・Flosser unit (US-CPU), UCA・
...User comments. Two cages. area, USA...User semaphore area, UP
I, UPI, UPI, UPA...User program. Applicant's agent Patent attorney Takehiko Suzue Figure 1 112 ■ $3! l! ! 1 Shin 4! ! l

Claims (1)

【特許請求の範囲】[Claims] 複数のワークステージ、ン、及び仁のワークステーショ
ンの入力データを格納する外部メモリと、前記各ワーク
ステーション及び外部メモリに対応する複数のユーザプ
ログラム、並びに制御プログラムが格納されるとともに
1前記ユ一ザグログラム間の人出力データが受は渡しさ
れるコミユニケージ、ンエリア、及び前記ユーザプログ
ラム間のスイッチ地理に供されるユーザセマフォーエリ
アが割付けられた主メモリと、前記ユーザプログラム相
互間のスイッチ処理をシステム全体の制御を司る処理装
置とは独立に前記ユーザセマフォーエリアのセマフォー
カウント値にもとづいて行なうグロ、セッサ二二、トと
を有し、前記ノロセッサユニットが前記セマフォーカウ
ント値の加減算制御、及びそのカウント内容に従う前記
ユーザノログラム間のスイッチ処理を行ない、前記ワー
クステージ、ンかう前記コミ、二ケージ、ンエリアへの
データ転送並びに前記コミ、二ケージ、ンエリブから前
記外部メモリへのデータ転送を制御することを特徴とし
たデータ転送制御方式。
an external memory for storing input data of a plurality of workstations, a plurality of workstations, and a plurality of user programs and control programs corresponding to each of the workstations and the external memory; A main memory allocated with a user semaphore area serving as a communication area for receiving and passing human output data between the user programs, and a switch area between the user programs, and a system-wide switch process between the user programs. It has a processor unit that performs control based on the semaphore count value of the user semaphore area independently of a processing device that controls the semaphore count value, and the processor unit controls addition and subtraction of the semaphore count value and its counting. performing switching processing between the user programs according to the contents, and controlling data transfer to the work stage, the communication, the second cage, and the area, and the data transfer from the communication, the second cage, and the area to the external memory; A data transfer control method featuring:
JP56204233A 1981-12-17 1981-12-17 Data transfer control system Pending JPS58105362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56204233A JPS58105362A (en) 1981-12-17 1981-12-17 Data transfer control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56204233A JPS58105362A (en) 1981-12-17 1981-12-17 Data transfer control system

Publications (1)

Publication Number Publication Date
JPS58105362A true JPS58105362A (en) 1983-06-23

Family

ID=16487045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56204233A Pending JPS58105362A (en) 1981-12-17 1981-12-17 Data transfer control system

Country Status (1)

Country Link
JP (1) JPS58105362A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8099538B2 (en) * 2006-03-29 2012-01-17 Intel Corporation Increasing functionality of a reader-writer lock

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8099538B2 (en) * 2006-03-29 2012-01-17 Intel Corporation Increasing functionality of a reader-writer lock
US8407386B2 (en) 2006-03-29 2013-03-26 Intel Corporation Increasing functionality of a reader-writer lock
US8775708B2 (en) 2006-03-29 2014-07-08 Intel Corporation Increasing functionality of a reader-writer lock

Similar Documents

Publication Publication Date Title
JPS6356747A (en) Data processor
JPS58105362A (en) Data transfer control system
JPS6115260A (en) Data processor
JPS5814253A (en) Interruption system for central processor
JPS61175816A (en) Printing controlling system
JPS63153635A (en) Specification system for data transfer speed
JPS5878237A (en) Data transfer processing switching method
JPS61148531A (en) Input device for arithmetic processing data
JPS6049464A (en) Inter-processor communication system of multi-processor computer
JPS5545006A (en) Multiprocessor control system of copying machine
JPS6439649A (en) Optical disk copying machine
JPS61166631A (en) Microprogram control processor
JPS6273335A (en) Stack control system
JPS60235263A (en) Interrupt control system
JPH0223439A (en) Data processor
JPS6043724A (en) Automatic power supply break processing system
JPS6159540A (en) Dispatching processing system
JPH01193948A (en) System for controlling data transfer
JPS6299849A (en) Data converting device
JPS61292743A (en) Data processor
JPS60159947A (en) Multiplex interruption processing system
JPS61223968A (en) Data controller for multi-microprocessor
JPS63261431A (en) Merge process control system
JPS59223876A (en) Computer network
JPS61217852A (en) Channel processing system