JPS5878237A - Data transfer processing switching method - Google Patents

Data transfer processing switching method

Info

Publication number
JPS5878237A
JPS5878237A JP56176533A JP17653381A JPS5878237A JP S5878237 A JPS5878237 A JP S5878237A JP 56176533 A JP56176533 A JP 56176533A JP 17653381 A JP17653381 A JP 17653381A JP S5878237 A JPS5878237 A JP S5878237A
Authority
JP
Japan
Prior art keywords
input
data transfer
processing
program
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56176533A
Other languages
Japanese (ja)
Other versions
JPH0219494B2 (en
Inventor
Masazumi Nishikawa
西川 政澄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56176533A priority Critical patent/JPS5878237A/en
Publication of JPS5878237A publication Critical patent/JPS5878237A/en
Publication of JPH0219494B2 publication Critical patent/JPH0219494B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Abstract

PURPOSE:To switch the data transfer efficiently, by dividing a data transfer program from the start to the end of procedures into sections, between which input/output requests and end interrupts are permitted, and storing them in a memory and preparing the task control block for every dividing program. CONSTITUTION:A program P1 of data transmission procedures from the start to the end is divided into processings 1-5, and divisions of processings 1-5 are connected by input/output requests and input/output ends. A configuration table 5 indicating the use state of every port is prepared for every port of the program P1, and a task control block pointer 6 is set to each table 5. A processing 9 to be next executed and minimum information 8 indicating processing procedures are stored in a task control block 7. A CPU refers to the pointer 6 of the table 5 to detect the block 7 to be next processed, and the next processing is executed on a basis of the processing 9 of contents of the block 7, thus switching the data transfer efficiently and properly.

Description

【発明の詳細な説明】 発明0fi11分野 この発明は、iイクロコンビエータによゐデータ転送部
11に関するものであシ、更に詳しくはデータ転送のプ
ログラムと他のプログラムをいかに早く切換えるかとい
う問題に答えたデータ転送処場の切換方法に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention This invention relates to a data transfer section 11 using an i-microcombinator, and more specifically, to the problem of how quickly to switch between a data transfer program and another program. The answer concerns the method of switching data transfer locations.

発−の技術的背景 従来、マイクロコンビ為−夕におけるデータ転送部II
において杜、マイクロコンビ具−夕の実行管理モジエー
ルが状況に応じてCPU使用権を分配する方式を採って
いえ、即ち、第1図に示す如(CPU分配モジ島−ルl
が、割込の発生がある毎に、対応する例えば処理プログ
ラム2,3、データ転送プログラム4へCPUを分配す
るようにしていた。
Technical Background of Data Transfer Section II in Microcombi System
In this case, the execution management module of the microcombi tool can adopt a method of distributing the CPU usage rights according to the situation, that is, as shown in Figure 1 (CPU distribution module).
However, each time an interrupt occurs, the CPU is distributed to the corresponding processing programs 2, 3, and data transfer program 4, for example.

この方式で杜、第2図に示すように、先ず入出力終了割
込Iがデータ転送処理プログラム実行中に発生すると、
割込まれたデータ転送プログラムの状態保存1が表され
る。続いて、入出力終了基本処理璽が行なわれて前述の
割り込みに応えた後、入出力終了データ転送プログラム
のCPU使用権回復■が行なわれ、更に、CPUを分配
すべくデータ転送プログラムの選択■が行なわれる。そ
して選択され九データ転送プ四グラム0状態復帰■が行
なわれ、データ転送処理が行なわれる。
With this method, as shown in Figure 2, when the input/output end interrupt I occurs during the execution of the data transfer processing program,
State save 1 of the interrupted data transfer program is represented. Next, after the input/output end basic processing is performed and the above-mentioned interrupt is responded to, the CPU usage right for the input/output end data transfer program is recovered.Furthermore, data transfer programs are selected to distribute the CPU. will be carried out. Then, the 9 data transfer program selected and the 4 program 0 state return (2) are performed, and data transfer processing is performed.

更に、入出力要求がなされることによシ、現在実行され
ているデータ転送プ藁グラムから入出力要求に対する入
出カー始基本処理■が行なわれ、そのプログラムの入出
力終了までCPU使用権の放秦処理■が行なわれ、プロ
グラムの状態保存■が行なわれる。
Furthermore, when an input/output request is made, basic processing is performed to start the input/output card for the input/output request from the data transfer program currently being executed, and the CPU usage rights are released until the input/output of the program is completed. The Qin process (■) is performed, and the program state is saved (■).

背景技術の問題点 このような従来の方式によってでも、夫々の処理手続が
長いプログラムが多い場合には、プログラム切換に必要
とされるO8(オペレーティングシステム)オーバヘッ
ドは無視しうる。
Problems with the Background Art Even with such a conventional method, when there are many programs each having a long processing procedure, the O8 (operating system) overhead required for program switching can be ignored.

しかし、通常のマイコンシステムでは、DMA方式をコ
ス)1%の関係で採用しないプリンタやバス関係の入出
力処理が多い、このような入出力処理では、CPUを使
用して1バイト毎に処理がなされることになるから% 
1バイトの入出力要求とその終了割込が発生する毎に、
上述のOSオーバヘッドが発生する。
However, in normal microcomputer systems, there are many input/output processes related to printers and buses that do not use the DMA method due to the cost (1%).In such input/output processing, the CPU is used to process each byte. Because it will be done%
Each time a 1-byte input/output request and its completion interrupt occur,
The above-mentioned OS overhead occurs.

異体的には、第3図人のようにデータ転送プログラムP
1が存在する場合、これが第3図Bのように処理■、処
理■、処理■、処理■、処理■の夫々に分割され、各区
切シに入出力要求と終了処理との割込がなされると考え
られる。この様な場合には、第3図Cのように処理■〜
■の夫々の区切シに入出力要求と終了処m*求とによる
OSオーバヘッドOHが存在すると考えられる。
Variantly, data transfer program P like the person in Figure 3
1 exists, it is divided into Processing ■, Processing ■, Processing ■, Processing ■, Processing ■, respectively, as shown in Figure 3B, and an input/output request and termination processing interrupt each division. It is thought that In such a case, process as shown in Figure 3 C.
It is considered that there is an OS overhead OH due to the input/output request and the termination request (m* request) for each delimiter (2).

従って、入出力処理を専ら行う、データ転送手続のプロ
グラムを実行する際には、このような切換方式では非常
に効率が悪いという欠点があった。
Therefore, when executing a data transfer procedure program that exclusively performs input/output processing, this switching method has the drawback of being extremely inefficient.

発明の目的 本発明は、以上のような欠点に鑑みなされたもので、そ
の目的はデータ転送手続を効率よく切換えて行なわせる
ことである。
OBJECT OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, and its purpose is to efficiently switch and perform data transfer procedures.

発明の概寮 そこで1本発明では、データ転送プログラムの手続開始
から終了までを、入出力要求・入出力終了割込を許容す
る区域で複数に分割してメモリにストアする。更に、入
出力ボート咎々に対応してその使用状態を示すための構
成テーブルと、データ転送プログラム毎にタスク制御ブ
ロックとを用意する。
SUMMARY OF THE INVENTION Accordingly, in the present invention, the process of a data transfer program from the start to the end of the procedure is divided into a plurality of areas in which input/output requests and input/output end interrupts are allowed and stored in the memory. Furthermore, a configuration table for indicating the usage status of input/output ports and a task control block for each data transfer program are prepared.

そして、データ転送プログラムが開始されて入出力要求
がなされる毎に、入出力基本処理の一環として構成テー
ブルに実行すべきタスク制御ブロックのポインタをセッ
トし、タスク制御ブロックには次に進むべき分割された
データ転送手続を示す情報をセットする。次に入出力終
了割込があると、前述のテーブルにセットされているポ
インタ及びタスク制御ブロックの情報を参照して、その
データ転送手続の処理を行う。このようKしてデータ転
送処理を切換えるのである。
Then, each time the data transfer program is started and an input/output request is made, a pointer to the task control block to be executed is set in the configuration table as part of the basic input/output processing, and the task control block is set to the next division to proceed to. Sets information indicating the data transfer procedure performed. Next, when an input/output end interrupt occurs, the data transfer procedure is processed by referring to the pointer and task control block information set in the table described above. In this way, the data transfer process is switched by K.

発明の実施例 以下、本発明の実施例を図面を参照して説明する。#I
4図AにおいてPiはデータ転送手続のプログラムを示
す。このプログラムP1は第4図Bのように処理q)〜
■に分割され、かつその区域毎に@C込みを許容するも
のとする。
Embodiments of the Invention Hereinafter, embodiments of the present invention will be described with reference to the drawings. #I
In FIG. 4A, Pi indicates a program for data transfer procedures. This program P1 processes as shown in FIG. 4B.
It is assumed that the area is divided into (3) and @C inclusion is allowed for each area.

そして、am的には第4図Cのように処理■と処理■、
処理■、処理■、処理■の切れ目を入出力要求と、入出
力終了とで結合するのである。
Then, in am terms, as shown in Figure 4 C, processing ■ and processing ■,
The breaks between Processing ■, Processing ■, and Processing ■ are connected by an input/output request and an input/output end.

具体的には、g5vAAのように、各ポート毎に、その
使用状態を示すテーブル5を用意する。っまシ、もし、
入出力ボートが10個あるシステムにシいて祉、構成テ
ーブルが10個分用意される。
Specifically, like g5vAA, a table 5 is prepared for each port indicating its usage status. Well, if...
For a system with 10 input/output ports, 10 configuration tables are prepared.

このテーブル5には、タスク制御ブロック・ポインタ6
がセットされるようになっておシ、以下に述べるいずれ
のタスク制御ブロックを採用しているかを示すように構
成されている。っまp1第5図Bのタスク制御ブロック
7は、データ転送手続プログラム毎に設けられるもので
、その内容はあるデータ転送手続プログラムが前述のよ
うに処理■〜■に分割された場合には、その処理手順一
つiシ処理■から処理■、処理■から処理■−−−以下
処理■まで順次続くという手順−を示すための最小限の
情報8を格納しである。また、このタスク制御ブロック
7には、前述の処理■〜■のうち、次に進むべき処理を
示す情報9がセットされる領域がある。
This table 5 contains the task control block pointer 6.
is set to indicate which task control block described below is being used. The task control block 7 in Figure 5B is provided for each data transfer procedure program, and its contents are as follows: A minimum amount of information 8 is stored to indicate one of the processing steps, from process (1) to process (2), and from process (2) to process (2), which continues sequentially from process (2) to process (2). The task control block 7 also has an area in which information 9 indicating which process to proceed to next among the processes 1 to 2 described above is set.

以上のようになっているから、データ転送手続プログラ
ムP1が開始されるにあたシ、メモリのタスク制御ブロ
ック7には処理手順を示す最低の情報8が格納される。
As described above, when the data transfer procedure program P1 is started, the minimum information 8 indicating the processing procedure is stored in the task control block 7 of the memory.

次にデータ転送手続プログラムの処理■の鍛終では入出
力要求がなされる。
Next, at the end of process (2) of the data transfer procedure program, an input/output request is made.

そこで、この入出力要求に基づく入出力基本処理がCP
Uによって行なわれるが、この基本処理の一環として入
出力対応ポートの構成テーブル5にどのタスク制御ブロ
ックを採用しているかを示すために1タスク制御ブロツ
ク・ポインタ6がセットされる。更に、処理手順を示す
最低の情報8から次に実行すべき処理の情報(番号■)
をメ出して、この処理■へ進むべきことを情報9の領域
へセットしておく。
Therefore, the basic input/output processing based on this input/output request is performed by the CP.
As part of this basic processing, a 1-task control block pointer 6 is set in the input/output port configuration table 5 to indicate which task control block is employed. Furthermore, information on the next process to be executed from the lowest information 8 indicating the processing procedure (number ■)
, and set the information to proceed to this process (2) in the information 9 area.

以上で、入出力要求に対する一本処理が終ったのである
から、CPUは他のプログラムに分配されたシ他の割込
処理の丸めに用いられる。
Since one process for an input/output request has been completed, the CPU is used for rounding up other interrupt processes distributed to other programs.

そして、前述の入出力要求に対する処理が終りて入出力
終了割込があると、CPUは構成テーブル5からポイン
タ6を参照して次に処理すべきタスク制御ブロック7を
検出し、その内容からタスク制御ブロック7内の次に進
むべき処理を示す情報9を参照して処理■へ進むべきで
あると判断する・これkよシ、CPUは処理■を行い、
再び入出力要求によって、前述の構成テーブル5へのポ
インタのセット及びタスク制御ブロック7での処理情報
のセットなどを含む入出力基本処理を行うことになる。
Then, when the processing for the above-mentioned input/output request is completed and an input/output end interrupt occurs, the CPU refers to the pointer 6 from the configuration table 5, detects the task control block 7 to be processed next, and based on the contents, the CPU Refers to the information 9 in the control block 7 that indicates the next process to proceed to, and determines that it should proceed to process (2).
In response to an input/output request again, basic input/output processing including setting a pointer to the configuration table 5 described above and setting processing information in the task control block 7 is performed.

以下は、同様圧して一連のデータ転送手続プログ2ムが
処虐■壕で行なわれ完了する。
Below, a series of data transfer procedure programs 2 are carried out in the torture chamber and completed in the same manner.

このように、この実施例では、処理■〜■の関に従来存
在したOSオーバヘッドは極めて少なくなり、データ転
送効率祉向上する。
As described above, in this embodiment, the OS overhead that conventionally existed in processing 1 to 2 is extremely reduced, and data transfer efficiency is improved.

発明の効果 つまり、本発明によ糺ば、第6図のように、入出力終了
割込処illと次の入出カ賛求による入出力開始基本処
理■だけが残り、他FiOSから除去されることにな′
る。これによって%■CPU分配処理におけるプログラ
ムの選択とプログラムの状態復帰■入出力終了時にシけ
るCPU使用権の放棄と状態保存θ割込発生時における
割込壇れたデータ転送手続の状態保存の入出力終了時に
おけるCPU使用権の回復の処理が不要となシ、このオ
ーバヘッドが除去された分CPUの本来の仕事に対する
使用が可能とまる。この結果、データ転送処理の切換は
最適で効率よく行なわれていることが保証される。
Effects of the Invention In other words, according to the present invention, as shown in FIG. 6, only the input/output end interrupt processing ill and the input/output start basic processing by requesting the next input/output remain and are removed from other FiOS. In particular'
Ru. As a result, % ■ Program selection in CPU distribution processing and program state restoration ■ Relinquishment of CPU usage rights at the end of input/output and state preservation θ Input of state preservation of the interrupted data transfer procedure when an interrupt occurs There is no need for recovery of the right to use the CPU at the end of output, and by eliminating this overhead, the CPU can be used for its original work. As a result, it is guaranteed that data transfer processing switching is performed optimally and efficiently.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はマイクロコンビ具−夕のCPU分配を示す概念
図、第2図は従来例のフローチャート、1g3図は従来
例の処理を示す概念WA、第4図は不発1j!IKよる
処理を示す概念図、第5図は本発明の詳細な説明するた
めのブロック図、第6図は本発明による処理を示すフロ
ーチャートである。 5・・・構成テーブル  7・・・タスク制御ブロック
代塩入弁理士  本  1)     崇第1図 第2図 第3図    (C) 第4図   。。) 第5図 (A)        CB) 第6図
Fig. 1 is a conceptual diagram showing the CPU distribution between the microcombi device and the CPU, Fig. 2 is a flowchart of the conventional example, Fig. 1g3 is a conceptual diagram showing the processing of the conventional example, and Fig. 4 is a conceptual diagram showing the processing of the conventional example. FIG. 5 is a conceptual diagram showing the processing by IK, FIG. 5 is a block diagram for explaining the present invention in detail, and FIG. 6 is a flowchart showing the processing according to the present invention. 5... Configuration table 7... Task control block substitute Shioiri Patent Attorney Book 1) Takashi Figure 1 Figure 2 Figure 3 (C) Figure 4. . ) Figure 5 (A) CB) Figure 6

Claims (1)

【特許請求の範囲】 データ転送プログラムの手続開始から終了までを、入出
力要求・入出力終了割込を許容する区域で複数K・分割
するとともに、各ポート毎にその使用状態を示すための
構成テーブルと処理手順を制aするタスクブロックとを
用意して、 前記データ転送プログラムが開始されて入出力要求がな
される毎に入出力基本処理の一環として前記構成テーブ
ルにいずれのタスク制御ブロックのレベルかをタスク制
御ブロックポインタとしてセットし、タスク制御ブロッ
クに次に進むべき分割されたデータ転送手続を示す情報
をセットし、次の入出力終了割込によりて前記ポインタ
及び情報を参照してデータ転送を行うデータ転送処理切
換方法。
[Claims] A configuration in which a data transfer program procedure from the start to the end is divided into a plurality of K areas that allow input/output requests and input/output end interrupts, and the usage status of each port is indicated. A table and a task block that controls the processing procedure are prepared, and each time the data transfer program is started and an input/output request is made, the level of any task control block is added to the configuration table as part of the basic input/output processing. Set this as a task control block pointer, set information indicating the divided data transfer procedure to proceed to next in the task control block, and transfer the data by referring to the pointer and information by the next input/output end interrupt. A data transfer processing switching method that performs
JP56176533A 1981-11-05 1981-11-05 Data transfer processing switching method Granted JPS5878237A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56176533A JPS5878237A (en) 1981-11-05 1981-11-05 Data transfer processing switching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56176533A JPS5878237A (en) 1981-11-05 1981-11-05 Data transfer processing switching method

Publications (2)

Publication Number Publication Date
JPS5878237A true JPS5878237A (en) 1983-05-11
JPH0219494B2 JPH0219494B2 (en) 1990-05-02

Family

ID=16015268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56176533A Granted JPS5878237A (en) 1981-11-05 1981-11-05 Data transfer processing switching method

Country Status (1)

Country Link
JP (1) JPS5878237A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292431A (en) * 1988-05-19 1989-11-24 Nec Corp Execution validity/invalidity deciding system
JPH02133828A (en) * 1988-11-15 1990-05-23 Pfu Ltd Interruption control processing system
JPH02268334A (en) * 1989-04-11 1990-11-02 Fuji Xerox Co Ltd State controlling system
JP2009184668A (en) * 2004-08-13 2009-08-20 Mazda Motor Corp Vehicle indoor lighting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292431A (en) * 1988-05-19 1989-11-24 Nec Corp Execution validity/invalidity deciding system
JPH02133828A (en) * 1988-11-15 1990-05-23 Pfu Ltd Interruption control processing system
JPH02268334A (en) * 1989-04-11 1990-11-02 Fuji Xerox Co Ltd State controlling system
JP2009184668A (en) * 2004-08-13 2009-08-20 Mazda Motor Corp Vehicle indoor lighting device

Also Published As

Publication number Publication date
JPH0219494B2 (en) 1990-05-02

Similar Documents

Publication Publication Date Title
EP0348076B1 (en) Data processing device
US5170472A (en) Dynamically changing a system i/o configuration definition
JP3113841B2 (en) Parallel transaction processing system
JPS5878237A (en) Data transfer processing switching method
JPS6386035A (en) Stack pool managing system
GB2030331A (en) Real-time Data Processing System for Processing Time Period Commands
JPS59218569A (en) Microcomputer
JPS6223895B2 (en)
JP2973724B2 (en) Interrupt control method
JPS61136159A (en) Single chip microcomputer
JPH0462093B2 (en)
JPS6330951A (en) Data transfer system for communication control processor
JPH11143824A (en) Bus arbitration system
JPS5831465A (en) Processor controlling system
JPS6148747B2 (en)
JPS58142451A (en) Interruption control system
JPH04270441A (en) Data processor
JPH0310132B2 (en)
JPH05113937A (en) Communication controller
JPH02230429A (en) Data access control system
JPS6371761A (en) System for defining system condition of online system
JPH0468458A (en) Data communication processing unit
JPH0370810B2 (en)
JPH01312655A (en) Input/output starting control system
JPH05735B2 (en)