JPS5810250A - Memory module system - Google Patents

Memory module system

Info

Publication number
JPS5810250A
JPS5810250A JP56107476A JP10747681A JPS5810250A JP S5810250 A JPS5810250 A JP S5810250A JP 56107476 A JP56107476 A JP 56107476A JP 10747681 A JP10747681 A JP 10747681A JP S5810250 A JPS5810250 A JP S5810250A
Authority
JP
Japan
Prior art keywords
memory
module
input
output
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56107476A
Other languages
Japanese (ja)
Inventor
Toshikatsu Watabe
渡部 利克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56107476A priority Critical patent/JPS5810250A/en
Publication of JPS5810250A publication Critical patent/JPS5810250A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

PURPOSE:To make the extension and alteration of a system easy, by storing a driver routine driving an input/output module itself in the said module. CONSTITUTION:Input/output modules A11-A1N for the input/output interface and control are mounted with a memory M3 storing a driver routine driving the said modules. The memory M3 is incorporated with the modules A11-A1N as the hardware and the software of the said moudles and packaged. A main memory module M11 and an auxiliary memory module M12 have no driver routine for the modules A11-A1N and only have the software processing the connection of programs stored in the memory M3.

Description

【発明の詳細な説明】 本発明は電子計算機、マイクロコンピュータその他の応
用製品に適用するメモリモノニールシステムの改良に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in memory monoyl systems applied to electronic computers, microcomputers, and other applied products.

一般に、この種のメモリモノー−ル/ステムにあっては
、第1図に示すように中央演算機能を持つCPUモジュ
ールCに入出力されるアドレス・データバスBに対し、
メインメモリモジュールMノ、補助メモリモジュールM
2の外に、インタフェースやコントローラ等の入出力モ
ノー−ルA1〜AN等を接続しfc構成である。而して
、このような従来システムにおいてメインメモリモジュ
ールIVI J U 各モジュールA1〜ANをドライ
ブするドライバールーチンだけでなく、計″M機を動か
す谷柚データ中、各積演算ルーチン等も格納されている
。しかも、メインメモリモジー−ルM1にはハードウェ
アとしてのモノニールA1〜ANと、同モノニールへ1
〜ANのソフトウェアとしてのドライバールーチンとが
互いに対の関係を有し相互に相性をもって格納されてい
る。
Generally, in this type of memory monole/stem, as shown in FIG.
Main memory module M, auxiliary memory module M
In addition to 2, input/output monomers A1 to AN such as interfaces and controllers are connected to form an fc configuration. Therefore, in such a conventional system, the main memory module IVIJU not only stores the driver routines that drive each module A1 to AN, but also stores data such as the product operation routines, etc. that operate the M machine. Furthermore, the main memory module M1 has monolayers A1 to AN as hardware and 1 to the same monolayer.
- Driver routines as software of AN have a pairwise relationship with each other and are stored with mutual compatibility.

このため、従来のシステムでは次のような欠点を有する
。即ち、メインメモリモジールMノに各モノーーールA
1〜ANのドライバールーチンを格納する構成であるの
で、システムを作るときに予め光分横目・1してアーギ
ティクナヤを設計開発しなければならない。また會七ノ
ユールシステムを完成した後に、各七ノーールMl、M
2.A1〜ANのハードを再設計する場合、以前のアー
キティクテヤを守シ、さらにドライバールーチンに合せ
る必要がある。仮に、そのアーキディクチャを守らなけ
れば、モノニールシステムのメインメモリモノニールI
vll 1 又は補助メモリモジュールM2へ格納され
ているト°ライバール−チンも変更しなければ/(らな
い。
Therefore, the conventional system has the following drawbacks. That is, each mono module A is connected to the main memory module M.
Since the configuration stores the driver routines 1 to AN, when creating the system, it is necessary to design and develop the argitichnaya in advance. In addition, after completing the Kai Seven Noyule System, each Seven Nole Ml, M
2. When redesigning the hardware of A1 to AN, it is necessary to maintain the previous architecture and further adapt it to the driver routine. If this architecture is not followed, the main memory of the monoyl system Mononyl I
vll1 or the auxiliary memory module M2 must also be changed.

さらに、一般の七ノーールシステムでは、一度に総ての
七ノーールを作るのではなく先ず最初にメインメモリモ
ジュールM1および補助メモリモジュールM2等の基幹
部を作り、その後入出力の各種モノー−ルA1〜ANを
完成させてシステムの充実を図っていくものである。こ
の場合、オペレグイングシステムとしでは、次のような
ドライバールーチンの格納方式をとっている。■そのシ
ステムで使用するドライバールーチンのみを格納する方
式、■現在製品化されている七ノーールのドライパール
ーナンケR偲で格納する方式、())将来実現できるで
おろうモノニールを予測し、これを含めてドライ・々−
ル−テンkmて格納する方式である。しかし、現状テハ
、■、■の格納方式はメインメモリモノニールM 7 
N (11i助)七すモソユールM2のメモリサイズに
無駄がでてくるので、通常は(i)方式によって実施す
る場合が多い。特に、■方式では、確実な先見性のもと
にアーキアイクナヤを実現することは難しい。従って、
■、■のルーチン格納方式をとる限り、逐次その時の状
況に応じて各モノーールの1゛ライバールーナンを追加
、変更する心安が生ずるが、第1図に示すように各モジ
ュールA1〜ANのドライバールーチンをメインメモリ
モジュールMノに格納するものでは簡羊にその要求に応
じられなかった。
Furthermore, in a general seven-node system, instead of creating all seven nodes at once, the core parts such as the main memory module M1 and the auxiliary memory module M2 are created first, and then the various input and output mononoles A1 are created. ~The aim is to complete the AN and enhance the system. In this case, the operating system uses the following driver routine storage method. ■A method of storing only the driver routines used in the system, ■A method of storing only the driver routines used in the system, (2) A method of storing only the driver routines used in the system, ()) A method of storing only the driver routines used in the system, (2) a method of storing only the driver routines used in the system; Including dry...
This is a method in which the data is stored in kilometres. However, the current storage method for Teha, ■, and ■ is main memory monoyl M7.
Since the memory size of N (11i) is wasted in the memory size of M2, method (i) is usually used. In particular, in the ■method, it is difficult to realize archaichnaya based on reliable foresight. Therefore,
As long as the routine storage method of ■ and ■ is adopted, there is a sense of security in adding or changing the 1st driver runn of each monole according to the situation at that time, but as shown in Figure 1, the drivers of each module A1 to AN Storing routines in the main memory module M could not easily meet this requirement.

本発明は上記実情にかんがみてなされたもので、その目
的とするところは、人出カモジュール自身に同モノーー
ルヲドライブする1・゛ライパールーチンを格納し、よ
ってシステムの拡張、変更を容易になしうるメモリモジ
ー−ルシステムを提供するものである。
The present invention has been made in view of the above-mentioned circumstances, and its purpose is to store a 1/2 clipper routine for driving the same monol in the turnout module itself, thereby making it easy to expand and change the system. The present invention provides a memory module system that can be used for various purposes.

以下、本発明の一実施例について第2図を診照して説明
する。同図においてCは中夫演lA−機能をもつCPU
モノニール、Mllは処理演算データを格納するメイン
メモリモノニール、M12は常時使用せず必要なときの
み使用する処理演算データを格納する補助メモリモノニ
ールである。AIl〜AJNは周辺機器例えばタイプラ
イタ−、ノリンタ等を制御する入出力インタフェースや
コントロール等の入出力士ジュールであって、これのモ
ノニールAIl〜AJNには同モノーールAll〜A7
Nを19ライブするドライバールーチンを格納するメモ
IJ M 3が実装されている。従って、このメモリM
3は、ノ・−ドウエアとしてのモノニールへ11〜人I
Nと同モノーールAll〜AJNのソフトウェアとが一
体化されパッケージ化されている。このことは、仮にグ
レードア、ノするとき、入出カモジュールAIl〜AI
N自身を交換するたけでよく、妊らにメインメモリモジ
ュールM1、補助メモリモジュールM2等は自材で各モ
ノーールAll〜A1Nのドライバ−ルーチンを持つ必
要がなく、メモリM3との関係では同メモリ5− M3に格納されているプログラムのつなき゛を処理する
ソフトウェアだけ持てばよい。しかも、このソフトウェ
アはメモI)M3に格納されているハードウェアと直結
する則かなソフトウェアではなく、朶軟性をもった粗な
ソフトウェアでよい。なお、メモリM3はROM (R
ead OnlyMemory)などで構成されるが、
必要に応じて史にRAM (Random Aaces
a Memory )を使用することもある。ROM 
・やRAMなどの半導体メモリは近年大容量低価格とな
っておシ、また各モジュールAIl〜klNへメインメ
モリとしてのアトL’ ス2 間の一部を与えることは
コンピュータのアドレス空間が超大化傾向にあるので問
題とはならない。
Hereinafter, one embodiment of the present invention will be described with reference to FIG. In the same figure, C is a CPU with Nakao function 1A- function.
Mll is a main memory monoyl that stores processing calculation data, and M12 is an auxiliary memory monoyl that stores processing calculation data that is not used all the time but is used only when necessary. AIl~AJN are input/output modules for input/output interfaces and controls for controlling peripheral devices such as typewriters, printers, etc., and these monolayers AIl~AJN have the same monolayers All~A7.
A memory IJ M 3 is implemented that stores the driver routines that live N19. Therefore, this memory M
3.11 to monoyl as no-ware
N and the software of the same monols All to AJN are integrated and packaged. This means that when performing a grade door, the input/output modules AI1 to AI
The main memory module M1, auxiliary memory module M2, etc. do not need to have their own driver routines for each monolayer All to A1N, and in relation to the memory M3, the same memory 5 - All you need is the software that handles the connections between the programs stored in the M3. Moreover, this software is not regular software that is directly connected to the hardware stored in the memo I) M3, but may be rough software with flexibility. Note that the memory M3 is a ROM (R
ead OnlyMemory), etc.
Random Aaces
a Memory) may also be used. ROM
・Semiconductor memories such as RAM and RAM have become large-capacity and low-priced in recent years, and providing a portion of the main memory between A and L'2 to each module AIl to klN means that the address space of the computer becomes extremely large. This is not a problem as it is a trend.

而17て、以上のような装置においてデータ処理を実行
する場合、CPUモノ−−ルCはメインメモリモジュー
ルM1にその処理に必要なデータを要求する。メモリモ
ノー−ルMノで読出したデータij: CPUモジュー
ルCの命令レジスタに格納した後、プログラムにそって
処理を実行す6一 る。このとき、周辺機器等を動作させる必要が生じf?
:、場合、CPUモノニールCはプログラムを入出カモ
ジュールA11−klNIl(ツヤツブさせ、一時的に
メインメモリモノニールMlk切シ離す。従って、ジャ
ンプした後、各入出カモジュールAIl〜A2Nはメモ
リM3のドライバールーチンにそって周辺機器等をドラ
イブする。そのドライブ終了後、その終了イ苫号の入力
によってCPUモジュールCはメインメモリモジュール
M1のオペレティングシステムにもどってプログラムを
実行する。このようにメインメモリモジュールM1はシ
ステムの重要な処理だけ受は持てばよいことになる。
17. When data processing is executed in the above-mentioned apparatus, the CPU monochrome C requests data necessary for the processing from the main memory module M1. Data ij read out by memory monologue M: After being stored in the instruction register of CPU module C, processing is executed according to the program. At this time, it becomes necessary to operate peripheral devices, etc. f?
:, the CPU monoyl C transfers the program to the input/output modules A11-klNII (glossy) and temporarily disconnects the main memory monoyl Mlk. Therefore, after jumping, each input/output module A11-A2N becomes the driver of the memory M3. It drives peripheral devices, etc. according to the routine. After the drive is finished, the CPU module C returns to the operating system of the main memory module M1 and executes the program by inputting the end signal. In this way, the main memory module M1 only needs to handle important system processing.

なお、本発明は上記実施例に限定されるものではない。Note that the present invention is not limited to the above embodiments.

例えば各人出力モノー−ルA11〜AJN内のメモリM
 3へは、回モ・ジュールAll〜AINのドライバー
ルーチンだけでなく、もし未使用の空間があればこの空
間部分に1゛ル々のプログラムを格納してもよい。例え
ばモノニールA11〜AJN自身の診断ルーチンを格納
する如キである。このモノニールAJJ〜AJN自材を
テストする診断ル−チンは、適音メインメモリモノニー
ルM1又は補助メモリモノニールM2へ釉稍して便用す
るが、ユーザによ−>’C不必要なときは常時・1h納
しておく必要はない。
For example, memory M in each person's output monochrome A11 to AJN
In addition to the driver routines of the modules ALL to AIN, if there is an unused space, individual programs may be stored in this space. For example, the diagnostic routines of Mononeal A11 to AJN may be stored therein. This diagnostic routine for testing monoyl AJJ~AJN's own materials is useful for glazing the appropriate sound main memory monoyl M1 or auxiliary memory monoyl M2, but depending on the user's needs. It is not necessary to keep it for 1 hour at all times.

特に、従来システムでは、トラブル発生時に入力装置等
でソイ/メモリモノニールM1に格納して管入出力モノ
ユールAJJ〜A7Nを診断することが多かった。この
点、本システムにおいてモジュールAIl〜AjNのメ
モすM 3に診断ルーテンを空とスペースVCV6 K
liし′Cおけば、CPUそジュールCは異常時に診断
ルーチンを呼出してす用すればハードのトラブルを短時
間で発見し処置できる。その他、木兄l1ll]はその
を旨を逸脱しない範囲で4iIlz変形して実施できる
In particular, in the conventional system, when a trouble occurs, the input/output monocles AJJ to A7N are often diagnosed by storing the information in the soi/memory monocle M1 using an input device or the like. In this regard, in this system, the diagnostic routine is empty in the memo M3 of the modules AIl to AjN, and the space VCV6K is
If the CPU module C is used by calling a diagnostic routine when an abnormality occurs, hardware troubles can be discovered and dealt with in a short time. In addition, 4iIlz can be modified and implemented without departing from the original idea.

以上許述したように本発明によれば、各人出カモジュー
ルをドライブ゛するドライ・1−ルーチンは同モノーー
ール自牙のメモリに内蔵しているので、システム全体の
アーキテクチャ開発に費やす時間を大幅に短縮できる。
As described above, according to the present invention, the dry 1-routine that drives each output module is built into the memory of the monorail itself, which greatly reduces the time it takes to develop the architecture of the entire system. It can be shortened to

壕だ、各入出カモジュール自身でハードウェアとソフト
ウェアとを一体化させているので、既に完成されたアー
キテクチャなどの規則にさほど束縛されずに後に自由に
ハードウェアを製品化できる。また、システム全体から
みても未軟性に富み、後にルーチンの追加、変更が生じ
てもその入出力モジュール自体を交換すればよく、この
ことはシステムの稼動中であってもシステムの拡張や変
更′ff:’6易に実現しうるメモリモノニールシステ
ムを提供できる。
Since each input/output module integrates the hardware and software by itself, it is possible to freely commercialize the hardware later without being constrained by the rules of an already completed architecture. In addition, the system as a whole is highly flexible; even if routines are added or changed later, the input/output module itself can be replaced; this means that the system can be expanded or changed even while the system is in operation. ff:'6 It is possible to provide a memory monoyl system that can be easily realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来システムの概略構成図、第2図は本発明に
係るメモリモジュールシステムの一実施例を示す概略構
成図である。 C・・・CPUモジュール、Mll・・・メインメモリ
モジー−ル、M12・・・補助メモリモジュール、AI
l〜AIN・・・入出力モジュール、M3・・・メモリ
。 出願人代理人  弁理士 鈴 江 武 彦第1図   
   第2図
FIG. 1 is a schematic configuration diagram of a conventional system, and FIG. 2 is a schematic configuration diagram showing an embodiment of a memory module system according to the present invention. C...CPU module, Mll...Main memory module, M12...Auxiliary memory module, AI
l~AIN...Input/output module, M3...memory. Applicant's agent Patent attorney Takehiko Suzue Figure 1
Figure 2

Claims (1)

【特許請求の範囲】[Claims] CPUモノニールに入出力されるアドレス・データバス
に、メインメモリモジュールの外に入出力モノニールを
接続してなるメモリモノニールシステムにおいて、前記
入出カモジュール内に該入出力モノニールをドライブす
るドライバールーチンを格納するメモリを実装せしめた
ことを特徴とするメモリモジュールシステム。
In a memory monolayer system in which an input/output monolayer is connected outside the main memory module to an address/data bus input/output to a CPU monolayer, a driver routine for driving the input/output monolayer is provided in the input/output module. A memory module system characterized by mounting a memory for storage.
JP56107476A 1981-07-09 1981-07-09 Memory module system Pending JPS5810250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56107476A JPS5810250A (en) 1981-07-09 1981-07-09 Memory module system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56107476A JPS5810250A (en) 1981-07-09 1981-07-09 Memory module system

Publications (1)

Publication Number Publication Date
JPS5810250A true JPS5810250A (en) 1983-01-20

Family

ID=14460168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56107476A Pending JPS5810250A (en) 1981-07-09 1981-07-09 Memory module system

Country Status (1)

Country Link
JP (1) JPS5810250A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118043A (en) * 1984-07-04 1986-01-25 Nec Corp Rom control system
JPH02122355A (en) * 1988-11-01 1990-05-10 Fujitsu Ltd Package controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118043A (en) * 1984-07-04 1986-01-25 Nec Corp Rom control system
JPH02122355A (en) * 1988-11-01 1990-05-10 Fujitsu Ltd Package controller

Similar Documents

Publication Publication Date Title
JP2829091B2 (en) Data processing system
JPS5810250A (en) Memory module system
JPS58129658A (en) Controller for microprogram
JPS62260204A (en) Numerical control system
JPS6126164A (en) Controlling method of data transfer
JPH01229357A (en) Data supplying/receiving method among plural processors
JPS60189503A (en) Numerical controller
JPS63271585A (en) Graphic output controller
JPH02163862A (en) Digital signal processor
JPH10154005A (en) Input/output control system for programmable controller
JPH0452832A (en) Arithmetic control system
JPH0135376B2 (en)
JPS60176106A (en) Sequence controller
JPH02307149A (en) Direct memory access control system
JPH0273420A (en) Semiconductor disk device
JPH02244240A (en) Information processing system
JPH0258156A (en) Data processor
JPH04177452A (en) Information processor
JPS5930127A (en) Data transferring method
JPS58117530U (en) Analog/digital conversion function diagnostic circuit
JPH0545978B2 (en)
JPH04111149A (en) Circuit system for dma device
JPS61153770A (en) Image processor
JPH09128030A (en) Method for accelerating numerical controller
JPH01248207A (en) Numerical controller