JPH0452832A - Arithmetic control system - Google Patents
Arithmetic control systemInfo
- Publication number
- JPH0452832A JPH0452832A JP15691390A JP15691390A JPH0452832A JP H0452832 A JPH0452832 A JP H0452832A JP 15691390 A JP15691390 A JP 15691390A JP 15691390 A JP15691390 A JP 15691390A JP H0452832 A JPH0452832 A JP H0452832A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- programs
- arithmetic
- arithmetic control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 abstract description 17
- 230000003139 buffering effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、任意に設定されるプログラムに従ってプロ
セスの入出力制御を行う演算制御システムに関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an arithmetic control system that controls input and output of a process according to an arbitrarily set program.
第2図は例えば三菱、プラントコントローラ。 Figure 2 shows, for example, a Mitsubishi plant controller.
MELPLAC550のカタログに示された従来の演算
制御システムを示すブロック図であり、図において、1
は演算制御装置、2はプログラミング装置である。また
、演算制御装置1において、1aは中央演算処理部(以
下、CPUという)、1bはプロセスとの信号授受を行
うプロセスインタフェース(以下、プロセスI/Fとい
う)、ICはCPU1aの実行するプログラムが格納さ
れるプログラムメモリ、1dは演算で使用されるデータ
を格納するデータメモリ、1eはプログラミング装置2
から送られて来たプログラムをプログラムメモリ1cに
書き込むプログラム書換部、1fはプログラミング装w
2との通信を行う通信インタフェース(以下、通信I/
Fという)である。1 is a block diagram showing a conventional arithmetic control system shown in a catalog of MELPLAC550, and in the figure, 1
2 is an arithmetic control device, and 2 is a programming device. In addition, in the arithmetic and control unit 1, 1a is a central processing unit (hereinafter referred to as CPU), 1b is a process interface (hereinafter referred to as process I/F) for exchanging signals with processes, and IC is a program executed by CPU 1a. 1d is a data memory that stores data used in calculations; 1e is a programming device 2;
1f is a programming device w that writes the program sent from the program memory 1c into the program memory 1c.
A communication interface (hereinafter referred to as communication I/
F).
また、プログラミング装置2において、2aは演算制御
装W1で実行するプログラムを編集するプログラム編集
部、2cは編集されたプログラムを格納する記憶装置、
2bは記憶装置2cに格納されたプログラムを演算制御
装W1に転送するプログラム転送部、2dはプログラム
編集部2aやプログラム転送部2bに対し操作者が指示
を与え、また、処理結果を表示する操作表示部、2eは
演算制御装置1との通信を行う通信I/Fである。Further, in the programming device 2, 2a is a program editing section that edits the program executed by the arithmetic control unit W1, 2c is a storage device that stores the edited program,
2b is a program transfer unit that transfers the program stored in the storage device 2c to the arithmetic control unit W1; 2d is an operation in which the operator gives instructions to the program editing unit 2a and the program transfer unit 2b and displays processing results; The display section 2e is a communication I/F that communicates with the arithmetic and control device 1.
次に動作について説明する。操作者が操作表示部2dを
使用して、演算制御装置1で実行すべきプログラムを入
力すると、該プログラムはプログラム編集部2aへ送ら
れ、さらに記憶装!2cに記憶される。操作者が操作表
示部2dを使用してプログラム転送を指示すると、プロ
グラム転送部2bは記憶装置2cに格納されたプログラ
ムを読み出し、通信I / F 2 eを経由して演算
制御装置1へ転送する。演算制御装fil側では、通信
I/Flfを経由してプログラムを受信し、プログラム
書換部1eが、該プログラムをプログラムメモリ1cへ
書き込む。Next, the operation will be explained. When the operator uses the operation display section 2d to input a program to be executed by the arithmetic and control unit 1, the program is sent to the program editing section 2a and then stored in the storage device! 2c. When the operator instructs program transfer using the operation display unit 2d, the program transfer unit 2b reads the program stored in the storage device 2c and transfers it to the arithmetic and control unit 1 via the communication I/F 2e. . On the arithmetic control unit fil side, the program is received via the communication I/Flf, and the program rewriting unit 1e writes the program into the program memory 1c.
一方、CPU1aに対して起動指令が与えられると、こ
のCPU1aはプログラムメモリ1cより順次プログラ
ムを読み出し、このプログラムに従った制御動作を行う
。即ち、プロセスI/Flbからプロセス入力信号を受
信し、制御演算を行い、結果をプロセスI/Fibを経
由してプロセス8力として出方する。データメモリ1d
は、制御演算の途中結果を格納する等の用途に使用され
る。On the other hand, when a startup command is given to the CPU 1a, the CPU 1a sequentially reads programs from the program memory 1c and performs control operations according to the programs. That is, it receives a process input signal from the process I/Flb, performs control calculations, and outputs the result as a process 8 output via the process I/Fib. data memory 1d
is used for purposes such as storing intermediate results of control calculations.
従来の演算制御システムは、以上のように構成されてい
るので、プログラムメモリ1cの内容を変更するために
は、プログラミング装置2がら新しいプログラムを通信
1/F2e、ifを経由して演算制御装置llへ送信す
る必要があった。また、一般に、通信には時間がかかる
ところから、プログラムメモリ1cの内容変更を行うた
めには、CPU1aの実行を一旦停止する必要があり、
プロセス制御に影響を与えるなどの課題があった。Since the conventional arithmetic and control system is configured as described above, in order to change the contents of the program memory 1c, a new program is sent from the programming device 2 to the arithmetic and control device ll via communication 1/F2e, if. It was necessary to send it to. Furthermore, since communication generally takes time, it is necessary to temporarily stop the execution of the CPU 1a in order to change the contents of the program memory 1c.
There were issues such as impact on process control.
この発明は上記のような課題を解消するためになされた
ものであり、演算制御装置のバッフアメモノから直接プ
ログラムメモリに対してプログラムの書き換えを実施可
能にして、CPUの実行に大きく影響を与えずに、迅速
にプログラム設定。This invention was made to solve the above-mentioned problems, and it is possible to rewrite programs directly from the buffer memory of the arithmetic and control unit to the program memory, without significantly affecting the execution of the CPU. , quickly program settings.
変更を実施できる演算制御システムを得ることを目的と
する。The purpose is to obtain an arithmetic control system that can implement changes.
この発明に係る演算制御システムは、プログラミング装
置に設けられて、操作指令に従ってプログラムの変更を
指示するプログラム変更指示部と、上記演算制御装置に
設けられて、変更すべきプログラムが上記プログラミン
グ装置を通して格納されるバッファメモリとを備えて、
該バッファメモリからのプログラムを、高速プログラム
書換部により上記指示に従って上記プログラムメモリに
高速で書き換えるようにしたものである。The arithmetic control system according to the present invention includes a program change instructing unit provided in a programming device and instructing to change the program according to an operation command; with a buffer memory to be
The program from the buffer memory is rewritten into the program memory at high speed by a high-speed program rewriting section in accordance with the above instructions.
この発明における演算制御装置のバッファメモリは、プ
ログラムバッファリング部により書換プログラムが格納
されており、プログラミング装置のプログラム変更指示
部がプログラムの変更指示を出力し、その変更指示に基
づいて、高速プログラム書換部が上記バッファメモリ内
のプログラムをプログラムメモリヘー括書き込みするよ
うに動作する。In the buffer memory of the arithmetic and control device according to the present invention, a rewrite program is stored by a program buffering section, a program change instruction section of the programming device outputs a program change instruction, and based on the change instruction, high-speed program rewriting is performed. A section operates to write the program in the buffer memory to the program memory.
以下、この発明の一実施例を図について説明する。第1
図において、1は演算制御装置、2はプログラミング装
置である。また、演算制御装置1において、1aはCP
U、1bはプロセスとの信号授受を行うプロセスI/F
、1cはCPUIaの実行するプログラムが格納される
プログラムメモリ、1dは演算で使用されるデータを格
納するデータメモリ、leはプログラミング装置2およ
びバッファメモリから送られて来たプログラムをプログ
ラムメモリ1cに高速で書き込むプログラム書換部、1
fはプログラミング装置!2との通信を行う通信I/F
である。また、プログラミング装置2において、2aは
演算制御装置1で実行するプログラムを編集するプログ
ラム編集部、2cは編集されたプログラムを格納する記
憶装置、2bは記憶装[2cに格納されたプログラムを
演算制御装W1に転送するプログラム転送部、2dはプ
ログラム編集部2aやプログラム転送部2bに対し操作
者が指示を与え、また、処理結果を表示する操作表示部
、2eは演算制御装置1との通信を行う通信I/Fであ
る。また、1gはバッファメモリに書換プログラムの格
納を行うプログラムバッファリング部、1hはそのバッ
ファメモリ、2fはプログラミング装置に設けられたプ
ログラム変更指示部である。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1 is an arithmetic control device, and 2 is a programming device. In addition, in the arithmetic and control device 1, 1a is a CP
U, 1b is a process I/F that exchanges signals with the process
, 1c is a program memory where the program executed by the CPU Ia is stored, 1d is a data memory where data used in calculations is stored, and le is a high-speed transfer of the program sent from the programming device 2 and the buffer memory to the program memory 1c. Program rewriting section written in 1
f is a programming device! Communication I/F for communicating with 2
It is. Further, in the programming device 2, 2a is a program editing section that edits the program to be executed by the arithmetic and control device 1, 2c is a storage device that stores the edited program, and 2b is a storage device [which arithmetic controls the program stored in 2c]. 2d is an operation display section where an operator gives instructions to the program editing section 2a and the program transfer section 2b and displays processing results; 2e is a section for communicating with the arithmetic and control unit 1; It is a communication I/F that performs. Further, 1g is a program buffering unit that stores a rewriting program in a buffer memory, 1h is the buffer memory, and 2f is a program change instruction unit provided in the programming device.
次に動作について説明する。Next, the operation will be explained.
プログラムメモリICに格納されている制御プログラム
を変更する場合の動作について述べる。The operation when changing the control program stored in the program memory IC will be described.
プログラム編集部2aにて編集されたプログラムが記憶
装置F2cに格納されているものとする。操作表示部2
dからプログラム転送指示が出されると、プログラム転
送部2bは記憶装置2cに格納されたプログラムを読み
だし、通信I / F 2 eを介して演算制御システ
ムへそのプログラムを転送する。演算制御装置1側では
、プログラムバッファリング部1gが、通信I/fを介
してプログラミング装置2からのプログラムを受信し、
バッファメモリ1hに順次、格納する。結果として、変
更を行う全てのプログラムがバッファメモリ1hに格納
される。It is assumed that a program edited by the program editing section 2a is stored in the storage device F2c. Operation display section 2
When a program transfer instruction is issued from d, the program transfer unit 2b reads the program stored in the storage device 2c and transfers the program to the arithmetic control system via the communication I/F 2e. On the arithmetic and control device 1 side, a program buffering section 1g receives the program from the programming device 2 via the communication I/F,
The data are sequentially stored in the buffer memory 1h. As a result, all programs that make changes are stored in the buffer memory 1h.
一方、操作表示部2dからプログラム書換指示が行われ
ると、プログラム変更指示部2fは、該指示を通信I
/ F 2 eを介して演算制御装置1側へ送信する。On the other hand, when a program rewriting instruction is issued from the operation display section 2d, the program change instruction section 2f transfers the instruction to the communication interface.
/ F 2 e to the arithmetic and control unit 1 side.
演算制御装置1側では、通信I/F1fを介して該指令
が高速プログラム書換部1jへ送られ、高速プログラム
書換部11は該指示に基づいてバッファメモリ1h内の
プログラム内容をプログラムメモリ1cへ一括転送する
。On the arithmetic and control unit 1 side, the command is sent to the high-speed program rewriting unit 1j via the communication I/F 1f, and the high-speed program rewriting unit 11 collectively writes the program contents in the buffer memory 1h to the program memory 1c based on the command. Forward.
このように、プログラミング装置からの通信によらずに
、演算制御装[1の中だけで、プログラム内容をバッフ
ァメモリ1hからプログラムメモリ1cへ一括転送する
ようにしたことにより、その演算制御装置のプログラム
実行への影響を最小限にとどめることができるる
なお、上記実施例ではプログラムメモリ1cの一括書換
を行う場合について述べたが、プログラムメモリ1cを
いくつかのモジュールに分割して管理し、モジュール単
位でプログラム変更を可能にするように構成してもよい
。In this way, the program contents can be transferred all at once from the buffer memory 1h to the program memory 1c within the arithmetic and control unit [1], without relying on communication from the programming device. The impact on execution can be kept to a minimum.Although the above embodiment describes the case where the program memory 1c is rewritten all at once, the program memory 1c is divided into several modules and managed, and each module is rewritten. It may also be configured to allow program changes.
以上のように、この発明によれば書換を行う新プログ)
ムを、演算制御装置側のバッファメモリに一括バッファ
リングした後、プログラムメモリに対し一括書き込みを
行うように構成したので、プログラムメモリへの新プロ
グラムの書換時間が短縮でき、演算制御装置側のプログ
ラム実行への影響を最小限にとどめながらプログラム書
換を行うことができるものが得られる効果がある。As described above, according to this invention, a new program that performs rewriting)
The system is configured so that the programs are buffered all at once in the buffer memory on the arithmetic control unit side and then written to the program memory at once, so the time required to rewrite a new program to the program memory can be shortened, and the program on the arithmetic control unit side can be This has the effect of allowing programs to be rewritten while minimizing the impact on execution.
第iv!Iはこの発明の一実施例による演算制御システ
ムを示すブロック図、第2図は従来の演算制御システム
を示すブロック図である。
1は演算制御装置、1cはプログラムメモリ、1hはバ
ッファメモリ、11は高速プログラム書換部、2はプロ
グラミング装置、2fはプログラム変更指示部である。
なお、図中、同一符号は同一、または相当部分を示す。
(外2名)Chapter iv! I is a block diagram showing an arithmetic control system according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional arithmetic control system. 1 is an arithmetic control unit, 1c is a program memory, 1h is a buffer memory, 11 is a high-speed program rewriting unit, 2 is a programming device, and 2f is a program change instruction unit. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. (2 others)
Claims (1)
プロセス入出力およびデータの演算を行う演算制御装置
と、操作指令に従って、上記プログラムメモリにプログ
ラムの書き込みを行うプログラミング装置とを備えた演
算制御システムにおいて、上記プログラミング装置に設
けられて、操作指令に従ってプログラムの変更を指示す
るプログラム変更指示部と、上記演算制御装置に設けら
れて、変更すべきプログラムが上記プログラミング装置
を通して格納されるバッファメモリと、該バッファメモ
リからのプログラムを、上記指示に従って上記プログラ
ムメモリに高速で書き換える高速プログラム書換部とを
設けたことを特徴とする演算制御システム。According to the program set in the program memory,
In an arithmetic control system comprising an arithmetic control device that performs process input/output and data arithmetic operations, and a programming device that writes a program to the program memory in accordance with an operation command, the programming device is provided with a computer that programs the program in accordance with the operation command. a buffer memory provided in the arithmetic and control device in which a program to be changed is stored through the programming device; and a program change instruction section for instructing a change in the program; An arithmetic control system comprising: a high-speed program rewriting unit that rewrites programs at high speed;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15691390A JPH0452832A (en) | 1990-06-15 | 1990-06-15 | Arithmetic control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15691390A JPH0452832A (en) | 1990-06-15 | 1990-06-15 | Arithmetic control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0452832A true JPH0452832A (en) | 1992-02-20 |
Family
ID=15638120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15691390A Pending JPH0452832A (en) | 1990-06-15 | 1990-06-15 | Arithmetic control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0452832A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005015386A1 (en) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | Processor integrated circuit and product development method using the processor integrated circuit |
GB2433619A (en) * | 2005-12-19 | 2007-06-27 | Realtek Semiconductor Corp | Method and system for programming a controller chip |
JP2011014043A (en) * | 2009-07-03 | 2011-01-20 | Fuji Electric Systems Co Ltd | Programmable controller and method for updating application program |
-
1990
- 1990-06-15 JP JP15691390A patent/JPH0452832A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005015386A1 (en) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | Processor integrated circuit and product development method using the processor integrated circuit |
GB2433619A (en) * | 2005-12-19 | 2007-06-27 | Realtek Semiconductor Corp | Method and system for programming a controller chip |
GB2433619B (en) * | 2005-12-19 | 2008-07-16 | Realtek Semiconductor Corp | Method for programming display controller chip and related apparatus thereof |
US7831751B2 (en) | 2005-12-19 | 2010-11-09 | Realtek Semiconductor Corp. | System and method for programming a display controller chip |
JP2011014043A (en) * | 2009-07-03 | 2011-01-20 | Fuji Electric Systems Co Ltd | Programmable controller and method for updating application program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6629165B1 (en) | Programmable controller including intelligent module | |
JPH0452832A (en) | Arithmetic control system | |
JPH04362783A (en) | Cad system having simultaneous concurrent processing function at plural terminals | |
JP3308781B2 (en) | Programmable controller | |
JP3355280B2 (en) | Display control system | |
JPH0420481B2 (en) | ||
JPH08314801A (en) | Memory managing system | |
JPH01180620A (en) | Disk controller | |
JPH0241522A (en) | Function arithmetic processor | |
JPH10154005A (en) | Input/output control system for programmable controller | |
JPH028334B2 (en) | ||
JPH1078817A (en) | Programmable display device | |
JP2680647B2 (en) | Industrial robot with position detector | |
JPH03136093A (en) | Alarm display device | |
JPS63311403A (en) | Processing system for input/output signal of pc | |
JPH04142615A (en) | High speed disk access method | |
JPH03282756A (en) | Asynchronous input/output system | |
JPH03242704A (en) | Nc data generating method | |
JPH10240569A (en) | Tracing device for computer | |
JPH0512183A (en) | Data transfer system | |
JPH05127709A (en) | Programmable computer controller | |
JPH01145730A (en) | Data destination control system | |
JPH03105395A (en) | Display control system | |
JPH0816453A (en) | Shared storage device | |
JPH06110681A (en) | Microcomputer system |