JPS58100894A - ７セグメント表示器用信号を１０進数信号に変換する装置 - Google Patents
７セグメント表示器用信号を１０進数信号に変換する装置Info
- Publication number
- JPS58100894A JPS58100894A JP20045281A JP20045281A JPS58100894A JP S58100894 A JPS58100894 A JP S58100894A JP 20045281 A JP20045281 A JP 20045281A JP 20045281 A JP20045281 A JP 20045281A JP S58100894 A JPS58100894 A JP S58100894A
- Authority
- JP
- Japan
- Prior art keywords
- segment display
- signals
- signal
- microcomputer
- decimal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は時計付ラジオ受信機、電卓、各種計測機器等に
使用される７セグメント表示器用の信号を１０進数信号
に変換する装置に係り、簡単な構成で正確に１０進数信
号を得ることのできる優れた変換装置を提供することを
目的とするものである。
使用される７セグメント表示器用の信号を１０進数信号
に変換する装置に係り、簡単な構成で正確に１０進数信
号を得ることのできる優れた変換装置を提供することを
目的とするものである。
一般に７セグメント表示器用の７つの信号を読取り、７
セグメント表示器で表示されている数値が何であるかを
検知する場合、第１図に示すように７セグメント表示器
用の７つの信号ａ 、 ｂ 、 ｃ。
セグメント表示器で表示されている数値が何であるかを
検知する場合、第１図に示すように７セグメント表示器
用の７つの信号ａ 、 ｂ 、 ｃ。
ｄ＋ ’ ｅ ’ ＋ ｇをそれぞれ７セングメント表
示器１の各セグメントム、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇに印
加すると共にこれらの信号ａ、ｂ、ｃ、ｄ、ｅ。
示器１の各セグメントム、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇに印
加すると共にこれらの信号ａ、ｂ、ｃ、ｄ、ｅ。
ｆ９ｇを全てマイクロコンピュータ２に取入れこのマイ
クロコンピュータ２によって第２図に示すような判定を
行ない１０個の出力を得るようにしている。すなわち、
７セグメント表示器用の７つｌ工 の信号ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ［それぞれ第３図に
示す通りであり、たとえば７セグメント表示器１が“６
°′を表示する信号ａ、ｂ、ｃ、ｄ。
クロコンピュータ２によって第２図に示すような判定を
行ない１０個の出力を得るようにしている。すなわち、
７セグメント表示器用の７つｌ工 の信号ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ［それぞれ第３図に
示す通りであり、たとえば７セグメント表示器１が“６
°′を表示する信号ａ、ｂ、ｃ、ｄ。
ｅ、ｆ、ｇはそれぞれ１．０，１．１．０，１．１であ
ることからマイクロコンピュータ２によって入力ポート
に印加された信号ａ、ｂ、ｃ、ｄ、ｅ。
ることからマイクロコンピュータ２によって入力ポート
に印加された信号ａ、ｂ、ｃ、ｄ、ｅ。
ｆ、ｇが１．０，１．１．０，１ ．１であるか否かを
判定し、１．０，１．１．０，１．１であるときに“６
″という出力を出力するようにしている。しかしながら
、このＪのものでは、７セグメント表示器用の７つの信
号ａ 、 ｂ 、 ｃ 、 ｄ 、 ｅ。
判定し、１．０，１．１．０，１．１であるときに“６
″という出力を出力するようにしている。しかしながら
、このＪのものでは、７セグメント表示器用の７つの信
号ａ 、 ｂ 、 ｃ 、 ｄ 、 ｅ。
ｆ９ｇを全てマイクロコンピュータ２１に人力しこれら
のすべての信号を判定しているため、全体として結線も
多くなシマイクロコンピュータ２も多くの入力ポートを
必要とし、コスト的にきわめて不利であるという問題が
あった。
のすべての信号を判定しているため、全体として結線も
多くなシマイクロコンピュータ２も多くの入力ポートを
必要とし、コスト的にきわめて不利であるという問題が
あった。
本発明は以上のような従来の欠点を除去するものであり
、簡単な構成で優れた変換装置を提供するものである。
、簡単な構成で優れた変換装置を提供するものである。
以下、本発明の変換装置について一実施例の図面ととも
に説明する。第４図は本発明の変換装置の一実施例のブ
ロックダイヤグラムであり、図中３は７セグメント表示
器、４はマイクロコンピュータである。そして、上記実
施例では７セグメント表示器用の７つの信号ａ、ｂ、ｃ
、ｄ、ｅ、ｆｇがそれぞれ７セグメント表示器３の各セ
グメントム、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇに印加され、上記
７つの信号”＋ ｂ＋ ’ ＋ ｄ＋ ｅ＋ ｆ＋ ｇ
の内５つの信号ａ、ｂ、ｄ、ａ、ｆがマイクロコンピュ
ータ４に入力されている。すなわち、マイクロコンピュ
ータ４では５つの信号ａ、ｂ、ｄ、ｅ、ｆの状態が第６
図に示すフローチャートに従って判定され、その結果ｒ
ｔ ｏＩ＋から“９′”までの１０個の出力が出力され
る。
に説明する。第４図は本発明の変換装置の一実施例のブ
ロックダイヤグラムであり、図中３は７セグメント表示
器、４はマイクロコンピュータである。そして、上記実
施例では７セグメント表示器用の７つの信号ａ、ｂ、ｃ
、ｄ、ｅ、ｆｇがそれぞれ７セグメント表示器３の各セ
グメントム、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇに印加され、上記
７つの信号”＋ ｂ＋ ’ ＋ ｄ＋ ｅ＋ ｆ＋ ｇ
の内５つの信号ａ、ｂ、ｄ、ａ、ｆがマイクロコンピュ
ータ４に入力されている。すなわち、マイクロコンピュ
ータ４では５つの信号ａ、ｂ、ｄ、ｅ、ｆの状態が第６
図に示すフローチャートに従って判定され、その結果ｒ
ｔ ｏＩ＋から“９′”までの１０個の出力が出力され
る。
このように、上記実施例によれば７セグメント表示器用
の７つの信号の内６つの信号の状態を判定しているだけ
であるため配線板が従来に比して著しく少なくなシ、マ
イクロコンピュータも大巾に小型化することができ、安
価にすることができる。
の７つの信号の内６つの信号の状態を判定しているだけ
であるため配線板が従来に比して著しく少なくなシ、マ
イクロコンピュータも大巾に小型化することができ、安
価にすることができる。
以上、実施例よシ明らかなように本発明の装置は７セグ
メント表示器用の７つの信号内６つの信号の状態を判定
して１０進数の信号を得るものであり、したがって従来
に比して配線板を少なくすることができ、マイクロコン
ピュータを用いた場合その構成を簡単にすることができ
、全体として大巾にコストを低減することができるなど
多くの利点を有する。
メント表示器用の７つの信号内６つの信号の状態を判定
して１０進数の信号を得るものであり、したがって従来
に比して配線板を少なくすることができ、マイクロコン
ピュータを用いた場合その構成を簡単にすることができ
、全体として大巾にコストを低減することができるなど
多くの利点を有する。
第１図は従来の装置のブロックダイヤグラム、第２図は
同装置に使用するマイクロコンピュータの動作説明図、
第３図は７セグメント表示器用の信号と７セグメント表
示器の表示状態、１０進数との関係を示す図、第４図は
本発明の装置における一実施例のブロックダイヤグラム
、第６図は同装置に使用するマイクロコンピュータの動
作説明図である。 １．３・・・・・・７セグメント表示器、２，４・・・
・・・マイクロコンピュータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 り１グメント表示幽用４吉号 １碧」
矢（：Ｌｌ−Ｃｄｅｆ（ｉ ／／／Ｉ／１０ θ ０／１００００ ／ ｌ ／ θ ／１０／ ２／７７
／ θ θ ｌ ３０ ／
／ θ θ ／／ ４／ ０
／ ｌ θ ／ ／ ５／ θ
／／／ｌ／ ５／ｌ／ θ θ
Ｏθ ｑ／／／／／／／
８ ／／／／ θ ／／ ｇ第４図 図
同装置に使用するマイクロコンピュータの動作説明図、
第３図は７セグメント表示器用の信号と７セグメント表
示器の表示状態、１０進数との関係を示す図、第４図は
本発明の装置における一実施例のブロックダイヤグラム
、第６図は同装置に使用するマイクロコンピュータの動
作説明図である。 １．３・・・・・・７セグメント表示器、２，４・・・
・・・マイクロコンピュータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 り１グメント表示幽用４吉号 １碧」
矢（：Ｌｌ−Ｃｄｅｆ（ｉ ／／／Ｉ／１０ θ ０／１００００ ／ ｌ ／ θ ／１０／ ２／７７
／ θ θ ｌ ３０ ／
／ θ θ ／／ ４／ ０
／ ｌ θ ／ ／ ５／ θ
／／／ｌ／ ５／ｌ／ θ θ
Ｏθ ｑ／／／／／／／
８ ／／／／ θ ／／ ｇ第４図 図
Claims (1)
- 【特許請求の範囲】 ７セグメント表示器用の７つの信号ａ、ｂ、ｃ。 ｄ、ｅ、ｆ、ｇの内６つの信号１．ｂ、ｅ、ｆ。 ｇの状態を検知し、これらの信号の状態を判定して１０
個の出力を取出すように構成した７セグメント表示器用
信号を１０進数信号に変換する装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20045281A JPS58100894A (ja) | 1981-12-11 | 1981-12-11 | ７セグメント表示器用信号を１０進数信号に変換する装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20045281A JPS58100894A (ja) | 1981-12-11 | 1981-12-11 | ７セグメント表示器用信号を１０進数信号に変換する装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58100894A true JPS58100894A (ja) | 1983-06-15 |
Family
ID=16424532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20045281A Pending JPS58100894A (ja) | 1981-12-11 | 1981-12-11 | ７セグメント表示器用信号を１０進数信号に変換する装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58100894A (ja) |
-
1981
- 1981-12-11 JP JP20045281A patent/JPS58100894A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2372471A1 (fr) | Dispositif de recapitulation d'etat | |
| KR880001648B1 (ko) | 수치제어장치 | |
| JPS58100894A (ja) | ７セグメント表示器用信号を１０進数信号に変換する装置 | |
| JPS58100895A (ja) | ７セグメント表示器用信号を６進数信号に変換する装置 | |
| JPS58100893A (ja) | ７セグメント表示器用信号を６進数信号に変換する装置 | |
| JPH053524B2 (ja) | ||
| JPS618613A (ja) | 複軸式デイジタルトランシツト | |
| JP2638014B2 (ja) | 信号検出回路 | |
| EP0268378A2 (en) | A phonic meter for measuring current/force/resistance | |
| SU1388870A1 (ru) | Устройство дл контрол информации | |
| JP2504749B2 (ja) | 測量用デ−タレコ−ダ | |
| JPS5874298U (ja) | 調律器 | |
| JPS63156424A (ja) | パルスカウント回路 | |
| SU1153344A1 (ru) | Устройство дл отображени параметров | |
| JPS62261970A (ja) | 診断装置 | |
| JP2513888B2 (ja) | マイクロプロセッサ | |
| JPS5920146B2 (ja) | 電子機器 | |
| JPH0322927B2 (ja) | ||
| JP2904938B2 (ja) | マンマシンインタフェイス装置用画面表示時間計測装置 | |
| JPS5912193U (ja) | 調律装置 | |
| JPH0371669B2 (ja) | ||
| JPS63181045A (ja) | デ−タ処理装置 | |
| JPS59178795U (ja) | プロセスの動作状態表示機構 | |
| JPS6048549A (ja) | マイクロプロセッサの状態表示回路 | |
| JPS59161017U (ja) | デジタルパネルメ−タ |