JPH1197902A - 表面実装フィルタ - Google Patents
表面実装フィルタInfo
- Publication number
- JPH1197902A JPH1197902A JP9253065A JP25306597A JPH1197902A JP H1197902 A JPH1197902 A JP H1197902A JP 9253065 A JP9253065 A JP 9253065A JP 25306597 A JP25306597 A JP 25306597A JP H1197902 A JPH1197902 A JP H1197902A
- Authority
- JP
- Japan
- Prior art keywords
- strip lines
- filter
- surface mount
- input
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities
- H01P1/2056—Comb filters or interdigital filters with metallised resonator holes in a dielectric block
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 周波数に対する減衰特性を急峻にすると共
に、小形化を図ることが困難であり、簡単に表面実装し
たり、フィルタ特性を調整することが難しく、不要電波
の侵入阻止にシールド手段を必要とし、コストが高く付
き易かった。 【解決手段】 高誘電率の誘電体ブロック１１に導電膜
１３ａ、１４ａで被覆した貫通孔１３、１４を形成し、
誘電体ブロック外周面１１ｂ〜１１ｆの略全体に外部電
極１２ｂ〜１２ｆを形成する。また低誘電率基板２１の
一主面２１ａの略全体に導電膜２４を形成し、他主面２
１ｂにチップコンデンサ２６を接続したストリップライ
ン２５ｂ、２５ｃを形成し、ストリップライン２５ｂ、
２５ｃ後部と貫通孔１３、１４とを電気的に接続する一
方、ストリップライン２５ｂ、２５ｃ前部はチップコン
デンサ２６を介してアースさせる。
に、小形化を図ることが困難であり、簡単に表面実装し
たり、フィルタ特性を調整することが難しく、不要電波
の侵入阻止にシールド手段を必要とし、コストが高く付
き易かった。 【解決手段】 高誘電率の誘電体ブロック１１に導電膜
１３ａ、１４ａで被覆した貫通孔１３、１４を形成し、
誘電体ブロック外周面１１ｂ〜１１ｆの略全体に外部電
極１２ｂ〜１２ｆを形成する。また低誘電率基板２１の
一主面２１ａの略全体に導電膜２４を形成し、他主面２
１ｂにチップコンデンサ２６を接続したストリップライ
ン２５ｂ、２５ｃを形成し、ストリップライン２５ｂ、
２５ｃ後部と貫通孔１３、１４とを電気的に接続する一
方、ストリップライン２５ｂ、２５ｃ前部はチップコン
デンサ２６を介してアースさせる。
Description
【０００１】
【発明の属する技術分野】本発明は表面実装フィルタに
関し、より詳細には携帯電話、コードレス電話等の小形
無線通信機の部品としてマイクロ波の周波数領域におい
て使用される表面実装フィルタに関する。
関し、より詳細には携帯電話、コードレス電話等の小形
無線通信機の部品としてマイクロ波の周波数領域におい
て使用される表面実装フィルタに関する。
【０００２】
【従来の技術】誘電体ブロックの表面に外部電極、入出
力端子が形成され、前記誘電体ブロック内に複数個のス
トリップラインが形成され、これらストリップライン間
ごとの距離が長さ方向で変化して設定され、各ストリッ
プラインの一端部側は開放される一方、各ストリップラ
インの他端部と前記外部電極とは電気的に結合されて構
成された表面実装フィルタが知られている。
力端子が形成され、前記誘電体ブロック内に複数個のス
トリップラインが形成され、これらストリップライン間
ごとの距離が長さ方向で変化して設定され、各ストリッ
プラインの一端部側は開放される一方、各ストリップラ
インの他端部と前記外部電極とは電気的に結合されて構
成された表面実装フィルタが知られている。
【０００３】図５は従来のこの種フィルタを概略的に示
した摸式図であり、（ａ）はフィルタ内部を分かり易く
示した透視斜視図、（ｂ）はフィルタの表面実装状態を
示した斜視図である（特開平５−５５８１０号公報）。
誘電体ブロック４１は誘電率εが高い材料を用いて略直
方板形状に形成され、誘電体ブロック４１の上面４１
ｂ、底面４１ｃ、後面４１ｄ、側面４１ｅ、４１ｆには
導電材料製の外部電極４２ｂ〜４２ｆ、入出力端子４６
ａ、４６ｃがそれぞれ形成されている。また誘電体ブロ
ック４１内部には略鈎形状の導電材料製ストリップライ
ン４３、４４が形成され、ストリップライン前部４３
ａ、４４ａはそれぞれ略平行に誘電体ブロック４１の前
面（開放端部）４１ａ側に導かれている。一方、ストリ
ップライン後部４３ｂ、４４ｂはそれぞれ略平行に接続
導体４５に接続され、この接続導体４５は外部電極（短
絡部）４２ｄを介して外部電極４２ｂ、４２ｃ、４２
ｅ、４２ｆにそれぞれ接続されている。またストリップ
ライン後部４３ｂ、４４ｂの間隔は距離ｄ2 に設定さ
れ、ストリップライン前部４３ａ、４４ａの間隔は距離
ｄ1に設定されており、距離ｄ1 は距離ｄ2 より大きく
なっている。またストリップライン４３、４４の所定箇
所には入出力ライン４６ｂ、４７ｂの一端部が接続さ
れ、入出力ライン４６ｂ、４７ｂの他端部は入出力端子
４６ａ、４７ａにそれぞれ接続されている。これら誘電
体ブロック４１、外部電極４２ｂ〜４２ｆ、ストリップ
ライン４３、４４、入出力端子４６ａ、４７ａ等を含ん
で表面実装フィルタ４０が構成されている。
した摸式図であり、（ａ）はフィルタ内部を分かり易く
示した透視斜視図、（ｂ）はフィルタの表面実装状態を
示した斜視図である（特開平５−５５８１０号公報）。
誘電体ブロック４１は誘電率εが高い材料を用いて略直
方板形状に形成され、誘電体ブロック４１の上面４１
ｂ、底面４１ｃ、後面４１ｄ、側面４１ｅ、４１ｆには
導電材料製の外部電極４２ｂ〜４２ｆ、入出力端子４６
ａ、４６ｃがそれぞれ形成されている。また誘電体ブロ
ック４１内部には略鈎形状の導電材料製ストリップライ
ン４３、４４が形成され、ストリップライン前部４３
ａ、４４ａはそれぞれ略平行に誘電体ブロック４１の前
面（開放端部）４１ａ側に導かれている。一方、ストリ
ップライン後部４３ｂ、４４ｂはそれぞれ略平行に接続
導体４５に接続され、この接続導体４５は外部電極（短
絡部）４２ｄを介して外部電極４２ｂ、４２ｃ、４２
ｅ、４２ｆにそれぞれ接続されている。またストリップ
ライン後部４３ｂ、４４ｂの間隔は距離ｄ2 に設定さ
れ、ストリップライン前部４３ａ、４４ａの間隔は距離
ｄ1に設定されており、距離ｄ1 は距離ｄ2 より大きく
なっている。またストリップライン４３、４４の所定箇
所には入出力ライン４６ｂ、４７ｂの一端部が接続さ
れ、入出力ライン４６ｂ、４７ｂの他端部は入出力端子
４６ａ、４７ａにそれぞれ接続されている。これら誘電
体ブロック４１、外部電極４２ｂ〜４２ｆ、ストリップ
ライン４３、４４、入出力端子４６ａ、４７ａ等を含ん
で表面実装フィルタ４０が構成されている。
【０００４】このように構成された表面実装フィルタ４
０は、誘電体ブロック下部の所定箇所に導電性ペースト
（ＡｇまたはＣｕペースト）を塗布して焼き付け、スト
リップライン、外部電極等を形成して下部フィルタ４０
ａ作ると共に、これと面対称形状の上部フィルタ４０ｂ
を作る。この後、これらフィルタ４０ａ、４０ｂどうし
をストリップライン４３、４４の形成面において貼り合
わせることにより製造される。
０は、誘電体ブロック下部の所定箇所に導電性ペースト
（ＡｇまたはＣｕペースト）を塗布して焼き付け、スト
リップライン、外部電極等を形成して下部フィルタ４０
ａ作ると共に、これと面対称形状の上部フィルタ４０ｂ
を作る。この後、これらフィルタ４０ａ、４０ｂどうし
をストリップライン４３、４４の形成面において貼り合
わせることにより製造される。
【０００５】また基板本体５１の表面にプリント配線さ
れたアース電極５２に外部電極４２ｃを接続すると共
に、入出力信号線５３、５４に接続端子５５を介して入
出力端子４６ａ、４７ａをそれぞれ接続すると、プリン
ト配線基板５０上にフィルタ４０が実装される。
れたアース電極５２に外部電極４２ｃを接続すると共
に、入出力信号線５３、５４に接続端子５５を介して入
出力端子４６ａ、４７ａをそれぞれ接続すると、プリン
ト配線基板５０上にフィルタ４０が実装される。
【０００６】図３は表面実装フィルタ４０の等価回路図
であり、インダクタンスＬ1 はストリップライン前部４
３ａ、４４ａと外部電極４２ｂ、４２ｃ等とにより形成
される。このインダクタンスＬ1 の一端部側にはストリ
ップライン４３ａ、４４ａと接続導体４５ｂとの間に形
成されたキャパシタンスＣが接続され、このキャパシタ
ンスＣは外部電極４２ｅ、４２ｆ、４２ｃを介してアー
ス電極５２に接続されている。一方、インダクタンスＬ
1 の他端部側にはストリップライン後部４３ｂ、４４
ｂ、接続導体４５ａ、外部電極４２ｂ、４２ｃ等により
形成されたインダクタンスＬ2 の一端部が接続され、こ
のインダクタンスＬ2 の他端部は外部電極４２ｅ、４２
ｆ、４２ｃを介してアース電極５２に接続されている。
またインダクタンスＬ1 、Ｌ2 間には入出力ライン４６
ｂ、４７ｂを介して入出力端子４６ａ、４７ａが接続さ
れている。これらストリップライン４３、外部電極４２
ｂ〜４２ｅ、接続導体４５ａ、４５ｂ、入力端子４６ａ
等を含んで１／４波長の共振器４８が構成され、またス
トリップライン４４、外部電極４２ｂ〜４２ｄ、４２
ｆ、接続導体４５ａ、４５ｂ、出力端子４７ａ等を含ん
で１／４波長の共振器４９が構成されている。これら共
振器４８、４９を含んでフィルタ４０が構成されてい
る。このように構成されたフィルタ４０では、インダク
タンスＬ1 どうしが相互インダクタンス（以下、Ｍ1 と
記す）結合される一方、インダクタンスＬ2どうしが相
互インダクタンス（以下、Ｍ2 と記す）結合される。そ
して距離ｄ1に比べて距離ｄ2 が小さく、Ｍ1 ＜Ｍ2 と
なるので、Ｍ1 結合とＭ2 結合とのバランスが崩れて共
振器４８、４９間の電磁結合が確保される。すると入力
端子４６ａに入力されたマイクロ波信号は共振器４８、
４９において所定の周波数領域でフィルタリングされ、
所定帯域幅の信号のみが出力端子４７ａより出力され
る。
であり、インダクタンスＬ1 はストリップライン前部４
３ａ、４４ａと外部電極４２ｂ、４２ｃ等とにより形成
される。このインダクタンスＬ1 の一端部側にはストリ
ップライン４３ａ、４４ａと接続導体４５ｂとの間に形
成されたキャパシタンスＣが接続され、このキャパシタ
ンスＣは外部電極４２ｅ、４２ｆ、４２ｃを介してアー
ス電極５２に接続されている。一方、インダクタンスＬ
1 の他端部側にはストリップライン後部４３ｂ、４４
ｂ、接続導体４５ａ、外部電極４２ｂ、４２ｃ等により
形成されたインダクタンスＬ2 の一端部が接続され、こ
のインダクタンスＬ2 の他端部は外部電極４２ｅ、４２
ｆ、４２ｃを介してアース電極５２に接続されている。
またインダクタンスＬ1 、Ｌ2 間には入出力ライン４６
ｂ、４７ｂを介して入出力端子４６ａ、４７ａが接続さ
れている。これらストリップライン４３、外部電極４２
ｂ〜４２ｅ、接続導体４５ａ、４５ｂ、入力端子４６ａ
等を含んで１／４波長の共振器４８が構成され、またス
トリップライン４４、外部電極４２ｂ〜４２ｄ、４２
ｆ、接続導体４５ａ、４５ｂ、出力端子４７ａ等を含ん
で１／４波長の共振器４９が構成されている。これら共
振器４８、４９を含んでフィルタ４０が構成されてい
る。このように構成されたフィルタ４０では、インダク
タンスＬ1 どうしが相互インダクタンス（以下、Ｍ1 と
記す）結合される一方、インダクタンスＬ2どうしが相
互インダクタンス（以下、Ｍ2 と記す）結合される。そ
して距離ｄ1に比べて距離ｄ2 が小さく、Ｍ1 ＜Ｍ2 と
なるので、Ｍ1 結合とＭ2 結合とのバランスが崩れて共
振器４８、４９間の電磁結合が確保される。すると入力
端子４６ａに入力されたマイクロ波信号は共振器４８、
４９において所定の周波数領域でフィルタリングされ、
所定帯域幅の信号のみが出力端子４７ａより出力され
る。
【０００７】また、従来の別の表面実装フィルタでは、
図５に示した下部フィルタ４０ａと略同様のものが提案
されている（特開平５−２８３９０７号公報）。ただ
し、外部電極４２ｅ、４２ｆ、接続導体４５ａ、４５
ｂ、入出力端子４６ａ、４７ａが削除されている。また
外部電極４２ｃの所定箇所が切り欠かれ、入出力ライン
４６ｂ、４７ｂと対向する誘電体ブロック下面４１ｃに
入出力端子が形成され、この入出力端子と入出力ライン
４６ｂ、４７ｂとが容量結合されるようになっていると
ころが、下部フィルタ４０ａとは異なっている。またス
トリップライン前部４３ａ、４４ａの間隔ｄ1 は５ｍｍ
に設定されている。
図５に示した下部フィルタ４０ａと略同様のものが提案
されている（特開平５−２８３９０７号公報）。ただ
し、外部電極４２ｅ、４２ｆ、接続導体４５ａ、４５
ｂ、入出力端子４６ａ、４７ａが削除されている。また
外部電極４２ｃの所定箇所が切り欠かれ、入出力ライン
４６ｂ、４７ｂと対向する誘電体ブロック下面４１ｃに
入出力端子が形成され、この入出力端子と入出力ライン
４６ｂ、４７ｂとが容量結合されるようになっていると
ころが、下部フィルタ４０ａとは異なっている。またス
トリップライン前部４３ａ、４４ａの間隔ｄ1 は５ｍｍ
に設定されている。
【０００８】
【発明が解決しようとする課題】上記した表面実装フィ
ルタ４０においては、隣接する共振器４８、４９間の電
磁結合を確保するため、ストリップライン４３、４４間
の距離ｄ1 、ｄ2 をｄ1＞ｄ2 としており、小形化を図
ることが難しい。また周波数に対する減衰特性を急峻な
ものとするには、Ｍ2 結合に比べてＭ1 結合を緩く設定
する必要があり、距離ｄ1 がさらに長くなり易いので、
一層の小形化を図ることが難しい。また複雑な形状のス
トリップライン４３、４４等が誘電体ブロック４１内に
埋設されているので、製造が面倒であると共に、プリン
ト配線基板５０に実装した後、ストリップライン後部４
３ｂ、４４ｂと接続電極４５ｂとの距離等を修正するこ
とにより、フィルタ特性を調整するのが困難である。ま
た入出力端子４６ａ、４７ａが誘電体ブロック４１の底
面４１ｃに形成されていないので、プリント配線基板５
０上に入出力端子４６ａ、４７ａを直接的に表面実装す
ることが難しいという課題があった。
ルタ４０においては、隣接する共振器４８、４９間の電
磁結合を確保するため、ストリップライン４３、４４間
の距離ｄ1 、ｄ2 をｄ1＞ｄ2 としており、小形化を図
ることが難しい。また周波数に対する減衰特性を急峻な
ものとするには、Ｍ2 結合に比べてＭ1 結合を緩く設定
する必要があり、距離ｄ1 がさらに長くなり易いので、
一層の小形化を図ることが難しい。また複雑な形状のス
トリップライン４３、４４等が誘電体ブロック４１内に
埋設されているので、製造が面倒であると共に、プリン
ト配線基板５０に実装した後、ストリップライン後部４
３ｂ、４４ｂと接続電極４５ｂとの距離等を修正するこ
とにより、フィルタ特性を調整するのが困難である。ま
た入出力端子４６ａ、４７ａが誘電体ブロック４１の底
面４１ｃに形成されていないので、プリント配線基板５
０上に入出力端子４６ａ、４７ａを直接的に表面実装す
ることが難しいという課題があった。
【０００９】また上記した別の表面実装フィルタにおい
ては、ストリップライン４３、４４が露出しており、上
方から伝播してきたノイズ信号がストリップライン４
３、４４に侵入し易く、このノイズ信号の侵入を阻止す
るには別のシールド手段を用いてフィルタを覆う必要が
あり、コストが掛かり易いという課題があった。
ては、ストリップライン４３、４４が露出しており、上
方から伝播してきたノイズ信号がストリップライン４
３、４４に侵入し易く、このノイズ信号の侵入を阻止す
るには別のシールド手段を用いてフィルタを覆う必要が
あり、コストが掛かり易いという課題があった。
【００１０】本発明は上記課題に鑑みなされたものであ
り、周波数に対する減衰特性を急峻にし得ると同時に、
より一層の小形化を図ることができ、基板上に確実に表
面実装すると共に、フィルタ特性を簡単に調整すること
ができ、特別のシールド手段を用いることなくノイズ信
号の侵入を確実に阻止し、コストを削減することができ
る表面実装フィルタを提供することを目的としている。
り、周波数に対する減衰特性を急峻にし得ると同時に、
より一層の小形化を図ることができ、基板上に確実に表
面実装すると共に、フィルタ特性を簡単に調整すること
ができ、特別のシールド手段を用いることなくノイズ信
号の侵入を確実に阻止し、コストを削減することができ
る表面実装フィルタを提供することを目的としている。
【００１１】
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る表面実装フィルタは、高誘
電率の誘電体ブロックには導電膜で被覆された複数個の
貫通孔が形成されると共に、前記貫通孔の一端が位置す
る一側面を除く外周面の略全体に電極が形成され、低誘
電率基板の一主面には導電膜が略全体にわたり形成され
ると共に、他主面には容量に接続された複数個のストリ
ップラインが形成され、これらのストリップラインの一
端と前記貫通孔とが電気的に接続される一方、これらの
ストリップラインの他端が前記容量を介してアースされ
ていることを特徴としている（１）。
達成するために本発明に係る表面実装フィルタは、高誘
電率の誘電体ブロックには導電膜で被覆された複数個の
貫通孔が形成されると共に、前記貫通孔の一端が位置す
る一側面を除く外周面の略全体に電極が形成され、低誘
電率基板の一主面には導電膜が略全体にわたり形成され
ると共に、他主面には容量に接続された複数個のストリ
ップラインが形成され、これらのストリップラインの一
端と前記貫通孔とが電気的に接続される一方、これらの
ストリップラインの他端が前記容量を介してアースされ
ていることを特徴としている（１）。
【００１２】上記した表面実装フィルタ（１）によれ
ば、前記誘電体ブロック内の前記複数個の貫通孔に形成
された前記導電膜、前記低誘電率基板に形成された前記
複数個のストリップライン等により複数個の共振器がそ
れぞれ形成されており、隣接する前記ストリップライン
どうし及び前記導電膜どうしは、それぞれ第１の相互イ
ンダクタンス結合（以下、Ｍ1 結合と記す）及び第２の
相互インダクタンス結合（以下、Ｍ2 結合と記す）され
ている。すると前記導電膜側は高誘電率である一方、前
記ストリップライン側は低誘電率であるので、Ｍ1 <
Ｍ2 の関係となり、前記ストリップライン間の距離を広
げることなく、前記複数個の共振器間を強固に電磁結合
することができる。この結果、周波数に対する減衰特性
を急峻なものにすると共に、より一層の小形化を図るこ
とができる。
ば、前記誘電体ブロック内の前記複数個の貫通孔に形成
された前記導電膜、前記低誘電率基板に形成された前記
複数個のストリップライン等により複数個の共振器がそ
れぞれ形成されており、隣接する前記ストリップライン
どうし及び前記導電膜どうしは、それぞれ第１の相互イ
ンダクタンス結合（以下、Ｍ1 結合と記す）及び第２の
相互インダクタンス結合（以下、Ｍ2 結合と記す）され
ている。すると前記導電膜側は高誘電率である一方、前
記ストリップライン側は低誘電率であるので、Ｍ1 <
Ｍ2 の関係となり、前記ストリップライン間の距離を広
げることなく、前記複数個の共振器間を強固に電磁結合
することができる。この結果、周波数に対する減衰特性
を急峻なものにすると共に、より一層の小形化を図るこ
とができる。
【００１３】また本発明に係る表面実装フィルタは、表
面実装フィルタ（１）において、前記複数個の貫通孔と
前記複数個のストリップラインとの接続部のうち、２個
の接続部には入出力端子の一端が接続され、前記入出力
端子の他端は前記高誘電率の誘電体ブロックのプリント
配線基板接続面側に前記入出力端子が引き出されている
ことを特徴としている（２）。
面実装フィルタ（１）において、前記複数個の貫通孔と
前記複数個のストリップラインとの接続部のうち、２個
の接続部には入出力端子の一端が接続され、前記入出力
端子の他端は前記高誘電率の誘電体ブロックのプリント
配線基板接続面側に前記入出力端子が引き出されている
ことを特徴としている（２）。
【００１４】上記した表面実装フィルタ（２）によれ
ば、前記低誘電率基板の前記一主面側を上方に向けてプ
リント配線基板上に載置すると、該プリント配線基板上
の配線と前記入出力端子及び前記他主面側の外部電極と
を直接的に接続することができるので、確実に表面実装
することができる。また前記複数個のストリップライン
が露出しているにもかかわらず、前記一主面側に形成さ
れた前記導電膜により前記ストリップラインがシールド
される。この結果、上方向から飛来したノイズ信号が前
記複数個のストリップラインに伝播されるのを確実に阻
止することができると共に、特別のシールド手段を設け
る必要がなくなり、コストを削減することができる。
ば、前記低誘電率基板の前記一主面側を上方に向けてプ
リント配線基板上に載置すると、該プリント配線基板上
の配線と前記入出力端子及び前記他主面側の外部電極と
を直接的に接続することができるので、確実に表面実装
することができる。また前記複数個のストリップライン
が露出しているにもかかわらず、前記一主面側に形成さ
れた前記導電膜により前記ストリップラインがシールド
される。この結果、上方向から飛来したノイズ信号が前
記複数個のストリップラインに伝播されるのを確実に阻
止することができると共に、特別のシールド手段を設け
る必要がなくなり、コストを削減することができる。
【００１５】また本発明に係る表面実装フィルタは、表
面実装フィルタ（１）または（２）のいずれかにおい
て、前記低誘電率基板がガラスエポキシ樹脂材料を用い
て形成されていることを特徴としている（３）。
面実装フィルタ（１）または（２）のいずれかにおい
て、前記低誘電率基板がガラスエポキシ樹脂材料を用い
て形成されていることを特徴としている（３）。
【００１６】上記した表面実装フィルタ（３）によれ
ば、前記低誘電率基板は誘電体ブロックと比較し、成形
・加工が容易であると共に単価が易いので、フィルタ特
性を簡単、かつ確実に調整すると共に、製造コストを削
減することができる。
ば、前記低誘電率基板は誘電体ブロックと比較し、成形
・加工が容易であると共に単価が易いので、フィルタ特
性を簡単、かつ確実に調整すると共に、製造コストを削
減することができる。
【００１７】
【発明の実施の形態】以下、本発明に係る表面実装フィ
ルタの実施の形態を図面に基づいて説明する。なお、従
来例と同一機能を有する構成部品には同一の符号を付す
こととする。図１は実施の形態に係る表面実装フィルタ
を概略的に示した摸式図であり、（ａ）は分解斜視図
（ｂ）は組立斜視図である。また図２は、図１（ｂ）に
おけるＡ−Ａ線断面のフィルタと表面実装用基板とを示
した断面図である。誘電体ブロック１１は高誘電率ε2
の材料を用い、幅Ｗ×長さＬ×高さＨの略直方体形状に
形成されている。この誘電体ブロック１１の一主面１１
ｂ、他主面１１ｃ、後面１１ｄ、側面１１ｅ、１１ｆに
は導電材料製の外部電極１２ｂ〜１２ｆがそれぞれ形成
されている。また誘電体ブロック１１内部には正面視略
直方形形状の貫通孔１３、１４がそれぞれ前面１１ａか
ら後面１１ｄ側に向かって略平行に形成され、貫通孔１
３、１４内は導電膜１３ａ、１４ａが被覆されている。
この導電膜１３ａ、１４ａの後端部は外部電極１２ｄを
介してそれぞれ短絡される一方、導電膜１３ａ、１４ａ
の前端部側は開放されている。外部電極１２ｃ前部の所
定箇所には切欠き部１２ｇが形成されており、この切欠
き部１２ｇ内の他主面１１ｃと、誘電体ブロック前面１
１ａの所定箇所とには略Ｌ字形状の入出力端子１５ａ、
１５ｂが形成されており、入出力端子１５ａ、１５ｂの
一端部は導電膜１３ａ、１４ａの前端部近傍にそれぞれ
配置されている。
ルタの実施の形態を図面に基づいて説明する。なお、従
来例と同一機能を有する構成部品には同一の符号を付す
こととする。図１は実施の形態に係る表面実装フィルタ
を概略的に示した摸式図であり、（ａ）は分解斜視図
（ｂ）は組立斜視図である。また図２は、図１（ｂ）に
おけるＡ−Ａ線断面のフィルタと表面実装用基板とを示
した断面図である。誘電体ブロック１１は高誘電率ε2
の材料を用い、幅Ｗ×長さＬ×高さＨの略直方体形状に
形成されている。この誘電体ブロック１１の一主面１１
ｂ、他主面１１ｃ、後面１１ｄ、側面１１ｅ、１１ｆに
は導電材料製の外部電極１２ｂ〜１２ｆがそれぞれ形成
されている。また誘電体ブロック１１内部には正面視略
直方形形状の貫通孔１３、１４がそれぞれ前面１１ａか
ら後面１１ｄ側に向かって略平行に形成され、貫通孔１
３、１４内は導電膜１３ａ、１４ａが被覆されている。
この導電膜１３ａ、１４ａの後端部は外部電極１２ｄを
介してそれぞれ短絡される一方、導電膜１３ａ、１４ａ
の前端部側は開放されている。外部電極１２ｃ前部の所
定箇所には切欠き部１２ｇが形成されており、この切欠
き部１２ｇ内の他主面１１ｃと、誘電体ブロック前面１
１ａの所定箇所とには略Ｌ字形状の入出力端子１５ａ、
１５ｂが形成されており、入出力端子１５ａ、１５ｂの
一端部は導電膜１３ａ、１４ａの前端部近傍にそれぞれ
配置されている。
【００１８】一方、略直方板形状の基板本体２２と、基
板本体２２の後端部２２ｂから延設された複数個の突起
部２３ａ〜２３ｄとを含んで低誘電率基板２１が構成さ
れており、この低誘電率基板２１は誘電率がε1 （ε1
<<ε2 ）のガラスエポキシ樹脂材料を用いて略櫛形状に
形成されている。基板本体２２と突起部２３ａ、２３ｂ
とにおける一主面２１ａ側には、導電膜２４が形成され
ている。他方、基板本体２２の前端部２２ａ及び側端部
２２ｃと、突起部２３ａ、２３ｂとにおける他主面２１
ｂ側には、略コの字形状の導電膜２５ａが形成されてい
る。また突起部２３ｃ、２３ｄと、これらの基板本体２
２上の延長線部とにおける他主面２１ｂ側には、ストリ
ップライン２５ｂ、２５ｃがそれぞれ形成されている。
このストリップライン２５ｂ、２５ｃの前端部と導電膜
２５ａとの間にはチップコンデンサ２６が接続されてお
り、また導電膜２５ａと導電膜２４とは複数個のスルー
ホール２７を介して接続されている。
板本体２２の後端部２２ｂから延設された複数個の突起
部２３ａ〜２３ｄとを含んで低誘電率基板２１が構成さ
れており、この低誘電率基板２１は誘電率がε1 （ε1
<<ε2 ）のガラスエポキシ樹脂材料を用いて略櫛形状に
形成されている。基板本体２２と突起部２３ａ、２３ｂ
とにおける一主面２１ａ側には、導電膜２４が形成され
ている。他方、基板本体２２の前端部２２ａ及び側端部
２２ｃと、突起部２３ａ、２３ｂとにおける他主面２１
ｂ側には、略コの字形状の導電膜２５ａが形成されてい
る。また突起部２３ｃ、２３ｄと、これらの基板本体２
２上の延長線部とにおける他主面２１ｂ側には、ストリ
ップライン２５ｂ、２５ｃがそれぞれ形成されている。
このストリップライン２５ｂ、２５ｃの前端部と導電膜
２５ａとの間にはチップコンデンサ２６が接続されてお
り、また導電膜２５ａと導電膜２４とは複数個のスルー
ホール２７を介して接続されている。
【００１９】図１（ｂ）に示すように、突起部２３ｃ、
２３ｄは貫通孔１３、１４内にそれぞれ挿入され、基板
本体後端部２２ｂと誘電体ブロック前面１１ａとは当接
し、突起部２３ａ、２３ｂの内側面は外部電極１２ｅ、
１２ｆにそれぞれ接触している。そしてストリップライ
ン２５ｂ、２５ｃと導電膜１３ａ、１４ａと入出力端子
１５ａ、１５ｂの一端部とはハンダ１６ａ、１６ｂによ
り接続され、外部電極１２ｅ、１２ｆと導電膜２４とは
ハンダ１６ｃにより接続され、外部電極１２ｅ、１２ｆ
と導電膜２５ａとはハンダ１６ｄにより接続されてい
る。これら、誘電体ブロック１１、外部電極１２ｂ〜１
２ｆ、貫通孔１３、１４、導電膜１３ａ、１４ａ、２
４、低誘電率基板２１、ストリップライン２５ｂ、２５
ｃ等を含んで表面実装フィルタ１０が構成されている。
２３ｄは貫通孔１３、１４内にそれぞれ挿入され、基板
本体後端部２２ｂと誘電体ブロック前面１１ａとは当接
し、突起部２３ａ、２３ｂの内側面は外部電極１２ｅ、
１２ｆにそれぞれ接触している。そしてストリップライ
ン２５ｂ、２５ｃと導電膜１３ａ、１４ａと入出力端子
１５ａ、１５ｂの一端部とはハンダ１６ａ、１６ｂによ
り接続され、外部電極１２ｅ、１２ｆと導電膜２４とは
ハンダ１６ｃにより接続され、外部電極１２ｅ、１２ｆ
と導電膜２５ａとはハンダ１６ｄにより接続されてい
る。これら、誘電体ブロック１１、外部電極１２ｂ〜１
２ｆ、貫通孔１３、１４、導電膜１３ａ、１４ａ、２
４、低誘電率基板２１、ストリップライン２５ｂ、２５
ｃ等を含んで表面実装フィルタ１０が構成されている。
【００２０】このように構成された表面実装フィルタ１
０の場合、所定材料を用いて所定寸法の誘電体ブロック
１１を成形・焼成し、レーザ光により誘電体ブロック１
１内に貫通孔１３、１４を形成する。次にＣｕまたはＡ
ｇペーストを用い、誘電体ブロック１１表面の所定箇所
に外部電極１２ｂ〜１２ｆ及び入出力端子１５ａ、１５
ｂを印刷・焼き付けにより形成した後、Ａｇメッキによ
り貫通孔１３、１４内に導電膜１３ａ、１４ａを形成す
る。一方、所定寸法のガラスエポキシ樹脂板を用い、レ
ーザ光により突起部２３ａ〜２３ｄ、及びスルーホール
２７となる孔部を形成する。次にＣｕまたはＡｇペース
トを用い、低誘電率基板２１表面の所定箇所に導電膜２
４、２５ａ、ストリップライン２５ｂ、２５ｃ、及びス
ルーホール２７を印刷・焼き付けにより形成する。次に
基板本体後端部２２ｂが誘電体ブロック前面１１ａに当
接するまで、突起部２３ｃ、２３ｄを貫通孔１３、１４
内に挿入した後、ハンダ１６ａ等によりストリップライ
ン２５ｂ、２５ｃと導電膜１３ａ、１４ａとなどを接続
することにより、表面実装フィルタ１０が製造される。
０の場合、所定材料を用いて所定寸法の誘電体ブロック
１１を成形・焼成し、レーザ光により誘電体ブロック１
１内に貫通孔１３、１４を形成する。次にＣｕまたはＡ
ｇペーストを用い、誘電体ブロック１１表面の所定箇所
に外部電極１２ｂ〜１２ｆ及び入出力端子１５ａ、１５
ｂを印刷・焼き付けにより形成した後、Ａｇメッキによ
り貫通孔１３、１４内に導電膜１３ａ、１４ａを形成す
る。一方、所定寸法のガラスエポキシ樹脂板を用い、レ
ーザ光により突起部２３ａ〜２３ｄ、及びスルーホール
２７となる孔部を形成する。次にＣｕまたはＡｇペース
トを用い、低誘電率基板２１表面の所定箇所に導電膜２
４、２５ａ、ストリップライン２５ｂ、２５ｃ、及びス
ルーホール２７を印刷・焼き付けにより形成する。次に
基板本体後端部２２ｂが誘電体ブロック前面１１ａに当
接するまで、突起部２３ｃ、２３ｄを貫通孔１３、１４
内に挿入した後、ハンダ１６ａ等によりストリップライ
ン２５ｂ、２５ｃと導電膜１３ａ、１４ａとなどを接続
することにより、表面実装フィルタ１０が製造される。
【００２１】また図２に示したように、低誘電率基板２
１の一主面２１ａ側を上方に向けつつ、プリント配線基
板５０上にフィルタ１０を設置し、ハンダ１７ａにより
アース電極５２と外部電極１２ｃとを接続する。またハ
ンダ１７ｂにより入出力信号線５３、５４と入出力端子
１５ａ、１５ｂとを接続すると、プリント配線基板５０
上にフィルタ１０が直接的に表面実装される。この後、
別に接続した計測器を観察しながら、ストリップライン
２５ｂ、２５ｃの幅等をレーザ光などによりトリミング
修正すると、フィルタ特性が調整される。
１の一主面２１ａ側を上方に向けつつ、プリント配線基
板５０上にフィルタ１０を設置し、ハンダ１７ａにより
アース電極５２と外部電極１２ｃとを接続する。またハ
ンダ１７ｂにより入出力信号線５３、５４と入出力端子
１５ａ、１５ｂとを接続すると、プリント配線基板５０
上にフィルタ１０が直接的に表面実装される。この後、
別に接続した計測器を観察しながら、ストリップライン
２５ｂ、２５ｃの幅等をレーザ光などによりトリミング
修正すると、フィルタ特性が調整される。
【００２２】図３は表面実装フィルタ１０の等価回路図
であり、２個のインダクタンスＬ1は低誘電率基板２
１、ストリップライン２５ｂ、２５ｃ、導電膜２４等に
より形成され、各インダクタンスＬ1 の一端部側にはチ
ップコンデンサ２６と、ストリップライン２５ｂ、２５
ｃ及び導電膜２５ａ間の結合容量等とから成るキャパシ
タンスＣがそれぞれ接続され、各キャパシタンスＣは外
部電極１２ｃ、１２ｅ、１２ｆ等を介してそれぞれアー
ス電極５２（図２）に接続されている。一方、２個のイ
ンダクタンスＬ1 の他端部側には誘電体ブロック１１、
導電膜１３ａ、１４ａ等により形成されたインダクタン
スＬ2 の一端部側が接続され、各インダクタンスＬ2 の
他端部側は外部電極１２ｃ〜１２ｆ等を介してアース電
極５２接続されている。また各インダクタンスＬ1 、Ｌ
2 間には入出力端子１５ａ、１５ｂが接続されている。
これら誘電体ブロック１１、導電膜１３ａ、入力端子１
５ａ、低誘電率基板２１、ストリップライン２５ｂ、チ
ップコンデンサ２６等を含んで１／４波長の共振器２８
が構成され、また誘電体ブロック１１、導電膜１４ａ、
出力端子１５ｂ、低誘電率基板２１、ストリップライン
２５ｃ、チップコンデンサ２６等を含んで１／４波長の
共振器２９が構成されている。これら共振器２８、２９
を含んでフィルタ１０が構成されている。このように構
成されたフィルタ１０では、インダクタンスＬ1 どうし
がＭ1 結合される一方、インダクタンスＬ2 どうしがＭ
2 結合される。すると導電膜１３ａ、１４ａ側は高誘電
率ε2 である一方、ストリップライン２５ｂ、２５ｃ側
は低誘電率ε1 であり、Ｍ1 <Ｍ2 の関係となるので、
Ｍ1 結合とＭ2 結合とのバランスが崩れて共振器４８、
４９間の電磁結合が確保される。すると入力端子４６ａ
に入力されたマイクロ波信号は、共振器４８、４９にお
いて所定帯域幅以外の信号がカットされ、所定帯域幅の
信号のみが出力端子４７ａより出力される。
であり、２個のインダクタンスＬ1は低誘電率基板２
１、ストリップライン２５ｂ、２５ｃ、導電膜２４等に
より形成され、各インダクタンスＬ1 の一端部側にはチ
ップコンデンサ２６と、ストリップライン２５ｂ、２５
ｃ及び導電膜２５ａ間の結合容量等とから成るキャパシ
タンスＣがそれぞれ接続され、各キャパシタンスＣは外
部電極１２ｃ、１２ｅ、１２ｆ等を介してそれぞれアー
ス電極５２（図２）に接続されている。一方、２個のイ
ンダクタンスＬ1 の他端部側には誘電体ブロック１１、
導電膜１３ａ、１４ａ等により形成されたインダクタン
スＬ2 の一端部側が接続され、各インダクタンスＬ2 の
他端部側は外部電極１２ｃ〜１２ｆ等を介してアース電
極５２接続されている。また各インダクタンスＬ1 、Ｌ
2 間には入出力端子１５ａ、１５ｂが接続されている。
これら誘電体ブロック１１、導電膜１３ａ、入力端子１
５ａ、低誘電率基板２１、ストリップライン２５ｂ、チ
ップコンデンサ２６等を含んで１／４波長の共振器２８
が構成され、また誘電体ブロック１１、導電膜１４ａ、
出力端子１５ｂ、低誘電率基板２１、ストリップライン
２５ｃ、チップコンデンサ２６等を含んで１／４波長の
共振器２９が構成されている。これら共振器２８、２９
を含んでフィルタ１０が構成されている。このように構
成されたフィルタ１０では、インダクタンスＬ1 どうし
がＭ1 結合される一方、インダクタンスＬ2 どうしがＭ
2 結合される。すると導電膜１３ａ、１４ａ側は高誘電
率ε2 である一方、ストリップライン２５ｂ、２５ｃ側
は低誘電率ε1 であり、Ｍ1 <Ｍ2 の関係となるので、
Ｍ1 結合とＭ2 結合とのバランスが崩れて共振器４８、
４９間の電磁結合が確保される。すると入力端子４６ａ
に入力されたマイクロ波信号は、共振器４８、４９にお
いて所定帯域幅以外の信号がカットされ、所定帯域幅の
信号のみが出力端子４７ａより出力される。
【００２３】上記説明から明らかなように、実施の形態
に係る表面実装フィルタ１０では、導電膜１３ａ、１４
ａ側は高誘電率ε2 である一方、ストリップライン２５
ｂ、２５ｃ側は低誘電率ε1 であるので、Ｍ1 < Ｍ2
の関係となり、ストリップライン２５ｂ、２５ｃ間の距
離を広げることなく、２個の共振器２８、２９間を強固
に電磁結合することができる。この結果、周波数に対す
る減衰特性を急峻なものにすると共に、より一層の小形
化を図ることができる。
に係る表面実装フィルタ１０では、導電膜１３ａ、１４
ａ側は高誘電率ε2 である一方、ストリップライン２５
ｂ、２５ｃ側は低誘電率ε1 であるので、Ｍ1 < Ｍ2
の関係となり、ストリップライン２５ｂ、２５ｃ間の距
離を広げることなく、２個の共振器２８、２９間を強固
に電磁結合することができる。この結果、周波数に対す
る減衰特性を急峻なものにすると共に、より一層の小形
化を図ることができる。
【００２４】また、低誘電率基板２１の一主面２１ａ側
を上方に向けてプリント配線基板５０上に載置すると、
プリント配線基板５０上の配線と入出力端子１５ａ、１
５ｂ及び他主面１１ｃ側の外部電極１２ｃとを直接的に
接続することができるので、確実に表面実装することが
できる。また２個のストリップライン２５ｂ、２５ｃが
露出しているにもかかわらず、一主面２１ａ側に形成さ
れた導電膜２４によりストリップライン２５ｂ、２５ｃ
がシールドされる。この結果、上方向から飛来したノイ
ズ信号が２個のストリップライン２５ｂ、２５ｃに伝播
されるのを確実に阻止することができると共に、特別の
シールド手段を設ける必要がなくなり、コストを削減す
ることができる。
を上方に向けてプリント配線基板５０上に載置すると、
プリント配線基板５０上の配線と入出力端子１５ａ、１
５ｂ及び他主面１１ｃ側の外部電極１２ｃとを直接的に
接続することができるので、確実に表面実装することが
できる。また２個のストリップライン２５ｂ、２５ｃが
露出しているにもかかわらず、一主面２１ａ側に形成さ
れた導電膜２４によりストリップライン２５ｂ、２５ｃ
がシールドされる。この結果、上方向から飛来したノイ
ズ信号が２個のストリップライン２５ｂ、２５ｃに伝播
されるのを確実に阻止することができると共に、特別の
シールド手段を設ける必要がなくなり、コストを削減す
ることができる。
【００２５】また、低誘電率基板２１は誘電体ブロック
１１と比較し、成形・加工が容易であると共に単価が易
いので、フィルタ特性を簡単、かつ確実に調整すると共
に、製造コストを削減することができる。
１１と比較し、成形・加工が容易であると共に単価が易
いので、フィルタ特性を簡単、かつ確実に調整すると共
に、製造コストを削減することができる。
【００２６】なお、上記した表面実装フィルタ１０で
は、貫通孔１３、１４内の導電膜１３ａ、１４ａや突起
部２３ｃ、２３ｄ表面のストリップライン２５ｂ、２５
ｃがそれぞれ２個の場合について説明した。しかしなが
ら別の実施の形態のものでは、貫通孔内の導電膜が３個
以上形成されると共に、突起部２３ｃ、２３ｄ、・・・
表面のストリップライン２５ｂ、２５ｃ、・・・が３個
以上形成されてもよく、この場合、周波数に対する減衰
特性をより一層急峻なものとすることができる。
は、貫通孔１３、１４内の導電膜１３ａ、１４ａや突起
部２３ｃ、２３ｄ表面のストリップライン２５ｂ、２５
ｃがそれぞれ２個の場合について説明した。しかしなが
ら別の実施の形態のものでは、貫通孔内の導電膜が３個
以上形成されると共に、突起部２３ｃ、２３ｄ、・・・
表面のストリップライン２５ｂ、２５ｃ、・・・が３個
以上形成されてもよく、この場合、周波数に対する減衰
特性をより一層急峻なものとすることができる。
【００２７】また、上記した表面実装フィルタ１０で
は、低誘電率基板２１が小さい誘電率ε1 のガラスエポ
キシ樹脂材料を用いて形成されている場合について説明
したが、なんらガラスエポキシ樹脂材料に限定されるも
のではなく、誘電体ブロック１１の誘電率ε2 に比べて
小さい誘電率の樹脂材料であればよい。
は、低誘電率基板２１が小さい誘電率ε1 のガラスエポ
キシ樹脂材料を用いて形成されている場合について説明
したが、なんらガラスエポキシ樹脂材料に限定されるも
のではなく、誘電体ブロック１１の誘電率ε2 に比べて
小さい誘電率の樹脂材料であればよい。
【００２８】また、上記した表面実装フィルタ１０で
は、ストリップライン２５ｂ、２５ｃと導電膜２５ａと
がチップコンデンサ２６を介して接続されている場合に
ついて説明したが、別の実施の形態のものでは、ストリ
ップライン２５ｂ、２５ｃと導電膜２５ａとがエアーギ
ャップを介して接続されてもよい。
は、ストリップライン２５ｂ、２５ｃと導電膜２５ａと
がチップコンデンサ２６を介して接続されている場合に
ついて説明したが、別の実施の形態のものでは、ストリ
ップライン２５ｂ、２５ｃと導電膜２５ａとがエアーギ
ャップを介して接続されてもよい。
【００２９】
【実施例】以下、実施例に係る表面実装フィルタのフィ
ルタ特性を調査した結果について説明する。表面実装フ
ィルタとしては以下の条件のものを使用した。誘電体ブ
ロック１１はＢａＴｉＯ3 ＋Ｂｉ2 Ｏ3 ＋Ｇｄ2 Ｏ3 の
配合材料を用い、外形寸法は４ｍｍ（幅Ｗ）×４ｍｍ
（長さＬ）×２ｍｍ（高さＨ）に設定した。また誘電体
ブロック１１の誘電率ε2 は９２、低誘電率基板２１の
誘電率ε1 は２．５に設定した。
ルタ特性を調査した結果について説明する。表面実装フ
ィルタとしては以下の条件のものを使用した。誘電体ブ
ロック１１はＢａＴｉＯ3 ＋Ｂｉ2 Ｏ3 ＋Ｇｄ2 Ｏ3 の
配合材料を用い、外形寸法は４ｍｍ（幅Ｗ）×４ｍｍ
（長さＬ）×２ｍｍ（高さＨ）に設定した。また誘電体
ブロック１１の誘電率ε2 は９２、低誘電率基板２１の
誘電率ε1 は２．５に設定した。
【００３０】図４は実施例に係る表面実装フィルタに関
し、周波数に対する減衰量変化を計測した結果を示した
曲線図であり、図中Ａは高周波信号の透過曲線、Ｂは反
射曲線を示している。
し、周波数に対する減衰量変化を計測した結果を示した
曲線図であり、図中Ａは高周波信号の透過曲線、Ｂは反
射曲線を示している。
【００３１】図４より明らかなように、実施例に係る表
面実装フィルタの場合、約１５００ＭＨｚにおいてトラ
ップが入り、中心周波数が約２０００ＭＨｚ、遮断周波
数が約１８００〜２２００ＭＨｚの特性を有する小形の
狭帯域通過フィルタを得ることができる。
面実装フィルタの場合、約１５００ＭＨｚにおいてトラ
ップが入り、中心周波数が約２０００ＭＨｚ、遮断周波
数が約１８００〜２２００ＭＨｚの特性を有する小形の
狭帯域通過フィルタを得ることができる。
【図１】本発明に係る表面実装フィルタの実施の形態を
概略的に示した摸式図であり、（ａ）は分解斜視図
（ｂ）は組立斜視図である。
概略的に示した摸式図であり、（ａ）は分解斜視図
（ｂ）は組立斜視図である。
【図２】実施の形態に係る表面実装フィルタの表面実装
状態を概略的に示した側面図である。
状態を概略的に示した側面図である。
【図３】実施の形態及び従来の表面実装フィルタの等価
回路図である。
回路図である。
【図４】実施例に係る表面実装フィルタに関し、周波数
に対する減衰量変化を計測した結果を示した曲線図であ
り、図中Ａは高周波信号の透過曲線、Ｂは反射曲線であ
る。
に対する減衰量変化を計測した結果を示した曲線図であ
り、図中Ａは高周波信号の透過曲線、Ｂは反射曲線であ
る。
【図５】従来の表面実装フィルタを概略的に示した摸式
図であり、（ａ）はフィルタ内部を分かり易く示した透
視斜視図、（ｂ）はフィルタの表面実装状態を示した斜
視図である。
図であり、（ａ）はフィルタ内部を分かり易く示した透
視斜視図、（ｂ）はフィルタの表面実装状態を示した斜
視図である。
１０ 表面実装フィルタ １１ 誘電体ブロック １１ａ 前面 １２ｂ〜１２ｆ 外部電極 １３、１４ 貫通孔 １３ａ、１４ａ、２４ 導電膜 ２１ 低誘電率基板 ２１ａ 一主面 ２１ｂ 他主面 ２５ｂ、２５ｃ ストリップライン ２６ コンデンサ
Claims (3)
- 【請求項１】 高誘電率の誘電体ブロックには導電膜で
被覆された複数個の貫通孔が形成されると共に、前記貫
通孔の一端が位置する一側面を除く外周面の略全体に電
極が形成され、低誘電率基板の一主面には導電膜が略全
体にわたり形成されると共に、他主面には容量に接続さ
れた複数個のストリップラインが形成され、これらのス
トリップラインの一端と前記貫通孔とが電気的に接続さ
れる一方、これらのストリップラインの他端が前記容量
を介してアースされていることを特徴とする表面実装フ
ィルタ。 - 【請求項２】 前記複数個の貫通孔と前記複数個のスト
リップラインとの接続部のうち、２個の接続部には入出
力端子の一端が接続され、前記入出力端子の他端は前記
高誘電率の誘電体ブロックのプリント配線基板接続面側
に前記入出力端子が引き出されていることを特徴とする
請求項１記載の表面実装フィルタ。 - 【請求項３】 前記低誘電率基板がガラスエポキシ樹脂
材料を用いて形成されていることを特徴とする請求項１
または請求項２記載の表面実装フィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9253065A JPH1197902A (ja) | 1997-09-18 | 1997-09-18 | 表面実装フィルタ |
| US09/153,068 US6060967A (en) | 1997-09-18 | 1998-09-15 | Surface mount filter with dielectric block through holes connected to striplines grounded by capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9253065A JPH1197902A (ja) | 1997-09-18 | 1997-09-18 | 表面実装フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197902A true JPH1197902A (ja) | 1999-04-09 |
Family
ID=17246012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9253065A Pending JPH1197902A (ja) | 1997-09-18 | 1997-09-18 | 表面実装フィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6060967A (ja) |
| JP (1) | JPH1197902A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3399393B2 (ja) * | 1998-04-17 | 2003-04-21 | 株式会社村田製作所 | 誘電体フィルタ、誘電体デュプレクサ及びそれらの実装構造、並びに通信機装置 |
| JP3389892B2 (ja) * | 1999-09-24 | 2003-03-24 | 株式会社村田製作所 | ヘッド |
| JP2001230610A (ja) * | 2000-02-15 | 2001-08-24 | Ngk Insulators Ltd | 積層型誘電体共振器 |
| GB0108655D0 (en) * | 2001-04-06 | 2001-05-30 | Koninkl Philips Electronics Nv | Microwave circuit |
| US6985712B2 (en) * | 2001-08-27 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | RF device and communication apparatus using the same |
| US6646526B2 (en) | 2002-03-14 | 2003-11-11 | M/A-Com, Inc. | Surface mountable microwave filter configuration and method of fabricating same |
| RU2584342C1 (ru) * | 2014-12-31 | 2016-05-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Сибирский государственный аэрокосмический университет имени академика М.Ф. Решетнева" (СибГАУ) | Широкополосный полосно-пропускающий фильтр |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03178202A (ja) * | 1989-12-07 | 1991-08-02 | Uniden Corp | 誘電体フィルタ装置 |
| JPH03284001A (ja) * | 1990-03-30 | 1991-12-13 | Kyocera Corp | 誘電体フィルタ |
| EP0523241B1 (en) * | 1991-02-05 | 1997-07-23 | TDK Corporation | Dielectric filter |
| US5293141A (en) * | 1991-03-25 | 1994-03-08 | Sanyo Electric Co., Ltd. | Dielectric filter having external connection terminals on dielectric substrate and antenna duplexer using the same |
| US5374910A (en) * | 1991-11-29 | 1994-12-20 | Kyocera Corporation | Dielectric filter having coupling means disposed on a laminated substrate |
-
1997
- 1997-09-18 JP JP9253065A patent/JPH1197902A/ja active Pending
-
1998
- 1998-09-15 US US09/153,068 patent/US6060967A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6060967A (en) | 2000-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930004491B1 (ko) | 표면 장착형 유전체 블록 필터와 무선 송수신기 듀플렉서 | |
| KR960000137B1 (ko) | 자기 차폐하는 윗면과 아랫면이 있는 반파 공진기 유전체 필터 | |
| JPH0730305A (ja) | 誘電体フィルターおよび誘電体フィルターを用いたトランシーバー | |
| US5023580A (en) | Surface-mount filter | |
| US5278527A (en) | Dielectric filter and shield therefor | |
| JPH1197902A (ja) | 表面実装フィルタ | |
| JP2001203503A (ja) | ストリップ線路フィルタ、デュプレクサ、フィルタ装置、通信装置およびストリップ線路フィルタの特性調整方法 | |
| US10312563B2 (en) | Ceramic filter with differential conductivity | |
| JP4105017B2 (ja) | 導波管型誘電体フィルタ | |
| KR100337168B1 (ko) | 유전체 공진기 장치, 유전체 필터, 발진기, 공유기 및 전자기기 | |
| CA2193012C (en) | Surface acoustic wave apparatus | |
| JP4105011B2 (ja) | 導波管型誘電体フィルタ | |
| JPH03173201A (ja) | ハイブリッドフィルタ | |
| KR101011282B1 (ko) | 도파관 필터 | |
| JP2589597B2 (ja) | 誘電体共振器及びそれを用いた帯域阻止フィルタ | |
| JPH0258402A (ja) | 広帯域結合回路 | |
| JPH0832307A (ja) | 誘電体装置 | |
| JP2762332B2 (ja) | 積層型誘電体デュプレクサ | |
| JP2666094B2 (ja) | 誘電体帯域阻止フィルタ | |
| JP2985938B2 (ja) | Ｌｃ型ローパスフィルタ | |
| JP2002111329A (ja) | 誘電体共振器およびフィルタ | |
| JPH06169203A (ja) | 誘電体共振器装置 | |
| JP2577792Y2 (ja) | 誘電体フィルタ | |
| KR0164092B1 (ko) | 소형화한 유전체 공진기 필터 | |
| JPH11251804A (ja) | 帯域阻止フィルタ |