JPH11251804A - 帯域阻止フィルタ - Google Patents

Abstract

(57)【要約】 【課題】 部品点数の低減、構造の簡素化、小型化等の
利点を損なうことなく、フィルタとしての性能のばらつ
きを低減できるようにする。 【解決手段】 導体回路パターンを形成した配線基板３
０上に、複数の誘電体共振器１０を並設すると共にコン
デンサ２６及びインダクタ２８を搭載して帯域阻止フィ
ルタとする。誘電体共振器は、誘電体角柱体１４の中央
に共振子穴を貫設し、その一端の開放面を除く外面と穴
内面に導体膜を形成してそれぞれ外導体１６及び内導体
１８とし、一側面の開放面寄りの位置に外導体から分離
した島状の結合電極２０を有する構造である。結合電極
は配線基板の導体回路パターンに対向接続させる。配線
基板は、表裏面に必要な導体回路パターンを有すると共
に、その中央部に、前記結合電極の一部が見えるような
窓部３６を有し、それによって内導体と結合電極間の結
合容量を調整可能としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主にマイクロ波帯
域で使用する誘電体帯域阻止フィルタに関し、更に詳し
く述べると、配線基板上に複数の誘電体共振器を並設す
ると共にコンデンサ及びインダクタを搭載して誘電体共
振器間を結合する構造の帯域阻止フィルタに関するもの
である。この帯域阻止フィルタは、例えば自動車電話、
携帯電話、その他各種の通信用機器に用いられる。

【０００２】

【従来の技術】高誘電率セラミックス材料を用いるフィ
ルタとして、複数の誘電体共振器を適当な集中定数素子
によって結合した帯域阻止フィルタがある。誘電体共振
器は、マイクロ波用高誘電率材料からなる角柱体の中央
に共振子穴を貫設し、その一端の開放面を除く外面と共
振子穴の内面に導体膜を付着してそれぞれ外導体及び内
導体としたものである。配線基板上に誘電体共振器を並
設すると共に、コンデンサとインダクタを取り付ける。

【０００３】各誘電体共振器と配線基板あるいはコンデ
ンサとの電気的接続は、共振子穴に金属端子を挿入して
内導体に接続することで行っていた。その後、この金属
端子による接続の煩雑さを避けるために、誘電体共振器
の側面に外導体から独立した島状の結合電極を設けて、
内導体と結合電極との間の結合容量を利用して結合する
構成が提案されている。その一例を図６に示す。

【０００４】図６は３個の誘電体共振器１０を配線基板
１２上に並設した３段フィルタの例である。各誘電体共
振器１０は、誘電体角柱体１４の中央を貫通するように
共振子穴を設け、その一端を開放面として、該開放面を
除く外面と穴内面に導体膜を形成してそれぞれ外導体１
６及び内導体１８とし、一側面の開放面寄りの位置に外
導体１６から分離した島状の結合電極２０を設けた構造
である。配線基板１２は、図７に示すように、表裏両面
に必要な導体回路パターンを形成したものである。図７
のＡは表面側（部品搭載面側）を示し、図７のＢは裏面
側（フィルタ実装面側）を示している。誘電体共振器１
０の結合電極２０を下向きにして配線基板１２に載せ、
結合電極２０を配線基板１２の接続用ランド２２に接続
する。結合電極２０と同じ面の外導体１６は配線基板１
２のアースパターン２４に接続する。また配線基板１２
に、３個のチップコンデンサ２６と２個のインダクタ
（空芯コイル）２８を搭載し、それぞれ導体回路パター
ン（接続用ランド２２とアースパターン２４）に接続す
る。これによって図４に示すような等価回路で表せる帯
域阻止フィルタが構成される。

【０００５】

【発明が解決しようとする課題】この構成は、誘電体共
振器と配線基板等との間を金属端子のような別部品を用
いて接続する必要が無く、部品点数が少なくなるため、
構造が簡略化され、小型化できる利点がある。その反
面、誘電体共振器の内導体と結合電極間の結合容量を、
予め結合電極を削って面積を変えることで調整した上
で、それを配線基板上に搭載して組み立てる必要があ
り、そのような調整を施しても実際にフィルタとして性
能を見た場合には、結合電極の形状が微妙に違うため
に、性能にばらつきが生じていた。

【０００６】本発明の目的は、部品点数の低減、構造の
簡素化、小型化等の利点を損なうことなく、フィルタと
しての性能のばらつきを低減できるような帯域阻止フィ
ルタを提供することである。

【０００７】

【課題を解決するための手段】本発明は、導体回路パタ
ーンを形成した配線基板上に、複数の誘電体共振器を並
設すると共にコンデンサ及びインダクタを搭載して前記
誘電体共振器間を結合する帯域阻止フィルタである。こ
こで前記誘電体共振器は、誘電体角柱体の中央に共振子
穴を貫設し、その一端の開放面を除く外面と穴内面に導
体膜を形成してそれぞれ外導体及び内導体とし、一側面
の開放面寄りの位置に外導体から分離した島状の結合電
極を有する構造であって、該結合電極が配線基板の導体
回路パターンに対向接続するように設けられる。また前
記配線基板は、表裏面に必要な導体回路パターンを有す
ると共に、その中央部に、搭載した前記誘電体共振器の
結合電極の一部が見えるような窓部を有する。これによ
って、配線基板の裏面側から前記窓部を通して各誘電体
共振器の結合電極の一部を削ることで、内導体と結合電
極間の結合容量を調整可能としており、この点に特徴が
ある。

【０００８】

【実施例】図１は本発明に係る帯域阻止フィルタの一実
施例を示す説明図であり、図２はそれに用いる配線基板
の説明図である。この実施例も、３個の誘電体共振器１
０を配線基板３０上に並設した３段フィルタの例であ
る。誘電体共振器１０は、高誘電率マイクロ波用誘電体
セラミックス材料からなる誘電体角柱体１４の中央に共
振子穴を貫設し、その一端を開放面、他端を短絡面とし
たものである。開放面を除く外面と穴内面に導体膜を形
成して、それぞれ外導体１６及び内導体１８とし、一側
面の開放面寄りの位置に外導体１６から分離した島状の
結合電極２０を設けた構造である。これによって１／４
波長共振型の同軸共振器となる。なお導体膜は、焼結し
た誘電体セラミックス製の共振子穴を有する誘電体角柱
体に、例えば銀ペーストなどを塗布し焼き付けることで
形成する。

【０００９】図２のＡは配線基板３０の表面側（部品搭
載面側）を示し、図２のＢは裏面側（フィルタ実装面
側）を示している。配線基板３０は、セラミックスある
いはガラスエポキシ樹脂などからなる絶縁板の表裏両面
に必要な導体回路パターンを形成したものである。導体
回路パターンは、アースパターン２４の他、表面側には
チップコンデンサ、インダクタ（空芯コイル）、誘電体
共振器のための共通の３個の接続用ランド２２を有し、
裏面側には入出力電極３２を有する。そして、表面側と
裏面側のアースパターン２４の間は、多数配列されてい
るスルーホール３４によって導通させてある。また両端
に位置する接続用ランド２２は配線基板３０の側面のパ
ターンを利用して裏面側の入出力電極３２に繋がってい
る。そして本発明では、配線基板３０は、その中央部に
帯状の窓部３４が形成されており、この点が特徴となっ
ている。

【００１０】各誘電体共振器１０を、それらの結合電極
２０が下向きとなるようにして配線基板３０に載せ、結
合電極２０を配線基板３０の接続用ランド２２に対向さ
せて半田付けなどにより電気的に接続する。誘電体共振
器１０の前記結合電極２０と同じ側面の外導体１６を、
配線基板３０のアースパターン２４に半田付けなどによ
り電気的に接続する。更に、配線基板３０に、３個のチ
ップコンデンサ２６と２個のインダクタ（空芯コイル）
２８を搭載する。各チップコンデンサ２６の両端の電極
をアースパターンと接続用ランド２２との間に半田付け
などにより接続し、両インダクタ２８の両端はそれぞれ
隣り合う接続用ランド２２に半田付けなどにより接続す
る。なお各図において、点々を付した部分は導体膜が付
着していない（絶縁物が露出している）面を表してお
り、点々を付していない部分は導体膜が付着している面
を表している。

【００１１】前記配線基板３０の中央部に形成する窓部
３６は、搭載した誘電体共振器１０の結合電極２０の一
部が見えるような大きさ及び位置とする。その状態を図
３に示す。図３は、この実施例の帯域阻止フィルタを配
線基板の裏面側から見た説明図である。図示のように、
この窓部３６は、それを通して配線基板３０の裏面側か
ら適当な工具を用いて各誘電体共振器１０の結合電極２
０の一部を削り取ることが可能な状態にするものであ
る。

【００１２】上記のような構造とすることで、図４に示
すような等価回路で表せる帯域阻止フィルタが得られ
る。ここで破線で囲んだ部分（符号４０で示す）は内挿
化した結合容量（誘電体共振器内部の内導体１８と結合
電極２０との間の結合容量）を表している。各誘電体共
振器１０にそれぞれ内挿化した結合容量が接続され、そ
れらの間がインダクタ（空芯コイル）２８で接続され、
更に内挿化した結合容量とアースとの間にチップコンデ
ンサ２６が接続された構成である。各誘電体共振器１０
は、その誘電体角柱体の高さ及び比誘電率等で決まる共
振周波数をもち、上記接続構成によって１／４波長同軸
共振型の帯域阻止フィルタとなる。そのフィルタ減衰特
性の一例を模式的に図５に示す。

【００１３】図３において、配線基板３０の裏面側から
窓部３６を通して工具を差し込んで結合電極２０の一部
を削り取ると、その電極面積が小さくなるために、内導
体１８と結合電極２０との間の結合容量が小さくなる。
このようにして必要に応じて各誘電体共振器１０の結合
電極２０の電極面積を調整し結合容量を調整すること
で、フィルタ性能のばらつきを低減することが可能とな
る。この実施例では、３個の誘電体共振器について共通
の帯状の単一窓部を形成しているが、各誘電体共振器毎
に独立した窓部であってもよい。窓部３６は、電気的に
アースパターンに接続されていてもよいし、接続されて
いなくてもよい。なお、配線基板３０に窓部３６を形成
しても、フィルタ特性には格別支障を来さないことが確
認されている。逆に、窓部３６を設けたことで、配線基
板３０のアースパターン２４と結合電極２０との間の寄
生容量が小さくなるために、効率良く電波を伝送でき、
フィルタ性能が向上する結果が得られる。

【００１４】上記の実施例は、誘電体共振器を３個並設
する３段フィルタの場合であるが、本発明は、２段フィ
ルタあるいは４段以上のフィルタにも適用できることは
言うまでもない。コンデンサやインダクタは、実施例に
示すチップコンデンサや空芯コイルに限らず、他の構造
のものでもよいし、必要な容量などによっては配線基板
に導体パターンで形成したものでも使用可能な場合もあ
る。

【００１５】

【発明の効果】本発明は上記のように、誘電体共振器の
結合電極の一部が見えるように、配線基板の中央部に窓
部を形成した構成であるため、配線基板の裏面側から結
合電極を削ってその面積を変えることが可能となり、実
際にフィルタ性能を見ながら調整を行うことが可能とな
る。これによって、帯域阻止フィルタの性能のばらつき
を小さくすることができる。

【図面の簡単な説明】

【図１】本発明に係る帯域阻止フィルタの一実施例を示
す説明図。

【図２】それに用いる配線基板の説明図。

【図３】本発明に係る帯域阻止フィルタを配線基板の裏
面側から見た説明図。

【図４】帯域阻止フィルタの等価回路図。

【図５】帯域阻止フィルタの減衰特性線図。

【図６】従来の帯域阻止フィルタの一例を示す説明図。

【図７】それに用いる配線基板の説明図。

【符号の説明】

１０ 誘電体共振器 １２ 配線基板 １４ 誘電体角柱体 １６ 外導体 １８ 内導体 ２０ 結合電極 ２２ 接続用ランド ２４ アースパターン ２６ チップコンデンサ ２８ インダクタ ３０ 配線基板 ３２ 入出力電極 ３４ スルーホール ３６ 窓部 ４０ 内挿化した結合容量

Claims (1)

【特許請求の範囲】
1. 【請求項１】 導体回路パターンを形成した配線基板上
   に、複数の誘電体共振器を並設すると共にコンデンサ及
   びインダクタを搭載して前記誘電体共振器間を結合した
   帯域阻止フィルタにおいて、 前記誘電体共振器は、誘電体角柱体の中央に共振子穴を
   貫設し、その一端の開放面を除く外面と穴内面に導体膜
   を形成してそれぞれ外導体及び内導体とし、一側面の開
   放面寄りの位置に外導体から分離した島状の結合電極を
   有する構造であって、該結合電極が前記配線基板の導体
   回路パターンに対向接続するように設けられ、 前記配線基板は、その中央部に、搭載した前記誘電体共
   振器の結合電極の一部が見えるような窓部を有し、 配線基板の裏面側から前記窓部を通して各誘電体共振器
   の結合電極の一部を削ることで内導体と結合電極間の結
   合容量を調整可能としたことを特徴とする帯域阻止フィ
   ルタ。