JPH1194909A - 半導体デバイスのテスト方法およびテスト装置 - Google Patents

Abstract

(57)【要約】 【課題】 テスト時間の短いテスト実施順序で、テスト
開始時からテストできる半導体デバイスのテスト方法お
よびテスト装置を得る。また、テスト時間のより短いテ
スト実施順序でテストできる半導体デバイスのテスト方
法およびテスト装置を得る。 【解決手段】 まず、ステップＳ４〜Ｓ１０でテスト項
目毎のテスト時間を見積もり計算する。次に、ステップ
Ｓ１１〜Ｓ１でテスト時間の短い順にテストするよう
に、テスト実施順序を決定する。このテスト実施順序に
従って、ステップＳ２〜Ｓ３で半導体デバイスのテスト
を行う。以上により、不良検出に要する時間が短い可能
性の大きいテスト実施順序で、最初からテストすること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体デバイス
のテスト方法およびテスト装置に関するものである。

【０００２】

【従来の技術】図１１は、従来の半導体デバイスのテス
ト装置（以下、「半導体テスト装置」と称する）の構成
を示すブロック図である。図において、１は半導体テス
ト装置のプログラミング言語で記述したテストプログラ
ムを記憶するテストプログラム記憶部、１ａはテストプ
ログラム記憶部１に格納しているテストプログラムの
内、半導体デバイスをテストする際のテスト順序および
テスト条件を記述したメインプログラムを記憶するメイ
ンプログラム記憶部であり、ここに格納されているメイ
ンプログラムの一例を図１２に示す。１ｂはテストプロ
グラム記憶部１に記憶しているテストプログラムの内、
半導体デバイスへ印加する入力信号および出力期待値を
記述したテストパターンを記憶するテストパターン記憶
部であり、ここに格納されているテストパターンの一例
を図１３に示す。２は半導体テスト装置、３はテストプ
ログラムを半導体テスト装置２で実行可能な命令に変換
するテストプログラムコンパイル部、４は半導体テスト
装置２を制御する制御部、５は半導体デバイスを測定す
る測定部、６は半導体デバイスのテスト結果を記憶する
テスト結果記憶部、７は半導体テスト装置２でテストす
る半導体デバイスである。

【０００３】次に、動作について説明する。図１４は、
図１１に示した半導体テスト装置２の動作を示すフロー
チャートである。半導体テスト装置２では、まずテスト
プログラムコンパイル部３で、テストプログラム記憶部
１に格納されているテストプログラムをコンパイルし、
テストプログラムを半導体テスト装置２で実行可能な命
令に変換する（ステップＳ１）。次に、コンパイル後の
テストプログラムを実行し、メインプログラムに記述し
た命令に従って制御部４で測定部５を制御しながら、半
導体デバイス７をテストする（ステップＳ２）。図１２
のメインプログラムを用いてテストした場合、テスト項
目１、テスト項目２、テスト項目３、テスト項目４の順
でテストが行われる。また、テスト項目３のテストの中
では、テスト項目３−１、テスト項目３−２の順でテス
トが行われ、テスト項目３−１のテストでは図１３のテ
ストパターン１、テスト項目３−２のテストでは図１３
のテストパターン２がそれぞれ使用される。最後に、半
導体デバイス７をテストした結果をテスト結果記憶装置
６に格納する（ステップＳ３）。

【０００４】図１２のメインプログラムについて、ステ
ップＳ３でテスト結果記憶部６に記憶したデータを示す
図である。テスト項目毎に、当該テスト項目で不良と判
定した半導体デバイス数、不良を検出するのにかかった
平均時間、１回当りのテスト時間を格納しており、テス
ト項目１で不良と判定した半導体デバイス数が１００
個、不良を検出するのにかかった平均時間が５０ＮＳ、
１回当りのテスト時間が５．４ＮＳであることを示して
いる。量産テストのように、多数の半導体デバイスを連
続してテストする場合は、ステップＳ２とステップＳ３
の処理を繰り返し行う。

【０００５】量産テストのように、製造した半導体デバ
イスが良品か不良品かだけを判定するテストでは、どれ
か１つのテスト項目で不良となった時点でその半導体デ
バイスのテストは終了する。量産テストが進めば、定期
的にそれまでのテスト結果を用いてテスト順序を変更す
ることによって、不良半導体デバイスのテスト時間を短
くできる可能性がある。例えば、特開平７−１５０９１
７号公報や特開平８−１２４８６８号公報に示された半
導体テスト装置では、テストを何回か実行し、テスト項
目毎のテスト時間及びテスト項目の不良検出率を測定し
て得られた結果から、不良半導体デバイスを検出するま
でのテスト時間が短くなるようにメインプログラムに記
述されたテスト項目のテスト順序を変更している。

【０００６】

【発明が解決しようとする課題】従来の半導体デバイス
のテスト方法およびテスト装置では、ある程度の個数の
半導体デバイスに対してテストを実施し、その時の各項
目のテスト時間を計測してからその結果に基づき、テス
ト時間が短くなるようにテスト実施順序を変更している
ので、テスト開始時は必ずしもテスト時間の短くないテ
スト実施順序でテストしていた。

【０００７】また、従来の半導体デバイスのテスト方法
およびテスト装置で、テスト順序の決定要因として、テ
スト項目毎のテスト時間を考慮するものがあるが、この
テスト項目毎のテスト時間は、あるテスト項目について
良品と判定するまでの時間であり、同じ項目で不良と判
定するまでの時間と比較するとその時間は不良≦良品と
なる。したがって、テスト時間の長い項目であっても、
もし不良の検出時間が短ければ、そのテスト項目を優先
してテストすることで、不良半導体デバイスを検出する
までのテスト時間をより短くできるにもかかわらず、従
来はそのような方法が採用されていなかった。また、従
来の別の半導体デバイスのテスト方法およびテスト装置
では、テスト順序の決定要因として、テスト項目毎の不
良検出率を考慮している。この不良検出率は、テスト項
目毎の（不良数／全テスト個数）で計算したものである
が、不良半導体デバイスが複数のテスト項目で不良とな
る可能性があると、ある項目で不良を検出するとその半
導体デバイスのテストは終了するので、テスト順序が後
のテスト項目では、不良が顕在化せず、不良検出率に反
映されない。したがって、不良検出率は変更前のテスト
順序によって大きく変化し、必ずしもテスト時間の短い
合理的なテスト実施順序が得られるとは限らない、など
の問題があった。

【０００８】この発明は、上記のような問題点を解決す
るためになされたもので、テスト開始時から、テスト時
間の短いテスト実施順序でテストすることができる、半
導体デバイスのテスト方法およびテスト装置を得ること
を目的とする。また、ある個数の半導体デバイスのテス
トを実施してその結果に基づいてテスト実施順序を変更
する場合において、テスト時間の短いテスト実施順序で
テストすることができる、半導体デバイスのテスト方法
およびテスト装置を得ることを目的とする。

【０００９】

【課題を解決するための手段】請求項１に係る半導体デ
バイスのテスト方法は、各テスト項目のテスト時間を見
積もり計算し、テスト時間の短い順にテストするように
テスト実施順序を決めた後、テストを開始するものであ
る。請求項２に係る半導体デバイスのテスト方法は、テ
ストを行って不良と判定した半導体デバイスの個数が所
定数に達したときに、不良と判定したテスト項目で優先
テスト項目以外のテスト項目の全てのテスト順序並びを
求め、テスト順序並び毎に下式のＴＦ１を計算して、Ｔ
Ｆ１が最も小さいテスト順序並びのテスト項目、不良を
検出しなかったテスト項目の順でテストするように、テ
スト実施順序を変更するものである。

【００１０】

【数５】

【００１１】ｉ，ｊ：テスト実施順序を示す数字 ｎ：半導体デバイスを不良と判定したテスト項目の数 Ｓｊ：ｊ番目のテスト項目のテスト１回当りのテスト時
間 Ｔｉ：ｉ番目のテスト項目で不良を検出するのにかかっ
た平均時間 Ｎｉ：ｉ番目のテスト項目で不良と判定した半導体デバ
イスの数

【００１２】請求項３に係る半導体デバイスのテスト方
法は、テストを行って不良と判定した半導体デバイスの
個数が所定数に達したときに、不良と判定したテスト項
目で優先テスト項目以外のテスト項目の全てのテスト順
序並びを求め、テスト順序並び毎に下式のＴＦ２を計算
して、ＴＦ２が最も小さいテスト順序並びのテスト項
目、不良を検出しなかったテスト項目の順でテストする
ように、テスト実施順序を変更するものである。

【００１３】

【数６】

【００１４】ｉ，ｊ，ｘ：テスト実施順序を示す数字 ｎ：不良半導体デバイスを検出したテスト項目の数 Ｓｊ：ｊ番目のテスト項目のテスト１回当りのテスト時
間 Ｔｉ：ｉ番目のテスト項目で不良を検出するのにかかっ
た平均時間 Ａ：優先テスト項目のテスト後にその階層でテストした
全半導体デバイスの数 Ｎｉ：ｉ番目のテスト項目で不良と判定した半導体デバ
イスの数

【００１５】請求項４に係る半導体デバイスのテスト装
置は、各テスト項目のテスト時間を見積もり計算するテ
スト時間計算部、およびテスト時間の短い順にテストす
るようにテスト実施順序を決めるテスト順序決定部を備
え、そのテスト実施順序に従ってテストするようにした
ものである。請求項５に係る半導体デバイスのテスト装
置は、テストした半導体デバイスを不良と判定したテス
ト項目で優先テスト項目以外のテスト項目の全てのテス
ト順序並びを求めるテスト並び計算部、テスト順序並び
毎に下式のＴＦ１を計算する時間計算部、およびＴＦ１
が最も小さいテスト順序並びのテスト項目、不良を検出
しなかったテスト項目の順でテストするようにテスト実
施順序を決定するテスト順序決定部を備え、上記決定し
たとおりにテスト実施順序を変更するようにしたもので
ある。

【００１６】

【数７】

【００１７】ｉ，ｊ：テスト実施順序を示す数字 ｎ：半導体デバイスを不良と判定したテスト項目の数 Ｓｊ：ｊ番目のテスト項目のテスト１回当りのテスト時
間 Ｔｉ：ｉ番目のテスト項目で不良を検出するのにかかっ
た平均時間 Ｎｉ：ｉ番目のテスト項目で不良と判定した半導体デバ
イスの数

【００１８】請求項６に係る半導体デバイスのテスト装
置は、テストした半導体デバイスを不良と判定したテス
ト項目で優先テスト項目以外のテスト項目の全てのテス
ト順序並びを求めるテスト並び計算部、テスト順序並び
毎に下式のＴＦ２を計算する時間計算部、およびＴＦ２
が最も小さいテスト順序並びのテスト項目、不良を検出
しなかったテスト項目の順でテストするようにテスト実
施順序を決定するテスト順序決定部を備え、上記決定し
たとおりにテスト実施順序を変更するようにしたもので
ある。

【００１９】

【数８】

【００２０】ｉ，ｊ，ｘ：テスト実施順序を示す数字 ｎ：不良半導体デバイスを検出したテスト項目の数 Ｓｊ：ｊ番目のテスト項目のテスト１回当りのテスト時
間 Ｔｉ：ｉ番目のテスト項目で不良を検出するのにかかっ
た平均時間 Ａ：優先テスト項目のテスト後にその階層でテストした
全半導体デバイスの数 Ｎｉ：ｉ番目のテスト項目で不良と判定した半導体デバ
イスの数

【００２１】

【発明の実施の形態】

実施の形態１．図１はこの発明の実施の形態１における
半導体テスト装置（半導体デバイスのテスト装置）の構
成を示すブロック図である。図において、１は半導体テ
スト装置のプログラミング言語で記述したテストプログ
ラムを記憶するテストプログラム記憶部、１ａはテスト
プログラム記憶部１に格納しているテストプログラムの
内、半導体デバイスをテストする際のテスト順序および
テスト条件を記述したメインプログラムを記憶するメイ
ンプログラム記憶部であり、一例として図１２に示した
ものと同様のメインプログラムがメインプログラム記憶
部１ａに格納されている。１ｂはテストプログラム記憶
部１に記憶しているテストプログラムの内、半導体デバ
イスへ印加する入力信号および出力期待値を記述したテ
ストパターンを記憶するテストパターン記憶部であり、
一例として図１３に示したものと同様のテストパターン
がテストパターン記憶部１ｂに格納されている。

【００２２】１２は半導体テスト装置、８はメインプロ
グラムに記述されているテスト項目のテスト実施順序の
決定、変更を行うテスト順序変更部、８ａはテスト項目
毎のテスト時間を計算するテスト時間計算部、８ｂは半
導体テスト装置のプログラミング言語で定義されている
命令の実行時間を格納する命令実行時間記憶部であり、
格納されているデータの一例を図２に示す。８ｃは優先
テスト項目、すなわち最初にテストしなければならない
テスト項目を格納する優先テスト項目記憶部であり、格
納されているデータの一例を図３に示す。８ｄはテスト
項目毎のテスト時間を格納するテスト時間記憶部、８ｅ
はテスト実施順序を決定するテスト順序決定部であり、
テスト順序変更部８は以上の８ａ〜８ｅを備えている。
３はテストプログラムを半導体テスト装置１２で実行可
能な命令に変換するテストプログラムコンパイル部、４
は半導体テスト装置１２を制御する制御部、５は半導体
デバイスを測定する測定部、６は半導体デバイスのテス
ト結果を記憶するテスト結果記憶部であり、半導体テス
ト装置１２は以上のテスト順序変更部８、テストプログ
ラムコンパイル部３、制御部４、測定部５およびテスト
結果記憶部６を備えている。７は半導体テスト装置１２
でテストする半導体デバイスである。

【００２３】次に動作について説明する。図４は、半導
体テスト装置の動作を示すフローチャートである。この
実施の形態では、テストの実施に先行してテスト実施順
序を決める。まずテスト順序変更部８のテスト時間計算
部８ａでメインプログラム記憶部１ａに格納されている
メインプログラムに記述されているテスト項目のテスト
時間を計算する。メインプログラム記憶部１ａには図１
２に示したメインプログラムが格納されているものとす
る。その手順は、最初にメインプログラムから１個のテ
スト項目記述を取り出し（ステップＳ４）、取り出した
テスト項目が優先テスト項目記憶部８ｃに格納されてい
るテスト項目の中にないかを調べる（ステップＳ５）。
その後、優先テスト項目記憶部８ｃに格納されていない
テスト項目についてだけテスト時間を見積もり計算す
る。テスト項目１およびテスト項目２が、優先テスト項
目として図３に格納されているため、テスト時間を計算
しない。優先テスト項目がない場合は、全てのテスト項
目について以下の計算を行うことになる。

【００２４】テスト時間の計算は、まずメインプログラ
ムから１命令を切り出し（ステップＳ６）、切り出した
命令の実行時間を命令実行時間記憶部８ｂから取り出し
てテスト時間に加算する（ステップＳ７）。図１２のメ
インプログラムのテスト項目３では、まず命令３を切り
出し、図２から命令３の実行時間０．１ＮＳを取り出
し、テスト時間に加算する。次に、切り出した命令がテ
ストパターンを用いてテストする命令であるか否かを判
断し（ステップＳ８）、テストパターンを用いてテスト
する命令の場合は、使用するテストパターンのテスト時
間を計算する（ステップＳ９）。図１２のメインプログ
ラムでは、テスト項目３−１の“テストパターン１を実
行”とテスト項目３−２の“テストパターン２を実行”
がテストパターンを用いてテストする命令である。

【００２５】テストパターンのテスト時間は、メインプ
ログラムに記述されている１個のテストパターンの走行
時間（以下、テスト周期と呼ぶ）と各テストパターンの
先頭に記述されている識別名（以下、タイミング番号と
呼ぶ）の種類と総数から求めることができる。図１２の
メインプログラムでは、テスト項目３−１およびテスト
項目３−２のＲＡＴＥというキーワードの後に記述され
ているのがテスト周期である。図１３のテストパターン
では、Ｔ１とＴ２がタイミング番号である。図１２のメ
インプログラムに記述されているテスト項目３−１のテ
ストのテストパターンのテスト時間は、テストパターン
１の中にはＴ１が６個、Ｔ２が４個記述されており、Ｔ
１のテスト周期は５ＮＳ、Ｔ２のテスト周期は６ＮＳで
あることから、６×５ＮＳ＋４×６ＮＳで５４ＮＳにな
る。

【００２６】ステップＳ６〜ステップＳ９の処理は、１
つのテスト項目の全命令を読み終えるまで繰り返し行わ
れ、全命令を読み終えた後、求めたテスト時間をテスト
時間記憶部８ｄに格納する（ステップＳ１０）。ステッ
プＳ４〜ステップＳ１０の処理は、メインプログラムに
記述されている全てのテスト項目を読み終えるまで繰り
返し行われる。図５は、図１２のメインプログラムにつ
いて、ステップＳ４〜ステップＳ１０の処理を行った後
のテスト時間記憶部８ｄの状態を示す図である。テスト
項目１とテスト項目２のテストは、図３の中に優先テス
ト項目として登録されているテスト項目なので、テスト
時間が計算されていない。テスト項目３のテスト時間は
８２．８ＮＳで、その内、テスト項目３−１のテスト時
間は５４．２５ＮＳ、テスト項目３−２のテスト時間は
２７．２５ＮＳであることを示している。また、テスト
項目４のテスト時間は５．４ＮＳであることを示してい
る。

【００２７】テスト時間計算部８ａでのテスト時間計算
処理が終了した後、テスト順序決定部８ｅでテスト実施
順序を決定する（ステップＳ１１）。テスト実施順序
は、優先テスト項目記憶部８ｃに格納されているテスト
項目、テスト時間記憶部８ｄに格納されているテスト時
間が短いテスト項目の順でテストされるようにする。そ
の後、テスト順序決定部８ｅで決定した順序でテストさ
れるように、メインプログラム記憶部１ａに格納されて
いるメインプログラムのテスト項目記述を並び換える
（ステップＳ１２）。図６は、図１２のメインプログラ
ムについて、ステップＳ４〜ステップＳ１２の処理を行
った後のメインプログラム記憶部１ａに格納されている
メインプログラムを示す図である。テスト項目１とテス
ト項目２は、図３の中に優先テスト項目として登録され
ているテスト項目なので、最初にテストされるようにな
っている。テスト項目３とテスト項目４は、テスト項目
４の方がテスト時間が短いため、テスト項目４のテスト
が先に行われるようにテスト項目記述が入れ変わってい
る。また、テスト項目３の中においても、テスト項目３
−２の方がテスト項目３−１よりもテスト時間が短いた
め、テスト項目３−２のテストが先に行われるようにテ
スト項目記述が入れ変わっている。

【００２８】次に、テストプログラムコンパイル部３
で、テスト実施順序を変更したテストプログラムをコン
パイルし、テストプログラムを半導体テスト装置１２で
実行可能な命令に変換する（ステップＳ１）。その後、
コンパイル後のテストプログラムを実行し、半導体デバ
イス７をテストする（ステップＳ２）。テストは、メイ
ンプログラムに記述した命令に従って行われ、この命令
に応じて制御部４で測定部５を制御し、半導体デバイス
７をテストする。１個の半導体デバイスのテストを終了
する毎に、テスト結果をテスト結果記憶部６に格納する
（ステップＳ３）。量産テストのように、多数の半導体
デバイスを連続してテストする場合は、ステップＳ２と
ステップＳ３の処理を繰り返し行う。このようにするこ
とで、テスト時間が短いテスト項目から順にテストが行
われることになり、半導体デバイスのテストで不良を検
出するのにかかる時間を短縮できる可能性が高くなり、
そのようなテスト実施順序で、最初からテストを行うこ
とができる。

【００２９】実施の形態２．図７はこの発明の実施の形
態２における半導体テスト装置の構成を示すブロック図
である。図において、８ｆは半導体デバイスを不良と判
定したテスト項目の全てのテスト順序並びを求めるテス
ト並び計算部である。ただし、優先テスト項目がある場
合はそれを除く。「テスト順序並び」は全ての対象テス
ト項目を用いたテスト実施順序の組合せであり、「全て
のテスト順序並び」は全ての対象テスト項目の順列とな
ってその種類数は対象テスト項目数の階乗通りとなる。
８ｇはテスト順序並び毎の時間を計算する時間計算部、
８ｅはテスト実施順序を決定するテスト順序決定部であ
る。その他図１の場合と同様の部分については説明を省
略する。テスト順序変更部８は優先テスト項目記憶部８
ｃ、テスト並び計算部８ｆ、時間計算部８ｇおよびテス
ト順序決定部８ｅを備えている。

【００３０】次に動作について説明する。図８は、この
発明の半導体テスト装置の動作を示すフローチャートで
ある。この実施の形態は、まず、半導体デバイスのテス
トを実施し、不良と判定された半導体デバイスが所定の
ある数に達した時点で、それまでのテストデータに基づ
いてテスト実施順序を変更し、以後のテストを変更され
た順序に従って実施するものである。図７の半導体テス
ト装置１２では、まずテストプログラムコンパイル部３
で、テストプログラム記憶部１に格納されているテスト
プログラムをコンパイルし、テストプログラムを半導体
テスト装置１２で実行可能な命令に変換する（ステップ
Ｓ１）。

【００３１】次に、コンパイル後のテストプログラムを
実行し、半導体デバイス７をテストする（ステップＳ
２）。テストは、メインプログラムに記述した命令に従
って行われ、この命令に応じて制御部４で測定部５を制
御し、半導体デバイス７をテストする。１個の半導体デ
バイスのテストを終了する毎に、テスト結果をテスト結
果記憶部６に格納する（ステップＳ３）。テストで不良
と判定した半導体デバイスの合計数を調べ（ステップＳ
１３）、所定のある個数に達したときに、テスト順序変
更部８でテスト実施順序を変更する。その手順を以下の
手順１から手順４に示す。手順１から手順４の処理は、
テスト項目の階層毎に行う。ただし、上位階層の複数の
テスト項目が下位階層のテスト項目を有している場合
は、下位階層においては同じ上位階層に属するグループ
毎に処理を行う。テスト項目の階層は、図１２のメイン
プログラムを例にとると、テスト項目１、テスト項目
２、テスト項目３、テスト項目４が同じ階層（以下、階
層１とする）となり、テスト項目３−１、テスト項目３
−２が同じ階層（以下、階層２とする）となる。

【００３２】〈手順１〉テスト並び計算部８ｆで半導体
デバイスを不良と判定したテスト項目の全てのテスト順
序並びを求める（ステップＳ１８）。テスト順序並びを
求めるテスト項目は、優先テスト項目記憶部８ｃに格納
しているテスト項目以外で、かつ不良を検出したテスト
項目を対象とする。求めるテスト順序並びの種類数は、
対象とするテスト項目数の階乗通りとなる。以下に、図
１２のメインプログラムについて、一例として図１５の
テスト結果を用いてステップＳ１８の処理で求めたテス
ト順序並びを示す。階層１の全テスト順序並び （１）テスト項目３、テスト項目４の順 （２）テスト項目４、テスト項目３の順 階層２の全テスト順序並び （１）テスト項目３−１、テスト項目３−２の順 （２）テスト項目３−２、テスト項目３−１の順 階層１では、不良を検出したテスト項目は、テスト項目
１、テスト項目３、テスト項目４であるが、テスト項目
１は、図３の中に優先テスト項目として登録されている
テスト項目なので、テスト順序並びを求めるテスト項目
から除く。このため、階層１の全テスト順序並びは、上
記の２通りとなる。 〈手順２〉時間計算部８ｇで、手順１で求めたテスト順
序並び毎の不良検出予測時間ＴＦ１を以下の式から求め
る（ステップＳ１９）。

【００３３】

【数９】

【００３４】ｎは不良半導体デバイスを検出したテスト
項目の数 ｉおよびｊは同一階層内でのテスト実施順序を示す数字 Ｓjはｊ番目のテスト項目のテスト１回当たりのテスト
時間 Ｔiはｉ番目のテスト項目で不良を検出するのにかかっ
た平均時間 Ｎiはｉ番目のテスト項目で不良と判定した半導体デバ
イスの数 上記の式のａは、ｉ番目のテスト項目で不良と判定され
る半導体デバイスのテスト１回当りのテスト時間であ
り、１番目から（ｉ−１）番目までのテスト項目のテス
ト１回当りのテスト時間を合計したものと、ｉ番目のテ
スト項目で不良を検出するのにかかった平均時間から、
ｉ番目のテスト項目で不良と判定される半導体デバイス
のテスト１回当りのテスト時間を求めている。この計算
で求めた時間ａとｉ番目のテスト項目で不良と判定した
半導体デバイス数Ｎiの積から、ｉ番目のテスト項目で
不良と判定される半導体デバイスのテスト時間を求めて
いる。以上の計算をテスト順序並びの１からｎ番目のテ
スト項目について行い、その合計がそのテスト順序並び
の不良検出予測時間ＴＦ１となる。以下に、図１２のメ
インプログラムについて、ステップＳ１９の処理で求め
たテスト項目並び毎のテスト時間を示す。

【００３５】階層１のテスト時間 （１）テスト項目３、テスト項目４の順でテストした場
合のテスト時間 （（０ＮＳ＋５８．３４ＮＳ）×７５）＋（（８２．８
ＮＳ＋１．２ＮＳ）×２５）＝６４７５．５ＮＳ 上記の計算式の（（０ＮＳ＋５８．３４ＮＳ）×７５）
は、テスト項目３で不良と判定される半導体デバイスの
テスト時間を計算している。この計算では、まず（０Ｎ
Ｓ＋５８．３４ＮＳ）で、テスト項目３で不良と判定さ
れる半導体デバイスのテスト１回当りのテスト時間を求
めている。０ＮＳはテスト項目３以前にテストするテス
ト項目のテスト１回当りのテスト時間を合計した時間
（テスト項目３が最初であるため、０ＮＳとしてい
る）、５８．３４ＮＳは図１５中のテスト項目３で不良
を検出するのにかかった時間である。この計算で求めた
時間と、図１５中のテスト項目３で不良と判定した半導
体デバイス数７５との積から、テスト項目３で不良と判
定される半導体デバイスのテスト時間を計算している。
また、（（８２．８ＮＳ＋１．２ＮＳ）×２５）は、テ
スト項目４で不良と判定される半導体デバイスのテスト
時間を計算している。この計算では、まず、（８２．８
ＮＳ＋１．２ＮＳ）で、テスト項目４で不良と判定され
る半導体デバイスのテスト１回当りのテスト時間を求め
ている。８２．８ＮＳはテスト項目４以前にテストする
テスト項目３の図１５中のテスト１回当りのテスト時
間、１．２ＮＳは図１５中のテスト項目４で不良を検出
するのにかかった時間である。この計算で求めた時間
と、図１５中のテスト項目４で不良と判定した半導体デ
バイス数２５との積から、テスト項目４で不良と判定さ
れる半導体デバイスのテスト時間を計算している。各テ
スト項目について求めた、当該テスト項目で不良と判定
される半導体デバイスのテスト時間の合計が、このテス
ト順序並びの不良検出予測時間ＴＦ１となる。他のテス
ト順序並びも上記と同様に、不良検出予測時間を計算す
る。 （２）テスト項目４、テスト項目３の順でテストした場
合のテスト時間 （（０ＮＳ＋１．２ＮＳ）×２５）＋（（５．４ＮＳ＋
５８．３４ＮＳ）×７５）＝４８１０．５ＮＳ

【００３６】階層２のテスト時間 （１）テスト項目３−１、テスト項目３−２の順でテス
トした場合のテスト時間 （（０ＮＳ＋１０ＮＳ）×１０）＋（（５４．２５ＮＳ
＋１０ＮＳ）×６５）＝４２７６．３ＮＳ （２）テスト項目３−２、テスト項目３−１の順でテス
トした場合のテスト時間 （（０ＮＳ＋１０ＮＳ）×６５）＋（（２７．２５ＮＳ
＋１０ＮＳ）×１０）＝１０２２．５ＮＳ

【００３７】〈手順３〉テスト順序決定部８ｅで、テス
ト実施順序を決定する（ステップＳ１４）。テスト実施
順序は、優先テスト項目記憶部８ｃに格納されているテ
スト項目、手順２で求めた時間が最も小さいテスト順序
並びのテスト項目、半導体デバイスの不良を検出しなか
ったテスト項目の順でテストするように変更する。以下
に、図１２のメインプログラムについて、ステップＳ１
４の処理で求めたテスト実施順序を示す。 階層１のテスト実施順序：テスト項目１、テスト項目
２、テスト項目４、テスト項目３の順 階層２のテスト実施順序：テスト項目３−２、テスト項
目３−１の順 階層１のテスト項目１とテスト項目２は、図３の中に優
先テスト項目として登録されているテスト項目なので、
最初にテストされるようになっている。テスト項目３と
テスト項目４は、テスト項目４を先にテストした方が、
手順３で求めたテスト時間が小さいため、テスト項目４
のテストが先に行われるようになっている。また、階層
２のテスト項目３−１とテスト項目３−２は、テスト項
目３−２を先にテストした方が、手順３で求めたテスト
時間が小さいため、テスト項目３−２のテストが先に行
われるようになっている。

【００３８】〈手順４〉手順３で求めたテスト実施順序
でテストするように、メインプログラム記憶部１ａに格
納されているメインプログラムのテスト項目記述を並べ
換える（ステップＳ１５）。図１２のメインプログラム
について、全階層についてステップＳ１８からステップ
Ｓ１５の処理を行った後のメインプログラム記憶部１ａ
に格納されているメインプログラムは図６と同様にな
る。図６において、階層１のテスト項目３とテスト項目
４は、手順３の結果からテスト項目４のテストが先に行
われるようにテスト項目記述が入れ変わっている。ま
た、階層２のテスト項目３−１とテスト項目３−２は、
手順３の結果からテスト項目３−２のテストが先に行わ
れるようにテスト項目記述が入れ変わっている。

【００３９】手順１から手順４を終了した後、テスト項
目記述を並べ換えたメインプログラムをテストプログラ
ムコンパイル装置３でコンパイルし、テストプログラム
を半導体テスト装置１２で実行可能な命令に変換する
（ステップＳ１６）。その後、コンパイル終了後、メイ
ンプログラムをそれまでのテストで使用していたものか
ら、テスト項目記述を並び換えたものに入れ換える（ス
テップＳ１７）。このようにして、不良と判定した半導
体デバイスの合計数が、所定のある個数に達する毎に、
それまでのテストで不良検出時間が短くなるテスト項目
の順でテストするようにテスト実施順序を変更すれば、
量産テストのような多数の半導体デバイスを連続してテ
ストする場合は、半導体デバイスのテストで不良を検出
するのにかかる時間を短縮することができる。

【００４０】実施の形態３．図９はこの発明の実施の形
態３における半導体テスト装置の構成を示すブロック図
である。図において、８ｈは半導体デバイスを不良と判
定したテスト項目毎の不良検出率を求める不良検出率計
算部、８ｉは各テスト項目で不良となるであろう半導体
デバイス数をそのテスト項目の不良検出確率から予測し
て求める不良半導体デバイス数計算部である。その他図
１の場合と同様の部分については説明を省略する。テス
ト順序変更部８は優先テスト項目記憶部８ｃ、不良検出
率計算部８ｈ、テスト並び計算部８ｆ、不良半導体デバ
イス数計算部８ｉ、時間計算部８ｇ、テスト順序決定部
８ｅを備えている。

【００４１】次に、動作について説明する。図１０は、
この発明の半導体テスト装置の動作を示すフローチャー
トである。この実施の形態は、実施の形態２と同様に、
まず半導体デバイスのテストを実施した後、それまでの
テストデータに基づいてテスト実施順序を変更するもの
である。図９の半導体テスト装置１２では、まずテスト
プログラムコンパイル部３で、テストプログラム記憶部
１に格納されているテストプログラムをコンパイルし、
テストプログラムを半導体テスト装置１２で実行可能な
命令に変換する（ステップＳ１）。

【００４２】次に、コンパイル後のテストプログラムを
実行し、半導体デバイス７をテストする（ステップＳ
２）。テストは、メインプログラムに記述した命令に従
って行われ、この命令に応じて制御部４で測定部５を制
御し、半導体デバイス７をテストする。１個の半導体デ
バイスのテストを終了する毎に、テスト結果をテスト結
果記憶部６に格納する（ステップＳ３）。テストで不良
と判定した半導体デバイスの合計数を調べ（ステップＳ
１３）、所定のある個数に達した場合は、テスト順序変
更部８でテスト実施順序を変更する。その手順を以下の
手順１から手順５に示す。手順１から手順５の処理は、
テスト項目の階層毎に行う。下位階層のテスト項目が複
数グループある場合は、同じ上位階層に属するグループ
毎に処理を行う。テスト項目の階層は、図１２のメイン
プログラムを例にとると、テスト項目１、テスト項目
２、テスト項目３、テスト項目４が同じ階層（以下、階
層１とする）となり、テスト項目３−１、テスト項目３
−２が同じ階層（以下、階層２とする）となる。 〈手順１〉テスト項目毎の不良検出率を求める（ステッ
プＳ２０）。テスト実施順序がｉ番目のテスト項目の不
良検出率Ｐｉは、以下の式から求める。

【００４３】

【数１０】

【００４４】ｉ，ｊはテスト実施順序を示す数字（優先
テスト項目を除く） Ａは優先テスト項目のテスト後にその階層でテストした
半導体デバイス数 Ｎiは優先テスト項目後ｉ番目のテスト項目で不良と判
定した半導体デバイス数 以下に、図１２のメインプログラムについて、図１５の
テスト結果を用いて、ステップＳ２０の処理で求めた各
テスト項目の不良検出率を示す。なお、以下では優先テ
スト項目の不良検出率も示したが、これらの計算は省略
してもよい。 階層１の不良検出率 テスト項目１の不良検出率：１００／１０００＝０．１０００ テスト項目２の不良検出率：０／（１０００−１００）＝０ テスト項目３の不良検出率：７５／（１０００−１００）＝０．０８３３ テスト項目４の不良検出率：２５／（１０００−（１００＋７５）） ＝０．０３０３ 階層２の不良検出率 テスト項目３−１の不良検出率：１０／９００＝０．０１１１ テスト項目３−２の不良検出率：６５／（９００−１０）＝０．０７３０ 階層２の場合、その階層でテストした半導体デバイス数
Ａは、テスト項目３でテストした半導体デバイス数を用
いる。このテスト項目３でテストした半導体デバイス数
は、テストした全ての半導体デバイス数から、テスト項
目１およびテスト項目２で不良と判定した半導体デバイ
ス数を除いたものであり、以下の通りとなる。 テスト項目３でテストした半導体デバイス数＝１０００−（１００＋０） ＝９００

【００４５】〈手順２〉テスト並び計算部８ｆで半導体
デバイスを不良と判定したテスト項目の全てのテスト順
序並びを求める（ステップＳ１８）。テスト順序並びを
求めるテスト項目は、優先テスト項目記憶部８ｃに格納
しているテスト項目以外で不良を検出したテスト項目を
対象とする。求めるテスト順序並びの種類数は、対象と
するテスト項目数の階乗通りとなる。以下に、図１２の
メインプログラムについて、図１５のテスト結果を用い
てステップＳ１８の処理で求めたテスト順序並びを示
す。 階層１の全テスト順序並び （１）テスト項目３、テスト項目４の順 （２）テスト項目４、テスト項目３の順 階層２の全テスト順序並び （１）テスト項目３−１、テスト項目３−２の順 （２）テスト項目３−２、テスト項目３−１の順 階層１では、不良を検出したテスト項目は、テスト項目
１、テスト項目３、テスト項目４であるが、テスト項目
１は、図３の中に優先テスト項目として登録されている
テスト項目なので、テスト順序並びを求めるテスト項目
から除く。このため、階層１の全テスト順序並びは、上
記の２通りとなる。

【００４６】〈手順３〉まず、各テスト項目で不良と判
定されるであろう半導体デバイスを予測計算する。ｉ番
目のテスト項目で不良と判定されるであろう半導体デバ
イス数Ｅiを、手順２で求めたテスト順序並び毎に、手
順１で求めた不良検出率Ｐiを用いて不良半導体デバイ
ス数計算部８iで、次式により求める（ステップＳ２
１）。Ｅi＝Ａ×Ｆ（ｉ−１）×Ｐi Ｆ（ｘ）＝（１−Ｐx）×Ｆ（ｘ−１） ただし、Ｆ
（０）＝１ ｘはテスト実施順序を示す数字（優先テスト項目を除
く） Ｆ（ｘ）はｘ番目のテスト項目まで半導体デバイスを不
良と判定しない確率を求める関数 上式において、Ａ×Ｆ（ｉ−１）で（ｉ−１）番目のテ
スト項目まで不良と判定されないであろう半導体デバイ
ス数を求め、その値と手順１で求めたｉ番目のテスト項
目の不良検出率Ｐiとの積から、ｉ番目のテスト項目で
不良と判定されるであろう半導体デバイス数Ｅiを求め
ている。続いて、時間計算部８ｇで、手順２で求めたテ
スト順序並び毎に、不良検出予測時間ＴＦ２を以下の式
から求める（ステップＳ１９）。

【００４７】

【数１１】

【００４８】ｎは不良半導体デバイスを検出したテスト
項目の数 Ｓjはｊ番目のテスト項目のテスト１回当りのテスト時
間 Ｔiはｉ番目のテスト項目で不良を検出するのにかかっ
た平均時間 上記の式のａは、ｉ番目のテスト項目で不良と判定され
る半導体デバイスのテスト１回当りのテスト時間であ
り、１番目から（ｉ−１）番目までのテスト項目のテス
ト１回当りのテスト時間を合計したものと、ｉ番目のテ
スト項目で不良を検出するのにかかった平均時間の和
が、ｉ番目のテスト項目で不良と判定される半導体デバ
イスのテスト１回当りのテスト時間となる。上記で求め
たｉ番目のテスト項目で不良と判定される半導体デバイ
スのテスト１回当りのテスト時間とｉ番目のテスト項目
で不良と判定する可能性のある半導体デバイス数の積か
ら、ｉ番目のテスト項目で不良と判定される半導体デバ
イスのテスト時間を求めている。以上の計算をテスト順
序並びの１からｎ番目のテスト項目について行い、その
合計がテスト順序並びの不良検出予測時間ＴＦ２とな
る。以下に、図１２のメインプログラムについて、ステ
ップＳ１９の処理で求めたテスト順序並び毎のテスト時
間を示す。

【００４９】階層１のテスト時間 （１）テスト項目３、テスト項目４の順でテストした場
合のテスト時間 （（０ＮＳ＋５８．３４ＮＳ）×（９００×１×０．０
８３３））＋（（８２．８ＮＳ＋１．２ＮＳ）×（９０
０×（（１−０．０８３３）×１）×０．０３０３））
＝６４７３．６ＮＳ 上記の計算式の（（０ＮＳ＋５８．３４ＮＳ）×（９０
０×１×０．０８３３））は、テスト項目３で不良と判
定される半導体デバイスのテスト時間を計算している。
この計算では、まず（０ＮＳ＋５８．３４ＮＳ）で、テ
スト項目３で不良と判定される半導体デバイスのテスト
１回当りのテスト時間を求めている。０ＮＳはテスト項
目３以前にテストするテスト項目のテスト１回当りのテ
スト時間を合計した時間（テスト項目３が最初であるた
め、０ＮＳとしている）、５８．３４ＮＳは図１５中の
テスト項目３で不良を検出するのにかかった時間であ
る。次に、（９００×１×０．０８３３）で、テスト項
目３で不良と判定されるであろう半導体デバイス数を予
測している。９００はその階層でテストした半導体デバ
イス数（テストした全ての半導体デバイス数から、優先
テスト項目であるテスト項目１およびテスト項目２で不
良と判定された半導体デバイス数を除いた数）、１はそ
れ以前のテスト項目のテストで不良と判定されない確率
（最初のテスト項目なのでＦ（０）＝１）、０．０８３
３は手順１で求めたテスト項目３の不良検出率である。
上記の計算で求めたテスト項目３で不良と判定される半
導体デバイスのテスト１回当りのテスト時間とテスト項
目３で不良と判定される可能性のある半導体デバイス数
の積から、テスト項目３で不良と判定される半導体デバ
イスのテスト時間を計算している。また、（（８２．８
ＮＳ＋１．２ＮＳ）×（９００×（（１−０．０８３
３）×１）×０．０３０３））は、テスト項目４で不良
と判定される半導体デバイスのテスト時間を計算してい
る。この計算では、まず（８２．８ＮＳ＋１．２ＮＳ）
で、テスト項目４で不良と判定される半導体デバイスの
テスト１回当りのテスト時間を求めている。８２．８Ｎ
Ｓはテスト項目４以前にテストするテスト項目３の図１
５中のテスト１回当りのテスト時間、１．２ＮＳは図１
５中のテスト項目４で不良を検出するのにかかった時間
である。次に、（９００×（（１−０．０８３３）×
１）×０．０３０３））で、テスト項目４で不良と判定
されるであろう半導体デバイス数を予測している。９０
０はその階層でテストした半導体デバイス数（テストし
た全ての半導体デバイス数から、優先テスト項目である
テスト項目１及びテスト項目２で不良と判定された半導
体デバイス数を除いた数で、１００−（１００＋０）と
なる）、（１−０．０８３３）×１）はそれ以前のテス
ト項目のテストで不良と判定されない確率（テスト項目
３のテストで不良と判定されない確率０．０８３３から
計算している）、０．０３０３は手順１で求めたテスト
項目４の不良検出率である。上記の計算で求めたテスト
項目４で不良と判定される半導体デバイスのテスト１回
当りのテスト時間とテスト項目４で不良と判定される可
能性のある半導体デバイス数の積から、テスト項目４で
不良と判定される半導体デバイスのテスト時間を計算し
ている。各テスト項目について求めた、当該テスト項目
で不良と判定される半導体デバイスのテスト時間の合計
が、このテスト順序並びの不良検出予測時間ＴＦ２とな
る。他のテスト順序並びも上記と同様に、不良検出予測
時間を計算する。 （２）テスト項目４、テスト項目３の順でテストした場
合のテスト時間 （（０ＮＳ＋１．２ＮＳ）×（９００×１×０．０３０
３））＋（（５．４ＮＳ＋５８．３４ＮＳ）×（９００
×（（１−０．０３０３）×１）×０．０８３３））＝
４６６６．５ＮＳ

【００５０】階層２のテスト時間 （１）テスト項目３−１、テスト項目３−２の順でテス
トした場合のテスト時間 （（０ＮＳ＋１０ＮＳ）×（９００×１×０．０１１
１））＋（（５４．２５ＮＳ＋１０ＮＳ）×（９００×
（（１−０．０１１１）×１）×０．０７３０））＝４
２７４．３ＮＳ （２）テスト項目３−２、テスト項目３−１の順でテス
トした場合のテスト時間 （（０ＮＳ＋１０ＮＳ）×（９００×１×０．０７３
０））＋（（２７．２５ＮＳ＋１０ＮＳ）×（９００×
（（１−０．０７３０）×１）×０．０１１１））＝１
００２．０ＮＳ

【００５１】〈手順４〉テスト順序決定部８ｅでテスト
実施順序を決定する（ステップＳ１４）。テスト実施順
序は、優先テスト項目記憶部８ｃに格納されているテス
ト項目、手順３で求めた時間が最も小さいテスト順序並
びのテスト項目、半導体デバイスの不良を検出しなかっ
たテスト項目の順でテストするように変更する。以下
に、図１２のメインプログラムについて、ステップＳ１
４の処理で求めたテスト実施順序を示す。 階層１のテスト実施順序：テスト項目１、テスト項目
２、テスト項目４、テスト項目３の順 階層２のテスト実施順序：テスト項目３−２、テスト項
目３−１の順 階層１のテスト項目１とテスト項目２は、図３の中に優
先テスト項目として登録されているテスト項目なので、
最初にテストされるようになっている。テスト項目３と
テスト項目４は、テスト項目４を先にテストした方が、
手順３で求めたテスト時間が小さいため、テスト項目４
のテストが先に行われるようになっている。また、階層
２のテスト項目３−１とテスト項目３−２は、テスト項
目３−２を先にテストした方が、手順３で求めたテスト
時間が小さいため、テスト項目３−２のテストが先に行
われるようになっている。

【００５２】〈手順５〉手順４で求めたテスト実施順序
でテストするように、メインプログラム記憶部１ａに格
納されているメインプログラムのテスト項目記述を並べ
換える（ステップＳ１５）。図１２のメインプログラム
について、全階層についてステップＳ２０からステップ
Ｓ１５の処理を行った後のメインプログラム記憶部１ａ
に格納されているメインプログラムは図６に示したもの
と同様になり、階層１のテスト項目３とテスト項目４
は、手順４の結果からテスト項目４のテストが先に行わ
れるようにテスト項目記述が入れ変わっている。また、
階層２のテスト項目３−１とテスト項目３−２は、手順
４の結果からテスト項目３−２のテストが先に行われる
ようにテスト項目記述が入れ変わっている。

【００５３】手順１から手順５を終了した後、テスト項
目記述を並べ換えたメインプログラムをテストプログラ
ムコンパイル装置３でコンパイルし、テストプログラム
を半導体テスト装置１２で実行可能な命令に変換する
（ステップＳ１６）。その後、メインプログラムをそれ
までの半導体デバイスのテストで使用していたものか
ら、テスト項目記述を並べ換えたものに入れ換える（ス
テップＳ１７）。このようにして、不良と判定した半導
体デバイスの合計数が、所定のある個数に達する毎に、
それまでのテストで不良検出時間が短くなるテスト項目
の順でテストするようにテスト実施順序を変更すれば、
量産テストのような多数の半導体デバイスを連続してテ
ストする場合は、半導体デバイスのテストで不良を検出
するのにかかる時間を短縮することができる。

【００５４】

【発明の効果】請求項１に係る半導体デバイスのテスト
方法によれば、テスト時間の短い順にテストするように
テスト実施順序を決めた後、テストを開始するので、半
導体デバイスの不良を検出するのにかかる時間が短い可
能性の大きいテスト実施順序で、最初からテストするこ
とができる。請求項２、請求項３に係る半導体デバイス
のテスト方法によれば、テストで不良と判定された半導
体デバイスが所定個数に達したときに、不良と判定した
テスト項目で優先テスト項目以外のテスト項目の全ての
テスト順序並びを求め、テスト順序並び毎に所定の計算
式により不良検出予測時間を計算して、その値が最も小
さいテスト順序並びのテスト項目、不良を検出しなかっ
たテスト項目の順でテストするように、テスト実施順序
を変更するので、不良を検出するのにかかる時間が短く
なり、テスト時間を短縮することができる。

【００５５】請求項４に係る半導体デバイスのテスト装
置によれば、各テスト項目のテスト時間を見積もり計算
するテスト時間計算部、およびテスト時間の短い順にテ
ストするようにテスト実施順序を決めるテスト順序決定
部を備えているので、半導体デバイスの不良を検出する
のにかかる時間が短い可能性の大きいテスト実施順序
で、最初からテストすることができる。請求項５、請求
項６に係る半導体デバイスのテスト装置によれば、テス
トした半導体デバイスを不良と判定したテスト項目で優
先テスト項目以外のテスト項目の全てのテスト順序並び
を求めるテスト並び計算部、テスト順序並び毎に所定の
計算式により不良検出予測時間を計算する時間計算部、
およびその不良検出予測時間が最も小さいテスト順序並
びのテスト項目、不良を検出しなかったテスト項目の順
でテストするようにテスト実施順序を決定するテスト順
序決定部を備え、上記で決定したテスト実施順序に変更
するので、不良を検出するのにかかる時間が短くなり、
テスト時間を短縮することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１における半導体テス
ト装置の構成を示すブロック図である。

【図２】 図１の半導体テスト装置の命令実行時間記憶
部に格納のデータの一例を示す説明図である。

【図３】 図１の半導体テスト装置の優先テスト項目記
憶部に格納のデータの一例を示す説明図である。

【図４】 図１の半導体テスト装置の動作を示すフロー
チャートである。

【図５】 図４のステップＳ４〜ステップＳ１０の処理
を行った後のテスト時間記憶部に格納のデータを示す説
明図である。

【図６】 図４のステップＳ４〜ステップＳ１２の処理
を行った後のメインプログラム記憶部に格納されている
メインプログラムを示す説明図である。

【図７】 この発明の実施の形態２における半導体テス
ト装置の構成を示すブロック図である。

【図８】 図７の半導体テスト装置の動作を示すフロー
チャートである。

【図９】 この発明の実施の形態３における半導体テス
ト装置の構成を示すブロック図である。

【図１０】 図９の半導体テスト装置の動作を示すフロ
ーチャートである。

【図１１】 従来の半導体テスト装置の構成を示すブロ
ック図である。

【図１２】 テストプログラムのメインプログラムの一
例を示す説明図である。

【図１３】 テストプログラムのテストパターンの一例
を示す説明図である。

【図１４】 図１１の半導体テスト装置の動作を示すフ
ローチャートである。

【図１５】 テスト結果記憶部に格納のデータの一例を
示す説明図である。

【符号の説明】

７ 半導体デバイス、８ａ テスト時間計算部、８ｅ
テスト順序決定部。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 テストプログラムのメインプログラムに
   記述された各テスト項目のテスト時間を見積もり計算
   し、このテスト時間の短いテスト項目から順にテストす
   るように、テスト実施順序を決めた後、テストを開始す
   ることを特徴とする半導体デバイスのテスト方法。
2. 【請求項２】 半導体デバイスのテストを行って不良と
   判定した上記半導体デバイスの個数が所定数に達したと
   きに、それまでのテストで上記半導体デバイスを不良と
   判定したテスト項目で優先テスト項目以外のテスト項目
   の全てのテスト順序並びを求め、これらのテスト順序並
   び毎に下式の不良検出予測時間ＴＦ１を計算して、不良
   検出予測時間ＴＦ１が最も小さいテスト順序並びのテス
   ト項目、上記半導体デバイスの不良を検出しなかったテ
   スト項目の順でテストするように、テスト実施順序を変
   更することを特徴とする半導体デバイスのテスト方法。 【数１】 ｉ，ｊ：テスト実施順序を示す数字 ｎ：半導体デバイスを不良と判定したテスト項目の数 Ｓｊ：ｊ番目のテスト項目のテスト１回当りのテスト時
   間 Ｔｉ：ｉ番目のテスト項目で不良を検出するのにかかっ
   た平均時間 Ｎｉ：ｉ番目のテスト項目で不良と判定した半導体デバ
   イスの数
3. 【請求項３】 半導体デバイスのテストを行って不良と
   判定した上記半導体デバイスの個数が所定数に達したと
   きに、それまでのテストで上記半導体デバイスを不良と
   判定したテスト項目で優先テスト項目以外の全てのテス
   ト項目のテスト順序並びを求め、これらのテスト順序並
   び毎に下式の不良検出予測時間ＴＦ２を計算して、不良
   検出予測時間ＴＦ２が最も小さいテスト順序並びのテス
   ト項目、上記半導体デバイスの不良を検出しなかったテ
   スト項目の順でテストするように、テスト実施順序を変
   更することを特徴とする半導体デバイスのテスト方法。 【数２】 ｉ，ｊ，ｘ：テスト実施順序を示す数字 ｎ：不良半導体デバイスを検出したテスト項目の数 Ｓｊ：ｊ番目のテスト項目のテスト１回当りのテスト時
   間 Ｔｉ：ｉ番目のテスト項目で不良を検出するのにかかっ
   た平均時間 Ａ：優先テスト項目のテスト後にその階層でテストした
   全半導体デバイスの数 Ｎｉ：ｉ番目のテスト項目で不良と判定した半導体デバ
   イスの数
4. 【請求項４】 テストプログラムのメインプログラムに
   記述された各テスト項目のテスト時間を見積もり計算す
   るテスト時間計算部、およびこのテスト時間計算部で計
   算したテスト時間の短いテスト項目から順にテストする
   ように、テスト実施順序を決めるテスト順序決定部を備
   え、このテスト順序決定部で決めたテスト実施順序に従
   ってテストするようにしたことを特徴とする半導体デバ
   イスのテスト装置。
5. 【請求項５】 テストした半導体デバイスを不良と判定
   したテスト項目で優先テスト項目以外のテスト項目の全
   てのテスト順序並びを求めるテスト並び計算部、このテ
   スト並び計算部で求めたテスト順序並び毎に下式の不良
   検出予測時間ＴＦ１を計算する時間計算部、およびこの
   時間計算部で計算した不良検出予測時間ＴＦ１が最も小
   さいテスト並びのテスト項目、上記半導体デバイスの不
   良を検出しなかったテスト項目の順でテストするよう
   に、テスト実施順序を決定するテスト順序決定部を備
   え、この順序決定部で決定したとおりにテスト実施順序
   を変更するようにしたことを特徴とする半導体デバイス
   のテスト装置。 【数３】 ｉ，ｊ：テスト実施順序を示す数字 ｎ：半導体デバイスを不良と判定したテスト項目の数 Ｓｊ：ｊ番目のテスト項目のテスト１回当りのテスト時
   間 Ｔｉ：ｉ番目のテスト項目で不良を検出するのにかかっ
   た平均時間 Ｎｉ：ｉ番目のテスト項目で不良と判定した半導体デバ
   イスの数
6. 【請求項６】 テストした半導体デバイスを不良と判定
   したテスト項目で優先テスト項目以外のテスト項目の全
   てのテスト順序並びを求めるテスト並び計算部、このテ
   スト並び計算部で求めたテスト順序並び毎に下式の不良
   検出予測時間ＴＦ２を計算する時間計算部、およびこの
   時間計算部で計算した不良検出予測時間ＴＦ２が最も小
   さいテスト並びのテスト項目、上記半導体デバイスの不
   良を検出しなかったテスト項目の順でテストするよう
   に、テスト実施順序を決定するテスト順序決定部を備
   え、この順序決定部で決定したとおりにテスト実施順序
   を変更するようにしたことを特徴とする半導体デバイス
   のテスト装置。 【数４】 ｉ，ｊ，ｘ：テスト実施順序を示す数字 ｎ：不良半導体デバイスを検出したテスト項目の数 Ｓｊ：ｊ番目のテスト項目のテスト１回当りのテスト時
   間 Ｔｉ：ｉ番目のテスト項目で不良を検出するのにかかっ
   た平均時間 Ａ：優先テスト項目のテスト後にその階層でテストした
   全半導体デバイスの数 Ｎｉ：ｉ番目のテスト項目で不良と判定した半導体デバ
   イスの数