JPH1188449A - Ask demodulating device - Google Patents
Ask demodulating deviceInfo
- Publication number
- JPH1188449A JPH1188449A JP24695897A JP24695897A JPH1188449A JP H1188449 A JPH1188449 A JP H1188449A JP 24695897 A JP24695897 A JP 24695897A JP 24695897 A JP24695897 A JP 24695897A JP H1188449 A JPH1188449 A JP H1188449A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude level
- output
- amplitude
- input signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、デジタルデータ
を伝送するシステム等に使用されるデータ端末等におい
て、デジタルデータで振幅変調されたＡＳＫ(Amplitude
Shift Keying)信号を復調するＡＳＫ復調装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ASK (Amplitude) amplitude-modulated by digital data in a data terminal or the like used in a system for transmitting digital data.
The present invention relates to an ASK demodulator for demodulating a Shift Keying signal.
【０００２】[0002]
【従来の技術】一般に、ＡＳＫ信号を復調する場合にお
いては、クロック再生とデータ再生とが必要となる。こ
のうちクロック再生において、入力信号を増幅した後、
振幅制限回路にて信号のゼロクロス点を検出することに
よりクロック信号が再生される。このゼロクロス点の検
出によるクロック再生においては、入力信号に直流オフ
セットがある場合に、ゼロクロスの位置がずれることに
より再生クロックのタイミングずれが発生したり、ま
た、直流オフセットが大きい場合に、ゼロクロス点が検
出されずにクロック再生ができない場合がある。これを
解決するためには、オフセットキャンセラ等を設ける必
要があり回路が複雑となる。2. Description of the Related Art Generally, when demodulating an ASK signal, clock reproduction and data reproduction are required. In clock recovery, after amplifying the input signal,
The clock signal is reproduced by detecting the zero cross point of the signal by the amplitude limiting circuit. In clock recovery by detection of this zero-cross point, when the input signal has a DC offset, the position of the zero-cross shifts to cause a timing shift of the reproduced clock, or when the DC offset is large, the zero-cross point is Clock recovery may not be possible without detection. In order to solve this, it is necessary to provide an offset canceller or the like, and the circuit becomes complicated.
【０００３】一方、データ再生においては、振幅変調波
の検波回路である包絡線検波回路等の検波信号を電圧比
較器で基準電圧と比較し、基準電圧を超える場合はマー
ク、基準電圧に満たない場合はスペースとすることによ
りデータの再生ができる。このデータは、先のクロック
と同期がとられ、復調されたデジタルデータとして出力
される。On the other hand, in data reproduction, a detection signal from an envelope detection circuit or the like, which is a detection circuit for an amplitude-modulated wave, is compared with a reference voltage by a voltage comparator. In this case, data can be reproduced by setting a space. This data is synchronized with the previous clock and output as demodulated digital data.
【０００４】ここで、復調できる信号の振幅レベルは、
基準電圧の設定値により変化し、基準電圧を大きくした
場合、大きな信号レベルの復調はできるが、小さい信号
レベルの復調はできなくなる。逆に、基準電圧を小さく
した場合、小さい信号レベルの復調はできるが、大きい
信号レベルの復調はできなくなる。これを解決するため
には、利得制御回路等を付加する必要があり回路が複雑
になる。Here, the amplitude level of the signal that can be demodulated is
When the reference voltage is changed and the reference voltage is increased, a large signal level can be demodulated, but a small signal level cannot be demodulated. Conversely, when the reference voltage is reduced, a small signal level can be demodulated, but a large signal level cannot be demodulated. In order to solve this, it is necessary to add a gain control circuit and the like, and the circuit becomes complicated.
【０００５】また、包絡線検波回路等の検波回路では、
積分器の充放電により電圧値を得ているために、マーク
からスペース、またはスペースからマークへの信号の変
化点において波形が鈍るために復調されるデータのタイ
ミングがずれる。さらに、搬送波とデータの変調周波数
とが近い場合、検波後の搬送波を十分に除去できず、復
調誤りが生じやすくなる。In a detection circuit such as an envelope detection circuit,
Since the voltage value is obtained by charging and discharging the integrator, the waveform is dull at the transition point of the signal from the mark to the space or from the space to the mark, so that the demodulated data is shifted in timing. Further, when the carrier and the data modulation frequency are close to each other, the carrier after detection cannot be sufficiently removed, and a demodulation error easily occurs.
【０００６】[0006]
【発明が解決しようとする課題】以上のように、従来の
ＡＳＫ復調方式では、入力信号に直流オフセットがある
場合にはオフセットキャンセラ等が必要であり、振幅レ
ベルが変動する場合には利得制御回路等が必要であるた
め、回路の複雑化を招くという問題を有している。ま
た、データの復調タイミングがずれたり、搬送波とデー
タの変調周波数とが近い場合には、復調誤りが生じやす
くなる。この発明の目的は、付加回路を必要とせずに、
搬送波とデータの変調周波数とが近い場合にも安定した
復調出力を得るＡＳＫ復調装置を提供することにある。As described above, in the conventional ASK demodulation method, an offset canceller or the like is necessary when an input signal has a DC offset, and a gain control circuit is used when an amplitude level fluctuates. And the like, there is a problem that the circuit becomes complicated. In addition, if the data demodulation timing is shifted or the carrier frequency is close to the data modulation frequency, a demodulation error is likely to occur. It is an object of the present invention to eliminate the need for additional circuits,
It is an object of the present invention to provide an ASK demodulator which can obtain a stable demodulated output even when a carrier frequency and a data modulation frequency are close to each other.
【０００７】[0007]
【課題を解決するための手段】この発明に係るＡＳＫ復
調装置は、入力信号の最大振幅レベルと最小振幅レベル
とを各々検出する振幅レベル検出手段と、この振幅レベ
ル検出手段の出力である最大振幅レベルと最小振幅レベ
ルとの平均値を演算する平均値演算手段と、この平均値
演算手段の出力に基づいて、入力信号の大小を判定する
比較手段と、この比較手段による比較結果に基づいて、
クロック信号を生成するクロック生成手段と、このクロ
ック生成手段によるクロック信号に基づいて、入力信号
に対して復調処理を行なう復調手段とを備えるようにし
たものである。An ASK demodulator according to the present invention comprises: an amplitude level detector for detecting a maximum amplitude level and a minimum amplitude level of an input signal; and a maximum amplitude output from the amplitude level detector. An average value calculating means for calculating an average value of the level and the minimum amplitude level; a comparing means for determining the magnitude of the input signal based on an output of the average value calculating means; and a comparison result by the comparing means.
The apparatus comprises a clock generating means for generating a clock signal, and a demodulating means for performing demodulation processing on an input signal based on the clock signal from the clock generating means.
【０００８】この構成によれば、常に波形の最大値と最
小値とを用いてクロック信号の再生を行なうため、入力
信号の直流オフセットに左右されず、安定なクロック信
号を再生することができるとともに、クロック信号を搬
送波の周期に追従させることができる。According to this configuration, since the clock signal is always reproduced using the maximum value and the minimum value of the waveform, a stable clock signal can be reproduced irrespective of the DC offset of the input signal. , The clock signal can follow the period of the carrier.
【０００９】また、この発明に係るＡＳＫ復調装置は、
入力信号の最大振幅レベルと最小振幅レベルとの差を演
算する振幅レベル差演算手段と、別途に得られるクロッ
ク信号に基づいて、振幅レベル差演算手段の出力を保持
し、この出力と以前に出力保持された振幅レベルの差と
比較することで振幅の大小の比率を判定し、この判定さ
れた比率のみで復調を行なう復調手段とを備えるように
したものである。Further, an ASK demodulator according to the present invention comprises:
An amplitude level difference calculating means for calculating a difference between a maximum amplitude level and a minimum amplitude level of an input signal, and an output of the amplitude level difference calculating means based on a clock signal obtained separately, and this output and the previously output A demodulation means for judging the magnitude ratio of the amplitude by comparing the difference with the held amplitude level and performing demodulation only by the judged ratio is provided.
【００１０】この構成によれば、波形の最大値と最小値
との振幅差を求め、この振幅差を出力保持しておき以前
に保持された振幅差と比較することで、例えば１クロッ
ク周期前後の振幅比を求め、この振幅比を用いてデータ
復調を行なうため、入力信号の直流オフセットや振幅変
化に左右されず、また、積分回路による時定数回路を用
いないため、搬送波とデータの変調周波数とが近い場合
にも、タイミングずれ等を生じさせずに安定なデータを
再生することができる。According to this configuration, the amplitude difference between the maximum value and the minimum value of the waveform is obtained, and this amplitude difference is output and held and compared with the amplitude difference held before, so that, for example, around one clock cycle The amplitude ratio of the carrier wave and the modulation frequency of the carrier wave and data are not affected by the DC offset and amplitude change of the input signal because the data demodulation is performed using the amplitude ratio, and the time constant circuit by the integration circuit is not used. Can be reproduced stably without causing a timing shift or the like.
【００１１】さらに、この発明に係るＡＳＫ復調装置
は、入力信号の最大振幅レベルと最小振幅レベルとを各
々検出する振幅レベル検出手段と、この振幅レベル検出
手段の出力である最大振幅レベルと最小振幅レベルとの
平均値を演算する平均値演算手段と、この平均値演算手
段の出力に基づいて、入力信号の大小を判定する比較手
段と、この比較手段による比較結果に基づいて、クロッ
ク信号を生成するクロック生成手段と、振幅レベル検出
手段により得られる最大振幅レベルと最小振幅レベルと
の差を演算する振幅レベル差演算手段と、クロック生成
手段により得られるクロック信号に基づいて、前記振幅
レベル差演算手段の出力を保持し、この出力と以前に出
力保持された振幅レベルの差と比較することで振幅の大
小の比率を判定し、この判定された比率のみで復調を行
なう復調手段とを備えるようにしたものである。Further, the ASK demodulator according to the present invention has an amplitude level detecting means for detecting a maximum amplitude level and a minimum amplitude level of an input signal, respectively, and a maximum amplitude level and a minimum amplitude which are outputs of the amplitude level detecting means. Mean value calculating means for calculating an average value with the level, comparing means for determining the magnitude of an input signal based on the output of the average value calculating means, and a clock signal based on a comparison result by the comparing means. Clock generating means for calculating the difference between the maximum amplitude level and the minimum amplitude level obtained by the amplitude level detecting means, and the amplitude level difference calculation based on the clock signal obtained by the clock generating means. Holding the output of the means and determining the magnitude ratio of the amplitude by comparing this output with the difference between the amplitude levels held previously and Only the determined ratio is obtained so as to comprise a demodulating means performs demodulation.
【００１２】この構成によれば、入力信号の振幅最大値
と振幅最小値とを用いてクロック信号を再生し、入力信
号の振幅最大値と振幅最小値との差を求めて、この振幅
差に対応するピーク波形を出力保持しておくことで、以
前に出力保持したピーク波形との振幅比率を用いて復調
を行なうようにしている。このため、入力信号の直流オ
フセット、振幅変動に対してオフセットキャンセラ、利
得制御回路等の付加回路を設けずに安定したクロック信
号及びデータの再生が可能となる他、搬送波とデータの
変調周波数とが近接している場合にも、タイミングずれ
を生じさせずに済む。According to this configuration, the clock signal is reproduced using the maximum amplitude and the minimum amplitude of the input signal, and the difference between the maximum amplitude and the minimum amplitude of the input signal is obtained. By holding the output of the corresponding peak waveform, demodulation is performed using the amplitude ratio with the previously held output peak waveform. Therefore, it is possible to stably reproduce the clock signal and the data without providing an additional circuit such as an offset canceller and a gain control circuit with respect to the DC offset and the amplitude fluctuation of the input signal. Even when they are close to each other, it is not necessary to cause a timing shift.
【００１３】[0013]
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。図１は、この発明
の一実施の形態であるＡＳＫ復調装置のブロック構成を
示し、図２は、この構成における各信号のタイムチャー
トを示している。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a block configuration of an ASK demodulator according to an embodiment of the present invention, and FIG. 2 shows a time chart of each signal in this configuration.
【００１４】すなわち、図中符号１１，１２は最大値ピ
ークホールド回路、最小値ピークホールド回路で、それ
ぞれに図２（ａ）に示すような入力信号が供給される。
最大値ピークホールド回路１１及び最小値ピークホール
ド回路１２は、図２（ｂ），（ｃ）に示すように、それ
ぞれ入力信号の最大値と最小値とを保持する。That is, reference numerals 11 and 12 in the figure denote a maximum value peak hold circuit and a minimum value peak hold circuit, to which input signals as shown in FIG.
The maximum value peak hold circuit 11 and the minimum value peak hold circuit 12 hold the maximum value and the minimum value of the input signal, respectively, as shown in FIGS.
【００１５】そして、最大値ピークホールド回路１１及
び最小値ピークホールド回路１２の各出力は、平均値演
算回路１３に供給される。平均値演算回路１３は、図２
（ｄ）に示すように、各ピークの平均値を演算し、比較
器１４の一方の入力端に出力する。比較器１４は、平均
値演算回路１３の出力である各ピークの平均値と他方の
入力端に供給される図２（ａ）に示す如く入力信号とを
比較し、この比較結果をクロック発生回路１５に出力す
る。クロック発生回路１５は、比較器１４からの比較結
果に基づいて、図２（ｅ）に示すようなクロック信号を
再生する。The outputs of the maximum value peak hold circuit 11 and the minimum value peak hold circuit 12 are supplied to an average value calculation circuit 13. The average value calculation circuit 13 is shown in FIG.
As shown in (d), the average value of each peak is calculated and output to one input terminal of the comparator 14. The comparator 14 compares the average value of each peak output from the average value calculation circuit 13 with an input signal supplied to the other input terminal as shown in FIG. 2A, and compares the comparison result with a clock generation circuit. 15 is output. The clock generation circuit 15 reproduces a clock signal as shown in FIG. 2E based on the comparison result from the comparator 14.
【００１６】また、クロック発生回路１５は、比較器１
４からの比較結果に基づいて、図２（ｆ）に示すような
最大値ピークホールドクリアパルスを再生して最大値ピ
ークホールド回路１１に供給し、さらに、図２（ｇ）に
示すような最小値ピークホールドクリアパルスを再生し
て最小値ピークホールド回路１２に供給する。Further, the clock generation circuit 15 includes the comparator 1
4, the maximum value peak hold clear pulse as shown in FIG. 2 (f) is reproduced and supplied to the maximum value peak hold circuit 11, and the maximum value peak hold clear pulse as shown in FIG. The value peak hold clear pulse is reproduced and supplied to the minimum value peak hold circuit 12.
【００１７】なお、比較器１４では、最大値ピークホー
ルド回路１１及び最小値ピークホールド回路１２がクロ
ック発生回路１５からの各ピークホールドクリアパルス
でピークホールドがクリアされるため、この比較器１４
に入力される平均値は入力信号に対してヒステリシス特
性を持つように動作する。これにより、入力信号に加わ
る雑音等の影響が排除される。In the comparator 14, since the maximum value peak hold circuit 11 and the minimum value peak hold circuit 12 clear the peak hold by each peak hold clear pulse from the clock generation circuit 15, this comparator 14
Operate to have a hysteresis characteristic with respect to the input signal. This eliminates the influence of noise or the like added to the input signal.
【００１８】以上のように、上記クロック信号を再生す
るための構成によれば、常に波形の最大値と最小値とを
用いてクロック信号の再生を行なうため、入力信号の直
流オフセットに左右されず、安定なクロック信号を再生
することができるとともに、クロック信号を搬送波の周
期に追従させることができる。As described above, according to the configuration for reproducing the clock signal, since the clock signal is always reproduced using the maximum value and the minimum value of the waveform, it is not affected by the DC offset of the input signal. In addition, a stable clock signal can be reproduced, and the clock signal can follow the cycle of the carrier.
【００１９】一方、最大値ピークホールド回路１１及び
最小値ピークホールド回路１２のそれぞれの出力は、最
大値−最小値演算回路１６に供給される。最大値−最小
値演算回路１６は、最大値ピークホールド回路１１及び
最小値ピークホールド回路１２のそれぞれの出力から、
図２（ｈ）に示すように、振幅最大値と振幅最小値との
振幅差を演算し、この振幅差をラッチ回路１７に出力す
る。ラッチ回路１７は、図２（ｉ）に示すように、クロ
ック発生回路１５からのクロック信号に基づいて、最大
値−最小値演算回路１６から出力されるピーク波形をラ
ッチするとともに、図２（ｊ）に示すように、このピー
ク波形と前回ラッチしたピーク波形との振幅比を演算す
る。この演算されたピーク波形の振幅比は、比較器１８
にて一定のスレッショルドと比較され、この比較結果を
図２（ｋ）に示す如く復調デジタルデータとして出力す
る。なお、比較器１８は、クロック発生回路１５からの
クロック信号に基づいて、動作を行なう。また、ラッチ
回路１７は、最大値−最小値演算回路１６から出力され
るピーク波形と、このピーク波形に対してクロック信号
の１クロック周期前にラッチされたピーク波形との振幅
比を演算するようにしてもよい。On the other hand, the respective outputs of the maximum value peak hold circuit 11 and the minimum value peak hold circuit 12 are supplied to a maximum value-minimum value calculation circuit 16. The maximum value-minimum value calculation circuit 16 calculates the maximum value peak hold circuit 11 and the minimum value peak hold circuit 12 from the respective outputs.
As shown in FIG. 2H, an amplitude difference between the maximum amplitude value and the minimum amplitude value is calculated, and this amplitude difference is output to the latch circuit 17. The latch circuit 17 latches the peak waveform output from the maximum value-minimum value calculation circuit 16 based on the clock signal from the clock generation circuit 15 as shown in FIG. ), The amplitude ratio between the peak waveform and the previously latched peak waveform is calculated. The calculated peak waveform amplitude ratio is calculated by the comparator 18.
Is compared with a certain threshold, and the result of this comparison is output as demodulated digital data as shown in FIG. The comparator 18 operates based on a clock signal from the clock generation circuit 15. The latch circuit 17 calculates the amplitude ratio between the peak waveform output from the maximum value-minimum value calculation circuit 16 and the peak waveform latched one clock cycle before the clock signal with respect to this peak waveform. It may be.
【００２０】以上のように、データを復調するための構
成によれば、波形の最大値と最小値との振幅差を求め、
この振幅差をラッチ回路１７にて出力保持しておき以前
に保持された例えば１クロック周期前の振幅差と比較す
ることで、１クロック周期前後の振幅比を求め、この振
幅比を用いてデータ復調を行なうため、入力信号の直流
オフセットや振幅変化に左右されず、また、積分回路に
よる時定数回路を用いないため、搬送波とデータの変調
周波数とが近い場合にも、タイミングずれ等を生じさせ
ずに安定なデータを再生することができる。As described above, according to the configuration for demodulating data, the amplitude difference between the maximum value and the minimum value of the waveform is obtained,
The amplitude difference is output and held by the latch circuit 17, and is compared with the amplitude difference held before, for example, one clock cycle before, thereby obtaining an amplitude ratio before and after one clock cycle. Because demodulation is performed, it is not affected by the DC offset or amplitude change of the input signal. Also, since a time constant circuit using an integrating circuit is not used, timing shifts and the like may occur even when the carrier wave and the data modulation frequency are close to each other. And stable data can be reproduced without the need.
【００２１】上記実施の形態によれば、入力信号の振幅
最大値と振幅最小値とを用いてクロック信号を再生し、
入力信号の振幅最大値と振幅最小値との差を求めて、こ
の振幅差に対応するピーク波形をラッチ回路１７にてラ
ッチしておくことで、前回にラッチしたピーク波形との
振幅比率を用いてデータ復調を行なうようにしている。
このため、入力信号の直流オフセット、振幅変動に対し
てオフセットキャンセラ、利得制御回路等の付加回路を
設けずに安定したクロック信号及びデータの再生が可能
となる他、搬送波とデータの変調周波数とが近接してい
る場合にも、タイミングずれを生じさせずに済む。According to the above embodiment, the clock signal is reproduced using the maximum amplitude and the minimum amplitude of the input signal,
The difference between the maximum amplitude value and the minimum amplitude value of the input signal is obtained, and the peak waveform corresponding to this amplitude difference is latched by the latch circuit 17, so that the amplitude ratio with the previously latched peak waveform is used. To demodulate the data.
Therefore, it is possible to stably reproduce the clock signal and the data without providing an additional circuit such as an offset canceller and a gain control circuit with respect to the DC offset and the amplitude fluctuation of the input signal. Even when they are close to each other, it is not necessary to cause a timing shift.
【００２２】また、上記実施の形態で、包絡線を検波す
る場合においても、その振幅の最大値及び最小値を検出
可能であれば、同様に実施できる。なお、この発明は、
上記実施の形態に限定されるものではなく、この他、こ
の発明の要旨を逸脱しない範囲で種々変形して実施でき
ることはもちろんのことである。Further, in the above-described embodiment, even when the envelope is detected, the same operation can be performed as long as the maximum value and the minimum value of the amplitude can be detected. In addition, this invention,
The present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the scope of the present invention.
【００２３】[0023]
【発明の効果】以上詳述したようにこの発明によれば、
付加回路を必要とせずに、搬送波とデータの変調周波数
とが近い場合にも安定した復調出力を得るＡＳＫ復調装
置を提供することができる。As described in detail above, according to the present invention,
It is possible to provide an ASK demodulator that can obtain a stable demodulated output even when a carrier wave and a data modulation frequency are close to each other without requiring an additional circuit.
【図１】この発明に係るＡＳＫ復調装置の一実施の形態
を示すブロック構成図。FIG. 1 is a block diagram showing an embodiment of an ASK demodulator according to the present invention.
【図２】同実施の形態における各信号のタイムチャート
を示す図。FIG. 2 is a diagram showing a time chart of each signal in the embodiment.
１１…最大値ピークホールド回路、 １２…最小値ピークホールド回路、 １３…平均値演算回路、 １４…比較器、 １５…クロック発生回路、 １６…最大値−最小値演算回路、 １７…ラッチ回路、 １８…比較器。 11: maximum value peak hold circuit, 12: minimum value peak hold circuit, 13: average value calculation circuit, 14: comparator, 15: clock generation circuit, 16: maximum value-minimum value calculation circuit, 17: latch circuit, 18 ... Comparator.
Claims (7)
ベルとを各々検出する振幅レベル検出手段と、 この振幅レベル検出手段の出力である最大振幅レベルと
最小振幅レベルとの平均値を演算する平均値演算手段
と、 この平均値演算手段の出力に基づいて、入力信号の大小
を判定する比較手段と、 この比較手段による比較結果に基づいて、クロック信号
を生成するクロック生成手段と、 このクロック生成手段によるクロック信号に基づいて、
前記入力信号に対して復調処理を行なう復調手段とを具
備してなることを特徴とするＡＳＫ復調装置。An amplitude level detecting means for detecting a maximum amplitude level and a minimum amplitude level of an input signal, respectively, and an average for calculating an average value of the maximum amplitude level and the minimum amplitude level output from the amplitude level detecting means. Value calculating means, comparing means for determining the magnitude of an input signal based on the output of the average value calculating means, clock generating means for generating a clock signal based on a comparison result by the comparing means, Based on the clock signal by means
An ASK demodulator comprising: a demodulating means for performing demodulation processing on the input signal.
号の最大振幅値を保持する最大値ピークホールド手段
と、前記入力信号の最小振幅値を保持する最小値ピーク
ホールド手段とを有してなることを特徴とする請求項１
記載のＡＳＫ復調装置。2. The amplitude level detecting means includes a maximum value peak hold means for holding a maximum amplitude value of the input signal, and a minimum value peak hold means for holding a minimum amplitude value of the input signal. 2. The method according to claim 1, wherein
The ASK demodulator according to claim 1.
ベルとの差を演算する振幅レベル差演算手段と、 別途に得られるクロック信号に基づいて、前記振幅レベ
ル差演算手段の出力を保持し、この出力と以前に出力保
持された振幅レベル差と比較することで振幅の大小の比
率を判定し、この判定された比率のみで復調を行なう復
調手段とを具備してなることを特徴とするＡＳＫ復調装
置。3. An amplitude level difference calculating means for calculating a difference between a maximum amplitude level and a minimum amplitude level of an input signal; and an output of said amplitude level difference calculating means based on a separately obtained clock signal; ASK characterized by comprising a demodulation means for judging the magnitude ratio of the amplitude by comparing this output with the amplitude level difference held and held before, and performing demodulation only with the judged ratio. Demodulator.
の出力を保持し、この出力と該出力に対する前記クロッ
ク信号の１クロック周期前に保持した振幅レベル差とを
比較して振幅の大小の比率を求める出力保持手段と、こ
の出力保持手段で求められた比率を所定値と比較し、こ
の比較結果に基づいてデータの復調処理を実行する手段
とを有してなることを特徴とする請求項３記載のＡＳＫ
復調装置。4. The demodulating means holds the output of the amplitude level difference calculating means, compares the output with the amplitude level difference held one clock cycle before the clock signal with respect to the output, and compares the output with the amplitude level difference to determine the magnitude of the amplitude. An output holding means for obtaining a ratio, and means for comparing the ratio obtained by the output holding means with a predetermined value and executing a data demodulation process based on the comparison result. ASK according to item 3
Demodulator.
ベルとを各々検出する振幅レベル検出手段と、 この振幅レベル検出手段の出力である最大振幅レベルと
最小振幅レベルとの平均値を演算する平均値演算手段
と、 この平均値演算手段の出力に基づいて、入力信号の大小
を判定する比較手段と、 この比較手段による比較結果に基づいて、クロック信号
を生成するクロック生成手段と、 前記振幅レベル検出手段により得られる最大振幅レベル
と最小振幅レベルとの差を演算する振幅レベル差演算手
段と、 前記クロック生成手段により得られるクロック信号に基
づいて、前記振幅レベル差演算手段の出力を保持し、こ
の出力と以前に出力保持された振幅レベル差と比較する
ことで振幅の大小の比率を判定し、この判定された比率
のみで復調を行なう復調手段とを具備してなることを特
徴とするＡＳＫ復調装置。5. An amplitude level detecting means for detecting a maximum amplitude level and a minimum amplitude level of an input signal, respectively, and an average for calculating an average value of the maximum amplitude level and the minimum amplitude level output from the amplitude level detecting means. Value calculating means, comparing means for determining the magnitude of the input signal based on the output of the average value calculating means, clock generating means for generating a clock signal based on a comparison result by the comparing means, the amplitude level Amplitude level difference calculating means for calculating a difference between the maximum amplitude level and the minimum amplitude level obtained by the detecting means, and an output of the amplitude level difference calculating means based on a clock signal obtained by the clock generating means, By comparing this output with the previously held amplitude level difference, the magnitude ratio of the amplitude is determined, and demodulation is performed using only the determined ratio. ASK demodulating apparatus characterized by comprising; and a Nau demodulation means.
号の最大振幅値を保持する最大値ピークホールド手段
と、前記入力信号の最小振幅値を保持する最小値ピーク
ホールド手段とを有してなることを特徴とする請求項５
記載のＡＳＫ復調装置。6. The amplitude level detecting means includes a maximum value peak hold means for holding a maximum amplitude value of the input signal, and a minimum value peak hold means for holding a minimum amplitude value of the input signal. 6. The method according to claim 5, wherein
The ASK demodulator according to claim 1.
の出力を保持し、この出力と該出力に対する前記クロッ
ク信号の１クロック周期前に保持した振幅レベル差とを
比較して振幅の大小の比率を求める出力保持手段と、こ
の出力保持手段で求められた比率を所定値と比較し、こ
の比較結果に基づいてデータの復調処理を実行する手段
とを有してなることを特徴とする請求項５記載のＡＳＫ
復調装置。7. The demodulation means holds the output of the amplitude level difference calculation means, compares the output with the amplitude level difference held one clock cycle before the clock signal with respect to the output, and compares the output with the amplitude level difference. An output holding means for obtaining a ratio, and means for comparing the ratio obtained by the output holding means with a predetermined value and executing a data demodulation process based on the comparison result. ASK according to item 5
Demodulator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24695897A JP3507668B2 (en) | 1997-09-11 | 1997-09-11 | ASK demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24695897A JP3507668B2 (en) | 1997-09-11 | 1997-09-11 | ASK demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1188449A true JPH1188449A (en) | 1999-03-30 |
| JP3507668B2 JP3507668B2 (en) | 2004-03-15 |
Family
ID=17156264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24695897A Expired - Fee Related JP3507668B2 (en) | 1997-09-11 | 1997-09-11 | ASK demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507668B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306717A (en) * | 2007-06-08 | 2008-12-18 | Seiko Epson Corp | Receiver, receiving method of amplitude modulation signal, peak amplitude detecting method |
| US7876150B2 (en) | 2008-12-24 | 2011-01-25 | Kabushiki Kaisha Toshiba | ASK demodulator, communication module, communication device, and ASK demodulation method |
| JP4721605B2 (en) * | 2000-03-21 | 2011-07-13 | エステーミクロエレクトロニクス ソシエテ アノニム | Demodulator for AC signal with amplitude modulation |
-
1997
- 1997-09-11 JP JP24695897A patent/JP3507668B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4721605B2 (en) * | 2000-03-21 | 2011-07-13 | エステーミクロエレクトロニクス ソシエテ アノニム | Demodulator for AC signal with amplitude modulation |
| JP2008306717A (en) * | 2007-06-08 | 2008-12-18 | Seiko Epson Corp | Receiver, receiving method of amplitude modulation signal, peak amplitude detecting method |
| US7792514B2 (en) | 2007-06-08 | 2010-09-07 | Seiko Epson Corporation | Envelope detector for AM radio |
| US7876150B2 (en) | 2008-12-24 | 2011-01-25 | Kabushiki Kaisha Toshiba | ASK demodulator, communication module, communication device, and ASK demodulation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3507668B2 (en) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001217889A (en) | Timing error detection circuit and demodulation circuit and its method | |
| JP3507668B2 (en) | ASK demodulator | |
| JPH09289461A (en) | Data demodulating device | |
| JP4272997B2 (en) | Circuit for detecting an additional DC component contained in an input burst signal | |
| US20060261883A1 (en) | FSK demodulator | |
| JPH05183593A (en) | Delay detection circuit | |
| JP4461061B2 (en) | Synchronization signal detection device, synchronization signal detection method, synchronization signal detection program, and recording medium | |
| US5982310A (en) | Digital signal processing apparatus | |
| JPH06261088A (en) | Demodulator offset elimination circuit | |
| JPH11195942A (en) | Automatic gain controller | |
| JP2002111758A (en) | Waveform shaping circuit and method of shaping waveform with this circuit | |
| US6700941B1 (en) | Digital demodulation apparatus | |
| JPH0654009A (en) | Reception input electric field strength detection circuit | |
| JP2522398B2 (en) | Phase control device | |
| JP3613827B2 (en) | Digital signal reproduction device | |
| JPH08223231A (en) | Digital data transmitter, receiver and digital data communication system | |
| JP3353331B2 (en) | Clock extraction method and clock extraction circuit | |
| JP2001068998A (en) | Pll circuit and phase error detecting method | |
| JPH05110613A (en) | Angular modulation signal demodulating circuit | |
| JPS6085650A (en) | Method for correcting carrier shift | |
| JPH01293738A (en) | Demodulating circuit | |
| JP3392192B2 (en) | Automatic frequency control device and control voltage generation circuit for automatic frequency control | |
| JPH05211526A (en) | Dc center level automatic correction circuit for base band signal | |
| JPS6134303B2 (en) | ||
| JP3781163B2 (en) | Playback device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20031219 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20071226 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091226 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20101226 |
|
| LAPS | Cancellation because of no payment of annual fees |