JPH11195942A - Automatic gain controller - Google Patents

Automatic gain controller

Info

Publication number
JPH11195942A
JPH11195942A JP36106697A JP36106697A JPH11195942A JP H11195942 A JPH11195942 A JP H11195942A JP 36106697 A JP36106697 A JP 36106697A JP 36106697 A JP36106697 A JP 36106697A JP H11195942 A JPH11195942 A JP H11195942A
Authority
JP
Japan
Prior art keywords
signal
gain control
output signal
offset
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP36106697A
Other languages
Japanese (ja)
Inventor
Kenichi Hayashi
健一 林
Tatsuya Narahara
立也 楢原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP36106697A priority Critical patent/JPH11195942A/en
Publication of JPH11195942A publication Critical patent/JPH11195942A/en
Abandoned legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an automatic gain controller from which an output signal controlled to an optimum level is obtained even when an offset is produced in an input signal. SOLUTION: The automatic gain controller 10 is provided with a gain control amplifier 1 and a feedback circuit consisting of a full wave rectifier 2 applying full wave rectification to an output signal of the gain control amplifier 1, an amplitude error detector 3 that compares the output signal of the full wave rectifier 2 with a prescribed amplitude reference and that outputs the comparison result as an amplitude error signal, and of a control diagonal generating circuit 4 that generates a control signal to the gain control amplifier 1 based on the output signal from the amplitude error detector 3 and that provides an output of it to the gain control amplifier 1. The gain controller 10 is also provided with an offset detection circuit 5 that an absolute value of the offset from the output signal of the gain control amplifier 1, and with an arithmetic circuit 8 that subtracts the output signal of the offset detection circuit from any output signal of the feedback circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、自動利得制御装置
に関し、詳しくは入力信号のオフセットに影響されない
出力が得られる自動利得制御装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an automatic gain control device, and more particularly to an automatic gain control device capable of obtaining an output that is not affected by an offset of an input signal.

【0002】[0002]

【従来の技術】近年、記録装置の高密度化や通信手段の
高転送レート化の進展に伴い、それらに対応するための
有効な技術として、PRML(Partial Response Maxim
um Likelyhood)検出やマルチレベル検出等の技術が広
く用いられている。これらの技術においては、一定の振
幅レベルに基づいた信号を検出することが前提となって
いることから、検出する信号の振幅値について規定され
ており、この振幅値に変動をきたすと信号の誤検出の原
因となる。また、これらの技術は、信号の検出にあた
り、サンプルした信号を用いるため、PLL(Phase Lo
cked Loop:位相同期ループ)によるクロック再生が必
要となる。
2. Description of the Related Art In recent years, PRML (Partial Response Maxim) has been developed as an effective technique to cope with the progress of higher density recording devices and higher transfer rates of communication means.
Techniques such as um likelyhood detection and multi-level detection are widely used. These techniques are premised on detecting a signal based on a certain amplitude level. Therefore, the amplitude value of the signal to be detected is specified, and if the amplitude value fluctuates, the signal is erroneously detected. It causes detection. In addition, these techniques use a sampled signal to detect a signal.
Clock recovery by a cked Loop (phase locked loop) is required.

【0003】[0003]

【発明が解決しようとする課題】ところで、信号に無信
号部やディフェクトがあったり、変調度の異なる信号が
混じっている場合などに、信号のDCレベルの変動によ
るオフセットを生じることがある。また、間欠信号によ
る信号におけるはじめの部分や、変調度、振幅の異なる
信号の境目等で発生するサグ等によってもオフセットを
生じることがある。このようなオフセットの乗った信号
は、自動利得制御(AGC:Automatic Gain Control)
の出力振幅に誤差を生じさせ、その結果、上述のPRM
L検出やマルチレベル検出等での誤検出やPLLによる
上記クロック再生への悪影響を生じさせることが懸念さ
れる。
Incidentally, when a signal has a non-signal portion or a defect, or a signal having a different modulation factor is mixed, an offset due to a change in the DC level of the signal may occur. Further, an offset may also be caused by a sag generated at the beginning of a signal due to an intermittent signal, at a boundary between signals having different modulation degrees and amplitudes, and the like. A signal with such an offset is applied to an automatic gain control (AGC).
Causes an error in the output amplitude of the PRM.
There is a concern that erroneous detection in L detection, multi-level detection, etc., and adverse effects on the clock reproduction due to the PLL may occur.

【0004】図8に光ディスク再生装置等で用いられる
一般的な自動利得制御回路(以下、AGC回路とい
う。)の構成を示す。このAGC回路100は、利得制
御増幅器(Gain Control Amp、以下GCAという。)1
01と、入力信号について全波整流を行う全波整流器1
02と、入力信号について所定の振幅基準値との比較を
行い、比較結果を振幅誤差信号として出力する振幅誤差
検出器103と、この振幅誤差検出器103からの出力
信号に基づいてGCA101に対する制御信号を生成す
るループフィルタ104とを備えている。AGC回路1
00においては、全波整流器102,振幅誤差検出器1
03,及びループフィルタ104により、GCA101
に対する帰還回路が構成されている。以下、このAGC
回路100によって光ディスクの再生信号についての利
得制御を行う場合について説明する。
FIG. 8 shows a configuration of a general automatic gain control circuit (hereinafter, referred to as an AGC circuit) used in an optical disk reproducing apparatus or the like. The AGC circuit 100 has a gain control amplifier (hereinafter referred to as GCA) 1.
01 and a full-wave rectifier 1 that performs full-wave rectification on an input signal
02, and an amplitude error detector 103 that compares the input signal with a predetermined amplitude reference value and outputs the comparison result as an amplitude error signal; and a control signal for the GCA 101 based on the output signal from the amplitude error detector 103. And a loop filter 104 that generates AGC circuit 1
At 00, the full-wave rectifier 102 and the amplitude error detector 1
03 and the loop filter 104, the GCA 101
Is formed. Hereafter, this AGC
The case where the circuit 100 controls the gain of the reproduction signal of the optical disk will be described.

【0005】例えば図9(A)に示すオフセットのない
正常な再生信号がGCA101に入力された場合には、
この再生信号は、全波整流器102で全波整流されて図
9(B)に示すようなプラス側とマイナス側の振幅のピ
ーク値が相互に等しい波形となる。そして、全波整流さ
れた再生信号は、振幅誤差検出器103において振幅基
準値との比較が行われ、この比較結果に基づいて図9
(C)に示すような振幅誤差信号となる。さらに、この
振幅誤差信号は、ループフィルタ104で所定のフィル
タ処理が行われることにより、図9(D)に示すような
GCAコントロール信号となってGCA101にフィー
ドバックされる。これによりAGC回路100は、GC
Aコントロール信号によってGCAの出力が制御される
ことによって、図9(E)に示すように、振幅基準値に
よって設定された最適な振幅レベルの信号が出力される
ことになる。
For example, when a normal reproduction signal without offset shown in FIG. 9A is input to the GCA 101,
This reproduced signal is subjected to full-wave rectification by the full-wave rectifier 102, and has a waveform in which the peak values of the positive and negative amplitudes are equal to each other as shown in FIG. 9B. Then, the full-wave rectified reproduction signal is compared with an amplitude reference value in an amplitude error detector 103, and based on the comparison result, FIG.
An amplitude error signal as shown in FIG. Further, the amplitude error signal is subjected to a predetermined filtering process in the loop filter 104, so that a GCA control signal as shown in FIG. 9D is fed back to the GCA 101. As a result, the AGC circuit 100
By controlling the output of the GCA by the A control signal, a signal having an optimum amplitude level set by the amplitude reference value is output as shown in FIG.

【0006】一方、AGC回路100において図10
(A)に示すようなオフセットの乗った再生信号がGC
A101に入力された場合には、この再生信号は、全波
整流器102で全波整流されて図10(B)に示すよう
な波形となる。ここで、全波整流器102からの出力波
形は、プラス側とマイナス側の振幅のピーク値が等しく
ならないことが分かる。そして、全波整流された再生信
号は、振幅誤差検出器103において振幅基準値との比
較が行われ、この比較結果に基づいて図10(C)に示
すような振幅誤差信号となる。この振幅誤差信号は、振
幅基準値との比較によって本来の振幅よりも大きいと判
定された信号となっている。
On the other hand, in the AGC circuit 100, FIG.
A reproduced signal having an offset as shown in FIG.
When the reproduced signal is input to A101, the reproduced signal is full-wave rectified by the full-wave rectifier 102 to have a waveform as shown in FIG. Here, it can be seen that in the output waveform from the full-wave rectifier 102, the peak values of the positive and negative amplitudes are not equal. The full-wave rectified reproduction signal is compared with an amplitude reference value in an amplitude error detector 103, and based on the comparison result, becomes an amplitude error signal as shown in FIG. This amplitude error signal is a signal determined to be larger than the original amplitude by comparison with the amplitude reference value.

【0007】さらに、この振幅誤差信号は、ループフィ
ルタ104で所定のフィルタ処理が行われることによ
り、図10(D)に示すような利得を下げる旨のGCA
コントロール信号となってGCA101にフィードバッ
クされる。この結果、AGC回路100においては、こ
のようなGCAコントロール信号によってGCAの出力
が制御されることによって、図10(E)に示すよう
に、GCA101からの出力信号がオフセットのない最
適なレベルよりも振幅が小さくなってしまう、という問
題があった。
Further, the amplitude error signal is subjected to a predetermined filtering process in a loop filter 104, so that a GCA signal as shown in FIG.
The control signal is fed back to the GCA 101. As a result, in the AGC circuit 100, the output of the GCA is controlled by such a GCA control signal, so that the output signal from the GCA 101 is lower than the optimum level having no offset as shown in FIG. There was a problem that the amplitude was reduced.

【0008】本発明は、このような実情に鑑みて提案さ
れたものであって、オフセットの乗った再生信号が入力
された場合でも、振幅値としては最適レベルに制御され
た出力信号を得ることができる自動利得制御装置を提供
することを目的とする。
SUMMARY OF THE INVENTION The present invention has been proposed in view of the above circumstances, and is intended to obtain an output signal whose amplitude value is controlled to an optimum level even when a reproduced signal with an offset is input. It is an object of the present invention to provide an automatic gain control device capable of performing the following.

【0009】[0009]

【課題を解決するための手段】本発明に係る自動利得制
御装置は、上記課題を解決するため、利得制御増幅器
と、利得制御増幅器の出力信号を全波整流する全波整流
器と、全波整流器の出力信号について所定の振幅基準値
との比較を行い、比較結果を振幅誤差信号として出力す
る振幅誤差検出器と、振幅誤差検出器からの出力信号に
基づいて利得制御増幅器に対する制御信号を生成して利
得制御増幅器に出力する制御信号生成回路とからなる帰
還回路と、利得制御増幅器の出力信号からオフセットの
絶対値を検出するオフセット検出回路と、帰還回路にお
けるいずれかの出力信号から上記オフセット検出回路の
出力信号を減算する演算回路とを備える。
In order to solve the above-mentioned problems, an automatic gain control apparatus according to the present invention has a gain control amplifier, a full-wave rectifier for full-wave rectifying an output signal of the gain control amplifier, and a full-wave rectifier. An amplitude error detector that compares the output signal with a predetermined amplitude reference value and outputs the comparison result as an amplitude error signal, and a control signal for a gain control amplifier is generated based on the output signal from the amplitude error detector. A feedback signal comprising a control signal generation circuit for outputting to the gain control amplifier, an offset detection circuit for detecting the absolute value of the offset from the output signal of the gain control amplifier, and the offset detection circuit from any output signal of the feedback circuit. And an arithmetic circuit for subtracting the output signal of

【0010】自動利得制御装置においては、利得制御増
幅器からの出力信号が帰還回路とオフセット検出回路と
に供給され、演算回路によって帰還回路におけるいずれ
かの出力信号から上記オフセット検出回路の出力信号が
減算される。
In the automatic gain control device, an output signal from a gain control amplifier is supplied to a feedback circuit and an offset detection circuit, and an output signal of the offset detection circuit is subtracted from any output signal of the feedback circuit by an arithmetic circuit. Is done.

【0011】[0011]

【発明の実施の形態】本発明を適用した装置の実施の形
態につき図面を参照しながら詳細に説明する。図1に示
す自動利得制御装置10は、例えば光ディスク再生装置
で光ディスクの再生信号の利得を制御するのに好適に用
いられるものであり、利得制御増幅器(Gain Control A
mp、以下GCAという。)1と、入力した信号の全波整
流を行う全波整流器2と、入力信号について所定の振幅
基準値との比較を行い、比較結果を振幅誤差信号として
出力する振幅誤差検出器3と、GCA1に対する制御信
号を生成してGCA1に出力するループフィルタ(Loop
Filter、以下LFという。)4と、GCA1の出力信
号からオフセット時における直流成分を検出するオフセ
ット検出器6と、オフセット検出器6からの出力信号の
振幅を絶対値に変換する絶対値回路7と、演算回路8と
を備えている。なお、この自動利得制御装置10の出力
側には、PRML(Partial Response Maximum Likelyh
ood)検出やマルチレベル検出等による検出器(図示せ
ず)が接続される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of an apparatus to which the present invention is applied will be described in detail with reference to the drawings. The automatic gain control device 10 shown in FIG. 1 is suitably used for controlling the gain of a reproduction signal of an optical disk in, for example, an optical disk reproduction device, and includes a gain control amplifier (Gain Control A).
mp, hereinafter referred to as GCA. 1) a full-wave rectifier 2 for performing full-wave rectification of an input signal, an amplitude error detector 3 for comparing an input signal with a predetermined amplitude reference value, and outputting a comparison result as an amplitude error signal; Filter that generates a control signal for the GCA1 and outputs it to the GCA1
Filter, hereinafter referred to as LF. 4), an offset detector 6 for detecting a DC component at the time of offset from the output signal of the GCA 1, an absolute value circuit 7 for converting the amplitude of the output signal from the offset detector 6 into an absolute value, and an arithmetic circuit 8. Have. The output side of the automatic gain control device 10 has a PRML (Partial Response Maximum Likely
ood) and a detector (not shown) for multi-level detection or the like are connected.

【0012】自動利得制御装置10においては、全波整
流器2,振幅誤差検出器3,及びLF4により、GCA
1に対する帰還回路が構成されている。また、図1に示
すように、自動利得制御装置10においては、オフセッ
ト検出器6と絶対値回路7とによって、オフセット検出
回路5が構成されている。
In the automatic gain controller 10, the GCA is controlled by the full-wave rectifier 2, the amplitude error detector 3, and the LF4.
1 is configured as a feedback circuit. As shown in FIG. 1, in the automatic gain control device 10, the offset detector 6 and the absolute value circuit 7 constitute the offset detection circuit 5.

【0013】ここで、オフセット検出器6は、例えば図
2に示すように、入力信号の電圧の最大値(ピーク値)
を検出するピーク値検出器11と、入力信号の電圧の最
小値(ボトム値)を検出するボトム値検出器12と、ピ
ーク値検出器11とボトム値検出器12との出力信号か
ら入力信号の電圧の中心値を算出する演算器13とを備
えて構成される。
Here, for example, as shown in FIG. 2, the offset detector 6 has a maximum value (peak value) of the voltage of the input signal.
, A bottom value detector 12 for detecting the minimum value (bottom value) of the voltage of the input signal, and a detection of the input signal from the output signals of the peak value detector 11 and the bottom value detector 12. And a calculator 13 for calculating the center value of the voltage.

【0014】ピーク値検出器11は、例えばピークホー
ルド回路からなり、入力信号のエンベロープのピーク値
を検出する。ボトム値検出器12は、例えばボトムホー
ルド回路からなり、入力信号のエンベロープのボトム値
を検出する。
The peak value detector 11 comprises, for example, a peak hold circuit, and detects the peak value of the envelope of the input signal. The bottom value detector 12 includes, for example, a bottom hold circuit, and detects the bottom value of the envelope of the input signal.

【0015】演算器13は、ピーク値検出器11とボト
ム値検出器12との出力信号を加算することにより入力
信号の電圧の中心値を算出し、加算後の信号をオフセッ
ト信号として絶対値回路7に出力する。
The arithmetic unit 13 calculates the center value of the voltage of the input signal by adding the output signals of the peak value detector 11 and the bottom value detector 12, and uses the added signal as an offset signal as an absolute value circuit. 7 is output.

【0016】これにより、オフセット検出器6において
は、オフセットを生じた光ディスクの再生信号が例えば
図3(a)に示すような波形で入力された場合には、ピ
ーク値検出器11により図3(b)に示すように当該再
生信号のエンベロープのピーク値が検出され、一方ボト
ム値検出器12により図3(c)に示すように当該再生
信号のエンベロープのボトム値が検出される。そして、
ピーク値検出器11及びボトム値検出器12により検出
されたこれら各信号は、さらに演算器13に入力されて
加算されることにより、図3(d)に示すように、これ
らピーク値とボトム値間の中心値を示す波形がオフセッ
ト信号として演算器13から出力されることになる。
Thus, in the offset detector 6, when the reproduced signal of the optical disk in which the offset has occurred is input, for example, with a waveform as shown in FIG. As shown in FIG. 3B, the peak value of the envelope of the reproduction signal is detected, while the bottom value detector 12 detects the bottom value of the envelope of the reproduction signal as shown in FIG. 3C. And
These signals detected by the peak value detector 11 and the bottom value detector 12 are further input to an arithmetic unit 13 and added, as shown in FIG. The waveform indicating the center value between them is output from the computing unit 13 as an offset signal.

【0017】なお、オフセット検出器6をローパスフィ
ルタにより構成し、入力信号をこのローパスフィルタに
通して低域成分を取り出すことによって、オフセット時
における直流成分をオフセット信号として検出すること
としてもよい。
The offset detector 6 may be constituted by a low-pass filter, and the input signal may be passed through the low-pass filter to extract a low-frequency component, thereby detecting a DC component at the time of offset as an offset signal.

【0018】自動利得制御装置10では、GCA1から
の出力信号が全波整流器2とオフセット検出回路5の双
方に入力されることになる。さらに、自動利得制御装置
10においては、演算回路8が、上記帰還回路における
振幅誤差検出器3の出力信号とオフセット検出回路5の
出力信号とに基づいて演算を行い、この演算に基づく出
力信号をLF4に出力するように構成されている。具体
的には、演算回路8は、振幅誤差検出器3の出力信号か
ら絶対値回路7の出力信号を減算する演算を行うように
なっている。
In the automatic gain control device 10, the output signal from the GCA 1 is input to both the full-wave rectifier 2 and the offset detection circuit 5. Further, in the automatic gain control device 10, the operation circuit 8 performs an operation based on the output signal of the amplitude error detector 3 and the output signal of the offset detection circuit 5 in the feedback circuit, and outputs an output signal based on the operation. It is configured to output to LF4. Specifically, the operation circuit 8 performs an operation of subtracting the output signal of the absolute value circuit 7 from the output signal of the amplitude error detector 3.

【0019】以下、この自動利得制御装置10によって
光ディスクの再生信号についての利得制御を行う場合に
ついて説明する。
Hereinafter, a case where the automatic gain control device 10 performs gain control on a reproduction signal of an optical disk will be described.

【0020】例えば図4(a)に示すオフセットのない
正常な再生信号がGCA1に入力された場合には、この
再生信号は、全波整流器2で全波整流されて図4(b)
に示すようなプラス側とマイナス側の振幅のピーク値が
相互に等しい波形となる。そして、全波整流された再生
信号は、振幅誤差検出器3によって振幅基準値との比較
が行われ、この比較結果に基づいて図4(c)に示すよ
うなパルス状の振幅誤差信号となる。
For example, when a normal reproduced signal having no offset shown in FIG. 4A is input to the GCA 1, the reproduced signal is full-wave rectified by the full-wave rectifier 2 and FIG.
As shown in the figure, the waveforms have the same peak values of the amplitude on the plus side and the minus side. The full-wave rectified reproduction signal is compared with an amplitude reference value by the amplitude error detector 3, and based on the comparison result, becomes a pulse-like amplitude error signal as shown in FIG. .

【0021】一方、上記再生信号は、オフセット検出器
6でそのオフセット値(この場合は零)が検出され(図
4(d)参照)、さらに絶対値回路7でこのオフセット
値が絶対値に変換される(図4(e)参照)。そして、
自動利得制御装置10においては、演算回路8が、振幅
誤差検出器3の出力信号である振幅誤差信号から絶対値
回路7の出力信号を減算する演算を行うことにより、演
算回路8から図4(f)に示すような出力信号が生成さ
れる。この場合には、オフセットが零であることから、
演算回路8の出力信号は振幅誤差検出器3からの振幅誤
差信号と等しくなっている。
On the other hand, the offset value (in this case, zero) of the reproduced signal is detected by the offset detector 6 (see FIG. 4D), and the absolute value circuit 7 converts the offset value into an absolute value. (See FIG. 4E). And
In the automatic gain control device 10, the arithmetic circuit 8 performs an arithmetic operation of subtracting the output signal of the absolute value circuit 7 from the amplitude error signal which is the output signal of the amplitude error detector 3, thereby obtaining the signal from the arithmetic circuit 8 as shown in FIG. An output signal as shown in f) is generated. In this case, since the offset is zero,
The output signal of the arithmetic circuit 8 is equal to the amplitude error signal from the amplitude error detector 3.

【0022】自動利得制御装置10においては、演算回
路8の出力信号がループフィルタ4に供給され、このル
ープフィルタ4で所定のフィルタ処理が行われることに
より、図4(g)に示すようなGCAコントロール信号
となってGCA1にフィードバックされる。これにより
自動利得制御装置10は、GCAコントロール信号によ
りGCA1の出力が制御されることによって、図4
(h)に示すように、GCA1からは振幅基準値によっ
て設定された最適な振幅レベルの信号が出力されること
になる。
In the automatic gain control device 10, the output signal of the arithmetic circuit 8 is supplied to the loop filter 4, and a predetermined filter process is performed by the loop filter 4, whereby the GCA as shown in FIG. The control signal is fed back to GCA1. As a result, the output of GCA1 is controlled by the GCA control signal, and
As shown in (h), the signal of the optimum amplitude level set by the amplitude reference value is output from GCA1.

【0023】一方、自動利得制御装置10Aにおいて図
5(a)に示すようなオフセットの乗った再生信号がG
CA1に入力された場合には、この再生信号は、全波整
流器2で全波整流されて図5(b)に示すような波形の
信号となる。ここで、全波整流器2からの出力波形は、
プラス側とマイナス側の振幅のピーク値が等しくならな
いことが分かる。そして、全波整流された再生信号は、
振幅誤差検出器3において振幅基準値との比較が行わ
れ、この比較結果に基づいて図5(c)に示すようなパ
ルス状の振幅誤差信号となる。この振幅誤差信号は、振
幅基準値との比較によって本来の振幅よりも大きいと判
定された信号となっている。
On the other hand, in the automatic gain control device 10A, a reproduced signal having an offset as shown in FIG.
When input to CA1, this reproduced signal is full-wave rectified by full-wave rectifier 2 to be a signal having a waveform as shown in FIG. Here, the output waveform from the full-wave rectifier 2 is
It can be seen that the peak values of the plus and minus amplitudes are not equal. And the full-wave rectified reproduction signal is
The amplitude error detector 3 makes a comparison with the amplitude reference value, and based on the comparison result, a pulse-shaped amplitude error signal as shown in FIG. This amplitude error signal is a signal determined to be larger than the original amplitude by comparison with the amplitude reference value.

【0024】一方、GCA1に入力された再生信号は、
オフセット検出器6でそのオフセット値が検出され、図
5(d)に示すようなオフセット信号が出力される。こ
のオフセット信号は、さらに絶対値回路7によって、図
5(e)に示すようにオフセット値の絶対値を示す波形
に変換される。そして、自動利得制御装置10において
は、演算回路8が、振幅誤差検出器3の出力信号である
振幅誤差信号から絶対値回路7の出力信号を減算する演
算を行うことにより、演算回路8から図5(f)に示す
ような出力信号が生成される。この場合には、演算回路
8の出力信号は、振幅誤差信号からオフセット分が補正
された信号となる。
On the other hand, the reproduction signal input to GCA1 is
The offset value is detected by the offset detector 6, and an offset signal as shown in FIG. This offset signal is further converted by the absolute value circuit 7 into a waveform indicating the absolute value of the offset value as shown in FIG. Then, in the automatic gain control device 10, the arithmetic circuit 8 performs an arithmetic operation of subtracting the output signal of the absolute value circuit 7 from the amplitude error signal that is the output signal of the amplitude error detector 3, thereby obtaining a signal from the arithmetic circuit 8. An output signal as shown in FIG. 5 (f) is generated. In this case, the output signal of the arithmetic circuit 8 is a signal obtained by correcting the offset from the amplitude error signal.

【0025】自動利得制御装置10においては、演算回
路8の出力信号がループフィルタ4に供給され、このル
ープフィルタ4で所定のフィルタ処理が行われることに
より、図5(g)に示すようなGCAコントロール信号
となってGCA1にフィードバックされる。これにより
自動利得制御装置10は、GCAコントロール信号によ
ってGCA1の出力が制御されることによって、図5
(h)に示すように、GCA1からはオフセットを含み
つつも振幅基準値によって設定された最適な振幅レベル
の信号が出力されることになる。
In the automatic gain control device 10, the output signal of the arithmetic circuit 8 is supplied to the loop filter 4, and a predetermined filtering process is performed by the loop filter 4, so that the GCA as shown in FIG. The control signal is fed back to GCA1. As a result, the output of GCA1 is controlled by the GCA control signal, and
As shown in (h), the GCA1 outputs a signal having an optimum amplitude level set by the amplitude reference value while including an offset.

【0026】したがって、この自動利得制御装置10に
よれば、オフセットのある再生信号についても最適な振
幅レベルの信号が出力されるので、その出力側に接続さ
れたPRML(Partial Response Maximum Likelyhoo
d)検出やマルチレベル検出等による検出器によってS
/Nの良い高精度の信号検出が可能となる。
Therefore, according to the automatic gain control device 10, since a signal having an optimum amplitude level is output even for a reproduced signal having an offset, a PRML (Partial Response Maximum Likelyhoo) connected to the output side is output.
d) S by detectors such as detection and multi-level detection
/ N can be detected with high accuracy.

【0027】自動利得制御装置の他の構成例を図6及び
図7に示す。図6に示す自動利得制御装置10Aは、上
述した自動利得制御装置10と同様に、GCA1,全波
整流器2,振幅誤差検出器3,LF4,オフセット検出
器6,絶対値回路7,及び演算回路8を備えているが、
演算回路8の一方の入力側がGCA1の出力側と接続さ
れ、演算回路8の出力側が全波整流器2の入力側と接続
されているところが自動利得制御装置10と異なってい
る。すなわち、この自動利得制御装置10Aにおいて
は、演算回路8がGCA1の出力信号から絶対値回路7
の出力信号を減算する演算を行うようになっている。
FIGS. 6 and 7 show other examples of the configuration of the automatic gain control device. An automatic gain control device 10A shown in FIG. 6 includes a GCA 1, a full-wave rectifier 2, an amplitude error detector 3, an LF 4, an offset detector 6, an absolute value circuit 7, and an arithmetic circuit, similarly to the automatic gain control device 10 described above. 8
The difference from the automatic gain control device 10 is that one input side of the arithmetic circuit 8 is connected to the output side of the GCA 1 and the output side of the arithmetic circuit 8 is connected to the input side of the full-wave rectifier 2. That is, in the automatic gain control device 10A, the arithmetic circuit 8 outputs the absolute value
The operation of subtracting the output signal is performed.

【0028】また、図7に示す自動利得制御装置10B
も、上述した自動利得制御装置10と同様の回路を備え
ているが、演算回路8の一方の入力側がLF4の出力側
と接続され、演算回路8の出力側がGCA1と接続され
ているところが自動利得制御装置10と異なっている。
すなわち、この自動利得制御装置10Bにおいては、演
算回路8がLF4の出力信号から絶対値回路7の出力信
号を減算する演算を行うようになっている。
The automatic gain control device 10B shown in FIG.
Also includes a circuit similar to the automatic gain control device 10 described above, except that one input side of the arithmetic circuit 8 is connected to the output side of the LF4, and the output side of the arithmetic circuit 8 is connected to the GCA1. It is different from the control device 10.
That is, in the automatic gain control device 10B, the arithmetic circuit 8 performs an operation of subtracting the output signal of the absolute value circuit 7 from the output signal of the LF4.

【0029】このような自動利得制御装置10A,10
Bにおいても、上述した自動利得制御装置10と同様の
効果が得られる。
The automatic gain control devices 10A, 10A
Also in B, the same effects as those of the automatic gain control device 10 described above can be obtained.

【0030】[0030]

【発明の効果】以上詳細に説明したように、本発明に係
る自動利得制御装置によれば、利得制御増幅器からの出
力信号が帰還回路とオフセット検出回路とに供給され、
演算回路によって帰還回路におけるいずれかの出力信号
から上記オフセット検出回路の出力信号が減算されるの
で、入力信号にDC的なオフセットがある場合や、間欠
信号の信号ではじめの部分や変調度、振幅の異なる信号
の境目等で発生するサグ等によるオフセットがある場合
でも、正しく自動利得制御をかけることができる。これ
により、そのようなオフセットのある入力信号に対して
も、S/Nの良い高精度の信号検出ができる。また、P
LLに必要な位相情報を正確に検出することができる。
As described above in detail, according to the automatic gain control device of the present invention, the output signal from the gain control amplifier is supplied to the feedback circuit and the offset detection circuit,
The output signal of the offset detection circuit is subtracted from one of the output signals of the feedback circuit by the arithmetic circuit. Therefore, when the input signal has a DC offset, the first part of the intermittent signal, the modulation degree, and the amplitude Automatic gain control can be performed correctly even when there is an offset due to sag or the like that occurs at the boundary between different signals. As a result, even for an input signal having such an offset, highly accurate signal detection with good S / N can be performed. Also, P
Phase information required for LL can be accurately detected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した自動利得制御装置の構成を示
すブロック図である。
FIG. 1 is a block diagram showing a configuration of an automatic gain control device to which the present invention has been applied.

【図2】オフセット検出器の一構成例を示すブロック図
である。
FIG. 2 is a block diagram illustrating a configuration example of an offset detector.

【図3】オフセット検出器の動作を説明するための波形
図である。
FIG. 3 is a waveform chart for explaining the operation of the offset detector.

【図4】上記自動利得制御装置の動作を説明するための
波形図である。
FIG. 4 is a waveform chart for explaining the operation of the automatic gain control device.

【図5】上記自動利得制御装置においてオフセットの乗
った再生信号が入力された場合の動作を説明するための
波形図である。
FIG. 5 is a waveform diagram for explaining an operation when a reproduction signal with an offset is input in the automatic gain control device.

【図6】上記自動利得制御装置の他の構成例を示すブロ
ック図である。
FIG. 6 is a block diagram showing another configuration example of the automatic gain control device.

【図7】上記自動利得制御装置の他の構成例を示すブロ
ック図である。
FIG. 7 is a block diagram showing another configuration example of the automatic gain control device.

【図8】従来の自動利得制御回路の構成を示すブロック
図である。
FIG. 8 is a block diagram showing a configuration of a conventional automatic gain control circuit.

【図9】従来の自動利得制御回路の動作を説明するため
の波形図である。
FIG. 9 is a waveform chart for explaining the operation of the conventional automatic gain control circuit.

【図10】従来の自動利得制御回路においてオフセット
の乗った再生信号が入力された場合の動作を説明するた
めの波形図である。
FIG. 10 is a waveform diagram for explaining an operation when a reproduction signal with an offset is input in a conventional automatic gain control circuit.

【符号の説明】[Explanation of symbols]

10,10A,10B 自動利得制御装置、1 GC
A、2 全波整流器、3振幅誤差検出器、4 LF、6
オフセット検出器、7 絶対値回路、8 演算回路
10, 10A, 10B Automatic gain control device, 1 GC
A, 2 full-wave rectifier, 3 amplitude error detector, 4 LF, 6
Offset detector, 7 absolute value circuit, 8 operation circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 利得制御増幅器と、 上記利得制御増幅器の出力信号を全波整流する全波整流
器と、この全波整流器の出力信号について所定の振幅基
準値との比較を行い、比較結果を振幅誤差信号として出
力する振幅誤差検出器と、この振幅誤差検出器からの出
力信号に基づいて上記利得制御増幅器に対する制御信号
を生成して上記利得制御増幅器に出力する制御信号生成
回路とからなる帰還回路と、 上記利得制御増幅器の出力信号からオフセットの絶対値
を検出するオフセット検出回路と、 上記帰還回路におけるいずれかの出力信号から上記オフ
セット検出回路の出力信号を減算する演算回路とを備え
ることを特徴とする自動利得制御装置。
1. A gain control amplifier, a full-wave rectifier for full-wave rectifying an output signal of the gain control amplifier, and comparing the output signal of the full-wave rectifier with a predetermined amplitude reference value. A feedback circuit comprising: an amplitude error detector that outputs an error signal; and a control signal generation circuit that generates a control signal for the gain control amplifier based on an output signal from the amplitude error detector and outputs the control signal to the gain control amplifier. An offset detection circuit that detects an absolute value of an offset from an output signal of the gain control amplifier; and an arithmetic circuit that subtracts an output signal of the offset detection circuit from any output signal of the feedback circuit. Automatic gain control device.
【請求項2】 上記演算回路は、上記帰還回路における
上記振幅誤差検出器の出力信号から上記オフセット検出
回路の出力信号を減算することを特徴とする請求項1に
記載の自動利得制御装置。
2. The automatic gain control device according to claim 1, wherein the arithmetic circuit subtracts an output signal of the offset detection circuit from an output signal of the amplitude error detector in the feedback circuit.
JP36106697A 1997-12-26 1997-12-26 Automatic gain controller Abandoned JPH11195942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36106697A JPH11195942A (en) 1997-12-26 1997-12-26 Automatic gain controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36106697A JPH11195942A (en) 1997-12-26 1997-12-26 Automatic gain controller

Publications (1)

Publication Number Publication Date
JPH11195942A true JPH11195942A (en) 1999-07-21

Family

ID=18472057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36106697A Abandoned JPH11195942A (en) 1997-12-26 1997-12-26 Automatic gain controller

Country Status (1)

Country Link
JP (1) JPH11195942A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030004102A (en) * 2001-07-04 2003-01-14 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Reduction of sensitivity of an amplifier to an offset voltage
JP2003521192A (en) * 2000-01-31 2003-07-08 モトローラ・インコーポレイテッド Wireless telephone receiver and method with improved dynamic range and DC offset correction
KR101006826B1 (en) * 2002-03-07 2011-01-12 프리스케일 세미컨덕터, 인크. Imporved adjustable gain control system and method thereof
KR101209385B1 (en) 2009-11-19 2012-12-06 테크웰 엘엘씨 Digital automatic gain control
CN109981066A (en) * 2017-12-27 2019-07-05 晨星半导体股份有限公司 Automatic gain control equipment and auto gain control method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003521192A (en) * 2000-01-31 2003-07-08 モトローラ・インコーポレイテッド Wireless telephone receiver and method with improved dynamic range and DC offset correction
KR20030004102A (en) * 2001-07-04 2003-01-14 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Reduction of sensitivity of an amplifier to an offset voltage
KR101006826B1 (en) * 2002-03-07 2011-01-12 프리스케일 세미컨덕터, 인크. Imporved adjustable gain control system and method thereof
KR101209385B1 (en) 2009-11-19 2012-12-06 테크웰 엘엘씨 Digital automatic gain control
US8401129B2 (en) 2009-11-19 2013-03-19 Techwell Llc Digital automatic gain control
CN109981066A (en) * 2017-12-27 2019-07-05 晨星半导体股份有限公司 Automatic gain control equipment and auto gain control method

Similar Documents

Publication Publication Date Title
US6236343B1 (en) Loop latency compensated PLL filter
JP2004006011A (en) Magnetic data recording system and disk drive device
US5570335A (en) Reproducing waveform correction circuit for optical information recording/reproducing system
JPH08163181A (en) Information reproduction circuit
US4706236A (en) Slice level corrector
JPH11195942A (en) Automatic gain controller
US5574709A (en) Automatic gain control system and information reproduction apparatus using it
EP0530776B1 (en) Timing recovering apparatus
KR100249224B1 (en) The method and apparatus for detecting mirror signal
JPH06209231A (en) Automatic characteristic adjusting circuit for active filter for signal processing
US5490181A (en) Timing recovering apparatus having window periods determined by period of clock signal
KR0178749B1 (en) Circuit for detecting an envelope
US7092435B2 (en) Line quality monitoring apparatus and method
JP3507668B2 (en) ASK demodulator
JPS6285513A (en) Automatic setting circuit for slice level
JPH07320401A (en) Magneto-optical reproducing device
JP2004310920A (en) Wobbling detecting device
JPH11195271A (en) Signal processor
JPH11102578A (en) Method and apparatus for adjusting reproduction signal processing circuit
JP2610954B2 (en) Equalizer characteristic correction method
JPH04344303A (en) Magnetic recording and reproducing circuit and hysteresis comparator control method
JP3328240B2 (en) Magnetic tape unit
JPH02217010A (en) Automatic gain control circuit
KR200147519Y1 (en) High frequency stabilization circuit
JPS5911511A (en) Dropout detecting circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060919