JPH1188351A - Ａｔｍ受信パケットのタイムアウト検出方法および検出装置 - Google Patents
Ａｔｍ受信パケットのタイムアウト検出方法および検出装置Info
- Publication number
- JPH1188351A JPH1188351A JP24252297A JP24252297A JPH1188351A JP H1188351 A JPH1188351 A JP H1188351A JP 24252297 A JP24252297 A JP 24252297A JP 24252297 A JP24252297 A JP 24252297A JP H1188351 A JPH1188351 A JP H1188351A
- Authority
- JP
- Japan
- Prior art keywords
- time
- timeout
- atm
- received
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 各受信ＶＣのパケット組み立て時間つまり先
頭セルを受信してから最終セルまでの時間のタイムアウ
ト検出を各ＶＣのセルレート、パケット長に応じて各Ｖ
Ｃ単位で正確に行う。 【解決手段】 ＣＡＭ１と、書き込み／検索モード切り
換え部９と、システムバス３１側から供給されるシステ
ムクロック１９に同期してインクリメントされるタイマ
部６と、各ＶＣのタイムアウト許容時間とタイマ部６の
カウンタ値とを加算する加算器１０とでタイムアウト検
出装置を構成した。各受信ＶＣのタイムアウト検出をイ
ネーブルするためのＥビットと、受信パケットのタイム
アウト許容時間（Ｔ１）は、ＶＣ単位で領域を分け、そ
れぞれのＶＣの情報を格納する構成を取るコントロール
メモリ２７内のＶＣテーブル１４ａ〜１４ｃ内に設定さ
れる。
頭セルを受信してから最終セルまでの時間のタイムアウ
ト検出を各ＶＣのセルレート、パケット長に応じて各Ｖ
Ｃ単位で正確に行う。 【解決手段】 ＣＡＭ１と、書き込み／検索モード切り
換え部９と、システムバス３１側から供給されるシステ
ムクロック１９に同期してインクリメントされるタイマ
部６と、各ＶＣのタイムアウト許容時間とタイマ部６の
カウンタ値とを加算する加算器１０とでタイムアウト検
出装置を構成した。各受信ＶＣのタイムアウト検出をイ
ネーブルするためのＥビットと、受信パケットのタイム
アウト許容時間（Ｔ１）は、ＶＣ単位で領域を分け、そ
れぞれのＶＣの情報を格納する構成を取るコントロール
メモリ２７内のＶＣテーブル１４ａ〜１４ｃ内に設定さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（非同期転
送モ−ド）ネットワ−クにおいて、ＡＴＭセル化された
パケットを受信するＡＴＭ通信制御装置の受信パケット
のタイムアウト検出方法および装置に関する。
送モ−ド）ネットワ−クにおいて、ＡＴＭセル化された
パケットを受信するＡＴＭ通信制御装置の受信パケット
のタイムアウト検出方法および装置に関する。
【０００２】
【従来の技術】Ｂ−ＩＳＤＮ（広帯域ＩＳＤＮ）でのデ
ジタル情報の多重転送方式であるＡＴＭ（非同期転送モ
ード）は、転送がネットワークのビットレートと同期す
る必要がないので転送する情報量に応じた効率的な処理
ができるという点で高速・広帯域通信サービスに広く用
いられている。図４はＡＴＭネットワークの構成を示し
ており、複数のＡＴＭ端末２１ａ〜２１ｃを複数のＡＴ
Ｍスイッチ２２ａ〜２２ｃを介して複数のＡＴＭサ−バ
２２ａ、２２ｂに接続するＡＴＭ通信制御装置により構
成されている。各ＡＴＭ通信装置の送信側では、図５に
示すように、パケットを５バイトのヘッダと４８バイト
のペイロ−ドで構成されるＡＴＭセルに分解し、回線上
に送信している。ＡＴＭセルのヘッダ内には、ＶＰＩ／
ＶＣＩという仮想コネクションを識別する番号が埋め込
まれており、これによりセルの送受信端末間の通信を実
現している。
ジタル情報の多重転送方式であるＡＴＭ（非同期転送モ
ード）は、転送がネットワークのビットレートと同期す
る必要がないので転送する情報量に応じた効率的な処理
ができるという点で高速・広帯域通信サービスに広く用
いられている。図４はＡＴＭネットワークの構成を示し
ており、複数のＡＴＭ端末２１ａ〜２１ｃを複数のＡＴ
Ｍスイッチ２２ａ〜２２ｃを介して複数のＡＴＭサ−バ
２２ａ、２２ｂに接続するＡＴＭ通信制御装置により構
成されている。各ＡＴＭ通信装置の送信側では、図５に
示すように、パケットを５バイトのヘッダと４８バイト
のペイロ−ドで構成されるＡＴＭセルに分解し、回線上
に送信している。ＡＴＭセルのヘッダ内には、ＶＰＩ／
ＶＣＩという仮想コネクションを識別する番号が埋め込
まれており、これによりセルの送受信端末間の通信を実
現している。
【０００３】このようなＡＴＭネットワ−クにおいて、
回線または装置の何らかの異常により、あるコネクショ
ンのこのパケットのセルが遅延したり、廃棄され、最後
まで受信側に到着しないことが起こる場合がある。その
ため、このコネクションの処理を終了するためには、Ａ
ＴＭパケットのタイムアウトを検出することが必要とな
る。
回線または装置の何らかの異常により、あるコネクショ
ンのこのパケットのセルが遅延したり、廃棄され、最後
まで受信側に到着しないことが起こる場合がある。その
ため、このコネクションの処理を終了するためには、Ａ
ＴＭパケットのタイムアウトを検出することが必要とな
る。
【０００４】従来、この種のＡＴＭ受信パケットのタイ
ムアウト検出部は、例えば「ユ−ザ−ズマニュアル μ
ＰＤ９８４０１ ロ−カルＡＴＭ ＳＡＲチップ（ＮＥ
ＡＳＣＯＴ−Ｓ１０）」に示されるように、ＡＴＭ通信
制御装置の受信側において、ＡＴＭセル化されたパケッ
トの組み立てに要する時間を規定し、ハ−ドウェアでそ
の許容時間を越えていないかを監視し、タイムアウトを
検出した場合にこれを上位レイアに通知することを目的
として用いられている。
ムアウト検出部は、例えば「ユ−ザ−ズマニュアル μ
ＰＤ９８４０１ ロ−カルＡＴＭ ＳＡＲチップ（ＮＥ
ＡＳＣＯＴ−Ｓ１０）」に示されるように、ＡＴＭ通信
制御装置の受信側において、ＡＴＭセル化されたパケッ
トの組み立てに要する時間を規定し、ハ−ドウェアでそ
の許容時間を越えていないかを監視し、タイムアウトを
検出した場合にこれを上位レイアに通知することを目的
として用いられている。
【０００５】図６は、ＡＴＭ通信制御装置の一例を示す
ブロック図である。
ブロック図である。
【０００６】ＡＴＭ通信制御装置は、ＡＴＭ物理レイヤ
の機能を有するデバイスＰＨＹ２８と、受信したＡＴＭ
セルのヘッダ内のＶＰＩ／ＶＣＩの値による受信の判
断、ＶＰＩ／ＶＣＩの識別番号（以下、ＶＣと称する）
への変換、各種のエラ−検証、パケットの組み立てなど
を行うＳＡＲ（Ｓｅｇｍｅｎｔａｔｉｏｎ Ａｎｄ Ｒ
ｅａｓｓｅｍｂｌｙ）受信部２４と、反対に送信するパ
ケットのＡＴＭセル分解、送信セルレ−トの制御などを
行うＳＡＲ送信部２５と、ＳＡＲ受信部２４およびＳＡ
Ｒ送信部２５で使用する各種の情報（ＤＭＡ時のアドレ
ス、先頭セルのフラグなど）を格納するコントロ−ルメ
モリ２７と、ＳＡＲ受信部２４およびＳＡＲ送信部２５
とＣＰＵ２９およびシステムメモリ３０とが接続される
システムバス３１とのインタフェ−ス制御を行うＤＭＡ
コントロ−ラ２６とから構成される。
の機能を有するデバイスＰＨＹ２８と、受信したＡＴＭ
セルのヘッダ内のＶＰＩ／ＶＣＩの値による受信の判
断、ＶＰＩ／ＶＣＩの識別番号（以下、ＶＣと称する）
への変換、各種のエラ−検証、パケットの組み立てなど
を行うＳＡＲ（Ｓｅｇｍｅｎｔａｔｉｏｎ Ａｎｄ Ｒ
ｅａｓｓｅｍｂｌｙ）受信部２４と、反対に送信するパ
ケットのＡＴＭセル分解、送信セルレ−トの制御などを
行うＳＡＲ送信部２５と、ＳＡＲ受信部２４およびＳＡ
Ｒ送信部２５で使用する各種の情報（ＤＭＡ時のアドレ
ス、先頭セルのフラグなど）を格納するコントロ−ルメ
モリ２７と、ＳＡＲ受信部２４およびＳＡＲ送信部２５
とＣＰＵ２９およびシステムメモリ３０とが接続される
システムバス３１とのインタフェ−ス制御を行うＤＭＡ
コントロ−ラ２６とから構成される。
【０００７】セルが受信されると、ＳＡＲ受信部２４に
おいてヘッダ内のＶＰＩ／ＶＣＩの値が判断される。受
信が許可された受信セルのペイロ−ドは、ＤＭＡコント
ロ−ラ２６により読み出され、システムバス３１を介し
てシステムメモリ３０へＤＭＡ転送されることになる。
おいてヘッダ内のＶＰＩ／ＶＣＩの値が判断される。受
信が許可された受信セルのペイロ−ドは、ＤＭＡコント
ロ−ラ２６により読み出され、システムバス３１を介し
てシステムメモリ３０へＤＭＡ転送されることになる。
【０００８】図７は従来のＡＴＭ受信パケットのタイム
アウト検出装置のブロック図である。
アウト検出装置のブロック図である。
【０００９】ＡＴＭ受信パケットのタイムアウト検出装
置は、ＳＡＲ受信部２４内に有り、タイムアウトの許容
時間を設定するＴ１レジスタ１６と、「最も前に受信を
開始したＶＣ」の開始時間を格納するＴＳレジスタ１７
と、Ｔ１レジスタ１６の値とＴＳレジスタ１７の値を加
算するための加算器１０と、システムバス３１側から供
給されるシステムクロック１９に同期してインクリメン
トされるカウンタ７で構成されるタイマ部６と、加算器
１０の出力値とタイマ部６のカウンタ値とを比較するた
めの比較器１８とから構成される。
置は、ＳＡＲ受信部２４内に有り、タイムアウトの許容
時間を設定するＴ１レジスタ１６と、「最も前に受信を
開始したＶＣ」の開始時間を格納するＴＳレジスタ１７
と、Ｔ１レジスタ１６の値とＴＳレジスタ１７の値を加
算するための加算器１０と、システムバス３１側から供
給されるシステムクロック１９に同期してインクリメン
トされるカウンタ７で構成されるタイマ部６と、加算器
１０の出力値とタイマ部６のカウンタ値とを比較するた
めの比較器１８とから構成される。
【００１０】コントロ−ルメモリ２７は、ＶＣ単位で領
域を分けてそれぞれのＶＣの情報を格納する構成（以
下、ＶＣテ−ブルと称する）をとっている。ＶＣテ−ブ
ル１５ａ〜１５ｃ内のタイムアウト検出に関連するパラ
メ−タとしては、タイムアウト検出をイネ−ブルにし、
リンクリストにリンクさせるためのＥビットと、パケッ
トの受信開始時間、つまり、パケットの先頭セルの到着
時間（ＴＳ）と、リンクリストを形成するための前方／
後方ポインタ（ＥＰ／ＢＰ）とがある。
域を分けてそれぞれのＶＣの情報を格納する構成（以
下、ＶＣテ−ブルと称する）をとっている。ＶＣテ−ブ
ル１５ａ〜１５ｃ内のタイムアウト検出に関連するパラ
メ−タとしては、タイムアウト検出をイネ−ブルにし、
リンクリストにリンクさせるためのＥビットと、パケッ
トの受信開始時間、つまり、パケットの先頭セルの到着
時間（ＴＳ）と、リンクリストを形成するための前方／
後方ポインタ（ＥＰ／ＢＰ）とがある。
【００１１】また、ＳＡＲ受信部２４は、さらに、受信
セルのヘッダとペイロ−ドを分離するヘッダ／ペイロ−
ド分離部１１と、受信セルのヘッダから抽出したＶＰＩ
／ＶＣＩをこれに対応するＶＣに変換するＶＰＩ／ＶＣ
Ｉ−ＶＣ変換部１２と、ＤＭＡ時まで受信セルのペイロ
−ドを格納するための受信デ−タＦＩＦＯ１３とを有し
ている。
セルのヘッダとペイロ−ドを分離するヘッダ／ペイロ−
ド分離部１１と、受信セルのヘッダから抽出したＶＰＩ
／ＶＣＩをこれに対応するＶＣに変換するＶＰＩ／ＶＣ
Ｉ−ＶＣ変換部１２と、ＤＭＡ時まで受信セルのペイロ
−ドを格納するための受信デ−タＦＩＦＯ１３とを有し
ている。
【００１２】次に、動作について説明する。
【００１３】受信パケットのタイムアウトの検出は、Ｖ
Ｃテ−ブルにある前方／後方ポインタ（ＦＰ／ＢＰ）を
用いて形成するリンクリスト方式により行われる。これ
らのポインタには、前に受信開始されたＶＣ番号、後に
受信開始されたＶＣの番号がそれぞれ格納されている。
Ｃテ−ブルにある前方／後方ポインタ（ＦＰ／ＢＰ）を
用いて形成するリンクリスト方式により行われる。これ
らのポインタには、前に受信開始されたＶＣ番号、後に
受信開始されたＶＣの番号がそれぞれ格納されている。
【００１４】セルを受信すると、受信ＶＣに対応するＶ
Ｃテ−ブルからＥビットを読み出す。Ｅビットがセット
されているとき、そのセルが新しいパケットの先頭であ
れば、その時点のタイマ部６のカウンタ値を現在の時間
として、このＶＣに対応するＶＣテ−ブルのＴＳ領域に
書き込む。仮に、リンクリストに何もＶＣが無い状態で
あれば、同様にＴＳレジスタ１７にもこの時間に書き込
む。さらにＶＣテ−ブルのポインタを更新後、このＶＣ
をリンクリストの最後尾に追加する。つまり、リンクリ
ストは常に、「最も前に受信を開始したＶＣ」が先頭と
なり、「最も新しく受信を開始したＶＣ」が最後尾にリ
ンクされる形となる。
Ｃテ−ブルからＥビットを読み出す。Ｅビットがセット
されているとき、そのセルが新しいパケットの先頭であ
れば、その時点のタイマ部６のカウンタ値を現在の時間
として、このＶＣに対応するＶＣテ−ブルのＴＳ領域に
書き込む。仮に、リンクリストに何もＶＣが無い状態で
あれば、同様にＴＳレジスタ１７にもこの時間に書き込
む。さらにＶＣテ−ブルのポインタを更新後、このＶＣ
をリンクリストの最後尾に追加する。つまり、リンクリ
ストは常に、「最も前に受信を開始したＶＣ」が先頭と
なり、「最も新しく受信を開始したＶＣ」が最後尾にリ
ンクされる形となる。
【００１５】また、Ｔ１レジスタ１６に設定されたタイ
ムアウトの許容時間内にパケットの最終セルが到着した
場合には、そのＶＣおよび前後のＶＣのポインタを更新
し、リンクリストからこのＶＣを取り除く。仮に、「最
も前に受信を開始したＶＣ」がリンクリストから削除さ
れる場合には、ＴＳレジスタ１７を次にリンクするＶＣ
の受信開始時間で書き換える。
ムアウトの許容時間内にパケットの最終セルが到着した
場合には、そのＶＣおよび前後のＶＣのポインタを更新
し、リンクリストからこのＶＣを取り除く。仮に、「最
も前に受信を開始したＶＣ」がリンクリストから削除さ
れる場合には、ＴＳレジスタ１７を次にリンクするＶＣ
の受信開始時間で書き換える。
【００１６】したがって、一番初めにタイムアウトが検
出されるのはリンクリストの先頭にあるＶＣ、つまり
「最も前に受信を開始したＶＣ」であるため、ＴＳレジ
スタ１７に書かれたこのＶＣの受信開始時間とＴ１レジ
スタ１６に設定されたタイムアウトの許容時間とを加算
器１０により加算した値を比較器１８の入力端子Ａに入
力し、現在時間を示すタイマ部６のカウンタ値を比較器
１８の入力端子Ｂに入力し比較することによりタイムア
ウトの検出を行うことができる。比較器１８の入力端子
Ａ、Ｂへの入力が等しい時に、「最も前に受信を開始し
たＶＣ」でタイムアウトを検出したことになる。
出されるのはリンクリストの先頭にあるＶＣ、つまり
「最も前に受信を開始したＶＣ」であるため、ＴＳレジ
スタ１７に書かれたこのＶＣの受信開始時間とＴ１レジ
スタ１６に設定されたタイムアウトの許容時間とを加算
器１０により加算した値を比較器１８の入力端子Ａに入
力し、現在時間を示すタイマ部６のカウンタ値を比較器
１８の入力端子Ｂに入力し比較することによりタイムア
ウトの検出を行うことができる。比較器１８の入力端子
Ａ、Ｂへの入力が等しい時に、「最も前に受信を開始し
たＶＣ」でタイムアウトを検出したことになる。
【００１７】
【発明が解決しようとする課題】ところが上述した従来
の検出装置では、各ＶＣのセルレ−トやパケット長に応
じたタイムアウト検出が行えないという問題がある。す
なわち図７において、例えば、各ＶＣのパケットが正常
に受信され組み立てられるまでの所要時間が、ＶＣｉ：
２ｍｓｅｃ、ＶＣｊ：４ｍｓｅｃ、ＶＣｋ：８ｍｓｅｃ
である場合に、タイムアウトの許容時間の設定は８ｍｓ
ｅｃとしなければならない。この場合、仮にＶＣｉのパ
ケットが５ｍｓｅｃかかって受信されたとしてもタイム
アウトは検出されないことになる。また、実際にＶＣｉ
でセルが廃棄されて受信が完了しない場合でも８ｍｓｅ
ｃ経過するまではタイムアウト検出が行えないことにな
る。したがって、各ＶＣ単位での正確なタイムアウト検
出が行えないことになる。
の検出装置では、各ＶＣのセルレ−トやパケット長に応
じたタイムアウト検出が行えないという問題がある。す
なわち図７において、例えば、各ＶＣのパケットが正常
に受信され組み立てられるまでの所要時間が、ＶＣｉ：
２ｍｓｅｃ、ＶＣｊ：４ｍｓｅｃ、ＶＣｋ：８ｍｓｅｃ
である場合に、タイムアウトの許容時間の設定は８ｍｓ
ｅｃとしなければならない。この場合、仮にＶＣｉのパ
ケットが５ｍｓｅｃかかって受信されたとしてもタイム
アウトは検出されないことになる。また、実際にＶＣｉ
でセルが廃棄されて受信が完了しない場合でも８ｍｓｅ
ｃ経過するまではタイムアウト検出が行えないことにな
る。したがって、各ＶＣ単位での正確なタイムアウト検
出が行えないことになる。
【００１８】その理由は、受信パケットのタイムアウト
許容時間が複数のＶＣに対して１個の値しか設定できな
いためである。
許容時間が複数のＶＣに対して１個の値しか設定できな
いためである。
【００１９】本発明の目的は、上記の点にかんがみてな
されたもので、ＡＴＭ通信制御装置において、各受信Ｖ
Ｃのセルレ−ト、パケット長に応じて各受信ＶＣ単位で
パケット組み立て時間、つまり、先頭セルを受信してか
ら最終セルまでの時間のタイムアウト検出を正確に行う
ことのできるタイムアウトの検出方法および装置を提供
することにある。
されたもので、ＡＴＭ通信制御装置において、各受信Ｖ
Ｃのセルレ−ト、パケット長に応じて各受信ＶＣ単位で
パケット組み立て時間、つまり、先頭セルを受信してか
ら最終セルまでの時間のタイムアウト検出を正確に行う
ことのできるタイムアウトの検出方法および装置を提供
することにある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、ＡＴＭ受信パケットのタイムア
ウトの検出をＣＡＭ（Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓ
ａｂｌ Ｍｅｍｏｒｙ）を使用することにより行うよう
にした。
に、本発明においては、ＡＴＭ受信パケットのタイムア
ウトの検出をＣＡＭ（Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓ
ａｂｌ Ｍｅｍｏｒｙ）を使用することにより行うよう
にした。
【００２１】本発明に受信パケットのタイムアウト検出
装置は、ＡＴＭセル受信手段内に、（ａ）書き込み／検
索モ−ドにより入力デ−タを切り換えるセレクタと、タ
イムアウト検出時間を登録するセルアレイと、セルアレ
イの内容の書き込み／読み出しのアドレスを受信ＶＣか
らデコ−ドするアドレスデコ−ダと、セルアレイの出力
から一致信号および一致アドレスを出力するプライオリ
ティエンコ−ダとから構成されるＣＡＭと、（ｂ）書き
込み／検索モ−ド切り換え部と、（ｃ）システムバス側
から供給されるシステムクロックに同期してインクリメ
ントされるカウンタで構成されるタイマ部と、（ｄ）各
ＶＣのタイムアウト許容時間とタイマ部のカウンタ値と
を加算するための加算器とを有するタイムアウト検出装
置を設けた。
装置は、ＡＴＭセル受信手段内に、（ａ）書き込み／検
索モ−ドにより入力デ−タを切り換えるセレクタと、タ
イムアウト検出時間を登録するセルアレイと、セルアレ
イの内容の書き込み／読み出しのアドレスを受信ＶＣか
らデコ−ドするアドレスデコ−ダと、セルアレイの出力
から一致信号および一致アドレスを出力するプライオリ
ティエンコ−ダとから構成されるＣＡＭと、（ｂ）書き
込み／検索モ−ド切り換え部と、（ｃ）システムバス側
から供給されるシステムクロックに同期してインクリメ
ントされるカウンタで構成されるタイマ部と、（ｄ）各
ＶＣのタイムアウト許容時間とタイマ部のカウンタ値と
を加算するための加算器とを有するタイムアウト検出装
置を設けた。
【００２２】また本発明によれば、各受信ＶＣのタイム
アウト検出をイネ−ブルにするためのビットと受信パケ
ットのタイムアウト許容時間とを、それぞれのＶＣの情
報を格納する領域内で各ＶＣ単位で設定できるようにし
た。
アウト検出をイネ−ブルにするためのビットと受信パケ
ットのタイムアウト許容時間とを、それぞれのＶＣの情
報を格納する領域内で各ＶＣ単位で設定できるようにし
た。
【００２３】各受信ＶＣ単位で、ＡＴＭ受信パケットの
タイムアウトの許容時間を設定できるので、タイムアウ
ト検出を各ＶＣのセルレ−ト、パケット長に応じて各Ｖ
Ｃ単位で正確に行うことができる。またタイムアウトの
検出にＣＡＭを使用するので、タイムアウト検出装置の
回路規模を小さくすることができる。
タイムアウトの許容時間を設定できるので、タイムアウ
ト検出を各ＶＣのセルレ−ト、パケット長に応じて各Ｖ
Ｃ単位で正確に行うことができる。またタイムアウトの
検出にＣＡＭを使用するので、タイムアウト検出装置の
回路規模を小さくすることができる。
【００２４】
【発明の実施の形態】以下に図面を参照して本発明を説
明する。
明する。
【００２５】図１は本発明によるタイムアウト検出装置
の第１の実施の形態を示すブロック図である。
の第１の実施の形態を示すブロック図である。
【００２６】図１に示したＡＴＭ受信パケットのタイム
アウト検出装置は図６に示したＡＴＭ通信制御装置のＳ
ＡＲ受信部２４にあり、書き込み／検索モ−ドにより入
力デ−タを切り換えるセレクタ２と、タイムアウト検出
時間を登録するセルアレイ３と、セルアレイ３の内容の
書き込み／読み出しのアドレスを受信ＶＣからデコ−ド
するアドレスデコ−ダ４と、セルアレイの出力から一致
信号および一致アドレスを出力するプライオリティエン
コ−ダ５とから構成されるＣＡＭ１と、書き込み／検索
モ−ド切り換え部９と、システムバス３１側から供給さ
れるシステムクロック１９に同期してインクリメントさ
れるカウンタ７で構成されるタイマ部６と、各ＶＣのタ
イムアウト許容時間とタイマ部６のカウンタ値とを加算
するための加算器１０とで構成される。
アウト検出装置は図６に示したＡＴＭ通信制御装置のＳ
ＡＲ受信部２４にあり、書き込み／検索モ−ドにより入
力デ−タを切り換えるセレクタ２と、タイムアウト検出
時間を登録するセルアレイ３と、セルアレイ３の内容の
書き込み／読み出しのアドレスを受信ＶＣからデコ−ド
するアドレスデコ−ダ４と、セルアレイの出力から一致
信号および一致アドレスを出力するプライオリティエン
コ−ダ５とから構成されるＣＡＭ１と、書き込み／検索
モ−ド切り換え部９と、システムバス３１側から供給さ
れるシステムクロック１９に同期してインクリメントさ
れるカウンタ７で構成されるタイマ部６と、各ＶＣのタ
イムアウト許容時間とタイマ部６のカウンタ値とを加算
するための加算器１０とで構成される。
【００２７】コントロ−ルメモリ２７は、ＶＣ単位で領
域を分けてそれぞれのＶＣの情報を格納する。ＶＣテ−
ブル１４ａ〜１４ｃ内のタイムアウト検出に関連するパ
ラメ−タとしては、タイムアウト検出をイネ−ブルにす
るためのＥビットと、受信パケットのタイムアウト許容
時間（Ｔ１）とがある。
域を分けてそれぞれのＶＣの情報を格納する。ＶＣテ−
ブル１４ａ〜１４ｃ内のタイムアウト検出に関連するパ
ラメ−タとしては、タイムアウト検出をイネ−ブルにす
るためのＥビットと、受信パケットのタイムアウト許容
時間（Ｔ１）とがある。
【００２８】また、ＳＡＲ受信部２４は、さらに、受信
セルのヘッダとペイロ−ドを分離するヘッダ／ペイロ−
ド分離部１１と、受信セルのヘッダから抽出したＶＰＩ
／ＶＣＩをこれに対応するＶＣに変換するＶＰＩ／ＶＣ
Ｉ−ＶＣ変換部１２と、ＤＭＡ時まで受信セルのペイロ
−ドを格納するための受信デ−タＦＩＦＯ１３とを有す
る。
セルのヘッダとペイロ−ドを分離するヘッダ／ペイロ−
ド分離部１１と、受信セルのヘッダから抽出したＶＰＩ
／ＶＣＩをこれに対応するＶＣに変換するＶＰＩ／ＶＣ
Ｉ−ＶＣ変換部１２と、ＤＭＡ時まで受信セルのペイロ
−ドを格納するための受信デ−タＦＩＦＯ１３とを有す
る。
【００２９】次に動作を説明する。
【００３０】本発明においては、受信パケットのタイム
アウトの検出はＣＡＭを使用することにより行う。ＣＡ
Ｍとは連想メモリのことで、セルアレイ内に記憶された
デ−タが検索パタ−ンとして入力されたデ−タと一致し
たときに、そのデ−タの記憶されているアドレスを一致
信号とともに出力するようなメモリである。
アウトの検出はＣＡＭを使用することにより行う。ＣＡ
Ｍとは連想メモリのことで、セルアレイ内に記憶された
デ−タが検索パタ−ンとして入力されたデ−タと一致し
たときに、そのデ−タの記憶されているアドレスを一致
信号とともに出力するようなメモリである。
【００３１】図２は上記第１の実施の形態の動作を説明
するためのフロ−チャ−トである。ＳＡＲ受信部２４が
セルを受信すると、コントロールメモリ２７に格納され
ている受信ＶＣに対応するＶＣテ−ブルからＥビットと
タイムアウトの許容時間を読み出す（Ｓ２、Ｓ３）。Ｅ
ビットを調べ（Ｓ４）、Ｅビットがセットされていなけ
れば、セル受信を再び待つことになる。Ｅビットがセッ
トされている場合には、受信セルがパケットの最終セル
かどうか調べる（Ｓ５）。最終セルの場合、つまり、タ
イムアウトの許容時間内にパケットの最終セルが到着し
た場合には、ＣＡＭ１を書き込みモ−ドに切り換え（Ｓ
１１）、セルアレイ３内のＥビットをクリアし、このＶ
Ｃのタイムアウト検出を終了する（Ｓ１２）。最終セル
でない場合は、次に先頭セルかどうかを調べる（Ｓ
６）。先頭セルでない場合には、セル受信を再び待つこ
とになる。受信セルが先頭セルの場合、ＣＡＭ１を書き
込みモ−ドに切り換え（Ｓ７）、タイムアウト検出時
間、つまり、先頭セルの受信時間（ＴＳ）とタイムアウ
トの許容時間（Ｔ１）との加算値と、ＥビットをＣＡＭ
１のセルアレイ３に登録し（Ｓ８）、ＣＡＭ１を検索モ
−ドに切り換える（Ｓ１）。
するためのフロ−チャ−トである。ＳＡＲ受信部２４が
セルを受信すると、コントロールメモリ２７に格納され
ている受信ＶＣに対応するＶＣテ−ブルからＥビットと
タイムアウトの許容時間を読み出す（Ｓ２、Ｓ３）。Ｅ
ビットを調べ（Ｓ４）、Ｅビットがセットされていなけ
れば、セル受信を再び待つことになる。Ｅビットがセッ
トされている場合には、受信セルがパケットの最終セル
かどうか調べる（Ｓ５）。最終セルの場合、つまり、タ
イムアウトの許容時間内にパケットの最終セルが到着し
た場合には、ＣＡＭ１を書き込みモ−ドに切り換え（Ｓ
１１）、セルアレイ３内のＥビットをクリアし、このＶ
Ｃのタイムアウト検出を終了する（Ｓ１２）。最終セル
でない場合は、次に先頭セルかどうかを調べる（Ｓ
６）。先頭セルでない場合には、セル受信を再び待つこ
とになる。受信セルが先頭セルの場合、ＣＡＭ１を書き
込みモ−ドに切り換え（Ｓ７）、タイムアウト検出時
間、つまり、先頭セルの受信時間（ＴＳ）とタイムアウ
トの許容時間（Ｔ１）との加算値と、ＥビットをＣＡＭ
１のセルアレイ３に登録し（Ｓ８）、ＣＡＭ１を検索モ
−ドに切り換える（Ｓ１）。
【００３２】ＣＡＭ１の検索モ−ドにおいて、現在時間
を示すタイマ部６のカウンタ値の最上位ビットに“１”
を付加したものを検索パタ−ンとして入力する。これ
は、セルアレイ３内のＥビットをクリアしたものを一致
検出させないためである。入力される検索パタ−ンが、
ＣＡＭ１のセルアレイ３に登録されたタイムアウト時間
に一致したときに、その一致アドレスのＶＣでタイムア
ウトが検出されたことになる（Ｓ９、Ｓ１０）。タイム
アウトが検出されると、ＣＡＭ１を書き込みモ−ドに書
き換え（Ｓ１１）、セルアレイ３内のＥビットをクリア
し、このＶＣのタイムアウト検出を終了する（Ｓ１
２）。
を示すタイマ部６のカウンタ値の最上位ビットに“１”
を付加したものを検索パタ−ンとして入力する。これ
は、セルアレイ３内のＥビットをクリアしたものを一致
検出させないためである。入力される検索パタ−ンが、
ＣＡＭ１のセルアレイ３に登録されたタイムアウト時間
に一致したときに、その一致アドレスのＶＣでタイムア
ウトが検出されたことになる（Ｓ９、Ｓ１０）。タイム
アウトが検出されると、ＣＡＭ１を書き込みモ−ドに書
き換え（Ｓ１１）、セルアレイ３内のＥビットをクリア
し、このＶＣのタイムアウト検出を終了する（Ｓ１
２）。
【００３３】本発明の第１の実施の形態では、コントロ
−ルメモリ２７内のＶＣテ−ブル１４ａ、１４ｂ、１４
ｃに各ＶＣの受信パケットのタイムアウト許容時間（Ｔ
１）を設定できるため、タイムアウト検出を各ＶＣのセ
ルレ−ト、パケット長に応じて各ＶＣ単位で正確に行う
ことができる。また、ＣＡＭを使用しているため、集積
化が容易であり、タイムアウト検出回路の回路規模を小
さくすることができる。
−ルメモリ２７内のＶＣテ−ブル１４ａ、１４ｂ、１４
ｃに各ＶＣの受信パケットのタイムアウト許容時間（Ｔ
１）を設定できるため、タイムアウト検出を各ＶＣのセ
ルレ−ト、パケット長に応じて各ＶＣ単位で正確に行う
ことができる。また、ＣＡＭを使用しているため、集積
化が容易であり、タイムアウト検出回路の回路規模を小
さくすることができる。
【００３４】図３は本発明によるタイムアウト検出装置
の第２の実施の形態のブロック図である。
の第２の実施の形態のブロック図である。
【００３５】図３において、システムバス３１側から供
給されるシステムクロック１９と、このシステムクロッ
ク１９を分周するｋ分周回路、ｍ分周回路３４、ｎ分周
回路３５（ただし、ｋ、ｍ、ｎは正の整数）の出力とを
外部から供給されるタイマ分解能選択コ−ドにより選択
するセレクタ３２が設けられ、セレクタ３２の出力信号
に同期してタイマ部６内のカウンタ値がインクリメント
される構成となっている。その他の構成は図１に示した
第１の実施の形態と同じである。
給されるシステムクロック１９と、このシステムクロッ
ク１９を分周するｋ分周回路、ｍ分周回路３４、ｎ分周
回路３５（ただし、ｋ、ｍ、ｎは正の整数）の出力とを
外部から供給されるタイマ分解能選択コ−ドにより選択
するセレクタ３２が設けられ、セレクタ３２の出力信号
に同期してタイマ部６内のカウンタ値がインクリメント
される構成となっている。その他の構成は図１に示した
第１の実施の形態と同じである。
【００３６】低レ−トで受信されるパケットまたはパケ
ット長が長いパケットは、受信完了までに時間がかか
る。そのため、タイマ部６内のカウンタ７、ＣＡＭ１の
セルアレイ３、各ＶＣテ−ブル内のタイムアウト許容時
間などの各領域の各ビット幅を大きくする必要がある。
たとえば、これらの領域のビット幅が１６ビットで、シ
ステムクロック１９が３３ＭＨｚであった場合、１単位
時間は３０ｎｅｓｃであり、タイムアウト検出が行える
時間は、最大でも２ｍｓｅｃ程度である。このため、受
信完了までの時間が１０ｍｓｅｃかかるパケットのタイ
ムアウト検出は行えないことになる。したがって、タイ
ムアウト検出を行うためには、各領域のビット幅を３ビ
ット分大きくしなければならない。
ット長が長いパケットは、受信完了までに時間がかか
る。そのため、タイマ部６内のカウンタ７、ＣＡＭ１の
セルアレイ３、各ＶＣテ−ブル内のタイムアウト許容時
間などの各領域の各ビット幅を大きくする必要がある。
たとえば、これらの領域のビット幅が１６ビットで、シ
ステムクロック１９が３３ＭＨｚであった場合、１単位
時間は３０ｎｅｓｃであり、タイムアウト検出が行える
時間は、最大でも２ｍｓｅｃ程度である。このため、受
信完了までの時間が１０ｍｓｅｃかかるパケットのタイ
ムアウト検出は行えないことになる。したがって、タイ
ムアウト検出を行うためには、各領域のビット幅を３ビ
ット分大きくしなければならない。
【００３７】この実施の形態では、各分周回路とタイマ
分解能選択コ−ドによりシステムクロック１９を分周し
た信号でタイマ部６内のカウンタ値をインクリメントで
きるため、１単位時間を長くすることができ、低レ−ト
で受信されるパケットまたはパケット長が長いパケット
に対しても各領域のビット幅を大きくする必要がなくな
る。受信完了までの時間が１０ｍｓｅｃかかるパケット
を受信する場合には、システムクロック１９を６分周し
た信号を選択することでタイムアウト検出を行うことが
できる。
分解能選択コ−ドによりシステムクロック１９を分周し
た信号でタイマ部６内のカウンタ値をインクリメントで
きるため、１単位時間を長くすることができ、低レ−ト
で受信されるパケットまたはパケット長が長いパケット
に対しても各領域のビット幅を大きくする必要がなくな
る。受信完了までの時間が１０ｍｓｅｃかかるパケット
を受信する場合には、システムクロック１９を６分周し
た信号を選択することでタイムアウト検出を行うことが
できる。
【００３８】上記第２の実施の形態は第１の実施の形態
の効果に加えて、システムクロックを分周し、タイマ部
のインクリメントの単位時間を長く設定することができ
るため、低レ−トで受信されるパケットまたはパケット
長が長いパケットに対応できる。また、タイマ部内のカ
ウンタ、ＣＡＭのセルアレイ、各ＶＣテ−ブル内のタイ
ムアウト許容時間などの領域のビット幅を小さくできる
という効果も有する。
の効果に加えて、システムクロックを分周し、タイマ部
のインクリメントの単位時間を長く設定することができ
るため、低レ−トで受信されるパケットまたはパケット
長が長いパケットに対応できる。また、タイマ部内のカ
ウンタ、ＣＡＭのセルアレイ、各ＶＣテ−ブル内のタイ
ムアウト許容時間などの領域のビット幅を小さくできる
という効果も有する。
【００３９】
【発明の効果】第１の効果は、ＡＴＭパケットのタイム
アウト検出を各受信ＶＣのセルレ−ト、パケット長に応
じて各ＶＣ単位で正確に行うことができるということで
ある。その理由は、各受信ＶＣ単位で、ＡＴＭ受信パケ
ットのタイムアウトの許容時間を設定できるためであ
る。図１を参照すると、例えば、各ＶＣのパケットが正
常に受信され組み立てられるまでの所要時間が、ＶＣ
ｉ：２ｍｓｅｃ、ＶＣｊ：４ｍｓｅｃ、ＶＣｋ：８ｍｓ
ｅｃである場合に、タイムアウトの許容時間をそれぞれ
のＶＣに対して、２ｍｓｅｃ、４ｍｓｅｃ、８ｍｓｅｃ
と設定することができる。
アウト検出を各受信ＶＣのセルレ−ト、パケット長に応
じて各ＶＣ単位で正確に行うことができるということで
ある。その理由は、各受信ＶＣ単位で、ＡＴＭ受信パケ
ットのタイムアウトの許容時間を設定できるためであ
る。図１を参照すると、例えば、各ＶＣのパケットが正
常に受信され組み立てられるまでの所要時間が、ＶＣ
ｉ：２ｍｓｅｃ、ＶＣｊ：４ｍｓｅｃ、ＶＣｋ：８ｍｓ
ｅｃである場合に、タイムアウトの許容時間をそれぞれ
のＶＣに対して、２ｍｓｅｃ、４ｍｓｅｃ、８ｍｓｅｃ
と設定することができる。
【００４０】第２の効果は、タイムアウト検出部にＣＡ
Ｍを使用しているためにタイムアウト検出部の回路規模
を小さくすることができるということである。
Ｍを使用しているためにタイムアウト検出部の回路規模
を小さくすることができるということである。
【図１】本発明によるタイムアウト検出装置の第１の実
施の形態のブロック図である。
施の形態のブロック図である。
【図２】図１に示した本発明の第１の実施の形態の動作
を説明するためのフロ−チャ−トである。
を説明するためのフロ−チャ−トである。
【図３】本発明によるタイムアウト検出装置の第２の実
施の形態のブロック図である。
施の形態のブロック図である。
【図４】本発明および従来技術が適用されるＡＴＭ通信
装置で構成されるＡＴＭネットワ−クシステムの一例を
説明するための図である。
装置で構成されるＡＴＭネットワ−クシステムの一例を
説明するための図である。
【図５】パケットのＡＴＭセル化を説明するためのブロ
ック図である。
ック図である。
【図６】本発明および従来技術が適用されるＡＴＭ通信
装置の一例を示すブロック図である。
装置の一例を示すブロック図である。
【図７】従来例のタイムアウト検出装置の一例のブロッ
ク図である。
ク図である。
１ ＣＡＭ ２ セレクタ ３ ＣＡＭセルアレイ ４ アドレスデコ−ダ ５ プライオリティエンコ−ダ ６ タイマ部 ７ カウンタ ８ インクリメンタ ９ 書き込み／検索モ−ド切り換え部 １０ 加算器 １１ ヘッダ／ペイロ−ド分離部 １２ ＶＰＩ／ＶＣＩ−ＶＣ変換部 １３ 受信デ−タＦＩＦＯ １４ａ〜１４ｃ 受信ＶＣテ−ブル １５ａ〜１５ｃ 受信ＶＣテ−ブル １６ Ｔ１レジスタ １７ ＴＳレジスタ １８ 比較器 １９ システムクロック ２０ａ、２０ｂ ＡＴＭサ−バ ２１ａ〜２１ｃ ＡＴＭ端末 ２２ａ〜２２ｃ ＡＴＭスイッチ ２３ａ〜２３ｆ ＡＴＭセル ２４ ＳＡＲ受信部 ２５ ＳＡＲ送信部 ２６ ＤＭＡコントロ−ラ ２７ コントロ−ルメモリ（ＶＣテ−ブル） ２８ ＰＨＹ ２９ ＣＰＵ ３０ システムメモリ ３１ システムバス ３２ セレクタ ３３ ｋ分周回路 ３４ ｍ分周回路 ３５ ｎ分周回路
Claims (6)
- 【請求項１】 ＡＴＭ通信制御装置の受信側において、
ＣＡＭを使用することによりＡＴＭ受信パケットのタイ
ムアウトを検出することを特徴とするＡＴＭ受信パケッ
トのタイムアウト検出方法。 - 【請求項２】 各受信ＶＣのタイムアウト検出をイネ−
ブルにするためのビットと受信パケットのタイムアウト
許容時間が、それぞれの受信ＶＣの情報を格納する領域
内で各ＶＣ単位で設定できることを特徴とする請求項１
に記載のＡＴＭ受信パケットのタイムアウト検出方法。 - 【請求項３】 書き込み／検索モ−ドにより入力デ−タ
を切り換えるセレクタと、タイムアウト検出時間を登録
するセルアレイと、セルアレイの内容の書き込み／読み
出しのアドレスを受信ＶＣからデコ−ドするアドレスデ
コ−ダと、セルアレイの出力から一致信号および一致ア
ドレスを出力するプライオリティエンコ−ダとから構成
されるＣＡＭと、 書き込み／検索モ−ド切り換え部と、 システムバス側から供給されるシステムクロックに同期
してインクリメントされるカウンタで構成されるタイム
部と、 各ＶＣのタイムアウト許容時間と前記タイム部のカウン
タ値とを加算するための加算部とを有することを特徴と
するＡＴＭ受信パケットのタイムアウト検出装置。 - 【請求項４】 システムクロックを分周する手段と、外
部から供給されるタイム分解能選択コ−ドにより前記タ
イマ部内のカウンタ値をインクリメントする信号を選択
するセレクタをさらに備え、前記タイマ部の１単位時間
を制御することができる請求項３に記載の受信パケット
のタイムアウト検出装置。 - 【請求項５】 請求項４に記載のタイムアウト検出装置
を有することを特徴とするＡＴＭ通信制御装置。 - 【請求項６】 各受信ＶＣのタイムアウト検出をイネー
ブルするためのビットと受信パケットのタイムアウト許
容時間とを各ＶＣ単位で格納する複数のＶＣテーブルか
ら成るコントロールメモリをさらに有することを特徴と
する請求項５に記載のＡＴＭ通信制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24252297A JP2985844B2 (ja) | 1997-09-08 | 1997-09-08 | Ａｔｍ受信装置 |
| EP19980116240 EP0907298A1 (en) | 1997-09-08 | 1998-08-27 | Method and apparatus for detecting timeout of ATM reception packet |
| US09/148,785 US6411622B1 (en) | 1997-09-08 | 1998-09-04 | Method and apparatus for detecting timeout of ATM reception packet |
| CN98117675A CN1103522C (zh) | 1997-09-08 | 1998-09-07 | 用来检测异步传输方式接收包超时的方法和设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24252297A JP2985844B2 (ja) | 1997-09-08 | 1997-09-08 | Ａｔｍ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1188351A true JPH1188351A (ja) | 1999-03-30 |
| JP2985844B2 JP2985844B2 (ja) | 1999-12-06 |
Family
ID=17090368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24252297A Expired - Fee Related JP2985844B2 (ja) | 1997-09-08 | 1997-09-08 | Ａｔｍ受信装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6411622B1 (ja) |
| EP (1) | EP0907298A1 (ja) |
| JP (1) | JP2985844B2 (ja) |
| CN (1) | CN1103522C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001634A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Gestionnaire de canal virtuel dynamique |
| KR100445188B1 (ko) * | 2001-08-31 | 2004-08-18 | 주식회사 실트론 | 복사열 흡수용 코팅제 및 코팅제를이용한 실리콘 단결정 잉곳 성장장치 |
| KR100454917B1 (ko) * | 2001-08-30 | 2004-11-12 | 삼성전자주식회사 | 비동기전송모드 스위치에서 가상채널연결을 자동으로소멸시키기 위한 장치 및 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6993048B1 (en) * | 2000-07-31 | 2006-01-31 | Cisco Technology, Inc. | ATM permanent virtual circuit and layer 3 auto-configuration for digital subscriber line customer premises equipment |
| JP2001156783A (ja) * | 1999-11-26 | 2001-06-08 | Fujitsu Ltd | 動的バーチャルチャネル管理回路及びそれを用いた装置 |
| JP3585823B2 (ja) * | 2000-09-29 | 2004-11-04 | 株式会社東芝 | 無線通信システムおよびそのタイムアウト値更新方法 |
| US7103005B2 (en) * | 2002-03-05 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | System and method for resolving wraparound ambiguity in a counter |
| US7016996B1 (en) * | 2002-04-15 | 2006-03-21 | Schober Richard L | Method and apparatus to detect a timeout condition for a data item within a process |
| JP2009182458A (ja) * | 2008-01-29 | 2009-08-13 | Sony Corp | 通信装置、通信システム、通信方法及びプログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07253936A (ja) * | 1994-01-27 | 1995-10-03 | Toshiba Corp | タイムアウト処理回路およびそれを用いた受信装置 |
| JP2738504B2 (ja) | 1994-07-22 | 1998-04-08 | 沖電気工業株式会社 | タイムアウト監視装置 |
| EP0748088A3 (en) * | 1995-06-05 | 1999-12-15 | Nec Corporation | Communication control device and method for an ATM system applicable to an ABR mode |
| US5978951A (en) * | 1997-09-11 | 1999-11-02 | 3Com Corporation | High speed cache management unit for use in a bridge/router |
-
1997
- 1997-09-08 JP JP24252297A patent/JP2985844B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-27 EP EP19980116240 patent/EP0907298A1/en not_active Withdrawn
- 1998-09-04 US US09/148,785 patent/US6411622B1/en not_active Expired - Fee Related
- 1998-09-07 CN CN98117675A patent/CN1103522C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001634A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Gestionnaire de canal virtuel dynamique |
| US7058061B2 (en) | 1999-06-24 | 2006-06-06 | Fujitsu Limited | Dynamic virtual channel management apparatus |
| KR100454917B1 (ko) * | 2001-08-30 | 2004-11-12 | 삼성전자주식회사 | 비동기전송모드 스위치에서 가상채널연결을 자동으로소멸시키기 위한 장치 및 방법 |
| KR100445188B1 (ko) * | 2001-08-31 | 2004-08-18 | 주식회사 실트론 | 복사열 흡수용 코팅제 및 코팅제를이용한 실리콘 단결정 잉곳 성장장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1213916A (zh) | 1999-04-14 |
| CN1103522C (zh) | 2003-03-19 |
| JP2985844B2 (ja) | 1999-12-06 |
| US6411622B1 (en) | 2002-06-25 |
| EP0907298A1 (en) | 1999-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0530680B1 (en) | ATM cell assembling and disassembling system and method | |
| US5812550A (en) | Asynchronous transfer mode (ATM) layer function processing apparatus with an enlarged structure | |
| US5740173A (en) | Asynchronous transfer mode (ATM) cell arrival monitoring system | |
| JP3129244B2 (ja) | 通信制御装置 | |
| JP3719936B2 (ja) | Ａｔｍ網のａａｌ２処理装置及び方法 | |
| CA2108863C (en) | Packet disassembler | |
| US20080043753A1 (en) | Dual AAL1 device and synchronization method used therewith | |
| US5619499A (en) | Protocol processor in communication network transferring data in asynchronous transfer mode | |
| JPH06276214A (ja) | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム | |
| JP2985844B2 (ja) | Ａｔｍ受信装置 | |
| JPH09162877A (ja) | バッファ制御方式 | |
| EP1047280A2 (en) | Communication systems | |
| US6418144B1 (en) | AAL terminal system of duplex configuration and synchronization method | |
| US5642347A (en) | Approach to direct performing asynchronous transfer mode (ATM) adaptation layer 5 reassembly | |
| US5974047A (en) | Method for decoupling a cell rate in an asynchronous transfer mode | |
| US5751695A (en) | ATM cell flow control apparatus | |
| JP2003524934A (ja) | マルチメディアアプリケーションのための自動検出スイッチシステム及び方法 | |
| US6449254B1 (en) | ATM cell filtering | |
| JP2002247097A (ja) | 通信制御装置 | |
| US7613788B2 (en) | Apparatus and method for data transmission | |
| JP3134702B2 (ja) | 通信制御装置及びその制御方法 | |
| US7167477B2 (en) | Apparatus and method for recovering abnormal control cells in asynchronous transfer mode exchange subscriber unit | |
| JPH10257068A (ja) | Ａｔｍコントローラおよびａｔｍ通信制御装置 | |
| JP3008905B2 (ja) | Ａｂｒシェーパのレート制御方式 | |
| KR20000025330A (ko) | 에이에이엘5를 통한 고정 전송 속도의 전송 스트림 패킷의 송수신 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
| LAPS | Cancellation because of no payment of annual fees |