JPH1174298A - Formation of solder bump - Google Patents

Formation of solder bump

Info

Publication number
JPH1174298A
JPH1174298A JP9230903A JP23090397A JPH1174298A JP H1174298 A JPH1174298 A JP H1174298A JP 9230903 A JP9230903 A JP 9230903A JP 23090397 A JP23090397 A JP 23090397A JP H1174298 A JPH1174298 A JP H1174298A
Authority
JP
Japan
Prior art keywords
electrode
forming
solder
opening
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9230903A
Other languages
Japanese (ja)
Inventor
Kazuaki Karasawa
一明 柄澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9230903A priority Critical patent/JPH1174298A/en
Publication of JPH1174298A publication Critical patent/JPH1174298A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Abstract

PROBLEM TO BE SOLVED: To form void-free solder bumps. SOLUTION: A method for forming solder bumps comprises a process for forming an electrode 5 on a substrate 1, a process for forming a surface protective film 6 which covers the electrode 5, and a process for forming an insulating mask 7 having an opening 7a above the partial region of the electrode on the protective film 6. The method also comprises a process for exposing the electrode 7 on the bottom of the opening 7a by selectively removing the protective film 6 exposed on the bottom of the opening 7a by using a mask 7, a process for plating the exposed surface of the electrode on the bottom of the opening 7a with solder 9 by performing electroplating by using the electrode 5 as a cathode, and a process for etching off the mask 7. In addition, the method also comprises a process for etching off the protective film 6 extended outwards from the opening 7a, and a process for forming a solder bump 9a on the electrode 5 by melting the solder 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は,基体表面に設けら
れた電極上にはんだをメッキし,そのメッキされたはん
だを溶融して形成するはんだバンプの形成方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a solder bump by plating a solder on an electrode provided on the surface of a substrate and melting the plated solder.

【0002】はんだバンプは,半導体チップのフリップ
ボンデングあるいはボールアレイパッケージ等の半導体
装置の実装技術に広く利用されている。かかるはんだバ
ンプは,半導体チップ或いはパッケージの一面に設けら
れた電極の上に,その電極を表出する開口を有するレジ
ストをマスクとしてその開口を埋め込むはんだめっきを
行い,その後,レジストマスクをエッチング除去したの
ち,はんだを溶融して電極上に溶着したはんだバンプと
する工程により形成される。
2. Description of the Related Art Solder bumps are widely used in mounting technology for semiconductor devices such as flip bonding of semiconductor chips or ball array packages. The solder bumps are formed by plating the electrodes provided on one surface of the semiconductor chip or package with a resist having an opening for exposing the electrodes as a mask, and then removing the resist mask by etching. After that, it is formed by a process of melting the solder to form a solder bump welded on the electrode.

【0003】このような電極とはんだバンプとの溶着に
は,半導体装置の信頼性を担保するために,十分な接着
強度と十分に低い接触抵抗が要求される。そのため,電
極とはんだバンプとを大きな接着強度と低い接触抵抗と
をもって接着できるはんだバンプの形成方法が必要とさ
れている。
[0003] In order to secure the reliability of a semiconductor device, a sufficient adhesion strength and a sufficiently low contact resistance are required for welding such an electrode to a solder bump. Therefore, there is a need for a method of forming a solder bump that can bond an electrode and a solder bump with high adhesive strength and low contact resistance.

【0004】[0004]

【従来の技術】以下,従来のはんだバンプの形成方法に
ついて,フリップチップにはんだバンプを形成する実施
例を参照して説明する。図3及び図4は,それぞれ本発
明の従来例断面工程図(その1)及び(その2)であ
り,半導体チップ上へのはんだバンプの形成工程を表し
ている。
2. Description of the Related Art A conventional method for forming a solder bump will be described below with reference to an embodiment in which a solder bump is formed on a flip chip. 3 and 4 are sectional process diagrams (part 1) and (part 2) of a conventional example of the present invention, respectively, showing a process of forming solder bumps on a semiconductor chip.

【0005】図3(a)を参照して,半導体チップを基
体1とし,その表面に半導体チップの内部回路の引出し
用アルミニウム配線2が形成されている。さらに,基体
1及び配線2上に,配線2の上面を表出する開口3aを
有する例えばシリコン酸化膜からなる絶縁膜3が設けら
れている。
Referring to FIG. 3A, a semiconductor chip is used as a base 1, and an aluminum wiring 2 for leading out an internal circuit of the semiconductor chip is formed on the surface of the base. Further, an insulating film 3 made of, for example, a silicon oxide film having an opening 3a exposing the upper surface of the wiring 2 is provided on the base 1 and the wiring 2.

【0006】はんだバンプ形成は,先ず,図3(b)を
参照して,絶縁膜3及び絶縁膜3の開口3aを被覆する
Tiからなる密着層4,及びNi層を順次スパッタによ
り堆積する。その後,開口3aの底面及び開口3a周辺
近傍の絶縁膜3上に延在するNi層を残して,Ni層を
エッチング除去し,めっき用のNi電極5を形成する。
Referring to FIG. 3B, the solder bumps are formed by sequentially depositing an insulating film 3 and an adhesion layer 4 made of Ti and a Ni layer covering the opening 3a of the insulating film 3 by sputtering. Thereafter, the Ni layer is removed by etching, leaving the Ni layer extending on the insulating film 3 near the bottom surface of the opening 3a and the vicinity of the opening 3a, thereby forming a Ni electrode 5 for plating.

【0007】次いで,図3(c)を参照して,基体1上
全面にレジストを塗布し,フォトリソグラフイにより電
極5を表出する開口7aをレジストに開設し,めっき用
のマスク7を形成する。この開口7aは,電極5の外側
にはんだめっきがなされないように電極5上面の内部領
域に設けられる。従って,電極5周辺部の電極上面5a
はレジストマスク7に被覆される。次いで,密着層4に
負電圧を印加し,電極5を陰極とする電気めっきによ
り,開口7a底面に表出する電極5の表出面を被覆する
Niメッキ層8を堆積する。
Next, referring to FIG. 3 (c), a resist is applied to the entire surface of the substrate 1, an opening 7a for exposing the electrode 5 is opened in the resist by photolithography, and a plating mask 7 is formed. I do. The opening 7a is provided in an internal region on the upper surface of the electrode 5 so that the outside of the electrode 5 is not plated with solder. Therefore, the electrode upper surface 5a around the electrode 5
Is covered with a resist mask 7. Next, a negative voltage is applied to the adhesion layer 4, and a Ni plating layer 8 that covers the exposed surface of the electrode 5 exposed on the bottom surface of the opening 7a is deposited by electroplating using the electrode 5 as a cathode.

【0008】次いで,図3(d)を参照して,密着層4
に負電圧を印加し,電極5を陰極とする電気めっきによ
りNiメッキ層8上にはんだめっきを施し,開口7aを
埋め込み開口7a周辺のマスク7上面に達するはんだ9
を堆積する。
Next, referring to FIG.
Is applied to the Ni plating layer 8 by electroplating using the electrode 5 as a cathode to fill the opening 7a with the solder 9 reaching the upper surface of the mask 7 around the opening 7a.
Is deposited.

【0009】次いで,図3(e)を参照して,マスク7
をエッチング除去すると,電極5上面にマッシュルーム
形状のはんだ9が形成される。次いで,図4(f)を参
照して,Ni電極5及びはんだ9をマスクとして,Ti
からなる密着層4の電極5の外側に表出する部分をエッ
チング除去する。
Next, referring to FIG.
Is removed by etching, a mushroom-shaped solder 9 is formed on the upper surface of the electrode 5. Next, referring to FIG. 4F, using the Ni electrode 5 and the solder 9 as a mask, Ti
The portion of the adhesive layer 4 made of, which is exposed outside the electrode 5, is removed by etching.

【0010】次いで,図4(g)を参照して,昇温して
はんだ9を溶融し,電極5上に溶着されたはんだバンプ
9aを形成する。しかし,レジストマスク7により覆わ
れていた電極5周辺部の電極上面5aはマスク除去後も
十分に清浄化されないため,はんだの濡れ性が劣化し,
はんだ9溶融時にこの部分にトラップされたガスが効果
的に排除されず,はんだバンプ形成後に電極5周辺部の
電極上面5aにボイド10として残留する。
Next, referring to FIG. 4 (g), the temperature is raised to melt the solder 9 to form a solder bump 9a welded on the electrode 5. However, since the electrode upper surface 5a around the electrode 5 covered with the resist mask 7 is not sufficiently cleaned even after the mask is removed, the wettability of the solder deteriorates,
When the solder 9 is melted, the gas trapped in this portion is not effectively eliminated, and remains as a void 10 on the electrode upper surface 5a around the electrode 5 after the formation of the solder bump.

【0011】かかるボイド10の存在は,はんだバンプ
の接合強度を低下させ,またはんだバンプを用いた半導
体装置の実装工程でボイドが膨張するため,はんだバン
プの接合を破断させることがある。
The presence of the voids 10 may reduce the bonding strength of the solder bumps, or may cause the voids to expand during the mounting process of the semiconductor device using the solder bumps, thereby breaking the bonding of the solder bumps.

【0012】[0012]

【発明が解決しようとする課題】上述したように,電極
上に直接マスクを形成してはんだめっきする従来のはん
だバンプの形成方法では,マスク7により覆われていた
電極5周辺部の電極上面5aにボイドが発生し,はんだ
バンプの接合強度及びはんだバンプによる接合の信頼性
を劣化させるという問題がある。
As described above, in the conventional method of forming a solder bump by directly forming a mask on an electrode and solder-plating, the electrode upper surface 5a around the electrode 5 covered by the mask 7 is used. In addition, there is a problem that voids are generated and the bonding strength of the solder bumps and the reliability of bonding by the solder bumps are deteriorated.

【0013】本発明は,電極とマスクの間に表面保護膜
を設けることで,マスク材料による電極表面の汚染を防
止し,電極上でのボイドの発生を防止するはんだバンプ
の形成方法を提供することを目的とする。
The present invention provides a method for forming a solder bump which prevents contamination of the electrode surface by a mask material and prevents voids from being formed on the electrode by providing a surface protective film between the electrode and the mask. The purpose is to:

【0014】[0014]

【課題を解決するための手段】図1は本発明の原理説明
図であり,半導体装置のはんだバンプの形成工程を表し
ている。図2は本発明の実施形態例断面工程図であり,
半導体装置のはんだバンプ形成領域近傍の断面を表して
いる。
FIG. 1 is an explanatory view of the principle of the present invention, showing a process of forming a solder bump of a semiconductor device. FIG. 2 is a sectional process view of an embodiment of the present invention.
4 shows a cross section near a solder bump formation region of a semiconductor device.

【0015】本発明の第一の構成のはんだバンプの形成
方法は,図1及び図2を参照して,基体1上に電極5を
形成する工程と,次いで,少なくとも該電極5を覆う表
面保護膜6を形成する工程と,次いで,該表面保護膜6
上に,該電極5の一部領域上に開口7aが開設された絶
縁性マスク7を形成する工程と,次いで,該マスク7を
エッチングマスクとする該表面保護膜6のエッチングに
より,該開口7a底面に表出する該表面保護膜6を選択
的に除去して,該開口7a底面に該電極5を表出する工
程と,次いで,該電極5を陰極とする電気めっきによ
り,該開口7a底面に表出する該電極5の表出面上には
んだ9をめっきする工程と,次いで,該マスク7をエッ
チングして除去する工程と,次いで,該開口7aの外側
に延在する該表面保護膜6をエッチング除去する工程
と,次いで,該はんだ9を溶融して,該電極5上にはん
だバンプ9aを形成する工程とを有することを特徴とし
て構成し,及び,第二の構成のはんだバンプの形成方法
は,図1を参照して,基体1上に電極5を形成する工程
と,次いで,少なくとも該電極5を覆う導電性の表面保
護膜6を形成する工程と,次いで,該表面保護膜6上
に,該電極5の一部領域上に開口7aが開設された絶縁
性マスク7を形成する工程と,次いで,該電極5を陰極
とする電気めっきにより,該開口7a底面に表出する該
表面保護膜6の表出面上にはんだ9をめっきする工程
と,次いで,該マスク7をエッチングして除去する工程
と,次いで,該開口7aの外側に延在する該表面保護膜
6をエッチング除去する工程と,次いで,該はんだ9を
溶融して,該電極5上にはんだバンプ9aを形成する工
程とを有することを特徴として構成し,及び,第三の構
成は,第一又は第二の構成のはんだバンプの形成方法に
おいて,該マスク7は,レジストからなることを特徴と
して構成し,及び,第四の構成は,第一,第二又は第三
の構成のはんだバンプの形成方法において,該表面保護
膜6は,銅又は銅合金からなり,該電極5は,ニッケル
又はニッケル合金からなることを特徴として構成する。
Referring to FIGS. 1 and 2, the method of forming a solder bump according to the first aspect of the present invention comprises the steps of forming an electrode 5 on a substrate 1 and then protecting a surface of at least the electrode 5. Forming a film 6, and then forming the surface protective film 6
A step of forming an insulating mask 7 having an opening 7a formed on a partial region of the electrode 5 and then etching the surface protective film 6 using the mask 7 as an etching mask. A step of selectively removing the surface protective film 6 exposed on the bottom surface to expose the electrode 5 on the bottom surface of the opening 7a, and then performing electroplating using the electrode 5 as a cathode to form the bottom surface of the opening 7a. A step of plating solder 9 on the exposed surface of the electrode 5, a step of etching and removing the mask 7, and a step of removing the surface protective film 6 extending outside the opening 7 a. And a step of forming a solder bump 9a on the electrode 5 by melting the solder 9 and forming a solder bump 9a on the electrode 5. The method is described with reference to FIG. A step of forming an electrode 5 on the body 1, a step of forming a conductive surface protective film 6 covering at least the electrode 5, and a partial area of the electrode 5 on the surface protective film 6. A step of forming an insulating mask 7 having an opening 7a formed thereon, and then soldering on the exposed surface of the surface protective film 6 exposed on the bottom surface of the opening 7a by electroplating using the electrode 5 as a cathode. 9; a step of etching and removing the mask 7; a step of etching and removing the surface protective film 6 extending outside the opening 7a; F. Forming a solder bump 9a on the electrode 5 by melting. The third configuration is a method of forming a solder bump of the first or second configuration. The mask 7 is made of resist. And a fourth configuration is the method of forming a solder bump according to the first, second, or third configuration, wherein the surface protective film 6 is made of copper or a copper alloy, and the electrode 5 is , Nickel or a nickel alloy.

【0016】本発明では,図1(a)を参照して,先
ず,基体1上に電極5を形成する。次いで,図1(b)
を参照して,電極5を覆う表面保護膜6を基体1上に形
成する。この表面保護膜6は,少なくとも電極5上全面
に形成されるが,必要があれば電極5の外側の基体1上
に延在しなくてもよい。また,表面保護膜6の材料は,
電極5材料とエッチングの選択性を有し,かつ表面保護
膜6をエッチング除去した後の電極5表面がはんだに対
する十分な濡れ性を有する物質から選択される。かかる
表面保護膜6は,例えばTi若しくはNi又はこれらの
合金からなる電極5に対して,Cu又はCu合金から構
成することができる。また,表面保護膜6を樹脂,例え
ばレジストとすることもできる。なお,表面保護膜6の
マスク7に対するエッチング選択性は,必ずしも必須で
はない。
In the present invention, an electrode 5 is first formed on a base 1 with reference to FIG. Next, FIG.
Referring to, a surface protection film 6 covering the electrode 5 is formed on the base 1. The surface protective film 6 is formed at least on the entire surface of the electrode 5, but does not have to extend on the base 1 outside the electrode 5 if necessary. The material of the surface protective film 6 is
The electrode 5 is selected from materials having etching selectivity with respect to the material of the electrode 5 and having sufficient wettability with respect to solder after the surface protective film 6 is removed by etching. The surface protection film 6 can be made of Cu or Cu alloy for the electrode 5 made of, for example, Ti or Ni or an alloy thereof. Further, the surface protection film 6 can be made of a resin, for example, a resist. The etching selectivity of the surface protective film 6 with respect to the mask 7 is not always essential.

【0017】次いで,図1(c)を参照して,絶縁性の
マスク材料,例えばレジストを基体1上全面に堆積し,
電極5上に開口7aを開設して選択めっき用のマスク7
を形成する。この開口は,電極5の外側に開口7aがは
み出さないように,電極5上面の内部領域に形成する。
次いで,表面保護膜6が絶縁性の場合及び必要に応じ
て,開口7a底面に表出する表面保護膜6をエッチング
して除去する。なお,表面保護膜6が導電性でありかつ
除去する必要がなければ,図1(c)に示すように開口
7a底面の表面保護膜6をエッチングすることなく残し
ておくこともできる。次いで,電極5を陰極としてはん
だ9をめっきする。
Next, referring to FIG. 1C, an insulating mask material, for example, a resist is deposited on the entire surface of the substrate 1,
An opening 7a is opened on the electrode 5 to form a mask 7 for selective plating.
To form This opening is formed in an internal region on the upper surface of the electrode 5 so that the opening 7a does not protrude outside the electrode 5.
Next, when the surface protective film 6 is insulative, and if necessary, the surface protective film 6 exposed on the bottom surface of the opening 7a is removed by etching. If the surface protection film 6 is conductive and does not need to be removed, the surface protection film 6 on the bottom surface of the opening 7a can be left without being etched as shown in FIG. Next, the solder 9 is plated using the electrode 5 as a cathode.

【0018】次いで,図1(d)を参照して,マスク7
をエッチングして除去する。このエッチングは,マスク
材料に応じて適切なエッチング方法が選択され,例えば
レジストの灰化又は薬液への溶解によりなされる。
Next, referring to FIG.
Is removed by etching. For this etching, an appropriate etching method is selected according to the mask material, and is performed by, for example, ashing of the resist or dissolution in a chemical solution.

【0019】次いで,図1(e)を参照して,はんだ9
をエッチングマスクとして,マスク7除去後にはんだ9
形成領域の外側に表出する表面保護膜6をエッチングし
て除去する。次いで図1(f)を参照して,加熱昇温し
てはんだ9を溶融し,電極5上にはんだバンプ9aを形
成する。
Next, referring to FIG.
Is used as an etching mask, the solder 9 is removed after the mask 7 is removed.
The surface protection film 6 exposed outside the formation region is removed by etching. Next, referring to FIG. 1 (f), the solder 9 is melted by heating and heating to form a solder bump 9 a on the electrode 5.

【0020】上述した本発明の構成では,電極5とマス
クとの間に表面保護膜6が介在しており電極5表面が直
接マスク7に接することがないから,電極5表面がマス
ク7あるいはマスク除去後の残渣により汚染されること
がない。また,表面保護膜6を除去した後の電極5表面
ははんだに対する濡れ性が良好である。従って,溶融し
たはんだ9は電極5の表出面全面を確実に流れて覆い,
電極5表面にガスを停留させない。このため,電極5表
面にボイドが発生しない。
In the structure of the present invention described above, since the surface protective film 6 is interposed between the electrode 5 and the mask and the surface of the electrode 5 does not directly contact the mask 7, the surface of the electrode 5 is No contamination by residues after removal. In addition, the surface of the electrode 5 after removing the surface protective film 6 has good wettability to solder. Therefore, the molten solder 9 flows and covers the entire exposed surface of the electrode 5 without fail.
Gas is not retained on the surface of the electrode 5. Therefore, no void is generated on the surface of the electrode 5.

【0021】[0021]

【発明の実施の形態】以下,本発明を,フリップチップ
のはんだバンプ形成に適用した実施形態例を参照して説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described with reference to an embodiment in which the present invention is applied to formation of a solder bump of a flip chip.

【0022】図2(a)を参照して,チップは,シリコ
ンチップを基体1とし,その表面にチップ内部回路の引
出し用配線であるアルミニウム配線2が形成されてお
り,その上を覆うチップ保護用のSiO2 膜からなる絶
縁膜3が設けられている。先ず,配線2上の絶縁膜3
に,底面に配線2上面を表出する直径80μmの開口3
aを開設する。次いで,厚さ300nmのTi層からなる
密着層4,及び厚さ300nmのNi層を順次スパッタに
より堆積する。次いで,スパッタで堆積したNi層を図
外のレジストマスクを用いて20重量%硝酸水溶液によ
りエッチングして,開口3aと同心円状のNi層からな
る直径100μmのめっき用の電極5を形成する。な
お,密着層4はNi電極5の密着性を向上するため,及
び電極5へのめっき用電流の供給路とするために設けら
れる。また,スパッタにより堆積したNi層からなる電
極5は,はんだめっき電極に供するため,及び,その上
に堆積するNiめっきの接着強度を向上するために設け
られる。
Referring to FIG. 2 (a), the chip has a silicon chip as a base 1 and an aluminum wiring 2 which is a wiring for leading out an internal circuit of the chip is formed on the surface thereof. An insulating film 3 made of a SiO 2 film is provided. First, the insulating film 3 on the wiring 2
In addition, an opening 3 having a diameter of 80 μm,
Open a. Next, an adhesion layer 4 made of a 300 nm thick Ti layer and a 300 nm thick Ni layer are sequentially deposited by sputtering. Next, the Ni layer deposited by sputtering is etched with a 20% by weight nitric acid aqueous solution using a resist mask (not shown) to form a plating electrode 5 having a diameter of 100 μm and made of a Ni layer concentric with the opening 3a. The adhesion layer 4 is provided to improve the adhesion of the Ni electrode 5 and to provide a supply path for plating current to the electrode 5. The electrode 5 composed of a Ni layer deposited by sputtering is provided for use as a solder plating electrode and for improving the adhesive strength of Ni plating deposited thereon.

【0023】次いで,基体1上全面に,スパッタにより
厚さ100nmのCu層からなる表面保護膜6を堆積す
る。次いで,図2(b)を参照して,基体1上全面にレ
ジストを塗布し,フォトリソグラフイを用いて電極5と
同心円状に直径80μmの開口7aをそのレジストに開
設して,めっき用のレジストマスク7とする。次いで,
開口7aの底面に表出する表面保護膜6を,20重量%
の過硫酸アンモニュウム水溶液をエッチャントとし室温
で20秒間エッチングして除去する。この表面保護膜6
を除去するのは,表面保護膜6の成分であるCuがはん
だバンプ形成領域に残ると,Cuがはんだと化合物を形
成して接合強度を低下させ,また電気抵抗を上昇させる
からである。従って,かかる問題が生じない場合には表
面保護膜6を除去する必要はない。
Next, a surface protective film 6 made of a Cu layer having a thickness of 100 nm is deposited on the entire surface of the substrate 1 by sputtering. Next, referring to FIG. 2 (b), a resist is applied to the entire surface of the base 1, and an opening 7a having a diameter of 80 μm is formed in the resist concentrically with the electrode 5 by photolithography to form a resist. The resist mask 7 is used. Then,
20% by weight of the surface protective film 6 exposed on the bottom of the opening 7a
Of ammonium persulfate aqueous solution as an etchant, and removed by etching at room temperature for 20 seconds. This surface protective film 6
This is because when Cu, which is a component of the surface protective film 6, remains in the solder bump formation region, Cu forms a compound with the solder to lower the bonding strength and increase the electrical resistance. Therefore, when such a problem does not occur, it is not necessary to remove the surface protection film 6.

【0024】次いで,図2(c)を参照して,電極5を
陰極とする電気めっきにより,開口7a底面に表出する
電極5の表出面上に厚さ2μmのNiめっき層8を堆積
する。このNiめっき層8は,はんだの拡散障壁として
設けられる。なお,電極5への電圧はTi密着層4を電
流経路として供給される。
Next, referring to FIG. 2C, a Ni plating layer 8 having a thickness of 2 μm is deposited on the exposed surface of the electrode 5 exposed on the bottom surface of the opening 7a by electroplating using the electrode 5 as a cathode. . The Ni plating layer 8 is provided as a diffusion barrier for solder. The voltage to the electrode 5 is supplied through the Ti adhesion layer 4 as a current path.

【0025】次いで,電極5を陰極とする電気めっきに
より,Niめっき層8の上に厚さ40μmのPb−5重
量%Snはんだ9をめっきする。このはんだ開口7aを
完全に埋め込み,その後開口7a近傍のマスク7上面に
延在して半円状に堆積し,その結果,マッシュルーム状
の断面を呈する。
Next, a 40 μm thick Pb-5 wt% Sn solder 9 is plated on the Ni plating layer 8 by electroplating using the electrode 5 as a cathode. The solder opening 7a is completely buried, and thereafter, extends over the upper surface of the mask 7 near the opening 7a and is deposited in a semicircular shape. As a result, a mushroom-shaped cross section is exhibited.

【0026】次いで,図2(d)を参照して,レジスト
マスク7をエッチング除去する。次いで,レジストマス
ク7の除去により表出する表面保護膜6を,20重量%
の過硫酸アンモニュウム水溶液をエッチャントとし室温
で20秒間のエッチングにより除去する。その結果,電
極5周辺部の電極上面5a及び密着層4上面が表出す
る。
Next, referring to FIG. 2D, the resist mask 7 is removed by etching. Next, the surface protective film 6 exposed by removing the resist mask 7 is coated with 20% by weight.
Of ammonium persulfate aqueous solution as an etchant, and removed by etching at room temperature for 20 seconds. As a result, the electrode upper surface 5a around the electrode 5 and the upper surface of the adhesion layer 4 are exposed.

【0027】次いで,図2(e)を参照して,電極5の
外側に表出する密着層4を,0.5%弗酸水溶液をエッ
チャントとする5分間のエッチングにより除去する。こ
のときエッチングされる絶縁膜3の厚さは,絶縁膜3全
体の厚さに較べて通常は無視できる程度である。次い
で,250℃に昇温してはんだ9を溶融し,電極5上に
直径70〜100μmのはんだバンプ9aを形成する。
Next, referring to FIG. 2E, the adhesion layer 4 exposed outside the electrode 5 is removed by etching for 5 minutes using a 0.5% hydrofluoric acid aqueous solution as an etchant. At this time, the thickness of the insulating film 3 to be etched is generally negligible compared to the thickness of the entire insulating film 3. Next, the temperature is raised to 250 ° C. to melt the solder 9 and form a solder bump 9 a having a diameter of 70 to 100 μm on the electrode 5.

【0028】本実施形態例により形成されたはんだバン
プ9aでは,透過X線法では電極5周辺部の電極上面5
aにボイドは観察されなかった。これに対して,表面保
護膜6を設けなかった他は同様の条件,寸法で形成した
従来例のはんだバンプでは,電極5周辺部の電極上面5
aに数十μmのボイドがしばしば観測された。
In the solder bump 9a formed according to the present embodiment, the electrode upper surface 5 around the electrode 5 is formed by the transmission X-ray method.
No void was observed in a. On the other hand, in the conventional solder bump formed under the same conditions and dimensions except that the surface protective film 6 is not provided, the electrode upper surface 5 around the electrode 5 is formed.
A void of several tens μm was often observed in a.

【0029】[0029]

【発明の効果】上述したように本発明によれば,電極と
マスクの間に設けた表面保護膜により,マスク材料によ
る電極表面のはんだの濡れ性の劣化を防止することがで
きるので,電極上でのボイドの発生が回避でき,接着強
度が大きくかつ電気抵抗が小さなはんだバンプの形成方
法を提供できるので,半導体装置の信頼性の向上に寄与
するところが大きい。
As described above, according to the present invention, the deterioration of the wettability of the solder on the electrode surface due to the mask material can be prevented by the surface protective film provided between the electrode and the mask. Therefore, it is possible to provide a method for forming a solder bump having a high bonding strength and a small electric resistance, thereby greatly contributing to the improvement of the reliability of the semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の原理説明図FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】 本発明の実施形態例断面工程図FIG. 2 is a sectional process view of an embodiment of the present invention.

【図3】 従来例断面工程図(その1)FIG. 3 is a sectional process view of a conventional example (part 1).

【図4】 従来例断面工程図(その2)FIG. 4 is a sectional view of a conventional example (part 2).

【符号の説明】[Explanation of symbols]

1 基体 2 配線 3 絶縁膜 3a,7a 開口 4 密着層 5 電極 5a 周辺部の電極上面 6 表面保護膜 7 マスク 8 Niめっき層 9 はんだ 9a はんだバンプ 10 ボイド DESCRIPTION OF SYMBOLS 1 Base 2 Wiring 3 Insulating film 3a, 7a Opening 4 Adhesion layer 5 Electrode 5a Electrode upper surface of peripheral part 6 Surface protective film 7 Mask 8 Ni plating layer 9 Solder 9a Solder bump 10 Void

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基体上に電極を形成する工程と,次い
で,少なくとも該電極を覆う表面保護膜を形成する工程
と,次いで,該表面保護膜上に,該電極の一部領域上に
開口が開設された絶縁性マスクを形成する工程と,次い
で,該マスクをエッチングマスクとする該表面保護膜の
エッチングにより,該開口底面に表出する該表面保護膜
を選択的に除去して,該開口底面に該電極を表出する工
程と,次いで,該電極を陰極とする電気めっきにより,
該開口底面に表出する該電極の表出面上にはんだをめっ
きする工程と,次いで,該マスクをエッチングして除去
する工程と,次いで,該開口の外側に延在する該表面保
護膜をエッチング除去する工程と,次いで,該はんだを
溶融して,該電極上にはんだバンプを形成する工程とを
有することを特徴とするはんだバンプの形成方法。
A step of forming an electrode on a substrate, a step of forming a surface protective film covering at least the electrode, and forming an opening on the surface protective film over a partial region of the electrode. A step of forming the opened insulating mask, and then, by etching the surface protective film using the mask as an etching mask, the surface protective film exposed on the bottom surface of the opening is selectively removed. By exposing the electrode on the bottom surface, and then electroplating using the electrode as a cathode,
Plating a solder on the exposed surface of the electrode exposed on the bottom surface of the opening, then etching and removing the mask, and then etching the surface protective film extending outside the opening. A method for forming a solder bump, comprising: a step of removing; and a step of subsequently melting the solder to form a solder bump on the electrode.
【請求項2】 基体上に電極を形成する工程と,次い
で,少なくとも該電極を覆う導電性の表面保護膜を形成
する工程と,次いで,該表面保護膜上に,該電極の一部
領域上に開口が開設された絶縁性マスクを形成する工程
と,次いで,該電極を陰極とする電気めっきにより,該
開口底面に表出する該表面保護膜の表出面上にはんだを
めっきする工程と,次いで,該マスクをエッチングして
除去する工程と,次いで,該開口の外側に延在する該表
面保護膜をエッチング除去する工程と,次いで,該はん
だを溶融して,該電極上にはんだバンプを形成する工程
とを有することを特徴とするはんだバンプの形成方法。
2. A step of forming an electrode on a substrate, a step of forming a conductive surface protective film covering at least the electrode, and a step of forming an electrode on a partial region of the electrode on the surface protective film. Forming an insulating mask having an opening in the opening, and then plating the solder on the exposed surface of the surface protective film exposed on the bottom of the opening by electroplating using the electrode as a cathode; Next, a step of etching and removing the mask, a step of etching and removing the surface protective film extending outside the opening, and then, melting the solder to form a solder bump on the electrode. Forming a solder bump.
【請求項3】 請求項1又は2記載のはんだバンプの形
成方法において,該マスクは,レジストからなることを
特徴とするはんだバンプの形成方法。
3. The method according to claim 1, wherein the mask is made of a resist.
【請求項4】 請求項1,2又は3記載のはんだバンプ
の形成方法において,該表面保護膜は,銅又は銅合金か
らなり,該電極は,ニッケル又はニッケル合金からなる
ことを特徴とするはんだバンプの形成方法。
4. A solder bump forming method according to claim 1, wherein said surface protection film is made of copper or a copper alloy, and said electrode is made of nickel or a nickel alloy. Method of forming bump.
JP9230903A 1997-08-27 1997-08-27 Formation of solder bump Withdrawn JPH1174298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9230903A JPH1174298A (en) 1997-08-27 1997-08-27 Formation of solder bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9230903A JPH1174298A (en) 1997-08-27 1997-08-27 Formation of solder bump

Publications (1)

Publication Number Publication Date
JPH1174298A true JPH1174298A (en) 1999-03-16

Family

ID=16915110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9230903A Withdrawn JPH1174298A (en) 1997-08-27 1997-08-27 Formation of solder bump

Country Status (1)

Country Link
JP (1) JPH1174298A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613663B2 (en) 2000-12-08 2003-09-02 Nec Electronics Corporation Method for forming barrier layers for solder bumps
JP2007294899A (en) * 2006-03-31 2007-11-08 Dowa Electronics Materials Co Ltd Solder layer, and electronic device bonding substrate and submount using same
US7601625B2 (en) 2004-04-20 2009-10-13 Denso Corporation Method for manufacturing semiconductor device having solder layer
US9461008B2 (en) 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613663B2 (en) 2000-12-08 2003-09-02 Nec Electronics Corporation Method for forming barrier layers for solder bumps
US7601625B2 (en) 2004-04-20 2009-10-13 Denso Corporation Method for manufacturing semiconductor device having solder layer
JP2007294899A (en) * 2006-03-31 2007-11-08 Dowa Electronics Materials Co Ltd Solder layer, and electronic device bonding substrate and submount using same
US8404359B2 (en) 2006-03-31 2013-03-26 Dowa Electronics Materials Co., Ltd. Solder layer and electronic device bonding substrate and submount using the same
US9461008B2 (en) 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment

Similar Documents

Publication Publication Date Title
KR100658543B1 (en) Semiconductor device and manufacturing method thereof
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
JP2001351940A (en) Copper interconnection wiring for ic chip
JPH11340265A (en) Semiconductor device and its manufacture
JP2001093928A (en) Semiconductor device and its manufacturing method
JPH0267731A (en) Solder bump type semiconductor device and manufacture thereof
JP2003188313A (en) Semiconductor device and its manufacturing method
JP3868766B2 (en) Semiconductor device
JP2006114827A (en) Semiconductor device
JP3171477B2 (en) Semiconductor device
JP2019087644A (en) Semiconductor device and method of manufacturing semiconductor device
JPH10154670A (en) Manufacture of semiconductor device
JPH1174298A (en) Formation of solder bump
JP3564311B2 (en) Method for manufacturing semiconductor wafer with columnar electrode and method for manufacturing semiconductor device
JPH09205096A (en) Semiconductor element and fabrication method thereof, semiconductor device and fabrication method thereof
JP3407839B2 (en) Method of forming solder bump for semiconductor device
JP3836449B2 (en) Manufacturing method of semiconductor device
JP7382170B2 (en) semiconductor equipment
JP3638085B2 (en) Semiconductor device
JP3544340B2 (en) Method for manufacturing semiconductor device
JPH08195397A (en) Semiconductor device with bump and manufacture thereof
JP2725611B2 (en) Semiconductor device
US6995082B2 (en) Bonding pad of a semiconductor device and formation method thereof
JP2002334897A (en) Bump structure of semiconductor device and forming method therefor
JP2006120803A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102