JP3171477B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3171477B2
JP3171477B2 JP03902892A JP3902892A JP3171477B2 JP 3171477 B2 JP3171477 B2 JP 3171477B2 JP 03902892 A JP03902892 A JP 03902892A JP 3902892 A JP3902892 A JP 3902892A JP 3171477 B2 JP3171477 B2 JP 3171477B2
Authority
JP
Japan
Prior art keywords
metal
alloy
bump
semiconductor element
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03902892A
Other languages
Japanese (ja)
Other versions
JPH05235102A (en
Inventor
浩 山田
雅之 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03902892A priority Critical patent/JP3171477B2/en
Publication of JPH05235102A publication Critical patent/JPH05235102A/en
Application granted granted Critical
Publication of JP3171477B2 publication Critical patent/JP3171477B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に係り、特に
マッシュルーム構造のバンプを有する半導体素子を基板
上にフェイスダウンで接続する構造を有する半導体装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a structure in which a semiconductor element having a mushroom structure bump is connected face-down on a substrate.

【0002】[0002]

【従来の技術】半導体装置は近年高集積化の方向にあ
り、その半導体装置を高密度に実装する要求がなされて
おり、フリップチップ接続方法が最近は主に行われてい
る。
2. Description of the Related Art In recent years, there has been a trend toward higher integration of semiconductor devices, and there has been a demand for mounting the semiconductor devices at high density. Recently, flip-chip connection methods have been mainly used.

【0003】このフリップチップ接続方法を可能にする
ため半導体素子のボンディングパッド上には、突起形状
を有するバンプが形成される。このバンプ形成方法に関
してはいろいろな方法が提案されており、“半導体実装
ハンドブック”サイエンスフォーラムpp131に詳し
い。例えば、図4に示す様に、半導体素子1のボンディ
ングパッド5上にバリアメタル4を形成しその上にハン
ダを電気メッキにより形成するものがあり、一般にマッ
シュルームバンプと呼ばれている。さらに、図5に示す
様に半導体素子1のボンディングパッド5上にバリアメ
タル4を形成し、ボンディングパッド部分が開口された
厚膜レジストを用いて、電気メッキ等によりバンプを垂
直に形成するものがあり、一般にストレートウォールバ
ンプと呼ばれている。図4、5中で6はパッシベーショ
ン膜を示す。
In order to enable this flip chip connection method, bumps having a protruding shape are formed on bonding pads of a semiconductor element. Various methods have been proposed for this bump formation method, which are described in detail in "Semiconductor Packaging Handbook" Science Forum pp131. For example, as shown in FIG. 4, there is a type in which a barrier metal 4 is formed on a bonding pad 5 of a semiconductor element 1 and a solder is formed thereon by electroplating, which is generally called a mushroom bump. Further, as shown in FIG. 5, a barrier metal 4 is formed on a bonding pad 5 of the semiconductor element 1, and a bump is formed vertically by electroplating or the like using a thick film resist having an opening in the bonding pad portion. Yes, it is generally called a straight wall bump. 4 and 5, reference numeral 6 denotes a passivation film.

【0004】フリップチップ接続はバンプと基板の端子
電極の位置を合わせた後、マウントし、リフローして接
続を行う。この様な方法で実装したときの半導体チップ
と回路基板の接続部における断面構造を図6に示す。多
くの場合ハンダはバンプ上に予め形成する場合と配線基
板上に予備ハンダの形で供給する場合のうちいずれか一
方、または両方の組合せで行う。またフリップチップ実
装は一般に半導体素子1と配線基板8の熱膨張係数の相
異から発生する応力がバンプに集中するのを防止するた
めに、半導体素子と配線基板の間に樹脂を設置する方法
が行われている。この樹脂を設置することにより熱膨張
に起因する故障はある程度減少することが必ずしも十分
ではない。特に、半導体素子と配線基板の熱膨張係数が
大きく異なるときは、基板と樹脂の界面に応力が集中し
てバンプが破壊する。このバンプは電気的接続と機械的
接続を同時に行っているので破壊すると直ちに電気特性
に影響が現れ半導体装置の故障になる。そこで配線基板
の熱膨張係数を半導体素子の基材となるシリコンの熱膨
張係数に近づける試みがなされている。
[0004] In flip-chip connection, after the positions of the bumps and the terminal electrodes of the substrate are aligned, mounting is performed and reflow is performed to perform connection. FIG. 6 shows a cross-sectional structure of a connection portion between the semiconductor chip and the circuit board when mounted by such a method. In many cases, soldering is performed either in advance of forming on bumps or in the form of preliminary soldering on a wiring board, or in a combination of both. In flip-chip mounting, generally, a method of installing a resin between the semiconductor element and the wiring board in order to prevent stress generated from a difference in thermal expansion coefficient between the semiconductor element 1 and the wiring board 8 from being concentrated on the bumps. Is being done. It is not always sufficient to install this resin to reduce the number of failures due to thermal expansion to some extent. In particular, when the thermal expansion coefficients of the semiconductor element and the wiring board are significantly different, stress concentrates on the interface between the board and the resin, and the bump is broken. Since these bumps perform electrical connection and mechanical connection at the same time, breaking them immediately affects the electrical characteristics and causes a failure of the semiconductor device. Attempts have been made to make the thermal expansion coefficient of the wiring board close to that of silicon as the base material of the semiconductor element.

【0005】例えば、基板にシリコンを用いるCOW
(Chip On Wafer)が提案されているが、
基板製作上、半導体素子と同等あるいはそれ以上の複雑
な工程を必要とし、極めてコストの高いものになる。一
方、熱ストレスによるバンプ接合部分での破断不良を解
決するためにバンプ構造を熱ストレスに対して耐性ある
構造にすることが行われている。
[0005] For example, COW using silicon for a substrate
(Chip On Wafer) has been proposed,
In manufacturing the substrate, a complicated process equivalent to or more than that of a semiconductor element is required, and the cost becomes extremely high. On the other hand, in order to solve a breaking failure at a bump bonding portion due to thermal stress, a bump structure having a structure resistant to thermal stress has been used.

【0006】例えば、電子通信情報学会技術研究報告C
PM−19〜24(1987)に示す様に、熱ストレス
の緩和を目的として、バンプをポリイミドテープをはさ
んで積層する構造であるが、この方法はバンプシートと
呼ばれるものを別に作ったりして、形成方法が複雑で、
コストの高い方法である。
For example, IEICE technical report C
As shown in PM-19 to 24 (1987), for the purpose of relieving thermal stress, bumps are laminated with a polyimide tape interposed therebetween. In this method, a bump sheet is separately formed. , The formation method is complicated,
It is a costly method.

【0007】また、熱ストレスによる破断不良はバンプ
の半導体装置と接触する界面付近で発生するため、接続
方法を考慮してバンプ形状をつづみ型にする方法も提案
されている。
[0007] In addition, since fracture failure due to thermal stress occurs near the interface of the bump in contact with the semiconductor device, a method has been proposed in which the bump shape is concavo-convex in consideration of the connection method.

【0008】この方法は、バンプを有する半導体素子を
接続する場合に、バンプが溶融された状態で、1度接続
された半導体素子との距離を引き離すことでつづみ型に
するものであるが、この方法は引き離す距離を十分に計
算しないと接続不良が生じたりして、形状制御が十分に
できないという問題があった。
According to this method, when a semiconductor element having a bump is connected, the bump is melted so that the distance from the semiconductor element once connected is increased to form a continuous type. This method has a problem that if the distance to be separated is not sufficiently calculated, poor connection may occur and shape control may not be sufficiently performed.

【0009】さらに、フリップチップ接続はフェイスダ
ウン実装であることから、半導体素子の発熱面が配線基
板と対向して、発熱した熱量は半導体チップに蓄積され
やすく、蓄積した熱量は半導体素子の故障を引き起こ
す。特に、半導体素子と配線基板間に樹脂を封入した場
合は、蓄熱の影響が著した。このため発熱した熱量の放
熱方法としては、放熱フィンを設ける方法も考えられて
いるが、薄型化を要求する機器には実用的ではないとい
う問題があった。
Further, since the flip-chip connection is a face-down mounting, the heat generation surface of the semiconductor element faces the wiring board, and the amount of heat generated easily accumulates in the semiconductor chip. cause. In particular, when resin was sealed between the semiconductor element and the wiring board, the effect of heat storage was significant. For this reason, as a method of dissipating the heat generated, a method of providing a radiating fin has been considered, but there is a problem that it is not practical for a device requiring a reduction in thickness.

【0010】そこで図7に示す様に、Cu等の熱伝導性
の良好な金属3を中心にしてその周囲をハンダ2で覆う
構造もあるが、この方法を用いるとある程度の放熱効果
は期待できるものの、Cuの形成方法が複雑であったり
不均一であったりしてCuと電極面間にハンダが残り、
接続強度が低下する問題があり、高信頼性を要求される
機器に関しては必ずしも十分ではなかった。なお図6、
7中の番号は図4、5と同様のものを示している。
Therefore, as shown in FIG. 7, there is a structure in which a metal 3 having good thermal conductivity such as Cu is centered and the periphery thereof is covered with a solder 2. However, if this method is used, a certain heat radiation effect can be expected. However, since the method of forming Cu is complicated or uneven, solder remains between Cu and the electrode surface,
There is a problem that the connection strength is reduced, and it is not always sufficient for a device that requires high reliability. Note that FIG.
The numbers in 7 indicate the same ones as in FIGS.

【0011】[0011]

【発明が解決しようとする課題】以上の様にボンディン
グパッド上にバンプを形成した半導体素子を実装した場
合、配線基板と半導体素子との熱膨張係数の相異に起因
する熱ストレスによりバンプ部分での破断が生じる問題
があった。これゆえ、配線基板の熱膨張係数を半導体素
子の熱膨張係数と同等にする試みの1つとして半導体素
子をシリコンウェハ上に搭載するCOWがあるが、製作
上極めてコストの高い工程を必要とした。他方、バンプ
が形成されているポリイミドテープを用い、バンプを多
段にしたり、実装工程上の制御によりバンプをつづみ型
にするなど、バンプに加わる応力を緩和する構造が用い
られているが、この場合においても、バンプ製作上の厳
密な制御を必要とするにも関わらず、接続不良が生じた
りして必ずしも十分な方法ではなかった。さらに、フリ
ップチップ接続の放熱方法はチップの裏面に放熱フィン
を取り付けることである程度解決されるが、薄型化には
実用的ではない。
As described above, when a semiconductor device having a bump formed on a bonding pad is mounted, the bump portion is formed at a bump portion due to a thermal stress caused by a difference in thermal expansion coefficient between the wiring board and the semiconductor device. There was a problem that breakage occurred. Therefore, as one of attempts to make the thermal expansion coefficient of the wiring substrate equal to the thermal expansion coefficient of the semiconductor element, there is COW in which the semiconductor element is mounted on a silicon wafer, but a very expensive process is required in manufacturing. . On the other hand, using a polyimide tape on which bumps are formed, a structure that relieves stress applied to the bumps is used, such as using bumps in multiple stages or forming bumps in a continuous shape by controlling the mounting process. Even in such a case, although strict control is required in the production of bumps, a connection failure occurs and the method is not always sufficient. Further, the heat dissipation method of flip chip connection can be solved to some extent by attaching a heat dissipation fin to the back surface of the chip, but it is not practical for thinning.

【0012】また、バンプを通しての放熱経路として熱
伝導係数の高い金属を埋め込む方法もあるが、ストレー
ト形状のものは形成が困難であったり、電極と熱伝導係
数の高い金属間にハンダが残存したり、さらには接続抵
抗の増加や、接続強度の低下を生じたりした。
There is also a method of embedding a metal having a high thermal conductivity as a heat radiating path through the bump. However, it is difficult to form a straight-shaped one or solder remains between the electrode and the metal having a high thermal conductivity. In addition, the connection resistance increases and the connection strength decreases.

【0013】本発明は以上の問題点を鑑みてなされたも
のであり、半導体素子の熱膨張係数と熱膨張係数が異な
る配線基板上に半導体素子を実装する半導体装置におい
て、実装工程または実装後の熱ストレスにより半導体素
子のバンプ部分での基板との破断を生じなく、放熱構造
に優れた低い接触抵抗で接続できるバンプを有するフェ
イスダウン構造の半導体装置を提供するものである。
The present invention has been made in view of the above problems, and has been made in a semiconductor device in which a semiconductor element is mounted on a wiring board having a different coefficient of thermal expansion from that of the semiconductor element. An object of the present invention is to provide a semiconductor device of a face-down structure having a bump which can be connected to a heat dissipation structure with a low contact resistance without causing breakage of a semiconductor element at a bump portion with a substrate due to thermal stress.

【0014】[0014]

【課題を解決するための手段】本発明はボンディングパ
ッド上に金属またはその合金によりマッシュルーム構造
のバンプを形成した半導体素子を配線基板上の端子電極
にフェイスダウン構造で接続した半導体装置において、
半導体素子のボンディングパッドと配線基板上の端子電
極とは前記バンプを構成する第1の金属またはその合金
により電気的に接続され、前記第1の金属またはその合
金の周囲は第2の金属またはその合金により覆うように
形成され、かつ、前記第1の金属またはその合金の前記
配線基板上の端子電極に接する部分は前記バンプの支柱
より狭い面積が平坦化されたマッシュルーム構造を有す
ることとを備えたことを特徴とする半導体装置である。
According to the present invention, there is provided a semiconductor device in which a semiconductor element having a mushroom structure bump formed of a metal or an alloy thereof on a bonding pad is connected to a terminal electrode on a wiring board in a face-down structure.
The bonding pad of the semiconductor element and the terminal electrode on the wiring board are electrically connected by a first metal or an alloy thereof constituting the bump, and the periphery of the first metal or the alloy thereof is a second metal or an alloy thereof. A portion of the first metal or its alloy that is in contact with the terminal electrode on the wiring substrate has a mushroom structure in which an area smaller than a pillar of the bump is flattened. A semiconductor device.

【0015】なお、マッシュルーム構造を有する第1の
金属または合金としては、第2の金属または合金と比べ
電気抵抗が小さく、熱伝導係数は大きく、かつ高融点の
材料を用いることが好ましく、実用上第1の金属または
合金としてはCu、Al、Ti、Pd、Ni等を含むも
のを、又第2の金属または合金としてはPb、Sn、I
n、Sb等を含むものを用いることが好ましい。
As the first metal or alloy having a mushroom structure, it is preferable to use a material having a lower electric resistance, a larger heat conduction coefficient and a higher melting point than the second metal or alloy. As the first metal or alloy, one containing Cu, Al, Ti, Pd, Ni, or the like, and as the second metal or alloy, Pb, Sn, I
It is preferable to use one containing n, Sb, or the like.

【0016】また、前記第2の金属またはその合金の形
成量は少なくとも前記第1の金属またはその合金が形成
されるマッシュルーム下の空隙以上の量であると共に前
記半導体素子と前記配線基板との空隙に絶縁性樹脂を浸
透硬化させて封止する構造とすることが好ましい。また
本発明に係る半導体装置の製造方法としては、例えば、
半導体素子上にレジスト膜を形成し、前記レジストの前
記第1の金属またはその合金が形成される部分に第1の
開口部を形成し、この開口部にマッシュルーム構造を有
する第1の金属またはその合金を形成し、前記第1の金
属またはその合金を形成後連続して第2の金属またはそ
の合金を形成して、前記レジストを除去し、前記第1の
金属またはそのマッシュルーム合金の平坦部を前記配線
基板の電極に対応するように位置合せした後、前記バン
プの前記第2の金属またはその合金の融点よりも高く、
前記第1の金属またはその合金の融点よりも低い温度で
加熱し前記第2の金属またはその合金を溶融させ、前記
マッシュルーム構造を有する第1の金属またはその合金
の平坦化された部分を前記配線基板の電極に対応させて
接続させる方法を挙げることができる。
Further, the formation amount of the second metal or the alloy thereof is at least equal to or larger than the gap under the mushroom where the first metal or the alloy thereof is formed, and the gap between the semiconductor element and the wiring board is formed. It is preferable to adopt a structure in which an insulating resin is penetrated and hardened for sealing. Further, as a method of manufacturing a semiconductor device according to the present invention, for example,
A resist film is formed on a semiconductor element, a first opening is formed in a portion of the resist where the first metal or an alloy thereof is formed, and a first metal having a mushroom structure or a first metal having a mushroom structure is formed in the opening. An alloy is formed, a second metal or an alloy thereof is continuously formed after the formation of the first metal or the alloy thereof, the resist is removed, and a flat portion of the first metal or the mushroom alloy thereof is removed. After alignment to correspond to the electrode of the wiring board, higher than the melting point of the second metal or the alloy thereof of the bump,
The first metal or its alloy is heated at a temperature lower than the melting point of the first metal or its alloy to melt the second metal or its alloy, and the flattened portion of the first metal or its alloy having the mushroom structure is connected to the wiring A method of making connection corresponding to the electrode of the substrate can be given.

【0017】[0017]

【作用】本発明によればマッシュルーム構造を有する金
属またはその合金は配線基板の端子電極に接触する部分
が平坦化された構造となっているために放熱経路を大き
くすることができ、従来の方法に比較して放熱特性を著
しく向上させることができると共にマッシュルーム下の
空隙部に第2の金属または合金が回り込み、半導体素子
のボンディングパッド又はその上に設けられたバリアメ
タルと接合するために接合強度が極めて高くなる。な
お、前記平坦部の面積をマッシュルーム構造の支柱より
狭くしたのは製造工程上の容易性及び配線基板の端子電
極との接触の容易性等によるものである。さらに第1の
金属または合金の熱伝導係数を第2の金属または合金の
それよりも大きくした場合には熱伝導係数の高い第1の
金属または合金によって半導体素子のボンディングパッ
ドと配線基板の端子電極とが接続されてその周囲を第2
の金属または合金によって覆われた形状により接続され
ているために、半導体素子からの発熱は熱伝導係数の高
い第1の金属または合金によって配線基板に対して放熱
され、チップに熱量が蓄積されることなく、さらに放熱
フィンを取り付けることなくフリップチップ接続が可能
になり、蓄熱による半導体素子の故障を防止することが
でき、薄型化が可能になる。また、第2の金属またはそ
の合金の融点よりも高く、第1の金属または合金の融点
よりも低い温度で加熱し、第2の金属またはその合金を
溶融させるために、バンプを構成する第2の金属または
その合金は溶融するが、第1の金属またはその合金は溶
融されない。これゆえ、第1の金属またはその合金の配
線基板に接触する部分が平坦化された構造を保って第2
の金属またはその合金が溶融されるため、半導体素子と
配線基板との間に必要量の空隙を容易に保つことがで
き、放熱性、信頼性に優れたバンプ構造を容易に実現で
きる。
According to the present invention, a metal having a mushroom structure or an alloy thereof has a structure in which a portion in contact with a terminal electrode of a wiring board is flattened, so that a heat radiation path can be enlarged. The heat dissipation characteristics can be significantly improved as compared with the above, and the second metal or alloy wraps around the gap below the mushroom, and the bonding strength with the bonding pad of the semiconductor element or the barrier metal provided thereon is increased. Becomes extremely high. The reason why the area of the flat portion is made smaller than that of the mushroom structure is due to easiness in a manufacturing process and easiness of contact with a terminal electrode of a wiring board. Further, when the thermal conductivity of the first metal or alloy is larger than that of the second metal or alloy, the bonding pad of the semiconductor element and the terminal electrode of the wiring board are formed by the first metal or alloy having a high thermal conductivity. Is connected and the surrounding area is
Is connected by the shape covered by the metal or alloy, heat generated from the semiconductor element is radiated to the wiring board by the first metal or alloy having a high heat conduction coefficient, and heat is accumulated in the chip. Flip-chip connection can be performed without attaching a heat radiation fin, and failure of a semiconductor element due to heat storage can be prevented, and thinning can be achieved. In addition, the second metal or the alloy thereof is heated at a temperature higher than the melting point of the first metal or the alloy and lower than the melting point of the first metal or the alloy to melt the second metal or the alloy thereof. The metal or its alloy melts, but the first metal or its alloy does not. Therefore, the second metal or the alloy of the second metal can be maintained in a flat structure at a portion in contact with the wiring board.
Since the metal or its alloy is melted, a required amount of gap can be easily maintained between the semiconductor element and the wiring board, and a bump structure excellent in heat dissipation and reliability can be easily realized.

【0018】また、例えばCuからなるマッシュルーム
構造を有する第1の金属の周囲はハンダからなる第2の
合金で覆われているために、たとえその界面において脆
い金属間化合物が形成された場合でもマッシュルームの
傘部分が“引っ掛かり”の役割を果たして接続強度の低
下を防ぐことができる。さらに、電気的接続と放熱の役
割を果たす第1の金属またはその合金は、外部雰囲気に
よって腐食されるのを防止することができる。
Further, since the periphery of the first metal having a mushroom structure made of Cu is covered with the second alloy made of solder, even if a brittle intermetallic compound is formed at the interface, the mushroom is formed. The umbrella portion plays a role of "trapping", thereby preventing a decrease in connection strength. Further, the first metal or its alloy that plays a role of electrical connection and heat dissipation can be prevented from being corroded by an external atmosphere.

【0019】以上の様に本発明により、ボンディングパ
ッド上にバンプが形成されたチップをフリップチップ接
続する半導体装置を薄型で放熱性に優れた、熱ストレス
に対して強固な低接続抵抗を有する構造が可能になり、
接続に関する信頼性に優れた半導体装置を実現すること
が可能になる。
As described above, according to the present invention, a semiconductor device that is flip-chip connected to a chip having a bump formed on a bonding pad and has a thin structure, excellent heat dissipation, and a low connection resistance that is strong against thermal stress. Becomes possible,
A semiconductor device with excellent connection reliability can be realized.

【0020】[0020]

【実施例】以下、図1、図2、図3を参照して本発明の
実施例を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.

【0021】図1は本発明に係る半導体装置を示す1実
施例であり、図2は本発明に係る半導体素子に設けられ
たバンプ構造を示す断面構造であり、図3は図1に示す
半導体装置を実現するための工程断面図である。図1、
図2、図3において、1は半導体素子、2は例えばPb
/Sn=40/60の共晶ハンダからなる第2の金属ま
たは合金、3は例えばCuからなる第1の金属または合
金、4はバリアメタル、5はボンディングパッド,6は
パッシベーション膜、7は第1及び第2の金属または合
金からなるバンプ、8は配線基板、9は端子電極であ
る。
FIG. 1 shows one embodiment of a semiconductor device according to the present invention, FIG. 2 shows a cross-sectional structure showing a bump structure provided on a semiconductor element according to the present invention, and FIG. 3 shows the semiconductor device shown in FIG. It is a process sectional view for realizing a device. Figure 1,
2 and 3, reference numeral 1 denotes a semiconductor element, and 2 denotes, for example, Pb.
/ Sn = 40/60 eutectic solder, second metal or alloy, 3 is, for example, first metal or alloy made of Cu, 4 is barrier metal, 5 is bonding pad, 6 is passivation film, 7 is Bumps made of first and second metals or alloys, 8 is a wiring board, and 9 is a terminal electrode.

【0022】次に、上記バンプを有する半導体装置の製
造方法の実施例を図3を用いて説明する。先ず、図3に
おいて、半導体素子1上にボンディングパッド5が形成
され、ボンディングパッドの部分を除いてパッシベーシ
ョン膜6が形成されているウェハ上に、バリアメタル4
として例えばTi/Cuの積層体を全面蒸着する。(図
3−a)
Next, an embodiment of a method of manufacturing a semiconductor device having the above bumps will be described with reference to FIG. First, in FIG. 3, a barrier metal 4 is formed on a wafer on which a bonding pad 5 is formed on a semiconductor element 1 and a passivation film 6 is formed except for a part of the bonding pad.
For example, a Ti / Cu laminated body is entirely deposited. (Fig. 3-a)

【0023】次いで、厚膜レジストAZ4903(ヘキ
ストジャパン)をスピンコートし、膜厚5μmのレジス
ト31を形成して、露光、現像によりボンディングパッ
ド100μmよりも1辺が30μm小さい、70μmの
寸法の開口部をレジストに形成する。(図3−b)
Next, a thick film resist AZ4903 (Hoechst Japan) is spin-coated to form a resist 31 having a thickness of 5 μm, and an opening having a size of 70 μm, one side of which is smaller than the bonding pad 100 μm by 30 μm, by exposure and development. Is formed on the resist. (FIG. 3-b)

【0024】こうしてボンディングパッドに対応する部
分のボンディングパッドよりも小さな寸法でレジストが
開口されているウェハを硫酸銅250g/l、硫酸(比
重1.84)50g/lからなる溶液に浸漬して、浴温
度25℃で先のTi/Cuを陰極とし、高純度銅板を陽
極とし、電流密度5A/dm2 印加して緩やかに撹拌し
ながら銅を等方的に高さ30μm、側方方向30μmメ
ッキを行い、上部に平坦部を有するマッシュルーム構造
の第1の金属または合金3を形成する。(図3−c)
The wafer in which the resist is opened in a smaller size than the bonding pad corresponding to the bonding pad is dipped in a solution containing 250 g / l of copper sulfate and 50 g / l of sulfuric acid (specific gravity 1.84). At a bath temperature of 25 ° C., the above-mentioned Ti / Cu was used as a cathode, a high-purity copper plate was used as an anode, and the current density was 5 A / dm 2. Copper is isotropically plated with a height of 30 μm and a lateral direction of 30 μm while gently applying and stirring to form a first metal or alloy 3 having a mushroom structure having a flat portion on the upper side. (Fig. 3-c)

【0025】次いでメッキ浴を全スズ40g/l、第1
スズ35g/l、鉛44g/l、遊離ホウ酸40g/
l、ホウ酸25g/l、ニカワ3.0g/lからなる溶
液に変えて、先の場合と同様にTi/Cuを陰極とし、
40%スズを陽極として電流密度3.2A/dm2 印加
して浴温度25℃で緩やかに撹拌しながらPb/Sn=
40/60合金を、等方的に高さ35μm、側方方向3
5μm連続メッキを行い、第2の金属または合金2とし
てのハンダを形成した。(図3−d)
Next, the plating bath was changed to a total tin of 40 g / l,
Tin 35 g / l, lead 44 g / l, free boric acid 40 g /
l, boric acid 25 g / l, and glue 3.0 g / l, and Ti / Cu was used as a cathode in the same manner as in the previous case.
Current density 3.2 A / dm 2 with 40% tin as anode Pb / Sn =
40/60 alloy isotropically 35 μm high, 3 lateral directions
5 μm continuous plating was performed to form solder as the second metal or alloy 2. (Fig. 3-d)

【0026】このように形成されたバンプとしての銅及
びハンダ(Pb/Sn合金)がボンディングパッド上の
バリアメタル4表面に設けられたウェハからメッキレジ
ストAZ−4903をアセトンにより除去する。(図3
−e)
The copper and solder (Pb / Sn alloy) as bumps formed in this manner remove the plating resist AZ-4903 from the wafer provided on the surface of the barrier metal 4 on the bonding pad with acetone. (FIG. 3
-E)

【0027】再度ポジレジストOFPR−800(東京
応化)を被覆してハンダ/Cu、200μmφのバンプ
をマスクにして、レジストをパターニングする。このパ
ターニングされたレジストをマスクとしてまず過硫酸ア
ンモニウム、硫酸、エタノールからなる混合溶液でバリ
アメタル4中のCuをエッチング後次いでEDTA、ア
ンモニア、過酸化水素水からなる溶液でバリアメタル4
中のTiをエッチングしてバリアメタル全体をパターニ
ングした後、レジストをアセトンで除去する。(図3−
f)
The positive resist OFPR-800 (Tokyo Ohka) is coated again, and the resist is patterned using a bump of solder / Cu, 200 μmφ as a mask. Using the patterned resist as a mask, Cu in the barrier metal 4 is first etched with a mixed solution of ammonium persulfate, sulfuric acid, and ethanol, and then the barrier metal 4 is etched with a solution of EDTA, ammonia, and hydrogen peroxide.
After patterning the entire barrier metal by etching the Ti inside, the resist is removed with acetone. (Figure 3-
f)

【0028】以上の様な工程を行うことにより図2に示
す構造を有するバンプが得られる。このように製造され
たマッシュルーム構造を有する第1の金属または合金と
第2の金属または合金からなるバンプを設けた半導体素
子と配線基板との接続方法を以下に述べる。
By performing the above steps, a bump having the structure shown in FIG. 2 is obtained. A method for connecting a semiconductor element provided with bumps made of the first metal or alloy and the second metal or alloy having the mushroom structure manufactured as described above to a wiring board will be described below.

【0029】この方法は半導体素子を配線基板に対して
フェイスダウンの位置関係を保ち、半導体素子のバンプ
と配線基板の端子電極とを公知の技術であるハーフミラ
ーを用いた方法により位置合せして半導体素子のバンプ
とアルミナ基板8の厚膜配線からなる端子電極9とをバ
リアメタル4を介して接触させる。(図3−g)
In this method, the semiconductor element is maintained face-down with respect to the wiring board, and the bumps of the semiconductor element and the terminal electrodes of the wiring board are aligned by a known technique using a half mirror. The bump of the semiconductor element is brought into contact with the terminal electrode 9 made of the thick film wiring of the alumina substrate 8 via the barrier metal 4. (Fig. 3-g)

【0030】このとき配線基板は加熱機構を有するステ
ージ上に保持され、バンプに形成されている共晶ハンダ
の融点よりも高く、Cuの融点よりも低い280℃に予
備加熱されている。
At this time, the wiring substrate is held on a stage having a heating mechanism, and is preheated to 280 ° C., which is higher than the melting point of eutectic solder formed on the bumps and lower than the melting point of Cu.

【0031】半導体素子のバンプを配線基板の端子電極
に接触させた状態でチップを保持するコレットを配線基
板を搭載するステージと同じ温度280℃に窒素雰囲気
中で加熱してバンプに形成されているハンダを溶融させ
ることで半導体素子と電気的に接続する。(図3−h)
A collet for holding a chip in a state where the bump of the semiconductor element is in contact with the terminal electrode of the wiring board is heated to the same temperature of 280 ° C. as the stage on which the wiring board is mounted in a nitrogen atmosphere to form a bump. By melting the solder, it is electrically connected to the semiconductor element. (Fig. 3-h)

【0032】このとき、バリアメタル4となるCu/T
iはハンダ被覆面積分だけCuコアより大きくなってい
るため、第2の金属または合金とボンディングパッドと
の接触角は約60°となり、熱ストレスに強い構造のバ
ンプ形状となる。なおボンディングパッドとの接触角は
90°未満の場合、熱ストレスに対し、信頼性の高い接
続を得ることができる。次いで半導体素子を覆う様にシ
リコン樹脂等を半導体素子と配線基板との隙間に充填し
て半導体装置を形成する。
At this time, Cu / T serving as barrier metal 4 is used.
Since i is larger than the Cu core by the solder covering area, the contact angle between the second metal or alloy and the bonding pad is about 60 °, and the bump shape has a structure resistant to thermal stress. If the contact angle with the bonding pad is less than 90 °, a highly reliable connection can be obtained against thermal stress. Next, a semiconductor device is formed by filling a gap between the semiconductor element and the wiring board with silicon resin or the like so as to cover the semiconductor element.

【0033】以上に示してきたバンプ構造を有する半導
体装置の熱抵抗値を評価したところアルミナ基板に搭載
した場合において5mmのチップで自然冷却により20
℃/Wの値を得た。また、比較のためにCuを中心とし
ない、ハンダのみのバンプを有する半導体装置では、4
0℃/Wの値を示しており放熱特性は2倍にも向上し
た。
The thermal resistance of the semiconductor device having the bump structure described above was evaluated.
C / W values were obtained. For comparison, in a semiconductor device having only solder bumps without Cu as the center, 4
The value of 0 ° C./W was shown, and the heat radiation characteristic was improved by a factor of two.

【0034】さらに、ハンダのみのバンプを有する半導
体装置の熱抵抗値を20℃/Wにまで向上させるにはチ
ップの裏面に5枚のフィンを有する放熱フィンを設けな
ければ同等の効果を得ることはできなく、厚みは熱抵抗
値を同等にする場合、1/10まで減少することができ
た。またバンプと配線基板の端子電極との接続抵抗は
0.005Ω/パッドとなり、従来の図6、図7に掲げ
る方法と比較して約1/2まで減少することができた。
Furthermore, in order to improve the thermal resistance of a semiconductor device having only solder bumps to 20 ° C./W, the same effect can be obtained unless a heat radiation fin having five fins is provided on the back surface of the chip. When the thermal resistance was made equal, the thickness could be reduced to 1/10. The connection resistance between the bump and the terminal electrode of the wiring board was 0.005 Ω / pad, which was reduced to about 1 / as compared with the conventional method shown in FIGS.

【0035】さらに熱膨張係数がシリコン(半導体素
子)の3.5×10-6/℃の約2倍あるアルミナ基板
6.0〜6.5×10-6/℃上に図1の接続構造でフリ
ップチップ接続した結果、バンプとパッドの接触角が半
導体装置側でも基板側でも60°になり温度サイクル試
験(−55℃(30min)〜25℃(5min)〜1
50℃(30min)〜25℃(5min))を300
0サイクル行っても接続箇所には破断は認められなかっ
た。また本発明による半導体素子を配線基板にフリップ
チップ接続して高温高湿保存試験を行った結果3000
Hまで故障は認められなかった。さらに半導体素子と配
線基板との間に樹脂を封入した場合は5000Hまで故
障は認められなかった。
Further, the connection structure of FIG. 1 is formed on an alumina substrate 6.0 to 6.5 × 10 -6 / ° C. having a thermal expansion coefficient approximately twice that of 3.5 × 10 -6 / ° C. of silicon (semiconductor element). As a result, the contact angle between the bump and the pad becomes 60 ° on both the semiconductor device side and the substrate side, and the temperature cycle test (−55 ° C. (30 min) to 25 ° C. (5 min) to 1
50 ° C (30 min)-25 ° C (5 min)) to 300
No break was observed at the connection even after 0 cycles. In addition, the semiconductor device according to the present invention was flip-chip connected to a wiring board and subjected to a high-temperature high-humidity storage test.
No failure was observed until H. Further, when resin was sealed between the semiconductor element and the wiring board, no failure was observed up to 5000H.

【0036】従って以上の結果から、本発明による半導
体装置はその信頼性は十分であった。 尚、本発明は上
記実施例に限られるものではなく、その要旨を逸脱しな
い範囲で種々変更可能である。
Accordingly, from the above results, the reliability of the semiconductor device according to the present invention was sufficient. The present invention is not limited to the above embodiment, but can be variously modified without departing from the gist thereof.

【0037】例えば、形成する融点の異なる合金はC
u、Pb/Snに限定されるものではなく第2の金属ま
たはその合金中には例えば、In、Sb、等を添加して
も良く、またこれらを主成分とする合金であっても良
く、さらにその厚みは限定されるものではない。
For example, an alloy having a different melting point to be formed is C
It is not limited to u and Pb / Sn, but for example, In, Sb, etc. may be added to the second metal or its alloy, or an alloy containing these as a main component may be used. Further, the thickness is not limited.

【0038】さらに実施例中に示したメッキの際に陰極
となるバリアメタルはその寸法、厚み、構成について限
定されるものではなく、レジストについても同様に限定
されない。
Further, the dimensions, thickness and configuration of the barrier metal serving as the cathode during plating shown in the examples are not limited, and the resist is not limited either.

【0039】バンプの形成方法についても同様で電気メ
ッキに限られるものではなく、第1の金属またはその合
金はバンプの形成後に平坦化処理を行っても良く、さら
に無電解メッキを用いても良く、金属の形成方法は限定
されない。また、実施例中には、アルミナからなる配線
基板上に実装する場合について記したが、基板をシリコ
ンにした場合でも良く、その材料は限定されない。
The method of forming the bumps is the same, and is not limited to electroplating. The first metal or its alloy may be subjected to a flattening treatment after the formation of the bumps, and may be further subjected to electroless plating. The method for forming the metal is not limited. Further, in the embodiments, the case of mounting on a wiring substrate made of alumina is described, but the substrate may be made of silicon, and the material is not limited.

【0040】[0040]

【発明の効果】本発明によれば、マッシュルーム構造を
有する第1の金属またはその合金は配線基板の端子電極
に接触する部分が平坦化された構造となっているために
放熱経路を大きくすることができ、放熱特性を著しく向
上させることができ、さらに接触抵抗を極めて小さくす
ることが可能になる。
According to the present invention, the first metal having a mushroom structure or its alloy has a structure in which the portion of the wiring board in contact with the terminal electrode is flattened, thereby increasing the heat radiation path. The heat dissipation characteristics can be significantly improved, and the contact resistance can be extremely reduced.

【0041】また、マッシュルーム構造を有する第1の
金属またはその合金の周囲は、第2の金属で覆われてい
るため、たとえ脆い金属間化合物がその界面近傍で形成
された場合でも、マッシュルームの傘部分が“引っ掛か
り”の役割を果たして接続強度の低下を防ぐことができ
る。
Further, since the periphery of the first metal or the alloy thereof having the mushroom structure is covered with the second metal, even if a brittle intermetallic compound is formed near the interface, the umbrella of the mushroom is formed. The portion plays a role of “jam”, so that a decrease in connection strength can be prevented.

【0042】さらに、電気的接続と放熱の役割を果たす
第1の金属またはその合金の周囲を第2の金属またはそ
の合金が覆っているために、第1の金属またはその合金
が外部雰囲気によって腐食されるのを防止することがで
きる。
Further, since the second metal or its alloy covers the first metal or its alloy which plays a role of electrical connection and heat dissipation, the first metal or its alloy is corroded by an external atmosphere. Can be prevented.

【0043】さらに第1の金属または合金として第2の
金属または合金より熱伝導係数の大きい材料を用いた場
合には熱伝導係数の高い第1の金属または合金によって
半導体素子のボンディングパッドと基板の電極とが接続
されてその周囲を第2の金属または合金によって覆われ
た形状により接続されているために、半導体素子からの
発熱は熱伝導係数の高い第1の金属または合金によって
基板に対して放熱され、チップに熱量が蓄積されること
なく、さらに放熱フィンを取り付けないでフリップチッ
プ接続が可能になり、蓄熱による半導体素子の故障を防
止することができ、薄型化が可能になる。
Further, when a material having a higher thermal conductivity than the second metal or alloy is used as the first metal or alloy, the bonding pad of the semiconductor element and the substrate are formed by the first metal or alloy having higher thermal conductivity. Since the electrodes are connected to each other and the periphery thereof is connected by a shape covered with the second metal or alloy, heat generated from the semiconductor element is generated by the first metal or alloy having a high heat conduction coefficient with respect to the substrate. Heat is dissipated, heat is not accumulated in the chip, and flip-chip connection can be made without attaching a heat radiation fin, thereby preventing failure of the semiconductor element due to heat storage and making it possible to reduce the thickness.

【0044】さらに第1の金属または合金として第2の
金属または合金より融点の高い材料を用いた場合には、
また、第2の金属またはその合金の融点よりも高く、第
1の金属または合金の融点よりも低い温度で加熱し、第
2の金属またはその合金を溶融させるために、バンプを
構成する第2の金属またはその合金は溶融するが、第1
の金属またはその合金は溶融されない。これゆえ、第1
の金属またはその合金の配線基板に接触する部分が平坦
化された構造を保って第2の金属またはその合金が溶融
されるため、半導体素子と配線基板との間に必要量の空
隙を容易に保つことができ、放熱性、信頼性が向上す
る。
Further, when a material having a higher melting point than the second metal or alloy is used as the first metal or alloy,
In addition, the second metal or the alloy thereof is heated at a temperature higher than the melting point of the first metal or the alloy and lower than the melting point of the first metal or the alloy to melt the second metal or the alloy thereof. Metal or its alloy melts, but the first
Is not melted. Therefore, the first
Since the second metal or its alloy is melted while maintaining the structure where the portion of the metal or its alloy that comes into contact with the wiring substrate is flattened, a required amount of gap can be easily formed between the semiconductor element and the wiring substrate. Can be maintained and heat dissipation and reliability are improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る半導体装置のバンプ部分での1
実施例を示す断面図。
FIG. 1 is a view showing a portion of a semiconductor device according to the present invention at a bump portion.
Sectional drawing which shows an Example.

【図2】 本発明に係る半導体装置のバンプ部分での断
面図。
FIG. 2 is a cross-sectional view at a bump portion of the semiconductor device according to the present invention.

【図3】 第1図に示す半導体装置の製造方法を説明す
るための工程断面図。
FIG. 3 is a process sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG.

【図4】 従来の技術を説明するためのバンプ断面図。FIG. 4 is a cross-sectional view of a bump for explaining a conventional technique.

【図5】 従来の技術を説明するためのバンプ断面図。FIG. 5 is a cross-sectional view of a bump for explaining a conventional technique.

【図6】 従来の技術を説明するためのバンプ断面図。FIG. 6 is a cross-sectional view of a bump for explaining a conventional technique.

【図7】 従来の技術を説明するためのバンプ断面図。FIG. 7 is a cross-sectional view of a bump for explaining a conventional technique.

【符号の説明】[Explanation of symbols]

1 半導体素子 2 ハンダ 3 Cu 4 バリアメタル 5 ボンディングパッド 6 パッシベーション膜 7 バンプ 8 配線基板 9 端子電極 31 メッキレジスト REFERENCE SIGNS LIST 1 semiconductor element 2 solder 3 Cu 4 barrier metal 5 bonding pad 6 passivation film 7 bump 8 wiring board 9 terminal electrode 31 plating resist

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ボンディングパッド上に金属またはその
合金によりマッシュルーム構造のバンプを形成した半導
体素子を配線基板上の端子電極にフェイスダウン構造で
接続した半導体装置において、半導体素子のボンディン
グパッドと配線基板上の端子電極とは前記バンプを構成
する第1の金属またはその合金により電気的に接続さ
れ、前記第1の金属またはその合金の周囲は第2の金属
またはその合金により覆うように形成され、かつ、前記
第1の金属またはその合金の前記配線基板上の端子電極
に接する部分は前記バンプの支柱部より狭い面積が平坦
化されたマッシュルーム構造を有することとを備えたこ
とを特徴とする半導体装置。
In a semiconductor device in which a semiconductor element having a mushroom structure bump formed of a metal or an alloy thereof on a bonding pad is connected to a terminal electrode on a wiring board in a face-down structure, the semiconductor element bonding pad and the wiring board The first electrode or the alloy thereof is electrically connected to the terminal electrode of the first metal or an alloy thereof, the periphery of the first metal or the alloy thereof is formed so as to be covered by the second metal or the alloy thereof, and A portion of the first metal or an alloy thereof in contact with the terminal electrode on the wiring substrate has a mushroom structure in which an area smaller than a pillar portion of the bump is flattened. .
JP03902892A 1992-02-26 1992-02-26 Semiconductor device Expired - Fee Related JP3171477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03902892A JP3171477B2 (en) 1992-02-26 1992-02-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03902892A JP3171477B2 (en) 1992-02-26 1992-02-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH05235102A JPH05235102A (en) 1993-09-10
JP3171477B2 true JP3171477B2 (en) 2001-05-28

Family

ID=12541659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03902892A Expired - Fee Related JP3171477B2 (en) 1992-02-26 1992-02-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3171477B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3265814B2 (en) * 1994-04-07 2002-03-18 株式会社デンソー Circuit board having bump electrodes
JP3060896B2 (en) * 1995-05-26 2000-07-10 日本電気株式会社 Structure of bump electrode
JP3726529B2 (en) * 1998-10-12 2005-12-14 セイコーエプソン株式会社 Semiconductor device
JP3336999B2 (en) * 1999-06-03 2002-10-21 日本電気株式会社 Bump sheet, bump forming apparatus and bump forming method using the same
JP4759798B2 (en) * 2000-10-30 2011-08-31 日本電気株式会社 Semiconductor device connection structure
JP4104889B2 (en) * 2002-03-29 2008-06-18 株式会社東芝 Optical semiconductor device
JP2004031474A (en) * 2002-06-24 2004-01-29 Tdk Corp Electronic component and manufacturing method therefor
JP4722017B2 (en) * 2006-11-10 2011-07-13 アルプス電気株式会社 Manufacturing method of ceramic mounting board
JP5245276B2 (en) * 2007-04-11 2013-07-24 日本電気株式会社 Electronic component mounting structure and mounting method thereof
WO2014207590A2 (en) * 2013-06-24 2014-12-31 Koninklijke Philips N.V. Reducing solder pad topology differences by planarization

Also Published As

Publication number Publication date
JPH05235102A (en) 1993-09-10

Similar Documents

Publication Publication Date Title
US6608374B1 (en) Semiconductor chip assembly with bumped conductive trace
JP3859403B2 (en) Semiconductor device and manufacturing method thereof
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
JP3378334B2 (en) Semiconductor device mounting structure
US6653742B1 (en) Semiconductor chip assembly with interlocked conductive trace
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
US5208186A (en) Process for reflow bonding of bumps in IC devices
US6440835B1 (en) Method of connecting a conductive trace to a semiconductor chip
WO2006019461A1 (en) Semiconductor package including rivet for bonding of lead posts
JP2004281491A (en) Semiconductor device and manufacturing method thereof
JP3285919B2 (en) Semiconductor device
JP3171477B2 (en) Semiconductor device
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
JP3868766B2 (en) Semiconductor device
US6548393B1 (en) Semiconductor chip assembly with hardened connection joint
CN111199946A (en) Copper pillar bump structure and manufacturing method thereof
JP4416876B2 (en) Semiconductor chip and method for manufacturing semiconductor chip
US6537851B1 (en) Method of connecting a bumped compliant conductive trace to a semiconductor chip
JP3836449B2 (en) Manufacturing method of semiconductor device
EP0074378A1 (en) Semiconductor device including plateless package
JP7382170B2 (en) semiconductor equipment
JP3162464B2 (en) Method for manufacturing semiconductor device
JP2997563B2 (en) Semiconductor device
TW475245B (en) Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees