JPH1174207A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1174207A JPH1174207A JP23551597A JP23551597A JPH1174207A JP H1174207 A JPH1174207 A JP H1174207A JP 23551597 A JP23551597 A JP 23551597A JP 23551597 A JP23551597 A JP 23551597A JP H1174207 A JPH1174207 A JP H1174207A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protective film
- heat treatment
- film
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 不純物活性化アニールの際に、熱処理用保護
膜による基板表面への熱応力の集中を緩和する。 【解決手段】 不純物活性化のための活性化アニールに
先立ち、半導体基板（例えばＧａＡｓ基板１０）の第１
面には、熱処理用第１保護膜として、活性化アニール時
における化学的安定性が高くかつアニール後における基
板からの剥離性の高い材料、例えばＳｉＮ膜１２を形成
する。更に、基板１０の第２面には、熱処理用保護膜と
して半導体基板と熱膨張係数の類似した材料、例えばＡ
ｌＮ膜１４を形成する。そして、第１及び第２面にそれ
ぞれ熱処理用保護膜を形成した後、活性化アニールを行
う。このように第２面には、第１面とは異なり、基板と
熱膨張係数の近似した材料を用いた保護膜を形成するこ
とで、半導体基板の変形を積極的に促し熱応力の集中が
軽減する。よって、基板結晶への欠陥の導入が減少し、
注入不純物の化活性化能率の向上が図られる。
膜による基板表面への熱応力の集中を緩和する。 【解決手段】 不純物活性化のための活性化アニールに
先立ち、半導体基板（例えばＧａＡｓ基板１０）の第１
面には、熱処理用第１保護膜として、活性化アニール時
における化学的安定性が高くかつアニール後における基
板からの剥離性の高い材料、例えばＳｉＮ膜１２を形成
する。更に、基板１０の第２面には、熱処理用保護膜と
して半導体基板と熱膨張係数の類似した材料、例えばＡ
ｌＮ膜１４を形成する。そして、第１及び第２面にそれ
ぞれ熱処理用保護膜を形成した後、活性化アニールを行
う。このように第２面には、第１面とは異なり、基板と
熱膨張係数の近似した材料を用いた保護膜を形成するこ
とで、半導体基板の変形を積極的に促し熱応力の集中が
軽減する。よって、基板結晶への欠陥の導入が減少し、
注入不純物の化活性化能率の向上が図られる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係るものであり、注入した不純物を活性化する
ためのアニール処理、特に、化合物半導体に注入した不
純物活性化のための活性化アニールを基板表面に熱処理
用保護膜を形成して行うキャップアニール処理に関す
る。
造方法に係るものであり、注入した不純物を活性化する
ためのアニール処理、特に、化合物半導体に注入した不
純物活性化のための活性化アニールを基板表面に熱処理
用保護膜を形成して行うキャップアニール処理に関す
る。
【０００２】
【従来の技術】電界効果トランジスタなどの半導体素子
の活性層（チャネル層）などは、半導体基板に不純物を
イオン注入して形成することが多いが、注入した不純物
をキャリアとして機能させるには、注入不純物を所望の
結晶格子位置に配置し、かつ注入時に生じた半導体基板
の結晶欠陥を回復しなければならない。このため、従来
より不純物注入層を機能させるために、活性化アニール
処理と称される高温の熱処理が行われている。ところ
が、化合物半導体に対してこのような高温熱処理を直接
施そうとした場合、化合物構成元素の物性の違い、即
ち、解離圧力の差などにより、化合物半導体自身の組成
バランスが失われてしまう。その結果、本来の目的であ
る不純物の活性化が全く起こらないことになってしまう
可能性がある。
の活性層（チャネル層）などは、半導体基板に不純物を
イオン注入して形成することが多いが、注入した不純物
をキャリアとして機能させるには、注入不純物を所望の
結晶格子位置に配置し、かつ注入時に生じた半導体基板
の結晶欠陥を回復しなければならない。このため、従来
より不純物注入層を機能させるために、活性化アニール
処理と称される高温の熱処理が行われている。ところ
が、化合物半導体に対してこのような高温熱処理を直接
施そうとした場合、化合物構成元素の物性の違い、即
ち、解離圧力の差などにより、化合物半導体自身の組成
バランスが失われてしまう。その結果、本来の目的であ
る不純物の活性化が全く起こらないことになってしまう
可能性がある。
【０００３】例えば、ＧａＡｓ化合物半導体の場合、ｎ
型の活性層を得ようとする際には、通常、不純物として
Ｓｉをイオン注入し、Ｇａ格子位置にＳｉイオンを配置
させることになる。この際に必要な活性化アニール処理
温度は８５０℃程度となる。ところが、ＧａＡｓを構成
するＧａとＡｓの平衡蒸気圧は、８５０℃にてそれぞれ
Ｇａ：１×１０-7ｔｏｒｒ、Ａｓ：１．５×１０-6ｔｏ
ｒｒであり、Ａｓ圧の方が約１桁高い。このため８５０
℃の加熱を行うと、その際Ａｓが、ＧａＡｓ結晶表面か
ら蒸散することになり、熱処理の後は、ＧａとＡｓのス
トイキオメトリ（化学量論組成）がズレてしまうという
結果となる。これらの事情を回避する手法としては、瞬
時アニール法や、構成元素の解離を防止するための熱処
理用保護膜を基板表面に形成してアニールを行うキャッ
プアニール法、又は解離性の強い構成元素（ＧａＡｓの
場合Ａｓ）の蒸気圧下で熱処理するキャップレスアニー
ル法などが知られている。
型の活性層を得ようとする際には、通常、不純物として
Ｓｉをイオン注入し、Ｇａ格子位置にＳｉイオンを配置
させることになる。この際に必要な活性化アニール処理
温度は８５０℃程度となる。ところが、ＧａＡｓを構成
するＧａとＡｓの平衡蒸気圧は、８５０℃にてそれぞれ
Ｇａ：１×１０-7ｔｏｒｒ、Ａｓ：１．５×１０-6ｔｏ
ｒｒであり、Ａｓ圧の方が約１桁高い。このため８５０
℃の加熱を行うと、その際Ａｓが、ＧａＡｓ結晶表面か
ら蒸散することになり、熱処理の後は、ＧａとＡｓのス
トイキオメトリ（化学量論組成）がズレてしまうという
結果となる。これらの事情を回避する手法としては、瞬
時アニール法や、構成元素の解離を防止するための熱処
理用保護膜を基板表面に形成してアニールを行うキャッ
プアニール法、又は解離性の強い構成元素（ＧａＡｓの
場合Ａｓ）の蒸気圧下で熱処理するキャップレスアニー
ル法などが知られている。
【０００４】これらの内、キャップアニール法は、最も
簡単な熱処理炉を用いて処理でき、広く採用されてい
る。従来、このキャップアニール法で用いられる熱処理
用保護膜の構成は、加熱時の基板変形を避けるため、表
裏、つまり第１面及び第２面に同種類の膜を被覆させて
いる。また、その膜材料としては、ＳｉＮが良いと考え
られている。その理由としては、保護膜として採用され
る条件が次のようなものであり、ＳｉＮ膜がこれらの条
件の多くを満たしているからである。
簡単な熱処理炉を用いて処理でき、広く採用されてい
る。従来、このキャップアニール法で用いられる熱処理
用保護膜の構成は、加熱時の基板変形を避けるため、表
裏、つまり第１面及び第２面に同種類の膜を被覆させて
いる。また、その膜材料としては、ＳｉＮが良いと考え
られている。その理由としては、保護膜として採用され
る条件が次のようなものであり、ＳｉＮ膜がこれらの条
件の多くを満たしているからである。
【０００５】（ｉ）高温でのアニール処理時に、基板結
晶の表面から構成元素が蒸散するのを防止し、基板構成
元素の外部拡散や保護膜中への拡散に対しても十分な障
壁となること （ii）保護膜と結晶界面が熱的に安定で、基板と反応し
たり、保護膜自身の結晶内部への散拡がないこと （iii）半導体基板結晶に対する密着性がよく、保護膜
にピンホールやクラックが発生しないこと （iv）アニール後の保護膜の除去が容易であること 図３は、実際にＳｉＮ膜をＧａＡｓ基板に被覆した状態
を示している。図３において、ＳｉＮ膜の膜厚は１００
０Åとしている。この保護膜の膜厚は、保護膜として膜
厚が厚ければ厚いほど信頼できるものとなるが、膜自身
の耐熱性から１５００Å程度が限界となる。図３に示す
ように、ＳｉＮ膜は、基板の第１面及び第２面の両方に
形成されている。これは、活性化アニール時には基板全
体が加熱されるので第１面及び第２面の両方を保護する
ためである。
晶の表面から構成元素が蒸散するのを防止し、基板構成
元素の外部拡散や保護膜中への拡散に対しても十分な障
壁となること （ii）保護膜と結晶界面が熱的に安定で、基板と反応し
たり、保護膜自身の結晶内部への散拡がないこと （iii）半導体基板結晶に対する密着性がよく、保護膜
にピンホールやクラックが発生しないこと （iv）アニール後の保護膜の除去が容易であること 図３は、実際にＳｉＮ膜をＧａＡｓ基板に被覆した状態
を示している。図３において、ＳｉＮ膜の膜厚は１００
０Åとしている。この保護膜の膜厚は、保護膜として膜
厚が厚ければ厚いほど信頼できるものとなるが、膜自身
の耐熱性から１５００Å程度が限界となる。図３に示す
ように、ＳｉＮ膜は、基板の第１面及び第２面の両方に
形成されている。これは、活性化アニール時には基板全
体が加熱されるので第１面及び第２面の両方を保護する
ためである。
【０００６】このようにＧａＡｓ基板の表面をＳｉＮ膜
で被覆して加熱処理を行うと、図４に示すように保護膜
とＧａＡｓ結晶基板表面との間（界面）では、基板中の
Ａｓの解離圧を支える形で保護膜が作用する。このた
め、界面からのＡｓの離脱を押さえながら加熱処理でき
ることになる。つまり、ＧａＡｓ母体結晶のストイキオ
メトリが維持されることになり、母体結晶の崩壊を伴わ
ず、アニール処理を行うことが可能となる。
で被覆して加熱処理を行うと、図４に示すように保護膜
とＧａＡｓ結晶基板表面との間（界面）では、基板中の
Ａｓの解離圧を支える形で保護膜が作用する。このた
め、界面からのＡｓの離脱を押さえながら加熱処理でき
ることになる。つまり、ＧａＡｓ母体結晶のストイキオ
メトリが維持されることになり、母体結晶の崩壊を伴わ
ず、アニール処理を行うことが可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、デバイ
ス設計上の理由などから、活性層を表面のごく近傍（浅
い所）に形成しようとした場合、上述の方法では注入不
純物の活性化能率が著しく低下することが知られてい
る。
ス設計上の理由などから、活性層を表面のごく近傍（浅
い所）に形成しようとした場合、上述の方法では注入不
純物の活性化能率が著しく低下することが知られてい
る。
【０００８】この原因は、図５に示すように、第１面と
第２面に同じＳｉＮ膜を形成していることにある。つま
り、図３に示した構造で基板が加熱されると、第１面、
第２面の保護膜内にそれぞれ生ずる熱応力が釣り合う形
となり、ＧａＡｓ基板の加熱変形が全く生じないことに
なる。その結果、加熱処理時に生じた熱応力は、全て基
板表面と保護膜との界面をせん断する方向に集中してし
まい、結果として、ＧａＡｓ基板表面に熱応力が集中す
ることとなる。このように界面に応力が生ずることで、
ＧａＡｓ基板の結晶内に欠陥が導入されてしまい、最終
的に、不純物の所望の活性化が達成されなくなるのであ
る。
第２面に同じＳｉＮ膜を形成していることにある。つま
り、図３に示した構造で基板が加熱されると、第１面、
第２面の保護膜内にそれぞれ生ずる熱応力が釣り合う形
となり、ＧａＡｓ基板の加熱変形が全く生じないことに
なる。その結果、加熱処理時に生じた熱応力は、全て基
板表面と保護膜との界面をせん断する方向に集中してし
まい、結果として、ＧａＡｓ基板表面に熱応力が集中す
ることとなる。このように界面に応力が生ずることで、
ＧａＡｓ基板の結晶内に欠陥が導入されてしまい、最終
的に、不純物の所望の活性化が達成されなくなるのであ
る。
【０００９】上記課題を解決するために、この発明は、
半導体基板に注入された不純物を活性化するための活性
化アニールの際に、熱処理用保護膜による基板表面への
熱応力の集中を緩和する方法を提供することを目的とす
る。
半導体基板に注入された不純物を活性化するための活性
化アニールの際に、熱処理用保護膜による基板表面への
熱応力の集中を緩和する方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、半導体基板に注入された不純物を活性化
するための活性化アニールに先立ち、前記半導体基板の
第１面に、前記活性化アニール時における化学的安定性
が高くかつアニール後における基板からの剥離性の高い
材料からなる熱処理用第１保護膜を形成し、更に、前記
半導体基板の第２面に前記半導体基板と熱膨張係数の類
似した材料からなる熱処理用第２保護膜を形成し、前記
第１及び第２面にそれぞれ前記保護膜を形成した後、前
記活性化アニールを行う。
にこの発明は、半導体基板に注入された不純物を活性化
するための活性化アニールに先立ち、前記半導体基板の
第１面に、前記活性化アニール時における化学的安定性
が高くかつアニール後における基板からの剥離性の高い
材料からなる熱処理用第１保護膜を形成し、更に、前記
半導体基板の第２面に前記半導体基板と熱膨張係数の類
似した材料からなる熱処理用第２保護膜を形成し、前記
第１及び第２面にそれぞれ前記保護膜を形成した後、前
記活性化アニールを行う。
【００１１】また、この発明では、半導体基板は、例え
ば、化合物半導体基板であり、この化合物半導体基板の
第２面に、化合物半導体基板と熱膨張係数の類似した材
料からなる熱処理用第２保護膜を形成する。
ば、化合物半導体基板であり、この化合物半導体基板の
第２面に、化合物半導体基板と熱膨張係数の類似した材
料からなる熱処理用第２保護膜を形成する。
【００１２】この発明では、上記のように基板の表裏面
である第１面、第２面に同種類の保護膜を成膜するので
はなく、異なる種類の保護膜を第１面と第２面とに形成
する。そして、第２面には基板と熱膨張係数の類似した
材料を用いた保護膜を形成することで、半導体基板の変
形を積極的に促し、熱応力の集中を軽減させる。特に、
上述のＧａＡｓ基板のアニールキャップ方法における条
件を満足する膜としては、ＳｉＮ膜が有望である点を考
慮し、第１面、例えば半導体素子の活性層などを形成す
るための不純物の注入層面側に、ＳｉＮ膜を形成する。
また基板の第２面には、ＧａＡｓ基板の熱膨張係数に近
い膨張係数を有する膜としてＡｌＮ膜を形成し、アニー
ル時に、第１面側のＳｉＮ膜とＧａＡｓ表面とが密着し
て変形することを妨害しないようにする。
である第１面、第２面に同種類の保護膜を成膜するので
はなく、異なる種類の保護膜を第１面と第２面とに形成
する。そして、第２面には基板と熱膨張係数の類似した
材料を用いた保護膜を形成することで、半導体基板の変
形を積極的に促し、熱応力の集中を軽減させる。特に、
上述のＧａＡｓ基板のアニールキャップ方法における条
件を満足する膜としては、ＳｉＮ膜が有望である点を考
慮し、第１面、例えば半導体素子の活性層などを形成す
るための不純物の注入層面側に、ＳｉＮ膜を形成する。
また基板の第２面には、ＧａＡｓ基板の熱膨張係数に近
い膨張係数を有する膜としてＡｌＮ膜を形成し、アニー
ル時に、第１面側のＳｉＮ膜とＧａＡｓ表面とが密着し
て変形することを妨害しないようにする。
【００１３】このようにそれぞれ特性の異なる熱処理用
保護膜を第１面及び第２面に形成することで、熱処理用
保護膜と半導体基板（例えば、ＧａＡｓ基板）の表面と
の密着構造による基板の熱変形が許容され、加熱処理中
においても、その変形により、熱応力の集中を分散・軽
減できる。従って、界面に働く応力を低下させて、基板
表面からの結晶欠陥の導入を回避することが可能とな
る。結晶欠陥の導入が回避されることは、半導体素子の
活性層などを基板の第１面の表層付近に構成しようとす
る場合などにおいて、特に有利となる。
保護膜を第１面及び第２面に形成することで、熱処理用
保護膜と半導体基板（例えば、ＧａＡｓ基板）の表面と
の密着構造による基板の熱変形が許容され、加熱処理中
においても、その変形により、熱応力の集中を分散・軽
減できる。従って、界面に働く応力を低下させて、基板
表面からの結晶欠陥の導入を回避することが可能とな
る。結晶欠陥の導入が回避されることは、半導体素子の
活性層などを基板の第１面の表層付近に構成しようとす
る場合などにおいて、特に有利となる。
【００１４】
【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。
適な実施の形態（以下実施形態という）について説明す
る。
【００１５】図１は、この発明の実施形態に係る活性化
アニール前の半導体基板の構成を示している。半導体基
板、ここではＧａＡｓ基板１０の第１面側には不純物
（例えばＳｉ）がイオン注入されて注入層１６が形成さ
れており、その第１面を覆うように熱処理用第１保護膜
として１０００Åの厚さにＳｉＮ膜１２が形成されてい
る。また、裏面である第２面側には熱処理用第２保護膜
として１０００Åの厚さにＡｌＮ膜１４が形成されてい
る。なお、これらの膜厚は、一例であって、必ずしも１
０００Åとする必要はない。
アニール前の半導体基板の構成を示している。半導体基
板、ここではＧａＡｓ基板１０の第１面側には不純物
（例えばＳｉ）がイオン注入されて注入層１６が形成さ
れており、その第１面を覆うように熱処理用第１保護膜
として１０００Åの厚さにＳｉＮ膜１２が形成されてい
る。また、裏面である第２面側には熱処理用第２保護膜
として１０００Åの厚さにＡｌＮ膜１４が形成されてい
る。なお、これらの膜厚は、一例であって、必ずしも１
０００Åとする必要はない。
【００１６】第１面側の保護膜にＳｉＮ膜１２を選択し
た理由は、ＳｉＮ膜１２がアニール時に化学的安定性に
優れていることと、処理後の基板１０からの剥離性が良
いためである。また、第２面側の保護膜にＡｌＮ膜１４
を用いたのは、ＡｌＮの熱膨張係数がＧａＡｓ結晶のそ
れと類似しているためである。ＧａＡｓと、ＳｉＮであ
るＳｉ3Ｎ4、ＡｌＮの各熱膨張係数は下記表１の通りで
ある。ＧａＡｓの熱膨張係数６．８×１０-6／℃に対
し、Ｓｉ3Ｎ4は３．２×１０-6／℃、そしてＡｌＮは
６．１×１０-6／℃であり、ＡｌＮの熱膨張係数は、Ｇ
ａＡｓ母体結晶に非常に近い。このため、ＡｌＮ膜１４
の形成された第２面側は、あたかも保護膜が無いかのよ
うに変形することが可能となる。
た理由は、ＳｉＮ膜１２がアニール時に化学的安定性に
優れていることと、処理後の基板１０からの剥離性が良
いためである。また、第２面側の保護膜にＡｌＮ膜１４
を用いたのは、ＡｌＮの熱膨張係数がＧａＡｓ結晶のそ
れと類似しているためである。ＧａＡｓと、ＳｉＮであ
るＳｉ3Ｎ4、ＡｌＮの各熱膨張係数は下記表１の通りで
ある。ＧａＡｓの熱膨張係数６．８×１０-6／℃に対
し、Ｓｉ3Ｎ4は３．２×１０-6／℃、そしてＡｌＮは
６．１×１０-6／℃であり、ＡｌＮの熱膨張係数は、Ｇ
ａＡｓ母体結晶に非常に近い。このため、ＡｌＮ膜１４
の形成された第２面側は、あたかも保護膜が無いかのよ
うに変形することが可能となる。
【００１７】
【表１】 上記ＡｌＮ膜１４を第１面側の熱処理用保護膜として採
用しなかったのは、膜の剥離性があまり良くないためで
ある。剥離性が悪いと活性化アニールによって例えば注
入層１６が活性層となっても、アニール後に表面にＡｌ
Ｎ膜１４が残存して、デバイス構造を構築しようとした
際に不都合となるためである。
用しなかったのは、膜の剥離性があまり良くないためで
ある。剥離性が悪いと活性化アニールによって例えば注
入層１６が活性層となっても、アニール後に表面にＡｌ
Ｎ膜１４が残存して、デバイス構造を構築しようとした
際に不都合となるためである。
【００１８】図２は、図１に示したＧａＡｓ基板を加熱
した際の基板の挙動を示している。実際にどのような変
形が生じ、どの程度の界面の応力を軽減し得るかという
ことについては、採用するＳｉＮ膜やＡｌＮ膜の特性・
膜厚に繊細に依存するが、該略すると図２のようになる
と考えられる。第１面に形成されたＳｉＮ膜１２は、熱
膨張係数がＧａＡｓと異なっているので、アニール時に
ＳｉＮ膜１２とＧａＡｓ基板１０との界面に応力が働
き、これによりＧａＡｓ基板１０は変形しようとする。
従来のように第２面にも同じＳｉＮ膜が形成されている
と、基板の変形が妨げられるが、この実施形態の場合に
は、第２面にＧａＡｓと熱膨張係数の類似したＡｌＮ膜
１４が形成されている。よって、ＧａＡｓ基板１０の第
１面と第２面とで生ずる応力は釣り合わず、またＡｌＮ
膜１４はＧａＡｓ基板１０とほぼ同じように熱膨張す
る。従って、ＧａＡｓ基板１０は、ＡｌＮ膜１４の存在
によって妨げられることなく図２のように変形できる。
このため基板１０の界面をせん断するような熱応力の集
中が緩和される。
した際の基板の挙動を示している。実際にどのような変
形が生じ、どの程度の界面の応力を軽減し得るかという
ことについては、採用するＳｉＮ膜やＡｌＮ膜の特性・
膜厚に繊細に依存するが、該略すると図２のようになる
と考えられる。第１面に形成されたＳｉＮ膜１２は、熱
膨張係数がＧａＡｓと異なっているので、アニール時に
ＳｉＮ膜１２とＧａＡｓ基板１０との界面に応力が働
き、これによりＧａＡｓ基板１０は変形しようとする。
従来のように第２面にも同じＳｉＮ膜が形成されている
と、基板の変形が妨げられるが、この実施形態の場合に
は、第２面にＧａＡｓと熱膨張係数の類似したＡｌＮ膜
１４が形成されている。よって、ＧａＡｓ基板１０の第
１面と第２面とで生ずる応力は釣り合わず、またＡｌＮ
膜１４はＧａＡｓ基板１０とほぼ同じように熱膨張す
る。従って、ＧａＡｓ基板１０は、ＡｌＮ膜１４の存在
によって妨げられることなく図２のように変形できる。
このため基板１０の界面をせん断するような熱応力の集
中が緩和される。
【００１９】実際に、アニール時におけるＧａＡｓ基板
１０がどのように変形するかは、実測する以外に手段が
ないが、８５０℃といった熱雰囲気で基板の変形を直接
観察することは困難である。そこで、この実施形態の構
成と従来の構成について、基板の変形が可能かどうかに
より不純物活性化能率にどのような差が現れるかを評価
してみた。
１０がどのように変形するかは、実測する以外に手段が
ないが、８５０℃といった熱雰囲気で基板の変形を直接
観察することは困難である。そこで、この実施形態の構
成と従来の構成について、基板の変形が可能かどうかに
より不純物活性化能率にどのような差が現れるかを評価
してみた。
【００２０】この評価では、６７ＫｅＶでＳｉを３×１
０12 atoms／ｃｍ-2注入したＧａＡｓウェハー（厚み６
００μｍ）を用い、図３に示すような両面にＳｉＮ膜を
形成して得たサンプル（従来型サンプル）と、図１に示
すような第１面にＳｉＮ膜、第２面にＡｌＮ膜を形成し
たサンプル（本発明型サンプル）とを形成し、２種類の
サンプルを同時にアニール加熱処理を施した。また、活
性化能率の評価は、ホール効果測定によりキャリア総量
を測定し、これとＳｉの注入総量との比を採って行って
いる。結果は、下記表２に示すようになっている。
０12 atoms／ｃｍ-2注入したＧａＡｓウェハー（厚み６
００μｍ）を用い、図３に示すような両面にＳｉＮ膜を
形成して得たサンプル（従来型サンプル）と、図１に示
すような第１面にＳｉＮ膜、第２面にＡｌＮ膜を形成し
たサンプル（本発明型サンプル）とを形成し、２種類の
サンプルを同時にアニール加熱処理を施した。また、活
性化能率の評価は、ホール効果測定によりキャリア総量
を測定し、これとＳｉの注入総量との比を採って行って
いる。結果は、下記表２に示すようになっている。
【００２１】
【表２】 従来型サンプルが活性化能率４１％であるのに対し、本
発明型サンプルでは４５％の活性化能率が得られてお
り、上述のように第２面に基板と熱膨張係数の類似した
材料からなる熱処理用第２保護膜を形成することによ
り、活性化能率の向上が図られていることがわかる。ま
た、第１面には化学的安定性と剥離性に優れた材料から
なる熱処理用第１保護膜を形成する。この熱処理用第１
保護膜として要求される条件を満たすような保護膜、例
えばＳｉＮ膜を用いることでＧａＡｓの界面が汚染され
ることがなく、そＧａＡｓのストイキオメトリを維持し
ながらアニール処理を行うことが可能となる。また、ア
ニール後に半導体素子が形成される第１面の保護膜の剥
離性が良い、保護膜が一部残存するといった問題が防止
され、半導体素子製造の上で有利となっている。
発明型サンプルでは４５％の活性化能率が得られてお
り、上述のように第２面に基板と熱膨張係数の類似した
材料からなる熱処理用第２保護膜を形成することによ
り、活性化能率の向上が図られていることがわかる。ま
た、第１面には化学的安定性と剥離性に優れた材料から
なる熱処理用第１保護膜を形成する。この熱処理用第１
保護膜として要求される条件を満たすような保護膜、例
えばＳｉＮ膜を用いることでＧａＡｓの界面が汚染され
ることがなく、そＧａＡｓのストイキオメトリを維持し
ながらアニール処理を行うことが可能となる。また、ア
ニール後に半導体素子が形成される第１面の保護膜の剥
離性が良い、保護膜が一部残存するといった問題が防止
され、半導体素子製造の上で有利となっている。
【００２２】
【発明の効果】以上、説明したようにこの発明によれ
ば、同一種類の熱処理用保護膜を半導体基板の第１面と
第２面に形成する従来のキャップアニール法に比して、
本発明によるキャップアニール法の方が高い活性化能率
が得られている。このように高い活性化能率が得られれ
ば、活性化能率に見合った注入量の再調整を行うこと
で、不純物の注入総量を低減でき、また活性化に寄与し
ないＳｉの残留量も小さく抑えられる。よって、アニー
ル後に得られるキャリアとしてのモビリティーも高い状
態で得られることになる。そして、このような活性化ア
ニールによって形成された活性層を用いてＭＥＳＦＥＴ
（Metal Semiconductor 電界効果トランジスタ）などの
素子を形成した半導体装置では、その動作速度をより高
速とすることが可能となる。
ば、同一種類の熱処理用保護膜を半導体基板の第１面と
第２面に形成する従来のキャップアニール法に比して、
本発明によるキャップアニール法の方が高い活性化能率
が得られている。このように高い活性化能率が得られれ
ば、活性化能率に見合った注入量の再調整を行うこと
で、不純物の注入総量を低減でき、また活性化に寄与し
ないＳｉの残留量も小さく抑えられる。よって、アニー
ル後に得られるキャリアとしてのモビリティーも高い状
態で得られることになる。そして、このような活性化ア
ニールによって形成された活性層を用いてＭＥＳＦＥＴ
（Metal Semiconductor 電界効果トランジスタ）などの
素子を形成した半導体装置では、その動作速度をより高
速とすることが可能となる。
【図１】 本発明の実施形態に係る熱処理用保護膜で被
覆したＧａＡｓ基板を示す図である。
覆したＧａＡｓ基板を示す図である。
【図２】 本発明の実施形態に係る熱処理用保護膜で被
覆した場合の界面応力軽減機構を示す概念図である。
覆した場合の界面応力軽減機構を示す概念図である。
【図３】 ＧａＡｓ基板の両面をＳｉＮ膜で被覆した従
来のＧａＡｓ基板を示す図である。
来のＧａＡｓ基板を示す図である。
【図４】 ８５０℃熱雰囲気中における従来のＧａＡｓ
基板の表面を説明する図である。
基板の表面を説明する図である。
【図５】 加熱中に従来のＧａＡｓ基板の界面に働く膜
応力を説明する図である。
応力を説明する図である。
１０ ＧａＡｓ基板、１２ ＳｉＮ膜、１４ ＡｌＮ
膜、１６ 注入層。
膜、１６ 注入層。
Claims (4)
- 【請求項１】 半導体基板に注入された不純物を活性化
するための活性化アニールに先立ち、 前記半導体基板の第１面に、前記活性化アニール時にお
ける化学的安定性が高くかつアニール後における基板か
らの剥離性の高い材料からなる熱処理用第１保護膜を形
成し、更に、前記半導体基板の第２面に前記半導体基板
と熱膨張係数の類似した材料からなる熱処理用第２保護
膜を形成し、 前記第１及び第２面にそれぞれ前記保護膜を形成した
後、前記活性化アニールを行う半導体装置の製造方法。 - 【請求項２】 化合物半導体基板に注入された不純物を
活性化するための活性化アニールに先立ち、 前記化合物半導体基板の第１面に、前記活性化アニール
時における化学的安定性が高くかつアニール後における
基板からの剥離性の高い材料からなる熱処理用第１保護
膜を形成し、更に、前記化合物半導体基板の第２面に前
記化合物半導体基板と熱膨張係数の類似した材料からな
る熱処理用第２保護膜を形成し、 前記第１及び第２面にそれぞれ前記保護膜を形成した
後、前記活性化アニールを行う半導体装置の製造方法。 - 【請求項３】 ＧａＡｓ半導体基板に注入された不純物
を活性化するための活性化アニールに先立ち、 前記ＧａＡｓ半導体基板の第１面に熱処理用第１保護膜
としてＳｉＮ膜を形成し、前記ＧａＡｓ半導体基板の第
２面に熱処理用第２保護膜としてＡｌＮ膜を形成し、 その後前記活性化アニールを行う半導体装置の製造方
法。 - 【請求項４】 請求項１〜請求項３のいずれか一つに記
載の半導体装置の製造方法において、 前記半導体基板の第１面は、不純物注入層の形成面であ
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23551597A JP3540918B2 (ja) | 1997-09-01 | 1997-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23551597A JP3540918B2 (ja) | 1997-09-01 | 1997-09-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174207A true JPH1174207A (ja) | 1999-03-16 |
| JP3540918B2 JP3540918B2 (ja) | 2004-07-07 |
Family
ID=16987137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23551597A Expired - Fee Related JP3540918B2 (ja) | 1997-09-01 | 1997-09-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540918B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687526A (zh) * | 2020-12-25 | 2021-04-20 | 广东省科学院半导体研究所 | 氮化物半导体材料的制备方法及其退火处理方法 |
-
1997
- 1997-09-01 JP JP23551597A patent/JP3540918B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687526A (zh) * | 2020-12-25 | 2021-04-20 | 广东省科学院半导体研究所 | 氮化物半导体材料的制备方法及其退火处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3540918B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878627B1 (en) | Semiconductor device with cobalt silicide contacts and method of making the same | |
| US4615766A (en) | Silicon cap for annealing gallium arsenide | |
| EP0651077B1 (en) | Epitaxial cobalt silicide formed using a thin metal underlayer | |
| US5679585A (en) | Method for forming metal silicide on a semiconductor surface with minimal effect on pre-existing implants | |
| JP4961633B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0126171B2 (ja) | ||
| JP3661409B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH1174207A (ja) | 半導体装置の製造方法 | |
| US6238737B1 (en) | Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby | |
| JPH0864801A (ja) | 炭化けい素半導体素子およびその製造方法 | |
| JPH0260215B2 (ja) | ||
| JPS5950214B2 (ja) | 半導体装置の製造方法 | |
| JPH0697664B2 (ja) | 化合物半導体のアニ−ル法 | |
| JPH0351726A (ja) | 熱処理装置 | |
| JP2706121B2 (ja) | 半導体素子の金属シリサイドの形成方法 | |
| JPS6043658B2 (ja) | 半導体装置の製造方法 | |
| US5162242A (en) | Method for annealing compound semiconductor devices | |
| JPS59152633A (ja) | 半導体装置の製造方法 | |
| KR100446954B1 (ko) | 탄화규소 반도체 소자의 제조방법 | |
| KR0168153B1 (ko) | 반도체 소자의 티타늄 실리사이드층 형성방법 | |
| JPS63240017A (ja) | 半導体装置の製造方法 | |
| JPH02253614A (ja) | 化合物半導体のアニール方法 | |
| JPS61144822A (ja) | ＧａＡｓ導電層の形成方法 | |
| JPH053172A (ja) | 半導体装置及びその製造方法 | |
| JPH04112528A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040224 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040326 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |