JPH117333A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH117333A
JPH117333A JP9173055A JP17305597A JPH117333A JP H117333 A JPH117333 A JP H117333A JP 9173055 A JP9173055 A JP 9173055A JP 17305597 A JP17305597 A JP 17305597A JP H117333 A JPH117333 A JP H117333A
Authority
JP
Japan
Prior art keywords
external
external connection
terminal
connection terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9173055A
Other languages
English (en)
Other versions
JP3042451B2 (ja
Inventor
Akira Takada
明 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9173055A priority Critical patent/JP3042451B2/ja
Publication of JPH117333A publication Critical patent/JPH117333A/ja
Application granted granted Critical
Publication of JP3042451B2 publication Critical patent/JP3042451B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】 【課題】外部クロックで動作させる際に、接続端子に逆
相信号を入力しなくても確実に内部にクロックを供給す
ることができる発振回路の提供。 【解決手段】外部端子X1を入力とする反転素子101
と、外部端子X2と反転素子101の出力を接続あるい
は遮断する第1のスイッチ素子104と、一端を外部端
子X1に接続した抵抗素子102と、外部端子X2と抵
抗素子102の他端を接続あるいは遮断する第2のスイ
ッチ素子105と、外部端子X1を固定電位に接続ある
いは遮断する第3のスイッチ素子106と、第1、2、
3のスイッチ素子の接続あるいは遮断を選択する外部入
力信号を入力する外部入力端子Inと、外部端子X2の
信号を発振回路の外部に常時出力するバッファ素子10
3と、を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特に、水晶発振子やセラミック発振子とし
て発振子を使用する発振回路を内蔵するマイクロコンピ
ュータに関する。
【0002】
【従来の技術】マイクロコンピュータ(以下「マイコ
ン」と略記する)は内部信号をクロックに同期させてそ
の動作を制御している。クロックの生成において、水晶
発振回路を内蔵したマイコンでは、水晶発振子を接続し
てクロックを生成したり、外部よりクロックを入力する
などしている。
【0003】図4に、従来の発振回路の構成の一例を示
す。図4を参照すると、発振回路400は、水晶振動子
を使用する場合、端子X1、X2の間に水晶発振子(不
図示)を接続し、端子X1、及びX2に入力端、及び出
力端がそれぞれ接続された反転素子101とで発振動作
を行い、バッファ素子103からクロックを出力する。
なお、図4を参照して、反転素子101の入力端と出力
端の間には抵抗素子102が接続されている。
【0004】一方、外部よりクロックを入力する場合に
は、端子X1とX2に逆相の信号を入力し、バッファ素
子103からクロックを出力する。
【0005】水晶発振子を用いるか、外部クロックを用
いるかは、マイコンを使用する条件により決まり、それ
ぞれの場合に適したものを選択する。
【0006】
【発明が解決しようとする課題】上述した従来の発振回
路においては、外部クロックを使用する場合、X1とX
2に逆相信号を入力しなければならない。すなわち、マ
イコンの外部において、反転素子が必要になる。その理
由は以下に説明する通り、発振回路400の設計におい
て、反転素子101の出力特性と発振特性などの関係し
ている。
【0007】例えば端子X1のみに外部クロックを入力
させてバッファ素子103を動作させるためには、反転
素子101の出力特性をよくする必要がある。
【0008】こうすると、水晶発振子を用いた場合、反
転素子101の出力特性が良好であるため目的の発振周
波数よりも高い周波数で発振する場合がある。
【0009】また、マイコンの消費電流が必要以上に大
きくなってしまう。
【0010】一方、端子X2のみに外部クロックを入力
する場合には、反転素子101の入力に、抵抗素子10
2を介して端子X2のクロックが伝わるために、端子X
2のクロックと、反転素子101の出力がぶつかりあ
い、クロックが不安定になってしまう。
【0011】これを防止するために、例えば特開平6−
19570号公報には、端子X2と反転素子101の間
にスイッチ素子を挿入し、クロックのぶつかりを防止す
るようにした発振回路が提案されている。
【0012】この従来の発振回路においては、端子X2
からの外部クロックとバッファ素子101の出力とのぶ
つかりを防止することはできるが、しかし、端子X1を
外部と接続しない場合、抵抗素子102で、反転素子1
01の入力と出力とが接続されているため、反転素子1
01において、無用な電流が消費されてしまうことにな
る。
【0013】また、端子X1を外部で固定電位に接続し
たとしても、反転素子101の出力から、抵抗素子10
2を介して、無用な電流が流れてしまう。
【0014】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、発振回路を外部
クロックで動作させる際に、接続端子に逆相信号を入力
しなくても確実に内部にクロックを供給することを可能
とした発振回路を内蔵するマイクロコンピュータを提供
することにある。
【0015】
【課題を解決するための手段】前記目的を達成するた
め、本発明のマイコンは、第1及び第2の外部接続端子
と、前記第1の外部接続端子を入力とする反転素子と、
前記第2の外部接続端子と前記反転素子の出力を接続あ
るいは遮断する第1のスイッチ素子と、一端を前記第1
の外部接続端子に接続する前記抵抗素子と、前記第2の
外部接続端子と前記抵抗素子の他端を接続あるいは遮断
する第2のスイッチ素子と、前記第1の外部接続端子を
固定電位に接続あるいは遮断する第3のスイッチ素子
と、前記第1、2、3のスイッチ素子の接続あるいは遮
断を選択する外部入力信号と、前記第2の外部接続端子
の信号を発振回路の外部に常時出力するバッファ素子
と、を有する発振回路を内蔵することを特徴とする。
【0016】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明のマイコンは、その好ましい実施の
形態において、第1の外部接続端子(X1)および第2
の外部接続端子(X2)と、第1の外部接続端子(X
1)を入力端に接続した反転素子(図1の101)と、
反転素子の出力端と第2の外部接続端子(X2)と接続
を制御する第1のスイッチ手段(図1の104)と、第
1の外部接続端子(X1)に一端が接続された抵抗素子
(図1の102)と、抵抗素子(図1の102)の他端
と第2の外部接続端子(X2)との接続を制御する第2
のスイッチ手段(図2の105)と、第1の外部接続端
子(X1)の固定電位(GND電位)への接続を制御す
る第3のスイッチ手段(図1の106)と、外部クロッ
ク選択信号を入力し、第1、第2、第3のスイッチ手段
のオン・オフを制御する外部入力信号端子(In)と、
第2の外部接続端子(X2)に入力端を接続し出力を発
振出力端に接続したバッファ素子(図1の103)と、
を備え、外部クロック選択時には、第1、第2のスイッ
チ手段がオフし、第3のスイッチ手段がオンし、第2の
外部接続端子(X2)から入力されたクロック(CL
K)がそのまま発振出力(φ)として出力され、外部ク
ロック非選択時には、前記第1、第2のスイッチ手段が
オンし、第3のスイッチ手段がオフし、第1、第2の外
部接続端子(X1、X2)間に、水晶発振子を接続し、
発振回路との閉回路にて発振動作を行い、発振出力
(φ)が出力される。
【0017】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
【0018】[実施例1]図1は、本発明の第1の実施
例の構成を示すブロック図である。図1を参照すると、
本実施例は、外部接続端子X1、及び、外部接続端子X
2と、外部端子X1を入力端に接続した反転素子101
と、反転素子101の出力端と端子X2との間に挿入さ
れた第1のスイッチ素子104と、外部接続端子X1に
一端が接続された抵抗素子102と、抵抗素子102の
他端と外部接続端子X2との間に挿入された第2のスイ
ッチ素子105と、外部接続素子X1とグランド端子間
に挿入された第3のスイッチ素子106と、前記第1、
2、3のスイッチ素子104、105、106のオン・
オフを選択する外部入力信号端子Inと、第2の外部接
続端子X2の信号を発振回路の外部に出力するバッファ
素子103と、を備え、第3のスイッチ素子106の制
御端子には、外部入力端子Inに入力された外部クロッ
ク選択信号がそのまま供給され、また第1のスイッチ素
子104、及び第2のスイッチ素子105の制御端子に
は、外部入力端子Inに入力された外部クロック選択信
号を反転素子107で反転した信号が供給される。
【0019】本発明の第1の実施例の動作について以下
に説明する。
【0020】外部入力端子Inに外部クロック選択信号
が入力されると、第1のスイッチ素子104と、第2の
スイッチ素子105がともにオフ状態となって両端を遮
断し、第3のスイッチ素子106はオン状態となって両
端を接続する。
【0021】このとき、外部接続端子X2には、バッフ
ァ素子103の入力のみが接続される。また、外部接続
端子X1は、第3のスイッチ素子106によりグランド
電位(接地電位)に固定され、反転素子101の入力
と、抵抗素子102にその電位が伝わり、反転素子10
1の出力はハイレベルに固定され、抵抗素子102はグ
ランド電位に固定される。
【0022】一方、外部入力端子Inに外部クロック非
選択信号が入力されると、第1のスイッチ素子104と
第2のスイッチ素子105はともにオン状態となって両
端を接続し、第3のスイッチ素子106はオフ状態とな
り両端を遮断する。
【0023】このとき、反転素子101と抵抗素子10
2と外部接続端子X1、X2とで発振回路が構成され
る。
【0024】図2(a)に、外部クロック非選択時のブ
ロック図を、図2(b)に、外部クロックCLKを選択
した時のブロック図を示す。
【0025】図2(a)を参照すると、外部クロック非
選択時には、外部接続端子X1、X2間に、水晶発振子
201を接続し、発振回路100との閉回路にて発振動
作を行い、発振出力φが出力される。
【0026】外部クロック選択時には、図2(b)を参
照すると、外部接続端子X2からのクロックCLKがそ
のまま発振出力φとして出力される。
【0027】[実施例2]図3は、本発明の第2の実施
例の構成を示すブロックである。前記第1の実施例で
は、端子X2と反転素子101をスイッチ素子104に
て接続/遮断していたが、本実施例においては、反転素
子101そのものにスイッチの機能を内蔵し、また抵抗
素子102そのものにもスイッチの動作を含むように構
成したものである。
【0028】すなわち、図3を参照して、反転素子は、
ゲート端子が外部接続端子X1に接続されドレイン端子
同士が接続されて外部接続端子X2に接続されたPチャ
ネルトランジスタ302、及びNチャネルトランジスタ
303と、電源端子とPチャネルトランジスタ302の
ソース端子の間に挿入されたPチャネルトランジスタ3
01と、グランド端子とNチャネルトランジスタ303
のソース端子間に接続されたNチャネルトランジスタ3
04とを備えてなるインバータ回路(クロックドインバ
ータ)として構成され、Nチャネルトランジスタ304
のゲート端子には、外部入力端子Inに入力した信号を
反転素子107で反転した信号が供給され、Pチャネル
トランジスタ301のゲート端子には、反転素子107
の出力を更に反転素子306で反転した信号(外部入力
端子Inの入力信号と同一論理)が供給される。また図
1の抵抗素子102と第2のスイッチ素子105は、外
部接続端子X1と反転素子の入力との接続点n1と、外
部接続端子X2と反転素子の出力の接続点n2との間に
接続されたNチャネルトランジスタ305からなり、N
チャネルトランジスタ305のゲート端子は、外部入力
端子Inに入力された信号を反転素子107で反転した
信号が供給され、図1の抵抗素子102は、Nチャネル
トランジスタ305のオン抵抗で実現されている。
【0029】本実施例においては、このような構成とし
たことにより、外部クロック選択時に、外部接続端子X
1を接地電位に固定するための前記第1の実施例におけ
る、第3のスイッチ素子106が不要となる。
【0030】図3を参照して、外部クロックを使用する
場合、外部入力端子Inに入力される外部クロック選択
信号がHighレベルとし、Nチャネルトランジスタ3
04、Pチャネルトランジスタ301が共にオフ状態と
なり、またNチャネルトランジスタ305もオフ状態と
なり、外部接続端子X2は、バッファ素子103の入力
のみが接続される。
【0031】一方、水晶振動子を使用する場合には、外
部入力端子Inに入力される外部クロック選択信号をL
owレベルとし、この時、Nチャネルトランジスタ30
4、Pチャネルトランジスタ301が共にオン状態とな
り、インバータ回路が活性化されて入力を反転出力し、
またNチャネルトランジスタ305もオン状態となり抵
抗素子として機能する。
【0032】
【発明の効果】以上説明したように、本発明によれば、
発振回路にスイッチ素子を挿入し、発振回路内部におい
て外部接続端子X2への出力を該スイッチを介して切り
離すことにより、外部クロックを使用する場合に、外部
接続端子X2にのみ外部クロックを入力するだけでよく
なる。このため、本発明によれば、外部接続端子X1と
X2に反転信号を入力する必要がなくなり、マイコンの
外部素子を縮減することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施例のマイコンの発振回路の
構成を示すブロック図である。
【図2】(a)は、第1の実施例の外部クロック非選択
時のブロック図である。(b)は、第1の実施例の外部
クロック選択時のブロック図である。
【図3】本発明の第2の実施例の発振回路の構成を示す
ブロック図である。
【図4】従来の発振回路の構成を示すブロック図であ
る。
【符号の説明】
100、300、400 発振回路 101、107、306 反転素子 102 抵抗素子 103 バッファ素子 104、105、106 スイッチ素子 201 水晶発振子 301、302 Pチャネルトランジスタ 303、304、305 Nチャネルトランジスタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】第1及び第2の外部接続端子と、 前記第1の外部接続端子を入力とする反転素子と、 前記第2の外部接続端子と前記反転素子の出力を接続あ
    るいは遮断する第1のスイッチ素子と、 一端を前記第1の外部接続端子に接続する抵抗素子と、 前記第2の外部接続端子と前記抵抗素子の他端を接続あ
    るいは遮断する第2のスイッチ素子と、 前記第1の外部接続端子を固定電位に接続あるいは遮断
    する第3のスイッチ素子と、 前記第1、2、3のスイッチ素子の接続あるいは遮断を
    選択する外部入力信号を入力する外部信号入力端子と、 前記第2の外部接続端子の信号を発振回路の外部に常時
    出力するバッファ素子と、 を有する発振回路を備えたことを特徴とするマイクロコ
    ンピュータ。
  2. 【請求項2】第1および第2の外部接続端子と、 前記第1の外部接続端子を入力端に接続した反転素子
    と、 前記反転素子の出力端と前記第2の外部接続端子との接
    続を制御する第1のスイッチ手段と、 前記第1の外部接続端子に一端が接続された抵抗素子
    と、 前記抵抗素子の他端と前記第2の外部接続端子との接続
    を制御する第2のスイッチ手段と、 前記第1の外部接続端子の固定電位への接続を制御する
    第3のスイッチ手段と、 外部クロック選択信号を入力し、前記第1、第2、第3
    のスイッチ手段のオン・オフを制御する外部入力端子
    と、 前記第2の外部接続端子に入力端を接続し出力を発振出
    力端に接続したバッファ素子と、 を備え、 外部クロック選択時には、前記第1、第2のスイッチ手
    段がオフし、前記第3のスイッチ手段がオンし、前記第
    2の外部接続端子に入力した外部クロック信号が前記バ
    ッファ素子を介して出力され、 外部クロック非選択時には、前記第1、第2のスイッチ
    手段がオンし、前記第3のスイッチ手段がオフし、前記
    第1、第2の外部接続端間に発振子を接続し、前記反転
    素子及び前記抵抗素子との閉回路にて発振動作を行い、
    前記バッファ素子から発振出力が出力される、 ように構成されてなることを特徴とする発振回路。
  3. 【請求項3】前記反転素子と前記第1のスイッチ手段
    を、前記外部クロック選択信号の値に応じて活性化が制
    御されるクロックドインバータ回路で構成し、 前記抵抗素子と前記第2のスイッチ手段を、前記外部ク
    ロック選択信号の値に応じてオフ/オン制御されるトラ
    ンスファトランジスタで構成し、前記第3のスイッチ手
    段を不要としたことを特徴とする請求項2記載の発振回
    路。
  4. 【請求項4】請求項2乃至3のいずれか一に記載の前記
    発振回路を含むマイクロコンピュータ。
JP9173055A 1997-06-13 1997-06-13 発振回路内蔵型マイクロコンピュータ及び発振回路 Expired - Lifetime JP3042451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9173055A JP3042451B2 (ja) 1997-06-13 1997-06-13 発振回路内蔵型マイクロコンピュータ及び発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9173055A JP3042451B2 (ja) 1997-06-13 1997-06-13 発振回路内蔵型マイクロコンピュータ及び発振回路

Publications (2)

Publication Number Publication Date
JPH117333A true JPH117333A (ja) 1999-01-12
JP3042451B2 JP3042451B2 (ja) 2000-05-15

Family

ID=15953390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9173055A Expired - Lifetime JP3042451B2 (ja) 1997-06-13 1997-06-13 発振回路内蔵型マイクロコンピュータ及び発振回路

Country Status (1)

Country Link
JP (1) JP3042451B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782485B2 (en) 2000-04-06 2004-08-24 Nec Electronics Corporation Microcomputer operable with external and internal clock signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782485B2 (en) 2000-04-06 2004-08-24 Nec Electronics Corporation Microcomputer operable with external and internal clock signals

Also Published As

Publication number Publication date
JP3042451B2 (ja) 2000-05-15

Similar Documents

Publication Publication Date Title
KR100566395B1 (ko) 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법
JP2004072426A (ja) マスタースレーブフリップフロップ回路
US20060076987A1 (en) Multi-threshold CMOS system having short-circuit current prevention circuit
KR100286155B1 (ko) 집적 회로에 내장된 발진 회로
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
EP0642222B1 (en) Low power-consumption clock pulse generator with two clock sources selectively available
JP2000013143A (ja) 発振回路
JP3042451B2 (ja) 発振回路内蔵型マイクロコンピュータ及び発振回路
US5734878A (en) Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals
JP2000513509A (ja) 電圧レベルシフト回路を備える低電圧低電力発振器
KR20010006872A (ko) 모드 설정 확정 신호 발생 회로
JP2002091575A (ja) 定電圧出力装置
KR100225213B1 (ko) 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device)
JP2000148268A (ja) 自動解消式起動パルス発生器
JP2004040487A (ja) クロック発振回路
US6081149A (en) Electronic circuit with a clock switch
JP3843720B2 (ja) 定電圧出力装置
JP3760744B2 (ja) 定電圧出力装置
KR200270628Y1 (ko) 동기 반도체 메모리의 스탠바이 구동회로
CN110557102B (zh) 半导体装置
JP3572700B2 (ja) Mos型スタティックフリップフロップ
JPH1188140A (ja) 低消費電力半導体集積回路
JPH11284437A (ja) 発振回路
KR100211078B1 (ko) 하프 래치 회로
JPH1174772A (ja) 電源電圧切換回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000208