JPH1169788A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH1169788A JPH1169788A JP21537797A JP21537797A JPH1169788A JP H1169788 A JPH1169788 A JP H1169788A JP 21537797 A JP21537797 A JP 21537797A JP 21537797 A JP21537797 A JP 21537797A JP H1169788 A JPH1169788 A JP H1169788A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- pulse
- pulse width
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 既存の部品を使用し、かつ電池電圧が低下し
ても動作可能なスイッチングレギュレータ型の降圧型電
源装置を提供すること。 【解決手段】 スイッチングレギュレータ型の降圧型電
源装置において、電源回路の出力電圧値に基づき出力パ
ルス幅が変化し、かつ最大出力パルス幅がパルス周期の
１００％未満であるスイッチング制御用ＩＣを使用し、
前記ＩＣの出力パルスのパルス幅を伸張するパルス幅伸
張手段を設ける。本発明においては、デューティ比に上
限のある既存の昇圧制御用ＩＣを使用し、パルス幅を伸
張する簡単な手段を用いることによって、降圧電源回路
における入力電圧の下限を限界まで下げることができ
る。
ても動作可能なスイッチングレギュレータ型の降圧型電
源装置を提供すること。 【解決手段】 スイッチングレギュレータ型の降圧型電
源装置において、電源回路の出力電圧値に基づき出力パ
ルス幅が変化し、かつ最大出力パルス幅がパルス周期の
１００％未満であるスイッチング制御用ＩＣを使用し、
前記ＩＣの出力パルスのパルス幅を伸張するパルス幅伸
張手段を設ける。本発明においては、デューティ比に上
限のある既存の昇圧制御用ＩＣを使用し、パルス幅を伸
張する簡単な手段を用いることによって、降圧電源回路
における入力電圧の下限を限界まで下げることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は電源装置に関し、特
に、既存の部品を使用し、かつ電池電圧が低下しても動
作可能なスイッチングレギュレータ型の降圧型電源装置
に関するものである。
に、既存の部品を使用し、かつ電池電圧が低下しても動
作可能なスイッチングレギュレータ型の降圧型電源装置
に関するものである。
【０００２】
【従来の技術】従来、バッテリー駆動の電子機器におい
ては、ニッカド、ニッケル水素、マンガン電池等を使用
していた。これらの電池は２セルで１．８〜３．０ボル
トの出力電圧しかないが、負荷となる１チップコンピュ
ータなどは電源電圧が３〜５ボルト必要である。そこ
で、電源回路として昇圧型のスイッチングレギュレータ
回路が使用されていた。この昇圧型のスイッチングレギ
ュレータ回路は制御用に電圧によってパルス幅（デュー
ティ比）が変化するＩＣを使用していた。この制御用Ｉ
Ｃはスイッチング素子保護のために、例えばパルス幅が
パルス周期の９０％以上にはならないように設計されて
いた。
ては、ニッカド、ニッケル水素、マンガン電池等を使用
していた。これらの電池は２セルで１．８〜３．０ボル
トの出力電圧しかないが、負荷となる１チップコンピュ
ータなどは電源電圧が３〜５ボルト必要である。そこ
で、電源回路として昇圧型のスイッチングレギュレータ
回路が使用されていた。この昇圧型のスイッチングレギ
ュレータ回路は制御用に電圧によってパルス幅（デュー
ティ比）が変化するＩＣを使用していた。この制御用Ｉ
Ｃはスイッチング素子保護のために、例えばパルス幅が
パルス周期の９０％以上にはならないように設計されて
いた。
【０００３】また、最近リチウムイオン２次電池が普及
してきてしており、このリチウムイオン２次電池は２セ
ルで５．０〜８．４ボルトという高い電圧を発生する。
従って、リチウムイオン２次電池を使用し、出力電圧３
〜５ボルトを取り出す場合には、電源回路として降圧型
のスイッチングレギュレータ回路が使用される。
してきてしており、このリチウムイオン２次電池は２セ
ルで５．０〜８．４ボルトという高い電圧を発生する。
従って、リチウムイオン２次電池を使用し、出力電圧３
〜５ボルトを取り出す場合には、電源回路として降圧型
のスイッチングレギュレータ回路が使用される。
【０００４】
【発明が解決しようとする課題】前記したように、リチ
ウムイオン２次電池を使用する場合には、電源回路とし
て降圧型のスイッチングレギュレータ回路が使用される
ことになる。図４は、従来の降圧型のスイッチングレギ
ュレータ回路に、前記した昇圧型のスイッチングレギュ
レータ回路の制御用ＩＣを使用した場合の電源回路の回
路図である。スイッチング制御用ＩＣ１は、電源回路の
出力電圧Ｖout を入力し、スイッチング素子であるＦＥ
ＴＱ１をオン／オフするための負論理の出力パルスを出
力する。なお、このようなＩＣは市販されており、周知
である。
ウムイオン２次電池を使用する場合には、電源回路とし
て降圧型のスイッチングレギュレータ回路が使用される
ことになる。図４は、従来の降圧型のスイッチングレギ
ュレータ回路に、前記した昇圧型のスイッチングレギュ
レータ回路の制御用ＩＣを使用した場合の電源回路の回
路図である。スイッチング制御用ＩＣ１は、電源回路の
出力電圧Ｖout を入力し、スイッチング素子であるＦＥ
ＴＱ１をオン／オフするための負論理の出力パルスを出
力する。なお、このようなＩＣは市販されており、周知
である。
【０００５】電源回路の出力電圧Ｖout が低い場合には
ＩＣ１の出力パルスのデューティ比が大きくなる。ＦＥ
ＴＱ１は、ＩＣ１の出力パルスが”０”（ローレベル）
である間だけオンになり、インダクタＬ１を介して出力
端のコンデンサＣ２を充電する。なお、ダイオードＤ２
は、ＦＥＴＱ１オフ時にインダクタＬ１に蓄積されたエ
ネルギーを放電させるためのフライホイールダイオード
である。
ＩＣ１の出力パルスのデューティ比が大きくなる。ＦＥ
ＴＱ１は、ＩＣ１の出力パルスが”０”（ローレベル）
である間だけオンになり、インダクタＬ１を介して出力
端のコンデンサＣ２を充電する。なお、ダイオードＤ２
は、ＦＥＴＱ１オフ時にインダクタＬ１に蓄積されたエ
ネルギーを放電させるためのフライホイールダイオード
である。
【０００６】ここで、負荷に供給すべき電圧が５．０ボ
ルトであった場合に、リチウムイオン２次電池の最低電
圧である５．０ボルトまで電子機器を動作させるために
は、前記制御パルスのデューティ比を１００％とし、電
池と負荷を直結する必要がある。ところが、昇圧型のス
イッチングレギュレータ回路の制御用ＩＣは、前記した
ように、デューティ比が例えば９０％以上にはならない
ように設計されており、この制御用ＩＣをそのまま降圧
型のスイッチングレギュレータ回路に使用すると、電池
の容量を完全に使い切ることができず、装置の稼動時間
が短くなってしまうという問題点があった。本発明の目
的は、前記のような従来技術の問題点を解決し、既存の
部品を使用し、かつ電池電圧が低下しても動作可能なス
イッチングレギュレータ型の降圧型電源装置を提供する
ことにある。
ルトであった場合に、リチウムイオン２次電池の最低電
圧である５．０ボルトまで電子機器を動作させるために
は、前記制御パルスのデューティ比を１００％とし、電
池と負荷を直結する必要がある。ところが、昇圧型のス
イッチングレギュレータ回路の制御用ＩＣは、前記した
ように、デューティ比が例えば９０％以上にはならない
ように設計されており、この制御用ＩＣをそのまま降圧
型のスイッチングレギュレータ回路に使用すると、電池
の容量を完全に使い切ることができず、装置の稼動時間
が短くなってしまうという問題点があった。本発明の目
的は、前記のような従来技術の問題点を解決し、既存の
部品を使用し、かつ電池電圧が低下しても動作可能なス
イッチングレギュレータ型の降圧型電源装置を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明は、スイッチング
レギュレータ型の降圧型電源装置において、電源回路の
出力電圧値に基づき出力パルス幅が変化し、最大出力パ
ルス幅がパルス周期の１００％未満であるスイッチング
制御用ＩＣを使用し、前記ＩＣの出力パルスのパルス幅
を伸張するパルス幅伸張手段を設けたことを特徴とす
る。本発明においては、デューティ比に上限のある既存
の昇圧制御用ＩＣを使用し、パルス幅を伸張する簡単な
手段を用いることによって、降圧電源回路における入力
電圧の下限を限界まで下げるように作用する。
レギュレータ型の降圧型電源装置において、電源回路の
出力電圧値に基づき出力パルス幅が変化し、最大出力パ
ルス幅がパルス周期の１００％未満であるスイッチング
制御用ＩＣを使用し、前記ＩＣの出力パルスのパルス幅
を伸張するパルス幅伸張手段を設けたことを特徴とす
る。本発明においては、デューティ比に上限のある既存
の昇圧制御用ＩＣを使用し、パルス幅を伸張する簡単な
手段を用いることによって、降圧電源回路における入力
電圧の下限を限界まで下げるように作用する。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１は、本発明を適用した
電源装置の構成を示す回路図である。電池としては、例
えばリチウムイオン２次電池を使用し、この時の入力電
圧範囲Ｖinは２セルで５．０〜８．４ボルトとなる。な
お、使用する電池の種類は任意である。電池からの電源
は、スイッチング用のＭＯＳＦＥＴＱ１のソース端子に
接続されると共に、電源回路内の回路の電源として使用
される。
を参照して詳細に説明する。図１は、本発明を適用した
電源装置の構成を示す回路図である。電池としては、例
えばリチウムイオン２次電池を使用し、この時の入力電
圧範囲Ｖinは２セルで５．０〜８．４ボルトとなる。な
お、使用する電池の種類は任意である。電池からの電源
は、スイッチング用のＭＯＳＦＥＴＱ１のソース端子に
接続されると共に、電源回路内の回路の電源として使用
される。
【０００９】ＩＣ１は電源回路の出力電圧Ｖout を入力
し、内蔵する基準電圧発生回路から生成される基準電
圧、例えば５ボルトとの差に応じてデューティ比の変化
する負論理の出力パルスをCONT端子から出力する。出力
パルスの周波数は例えば数百キロヘルツで一定であり、
前記差が負の場合、即ちＶout が例えば４．９ボルトで
あった場合には出力パルスのデューティ比が増加し、逆
に差が正の場合にはデューティ比が減少する。
し、内蔵する基準電圧発生回路から生成される基準電
圧、例えば５ボルトとの差に応じてデューティ比の変化
する負論理の出力パルスをCONT端子から出力する。出力
パルスの周波数は例えば数百キロヘルツで一定であり、
前記差が負の場合、即ちＶout が例えば４．９ボルトで
あった場合には出力パルスのデューティ比が増加し、逆
に差が正の場合にはデューティ比が減少する。
【００１０】一般的に昇圧型のスイッチングレギュレー
タ回路においては、スイッチング素子が電源をショート
するような位置に接続されており、オン状態が継続する
と、電流が流れ過ぎてスイッチング素子が破壊されてし
まう恐れがある。従って、スイッチング素子は必ずオン
／オフを繰り返すスイッチング状態で使用される必要が
ある。そこで、前記したように、昇圧電源回路用に設計
された制御用ＩＣには出力パルスのデューティ比が例え
ば９０％以上にはならないような保護機能が内蔵されて
いる。なお、このような制御用ＩＣは市販されており、
内部構成は周知である。
タ回路においては、スイッチング素子が電源をショート
するような位置に接続されており、オン状態が継続する
と、電流が流れ過ぎてスイッチング素子が破壊されてし
まう恐れがある。従って、スイッチング素子は必ずオン
／オフを繰り返すスイッチング状態で使用される必要が
ある。そこで、前記したように、昇圧電源回路用に設計
された制御用ＩＣには出力パルスのデューティ比が例え
ば９０％以上にはならないような保護機能が内蔵されて
いる。なお、このような制御用ＩＣは市販されており、
内部構成は周知である。
【００１１】抵抗Ｒ１、Ｒ２、ダイオードＤ１、コンデ
ンサＣ１およびＡＮＤゲート（バッファとして使用）か
らなるＩＣ２はパルス幅伸張回路を形成している。制御
用ＩＣ１の出力端子CONTが”０”になった場合には、コ
ンデンサＣ１に蓄積されている電荷はダイオードＤ１を
介して放電するので、ＩＣ２の一方の入力端子のレベル
は直ちに”０”となる。
ンサＣ１およびＡＮＤゲート（バッファとして使用）か
らなるＩＣ２はパルス幅伸張回路を形成している。制御
用ＩＣ１の出力端子CONTが”０”になった場合には、コ
ンデンサＣ１に蓄積されている電荷はダイオードＤ１を
介して放電するので、ＩＣ２の一方の入力端子のレベル
は直ちに”０”となる。
【００１２】制御用ＩＣ１のオープンドレインの出力端
子CONTが”１”になった場合には、プルアップ抵抗Ｒ１
→抵抗Ｒ２→コンデンサＣ１の経路で、コンデンサＣ１
に電荷が蓄積される。この蓄積に従って、ＩＣ２の一方
の入力端子のレベルは時間と共に上昇する。ＩＣ２の他
方の入力端子は電源に接続されているので、ＩＣ２の一
方の入力端子の電圧が判定閾値である例えば２ボルトを
越えると、ＩＣ２の出力が”１”になる。
子CONTが”１”になった場合には、プルアップ抵抗Ｒ１
→抵抗Ｒ２→コンデンサＣ１の経路で、コンデンサＣ１
に電荷が蓄積される。この蓄積に従って、ＩＣ２の一方
の入力端子のレベルは時間と共に上昇する。ＩＣ２の他
方の入力端子は電源に接続されているので、ＩＣ２の一
方の入力端子の電圧が判定閾値である例えば２ボルトを
越えると、ＩＣ２の出力が”１”になる。
【００１３】従って、ＩＣ２の出力パルスは、ＩＣ１の
出力パルスが立ち下がると直ちに立ち下がり、ＩＣ１の
出力パルスが立ち上がった場合には、抵抗Ｒ２≫抵抗Ｒ
１とすれば、ほぼ抵抗Ｒ２およびコンデンサＣ１の積で
ある時定数Ｔだけ遅延して立ち上がる。これを負論理の
パルスで考えると、パルスの後端（立ち上がり）が遅延
し、パルス幅が伸張されたことになる。
出力パルスが立ち下がると直ちに立ち下がり、ＩＣ１の
出力パルスが立ち上がった場合には、抵抗Ｒ２≫抵抗Ｒ
１とすれば、ほぼ抵抗Ｒ２およびコンデンサＣ１の積で
ある時定数Ｔだけ遅延して立ち上がる。これを負論理の
パルスで考えると、パルスの後端（立ち上がり）が遅延
し、パルス幅が伸張されたことになる。
【００１４】ＩＣ２の出力パルスはＰチャネルＭＯＳＦ
ＥＴＱ１を駆動し、パルスが”０”である間のみＦＥＴ
Ｑ１がオン状態となる。ＦＥＴＱ１がオン状態である間
は、電池→ＦＥＴＱ１→インダクタＬ１→コンデンサＣ
２（および負荷）の経路でコンデンサＣ２が充電され
る。この時、経路中にインダクタＬ１が存在するので、
充電電流は急激には増加せず、ゆっくりと増加していく
と共にインダクタＬ１にエネルギーが蓄積されていく。
ＥＴＱ１を駆動し、パルスが”０”である間のみＦＥＴ
Ｑ１がオン状態となる。ＦＥＴＱ１がオン状態である間
は、電池→ＦＥＴＱ１→インダクタＬ１→コンデンサＣ
２（および負荷）の経路でコンデンサＣ２が充電され
る。この時、経路中にインダクタＬ１が存在するので、
充電電流は急激には増加せず、ゆっくりと増加していく
と共にインダクタＬ１にエネルギーが蓄積されていく。
【００１５】ＦＥＴＱ１がオフになると、電池からの充
電電流は無くなるが、インダクタＬ１に蓄積されたエネ
ルギーが、インダクタＬ１→コンデンサＣ２→ダイオー
ドＤ２の経路で放電するために、やはりコンデンサＣ２
が充電される。コンデンサＣ２の充電電流はＦＥＴＱ１
がオンである時間が長いほど大きくなるので、電源回路
の出力電圧Ｖout に基づいてパルス幅を制御することに
よって、電源回路の出力電圧を一定に保つように制御す
ることが可能となる。
電電流は無くなるが、インダクタＬ１に蓄積されたエネ
ルギーが、インダクタＬ１→コンデンサＣ２→ダイオー
ドＤ２の経路で放電するために、やはりコンデンサＣ２
が充電される。コンデンサＣ２の充電電流はＦＥＴＱ１
がオンである時間が長いほど大きくなるので、電源回路
の出力電圧Ｖout に基づいてパルス幅を制御することに
よって、電源回路の出力電圧を一定に保つように制御す
ることが可能となる。
【００１６】図２は、本発明の電源装置の主要部の波形
を示す説明図である。図２（ａ）はＩＣ１の出力パルス
のデューティ比が最大（９０％）である場合の各部の波
形図である。ＩＣ１からは、デューティ比９０％の負論
理のパルスが出力される。例えばパルス周波数を１００
キロヘルツとすると、パルス周期は１０マイクロ秒とな
り、ＩＣ１からは９マイクロ秒が”０”で１マイクロ秒
のみ”１”であるパルスが出力される。
を示す説明図である。図２（ａ）はＩＣ１の出力パルス
のデューティ比が最大（９０％）である場合の各部の波
形図である。ＩＣ１からは、デューティ比９０％の負論
理のパルスが出力される。例えばパルス周波数を１００
キロヘルツとすると、パルス周期は１０マイクロ秒とな
り、ＩＣ１からは９マイクロ秒が”０”で１マイクロ秒
のみ”１”であるパルスが出力される。
【００１７】ＩＣ２の入力端のレベルはＩＣ１の出力
が”０”の間は”０”であり、ＩＣ１の出力が”１”に
なると、時間と共にレベルが上昇する。そして、ＩＣ２
の入力端レベルがＩＣ２の判定閾値である例えば２ボル
トを超えると、ＩＣ２の出力が”１”になる。ここで、
時定数Ｔ＝Ｒ２×Ｃ１を１マイクロ秒以上になるように
抵抗Ｒ２およびコンデンサＣ１を選定する。このように
時定数を設定すると、ＩＣ２の入力端レベルがＩＣ２の
判定閾値である例えば２ボルトを超える前に、ＩＣ１の
出力が”０”になる。すると、コンデンサＣ１の電荷が
放電して、ＩＣ２の出力は”０”のまま、即ち負論理に
おけるデューティ比１００％のパルスとなる。
が”０”の間は”０”であり、ＩＣ１の出力が”１”に
なると、時間と共にレベルが上昇する。そして、ＩＣ２
の入力端レベルがＩＣ２の判定閾値である例えば２ボル
トを超えると、ＩＣ２の出力が”１”になる。ここで、
時定数Ｔ＝Ｒ２×Ｃ１を１マイクロ秒以上になるように
抵抗Ｒ２およびコンデンサＣ１を選定する。このように
時定数を設定すると、ＩＣ２の入力端レベルがＩＣ２の
判定閾値である例えば２ボルトを超える前に、ＩＣ１の
出力が”０”になる。すると、コンデンサＣ１の電荷が
放電して、ＩＣ２の出力は”０”のまま、即ち負論理に
おけるデューティ比１００％のパルスとなる。
【００１８】降圧型のスイッチングレギュレータ回路に
おいては、図１に示すように、スイッチング素子が負荷
と直列に接続されている。従って、スイッチング素子が
オン状態を継続しても、負荷に流れる電流以上の電流が
スイッチング素子に流れることは無く、素子が破壊され
る恐れはない。従って、負荷に供給すべき電圧が例えば
５ボルトであった場合には、ＦＥＴＱ１を最大デューテ
ィ比１００％で駆動する、即ちオン状態を継続するよう
に駆動することによって、電池電圧が５Ｖに低下するま
で負荷を動作させることが可能となる。
おいては、図１に示すように、スイッチング素子が負荷
と直列に接続されている。従って、スイッチング素子が
オン状態を継続しても、負荷に流れる電流以上の電流が
スイッチング素子に流れることは無く、素子が破壊され
る恐れはない。従って、負荷に供給すべき電圧が例えば
５ボルトであった場合には、ＦＥＴＱ１を最大デューテ
ィ比１００％で駆動する、即ちオン状態を継続するよう
に駆動することによって、電池電圧が５Ｖに低下するま
で負荷を動作させることが可能となる。
【００１９】図２（ｂ）は、ＩＣ１の出力パルスのデュ
ーティ比が５０％である場合の各部の波形図である。こ
こで、時定数Ｔを１マイクロ秒程度に設定した場合に
は、ＩＣ２の入力端の電圧は閾値を超え、その時点でＩ
Ｃ２の出力が”１”になる。この時のデューティ比はほ
ぼ６０％となる。
ーティ比が５０％である場合の各部の波形図である。こ
こで、時定数Ｔを１マイクロ秒程度に設定した場合に
は、ＩＣ２の入力端の電圧は閾値を超え、その時点でＩ
Ｃ２の出力が”１”になる。この時のデューティ比はほ
ぼ６０％となる。
【００２０】図３は、本発明におけるパルス幅伸張回路
のその他の実施例を示す回路図である。図３（ａ）は、
ＡＮＤゲートを使用したパルス幅伸張回路の例である。
ＡＮＤゲート（ＩＣ２）の一方の入力端子にはＩＣ１の
出力パルスをそのまま接続し、他方の入力端子には時定
数Ｔ＝Ｒ５×Ｃ５だけ遅延したパルスを入力する。する
と、ＡＮＤゲートの出力端子には、図１に示す第１の実
施例と同様の、パルスの立ち上がりのみが時定数分だけ
遅延した波形が得られ、これは負論理のパルスで考える
と後端のみが遅延し、パルス幅が伸張していることにな
る。
のその他の実施例を示す回路図である。図３（ａ）は、
ＡＮＤゲートを使用したパルス幅伸張回路の例である。
ＡＮＤゲート（ＩＣ２）の一方の入力端子にはＩＣ１の
出力パルスをそのまま接続し、他方の入力端子には時定
数Ｔ＝Ｒ５×Ｃ５だけ遅延したパルスを入力する。する
と、ＡＮＤゲートの出力端子には、図１に示す第１の実
施例と同様の、パルスの立ち上がりのみが時定数分だけ
遅延した波形が得られ、これは負論理のパルスで考える
と後端のみが遅延し、パルス幅が伸張していることにな
る。
【００２１】図３（ｂ）、（ｃ）はそれぞれ図１に示し
た第１の実施例のＩＣ２の代わりに、入力特性がシュミ
ットトリガ特性を有するバッファ回路（ＩＣ４）やコン
パレータ回路（ＩＣ５）を使用した例である。図３
（ｃ）の回路においては、抵抗Ｒ６、Ｒ７によって閾値
を自由に設定可能である。
た第１の実施例のＩＣ２の代わりに、入力特性がシュミ
ットトリガ特性を有するバッファ回路（ＩＣ４）やコン
パレータ回路（ＩＣ５）を使用した例である。図３
（ｃ）の回路においては、抵抗Ｒ６、Ｒ７によって閾値
を自由に設定可能である。
【００２２】以上、実施例について開示したが、以下に
述べるような変形例も考えられる。実施例においては、
パルスの立ち上がりを一定の時間だけ遅延させることに
よって、パルス幅の伸張を行う例を開示したが、このよ
うな構成では、デューティ比が所定値以下、例えば前記
例では１０％以下には下がらず、例えば電池がフル充電
されており、負荷の消費電力が非常に小さい場合に問題
となる。
述べるような変形例も考えられる。実施例においては、
パルスの立ち上がりを一定の時間だけ遅延させることに
よって、パルス幅の伸張を行う例を開示したが、このよ
うな構成では、デューティ比が所定値以下、例えば前記
例では１０％以下には下がらず、例えば電池がフル充電
されており、負荷の消費電力が非常に小さい場合に問題
となる。
【００２３】そこで、例えば図１の回路のダイオードＤ
１と直列に抵抗を接続し、コンデンサＣ１の放電時にも
時定数を持たせる。すると、デューティ比が小さい場合
にはコンデンサＣ１が完全に放電し切る前にＩＣ１の出
力が”１”になる。すると、コンデンサＣ１の充電が開
始されるが、Ｃ１にはすでにある程度の電荷が放電され
ずに蓄積されているので、その分だけ充電電圧が閾値に
達する時間が短くなり、パルスの立ち上がりの遅延時間
が短くなる。なお、図１の回路において、ダイオードＤ
１を削除しても上記と同様の効果がある。
１と直列に抵抗を接続し、コンデンサＣ１の放電時にも
時定数を持たせる。すると、デューティ比が小さい場合
にはコンデンサＣ１が完全に放電し切る前にＩＣ１の出
力が”１”になる。すると、コンデンサＣ１の充電が開
始されるが、Ｃ１にはすでにある程度の電荷が放電され
ずに蓄積されているので、その分だけ充電電圧が閾値に
達する時間が短くなり、パルスの立ち上がりの遅延時間
が短くなる。なお、図１の回路において、ダイオードＤ
１を削除しても上記と同様の効果がある。
【００２４】実施例においては、制御用ＩＣのデューテ
ィ比が最大の時に、スイッチング素子の駆動パルスが１
００％になる例を開示したが、電池の終止電圧と負荷の
電圧、制御用ＩＣの最大デューティ比によっては、１０
０％まで駆動する必要がない場合もある。従って、パル
ス幅の伸張は必要な量だけ行えばよい。
ィ比が最大の時に、スイッチング素子の駆動パルスが１
００％になる例を開示したが、電池の終止電圧と負荷の
電圧、制御用ＩＣの最大デューティ比によっては、１０
０％まで駆動する必要がない場合もある。従って、パル
ス幅の伸張は必要な量だけ行えばよい。
【００２５】
【発明の効果】以上述べたように、本発明においては、
デューティ比に上限のある既存の昇圧制御用ＩＣを使用
し、パルス幅を伸張する簡単な手段を用いることによっ
て、降圧電源回路における入力電圧の下限を限界まで下
げることができるという効果がある。
デューティ比に上限のある既存の昇圧制御用ＩＣを使用
し、パルス幅を伸張する簡単な手段を用いることによっ
て、降圧電源回路における入力電圧の下限を限界まで下
げることができるという効果がある。
【図１】本発明を適用した電源装置の構成を示す回路図
である。
である。
【図２】本発明の電源装置の主要部の波形を示す説明図
である。
である。
【図３】本発明のパルス幅伸張回路の他の実施例を示す
回路図である。
回路図である。
【図４】従来の降圧型のスイッチングレギュレータ回路
の回路図である。
の回路図である。
ＩＣ１…スイッチング制御用ＩＣ、ＩＣ２…ＡＮＤゲー
トＩＣ、Ｑ１…ＭＯＳＦＥＴ、Ｌ１…インダクタ、…Ｒ
１、Ｒ２…抵抗、Ｃ１、Ｃ２、Ｃ３…コンデンサ、Ｄ
１、Ｄ２…ダイオード
トＩＣ、Ｑ１…ＭＯＳＦＥＴ、Ｌ１…インダクタ、…Ｒ
１、Ｒ２…抵抗、Ｃ１、Ｃ２、Ｃ３…コンデンサ、Ｄ
１、Ｄ２…ダイオード
Claims (2)
- 【請求項１】 スイッチングレギュレータ型の降圧型電
源装置において、 電源回路の出力電圧値に基づき出力パルス幅が変化し、
最大出力パルス幅がパルス周期の１００％未満であるス
イッチング制御用ＩＣを使用し、 前記ＩＣの出力パルスのパルス幅を伸張するパルス幅伸
張手段を設けたことを特徴とする電源装置。 - 【請求項２】 前記ＩＣの出力パルス幅が最大になった
時に、前記パルス幅伸張手段の出力パルス幅がパルス周
期の１００％になることを特徴とする請求項１に記載の
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21537797A JPH1169788A (ja) | 1997-08-11 | 1997-08-11 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21537797A JPH1169788A (ja) | 1997-08-11 | 1997-08-11 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1169788A true JPH1169788A (ja) | 1999-03-09 |
Family
ID=16671298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21537797A Pending JPH1169788A (ja) | 1997-08-11 | 1997-08-11 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1169788A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010168925A (ja) * | 2009-01-20 | 2010-08-05 | Hitachi Automotive Systems Ltd | エンジンコントロールユニット |
| US7888919B2 (en) | 2008-03-20 | 2011-02-15 | International Business Machines Corporation | Apparatus, system, and method for an adaptive high efficiency switching power supply |
| CN112952927A (zh) * | 2019-12-11 | 2021-06-11 | 台达电子工业股份有限公司 | 占空比限制电路、具有其的电源供应器及其操作方法 |
| WO2023051576A1 (zh) * | 2021-09-28 | 2023-04-06 | 长春捷翼汽车零部件有限公司 | 一种车载电池电源稳压电路及新能源汽车充电插座 |
-
1997
- 1997-08-11 JP JP21537797A patent/JPH1169788A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7888919B2 (en) | 2008-03-20 | 2011-02-15 | International Business Machines Corporation | Apparatus, system, and method for an adaptive high efficiency switching power supply |
| JP2010168925A (ja) * | 2009-01-20 | 2010-08-05 | Hitachi Automotive Systems Ltd | エンジンコントロールユニット |
| CN112952927A (zh) * | 2019-12-11 | 2021-06-11 | 台达电子工业股份有限公司 | 占空比限制电路、具有其的电源供应器及其操作方法 |
| JP2021093904A (ja) * | 2019-12-11 | 2021-06-17 | 台達電子工業股▲ふん▼有限公司 | デューティ比制限回路を有する電源供給装置、デューティ比制限回路及びその動作方法 |
| US11496048B2 (en) | 2019-12-11 | 2022-11-08 | Delta Electronics, Inc. | Power supply with duty cycle limiting circuit, duty cycle limiting circuit, and method of operating the same |
| CN112952927B (zh) * | 2019-12-11 | 2024-02-13 | 台达电子工业股份有限公司 | 占空比限制电路、具有其的电源供应器及其操作方法 |
| WO2023051576A1 (zh) * | 2021-09-28 | 2023-04-06 | 长春捷翼汽车零部件有限公司 | 一种车载电池电源稳压电路及新能源汽车充电插座 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263523B1 (en) | Programmable pulse time limit for switching DC-DC converters | |
| US6414403B2 (en) | Power unit | |
| US8476887B2 (en) | DC to DC converter with pseudo constant switching frequency | |
| JP3213401B2 (ja) | 非水系二次電池の充電方法 | |
| US20150002115A1 (en) | Series-capacitor buck converter multiphase controller | |
| JP4830218B2 (ja) | 駆動信号供給回路 | |
| US20110140673A1 (en) | Pulse width modulated battery charging | |
| JP2004173481A (ja) | スイッチングレギュレータ及び電源装置 | |
| US9203303B2 (en) | Inductor-based switching mode DC-DC converter and control method thereof | |
| CN110875686B (zh) | 电子转换器和操作电子转换器的方法 | |
| US11038427B1 (en) | Charge-cycle control for burst-mode DC-DC converters | |
| TWI533559B (zh) | 電子裝置中的電路、電子裝置及供電方法 | |
| TWI710781B (zh) | 用於低電流感測的系統和方法 | |
| CN113497559A (zh) | 转换器电路、对应的设备和方法 | |
| WO2005076099A1 (en) | Enabling circuit for avoiding negative voltage transients | |
| KR101152476B1 (ko) | 이차전지 충방전 장치 | |
| JP2007189771A (ja) | 電源装置 | |
| JPH1169788A (ja) | 電源装置 | |
| JP2003525003A (ja) | Ｄｃ−ｄｃコンバータ用スイッチング装置及びスイッチコンポーネント | |
| CN109785874B (zh) | 电源重置电路 | |
| US20030042871A1 (en) | Method and apparatus for using pulse current to extend the functionality of a battery | |
| JP3517708B2 (ja) | 太陽電池を用いた電源装置 | |
| CN114006426A (zh) | 一种大容性负载预充电路及其工作方法 | |
| CN112600168A (zh) | 一种基于dc-dc开关电源实现自定时重启电路 | |
| JPS6215023B2 (ja) |