JPH1168770A - Ａｔｍスイッチにおけるスケジューリング方式 - Google Patents
Ａｔｍスイッチにおけるスケジューリング方式Info
- Publication number
- JPH1168770A JPH1168770A JP9227193A JP22719397A JPH1168770A JP H1168770 A JPH1168770 A JP H1168770A JP 9227193 A JP9227193 A JP 9227193A JP 22719397 A JP22719397 A JP 22719397A JP H1168770 A JPH1168770 A JP H1168770A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- output
- priority
- class
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】実時間性が要求されるトラヒックの遅延特性の
劣化を低減するＡＴＭスイッチのスケジューリング方式
の提供。 【解決手段】各々のトラヒッククラスには、低優先、又
は高優先のプライオリティを設定し、実時間性が要求さ
れるトラヒッククラスについては、高優先のプライオリ
ティを与え、出力セル選択部５は、各クラスのウエイト
カウンタ４１〜４ｎの値と、キュー３１〜３ｎのキュー
長の積が０でないクラスのうち、プライオリティが高優
先に設定されているクラスが存在する場合は、その中か
ら回転優先方式で出力を許可するキューを決定し、プラ
イオリティが高優先に設定されているクラスが存在しな
い場合は、プライオリティが低優先に設定されているク
ラスの中から回転優先方式で出力を許可するキューを決
定することで、ＡＴＭスイッチにおけるスケジューリン
グ制御を実現する。
劣化を低減するＡＴＭスイッチのスケジューリング方式
の提供。 【解決手段】各々のトラヒッククラスには、低優先、又
は高優先のプライオリティを設定し、実時間性が要求さ
れるトラヒッククラスについては、高優先のプライオリ
ティを与え、出力セル選択部５は、各クラスのウエイト
カウンタ４１〜４ｎの値と、キュー３１〜３ｎのキュー
長の積が０でないクラスのうち、プライオリティが高優
先に設定されているクラスが存在する場合は、その中か
ら回転優先方式で出力を許可するキューを決定し、プラ
イオリティが高優先に設定されているクラスが存在しな
い場合は、プライオリティが低優先に設定されているク
ラスの中から回転優先方式で出力を許可するキューを決
定することで、ＡＴＭスイッチにおけるスケジューリン
グ制御を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭスイッチに
おけるスケジューリング制御方式に関し、より詳細に
は、様々なトラヒックに対応するためにスイッチ前段或
いは後段に配備されたバッファ部をトラヒッククラス
別、出方路別に分割し、トラヒック制御するようなＡＴ
Ｍスイッチにおいて、各トラヒッククラスの帯域を保証
するためのスケジューリング制御方式に関する。
おけるスケジューリング制御方式に関し、より詳細に
は、様々なトラヒックに対応するためにスイッチ前段或
いは後段に配備されたバッファ部をトラヒッククラス
別、出方路別に分割し、トラヒック制御するようなＡＴ
Ｍスイッチにおいて、各トラヒッククラスの帯域を保証
するためのスケジューリング制御方式に関する。
【０００２】
【従来の技術】従来のＷＲＲ（Ｗeighted Ｒound Ｒob
in）方式によるスケジューリング制御方式の一例を、図
４及び図５を参照して以下に説明する。
in）方式によるスケジューリング制御方式の一例を、図
４及び図５を参照して以下に説明する。
【０００３】図４は、３つのトラヒッククラス（クラス
１〜クラス３）を独立したキューに収容した場合の、Ａ
ＴＭスイッチ前段或いは後段に配備された入力バッファ
部又は出力バッファ部におけるＷＲＲスケジューリング
方式の例を模式的に示す説明図である。図４において、
２１〜２３は各トラヒッククラス毎のキュー、２４はＷ
ＲＲスケジューラである。キュー２１〜２３には、バッ
ファ部に入力されたセルのうち、該当するトラヒックク
ラスのセルが蓄積される。
１〜クラス３）を独立したキューに収容した場合の、Ａ
ＴＭスイッチ前段或いは後段に配備された入力バッファ
部又は出力バッファ部におけるＷＲＲスケジューリング
方式の例を模式的に示す説明図である。図４において、
２１〜２３は各トラヒッククラス毎のキュー、２４はＷ
ＲＲスケジューラである。キュー２１〜２３には、バッ
ファ部に入力されたセルのうち、該当するトラヒックク
ラスのセルが蓄積される。
【０００４】ＷＲＲスケジューラ２４は、各キュー毎の
ウエイトを設定するカウンタと、複数トラヒッククラス
の中から回転優先で選択を行い出力セルを決定するＲＲ
（ラウンドロビン：回転優先）回路から構成されてい
る。
ウエイトを設定するカウンタと、複数トラヒッククラス
の中から回転優先で選択を行い出力セルを決定するＲＲ
（ラウンドロビン：回転優先）回路から構成されてい
る。
【０００５】ＷＲＲスケジューラ２４の動作を図５に示
したフローチャートに従って説明する。
したフローチャートに従って説明する。
【０００６】スタート後、ステップＳ１において、各キ
ュー毎に配備するウエイト設定用のカウンタをリセット
し、カウンタに初期値をロードする。この初期値は、ソ
フトインタフェースによって変更可能である。ここで各
カウンタの値をＷｉ、各キューに蓄積されたセルの数を
Ｑｉとする。また、ｆ（ｉ）＝Ｗｉ・Ｑｉとする。
ュー毎に配備するウエイト設定用のカウンタをリセット
し、カウンタに初期値をロードする。この初期値は、ソ
フトインタフェースによって変更可能である。ここで各
カウンタの値をＷｉ、各キューに蓄積されたセルの数を
Ｑｉとする。また、ｆ（ｉ）＝Ｗｉ・Ｑｉとする。
【０００７】次に、ステップＳ２において、Σｆ（ｉ）
≠０か否かを判定する。つまり、各キューの蓄積セル数
Ｑｉが０か、又は各キューに対応するカウンタの値が０
でないかを監視する。ステップＳ２の判定処理におい
て、全てのトラヒッククラスについて、ｆ（ｉ）＝０で
ある場合には、ステップＳ１へ戻る。一方、いずれかの
クラスで、ｆ（ｉ）≠０である場合にはステップＳ３へ
と進む。
≠０か否かを判定する。つまり、各キューの蓄積セル数
Ｑｉが０か、又は各キューに対応するカウンタの値が０
でないかを監視する。ステップＳ２の判定処理におい
て、全てのトラヒッククラスについて、ｆ（ｉ）＝０で
ある場合には、ステップＳ１へ戻る。一方、いずれかの
クラスで、ｆ（ｉ）≠０である場合にはステップＳ３へ
と進む。
【０００８】ステップＳ３では、ｆ（ｉ）≠０のクラス
の中から出力を許可するクラスの選択を行う。キューに
セルが蓄積していても（Ｑｉ≠０）、カウンタの値が０
（Ｗｉ＝０）であるクラスは、このステップにおけるク
ラス選択から除外される。選択方法としては、全てのク
ラスで同一の優先度を持つよう、回転優先方式で行う。
そして選択されたクラスのキューからセルを出力する。
の中から出力を許可するクラスの選択を行う。キューに
セルが蓄積していても（Ｑｉ≠０）、カウンタの値が０
（Ｗｉ＝０）であるクラスは、このステップにおけるク
ラス選択から除外される。選択方法としては、全てのク
ラスで同一の優先度を持つよう、回転優先方式で行う。
そして選択されたクラスのキューからセルを出力する。
【０００９】次に、ステップＳ４では、ステップＳ３に
おいて選択したクラスのウエイトカウンタの値Ｗｉを１
減らす。その後ステップＳ２に戻り、Σｆ（ｉ）≠０の
判定によって、ステップＳ３〜Ｓ４のステップを繰り返
し、Σｆ（ｉ）＝０になると、ステップＳ１に戻り、ウ
エイトカウンタをリセットする。
おいて選択したクラスのウエイトカウンタの値Ｗｉを１
減らす。その後ステップＳ２に戻り、Σｆ（ｉ）≠０の
判定によって、ステップＳ３〜Ｓ４のステップを繰り返
し、Σｆ（ｉ）＝０になると、ステップＳ１に戻り、ウ
エイトカウンタをリセットする。
【００１０】各クラスのキューからセルが１つ出力され
る度に、ウエイトカウンタの値を１つ減らし、ウエイト
カウンタの値が０になると、そのクラスからのセルの出
力を停止する。全てのクラスにおいて、ウエイトカウン
タあるいはキューのセル蓄積数が０になると、全てのウ
エイトカウンタは初期値にリセットされる。従って、全
てクラスに十分な入力セルが与えられている場合、各々
のクラスから与えられたウエイトの割合に従ってセルが
出力される。
る度に、ウエイトカウンタの値を１つ減らし、ウエイト
カウンタの値が０になると、そのクラスからのセルの出
力を停止する。全てのクラスにおいて、ウエイトカウン
タあるいはキューのセル蓄積数が０になると、全てのウ
エイトカウンタは初期値にリセットされる。従って、全
てクラスに十分な入力セルが与えられている場合、各々
のクラスから与えられたウエイトの割合に従ってセルが
出力される。
【００１１】ウエイトと帯域との関係は、例えば全ての
ウエイトの合計を１０、セル出力の全帯域をＣとする
と、ウエイト１＝Ｃ／１０の帯域に相当する。
ウエイトの合計を１０、セル出力の全帯域をＣとする
と、ウエイト１＝Ｃ／１０の帯域に相当する。
【００１２】以上の処理フローに従った結果、図４に示
す例では、図示した順でセルが出力される。
す例では、図示した順でセルが出力される。
【００１３】この方式では、複数トラヒッククラスに対
し、ウエイトを割当て、その比に従って各クラスの帯域
を保証することが可能である。
し、ウエイトを割当て、その比に従って各クラスの帯域
を保証することが可能である。
【００１４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＷＲＲ方式によるスケジューリング制御方式
においては、収容するトラヒッククラスが多い場合、あ
るクラスのセルを出力した後は最悪全てのクラスを１回
ずつ出力した後でないと、再びこのクラスのセルを出力
することはできない。
うな従来のＷＲＲ方式によるスケジューリング制御方式
においては、収容するトラヒッククラスが多い場合、あ
るクラスのセルを出力した後は最悪全てのクラスを１回
ずつ出力した後でないと、再びこのクラスのセルを出力
することはできない。
【００１５】図６は、従来のスケジューリング制御方式
での動作例を示す。図６は、クラス数６、各クラスのウ
エイト１とした場合の例であり、クラス６のセルが到着
してから出力されるまでに最悪５セル時間待たされるこ
とになること示している。
での動作例を示す。図６は、クラス数６、各クラスのウ
エイト１とした場合の例であり、クラス６のセルが到着
してから出力されるまでに最悪５セル時間待たされるこ
とになること示している。
【００１６】このように、従来のＷＲＲ方式によるスケ
ジューリング制御方式では、遅延特性が重要で実時間性
を必要とするトラヒックを扱う場合に、このトラヒック
の遅延特性を劣化させる恐れがある。特に、ＣＢＲ（Ｃ
onstant Ｂit Ｒate）トラヒックのようなＣＤＶ（Ｃel
l Ｄelay Ｖariation：セル遅延変動）特性の保証が要
求されるトラヒックに対して大きな影響を及ぼす。
ジューリング制御方式では、遅延特性が重要で実時間性
を必要とするトラヒックを扱う場合に、このトラヒック
の遅延特性を劣化させる恐れがある。特に、ＣＢＲ（Ｃ
onstant Ｂit Ｒate）トラヒックのようなＣＤＶ（Ｃel
l Ｄelay Ｖariation：セル遅延変動）特性の保証が要
求されるトラヒックに対して大きな影響を及ぼす。
【００１７】したがって本発明は、上述したような従来
技術の問題点に鑑みてなされたものであって、その目的
は、実時間性が必要とされるトラヒッククラスの遅延特
性を劣化させることなく帯域の保証を行うスケジューリ
ング制御方式を提供することにある。
技術の問題点に鑑みてなされたものであって、その目的
は、実時間性が必要とされるトラヒッククラスの遅延特
性を劣化させることなく帯域の保証を行うスケジューリ
ング制御方式を提供することにある。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明におけるスケジューリング制御方式は、各ク
ラスのウエイトとキューの蓄積数から出力セルの選択を
行う出力セル選択部において、予め設定される各クラス
のプライオリティを参照し、プライオリティが高いクラ
スを優先して選択する、ことを特徴とする。
め、本発明におけるスケジューリング制御方式は、各ク
ラスのウエイトとキューの蓄積数から出力セルの選択を
行う出力セル選択部において、予め設定される各クラス
のプライオリティを参照し、プライオリティが高いクラ
スを優先して選択する、ことを特徴とする。
【００１９】本発明は、好ましくは、スイッチ本体と、
前記スイッチの複数の入力ポートおよび出力ポートのそ
れぞれに配備され、セルを蓄積する入力バッファ部およ
び出力バッファ部と、を含むＡＴＭスイッチにおける、
前記入力バッファ部および出力バッファ部におけるスケ
ジューリング方式において、前記入力バッファ部および
前記出力バッファ部に、出方路毎、セルのトラヒック種
類毎に、バッファを論理的に分割したキューと、前記各
キューに対応するウエイトカウンタと、を備え、前記ウ
エイトカウンタが０でないクラスのキューが複数有る場
合、優先度が高いクラスのキューの中から回転優先方式
により、出力を許可するキューを決定し、前記ウエイト
カウンタが０でないクラスの中に優先度が高いクラスの
キューが無い場合には、優先度が低いクラスのキューの
中から回転優先方式により、出力を許可するキューを決
定し、セルを読み出す、ことを特徴とする。
前記スイッチの複数の入力ポートおよび出力ポートのそ
れぞれに配備され、セルを蓄積する入力バッファ部およ
び出力バッファ部と、を含むＡＴＭスイッチにおける、
前記入力バッファ部および出力バッファ部におけるスケ
ジューリング方式において、前記入力バッファ部および
前記出力バッファ部に、出方路毎、セルのトラヒック種
類毎に、バッファを論理的に分割したキューと、前記各
キューに対応するウエイトカウンタと、を備え、前記ウ
エイトカウンタが０でないクラスのキューが複数有る場
合、優先度が高いクラスのキューの中から回転優先方式
により、出力を許可するキューを決定し、前記ウエイト
カウンタが０でないクラスの中に優先度が高いクラスの
キューが無い場合には、優先度が低いクラスのキューの
中から回転優先方式により、出力を許可するキューを決
定し、セルを読み出す、ことを特徴とする。
【００２０】
【発明の実施の形態】本発明の好ましい実施の形態を以
下に説明する。本発明は、その好ましい実施の形態にお
いて、入力セルをトラヒッククラス別に蓄積するキュー
と、各キューに対する出力の比を設定するウエイトカウ
ンタと、キューのセル蓄積状況とウエイトカウンタの値
と各クラスのプライオリティを監視し、セル出力選択を
行う出力セル選択部と、キューのセル蓄積状況とウエイ
トカウンタの値を監視し、リセット条件時に各ウエイト
カウンタにリセット指示を出力するリセット制御部を備
え、出力セル選択部は、キュー長が０でなく、かつ、ウ
エイトカウンタの値が０でないクラスの中からプライオ
リティが高優先に設定されているクラスから優先的に出
力許可を与え、高優先のクラスのキュー長が０、或いは
ウエイトカウンタが０になった後、プライオリティが低
優先のクラスからの出力を許可を与える。
下に説明する。本発明は、その好ましい実施の形態にお
いて、入力セルをトラヒッククラス別に蓄積するキュー
と、各キューに対する出力の比を設定するウエイトカウ
ンタと、キューのセル蓄積状況とウエイトカウンタの値
と各クラスのプライオリティを監視し、セル出力選択を
行う出力セル選択部と、キューのセル蓄積状況とウエイ
トカウンタの値を監視し、リセット条件時に各ウエイト
カウンタにリセット指示を出力するリセット制御部を備
え、出力セル選択部は、キュー長が０でなく、かつ、ウ
エイトカウンタの値が０でないクラスの中からプライオ
リティが高優先に設定されているクラスから優先的に出
力許可を与え、高優先のクラスのキュー長が０、或いは
ウエイトカウンタが０になった後、プライオリティが低
優先のクラスからの出力を許可を与える。
【００２１】上記のように構成されてなる本発明の実施
の形態によれば、スイッチの前段或いは後段に配備され
たバッファ部をトラヒッククラス別、出方路別に分割
し、トラヒック制御するようなＡＴＭスイッチにおい
て、バッファ部に入力されるセルのうち、実時間性が要
求されるようなトラヒッククラスに対してはプライオリ
ティを高優先に設定することにより、他のクラスの出力
を待たずに即座に出力が可能となり、遅延特性の劣化を
防ぐことができる。
の形態によれば、スイッチの前段或いは後段に配備され
たバッファ部をトラヒッククラス別、出方路別に分割
し、トラヒック制御するようなＡＴＭスイッチにおい
て、バッファ部に入力されるセルのうち、実時間性が要
求されるようなトラヒッククラスに対してはプライオリ
ティを高優先に設定することにより、他のクラスの出力
を待たずに即座に出力が可能となり、遅延特性の劣化を
防ぐことができる。
【００２２】
【実施例】上記した本発明の実施の形態を更に詳細に説
明すべく、本発明の実施例について図面を参照して以下
に説明する。図１に、本発明の一実施例に係るＷＲＲス
ケジューリング制御方式が行われるＡＴＭスイッチの入
力、又は出力バッファ部の構成の一例を示す。
明すべく、本発明の実施例について図面を参照して以下
に説明する。図１に、本発明の一実施例に係るＷＲＲス
ケジューリング制御方式が行われるＡＴＭスイッチの入
力、又は出力バッファ部の構成の一例を示す。
【００２３】図１を参照すると、本発明の一実施例にお
いて、セル入力部１には、ＡＴＭセルとそのセルのトラ
ヒッククラス、あるいは出方路を示す識別子がセルの先
頭に付加されて入力される。
いて、セル入力部１には、ＡＴＭセルとそのセルのトラ
ヒッククラス、あるいは出方路を示す識別子がセルの先
頭に付加されて入力される。
【００２４】キュー選択部２は、セル入力部１よりセル
を受信すると、セルの先頭に付加されたトラヒッククラ
ス、あるいは出方路情報を識別して、複数のトラヒック
クラス別、あるいは出方路別に配備される複数のキュー
３１〜３ｎのうち、どのキューに書き込むかを選択し、
セルは選択されたキューに蓄積される。なお、図１で
は、説明を簡単にするために、トラヒッククラス数を
ｎ、出方路を１とした場合の例を示している。
を受信すると、セルの先頭に付加されたトラヒッククラ
ス、あるいは出方路情報を識別して、複数のトラヒック
クラス別、あるいは出方路別に配備される複数のキュー
３１〜３ｎのうち、どのキューに書き込むかを選択し、
セルは選択されたキューに蓄積される。なお、図１で
は、説明を簡単にするために、トラヒッククラス数を
ｎ、出方路を１とした場合の例を示している。
【００２５】セルが蓄積されているキューは、出力セル
選択部５からの出力許可信号９を受けると、キュー内に
蓄積されたセルのうち、最も早く書き込まれたセルを１
つ読み出す。
選択部５からの出力許可信号９を受けると、キュー内に
蓄積されたセルのうち、最も早く書き込まれたセルを１
つ読み出す。
【００２６】キューから読み出されたセルは、セル出力
部７へ到達し、不図示のスイッチ部、又は回路対応部へ
出力される。
部７へ到達し、不図示のスイッチ部、又は回路対応部へ
出力される。
【００２７】次に、本発明の一実施例における、ＷＲＲ
スケジューリング制御方式の構成について更に説明す
る。
スケジューリング制御方式の構成について更に説明す
る。
【００２８】ウエイトカウンタ４１〜４ｎは、各々のキ
ューに対応して配備され、各トラヒッククラスに要求さ
れている帯域に相当するウエイトが予め設定される。ウ
エイトの設定は、ソフトインタフェースによって行わ
れ、変更可能である。また、ウエイトカウンタ４１〜４
ｎは、リセット制御部６からのリセット指示信号１２を
受信すると、上記ソフトインタフェースによって予め設
定された値を初期値としてカウンタにロードする。
ューに対応して配備され、各トラヒッククラスに要求さ
れている帯域に相当するウエイトが予め設定される。ウ
エイトの設定は、ソフトインタフェースによって行わ
れ、変更可能である。また、ウエイトカウンタ４１〜４
ｎは、リセット制御部６からのリセット指示信号１２を
受信すると、上記ソフトインタフェースによって予め設
定された値を初期値としてカウンタにロードする。
【００２９】リセット制御部６は、各キューのセル蓄積
数を示すキュー長通知信号１０と、各ウエイトカウンタ
の値を示すカウンタ値通知信号８を監視し、全てのトラ
ヒッククラスにおいて、キュー長Ｑｉとカウンタ値Ｗｉ
の積が０、すなわちＱｉ・Ｗｉ＝０になると、全てのウ
エイトカウンタ４１〜４ｎに対し、リセット指示信号１
２を送出する。
数を示すキュー長通知信号１０と、各ウエイトカウンタ
の値を示すカウンタ値通知信号８を監視し、全てのトラ
ヒッククラスにおいて、キュー長Ｑｉとカウンタ値Ｗｉ
の積が０、すなわちＱｉ・Ｗｉ＝０になると、全てのウ
エイトカウンタ４１〜４ｎに対し、リセット指示信号１
２を送出する。
【００３０】出力セル選択部５は、各キューのセル蓄積
数を示すキュー長通知信号１０と、各ウエイトカウンタ
の値を示すカウンタ値通知信号８と、各トラヒッククラ
スのプライオリティ情報を監視し、回転優先制御によ
り、１セル時間に１回出力キューの選択を行い、選択し
たキューに対し出力許可信号９を送信する。
数を示すキュー長通知信号１０と、各ウエイトカウンタ
の値を示すカウンタ値通知信号８と、各トラヒッククラ
スのプライオリティ情報を監視し、回転優先制御によ
り、１セル時間に１回出力キューの選択を行い、選択し
たキューに対し出力許可信号９を送信する。
【００３１】出力セル選択部５の出力セル選択方法につ
いて以下に詳しく説明する。
いて以下に詳しく説明する。
【００３２】キュー長Ｑｉとカウンタ値Ｗｉの積が０で
ない、すなわちＱｉ・Ｗｉ≠０のクラスが存在する場
合、それらのクラスのうち、プライオリティが高優先に
設定されているクラスがあれば、当該クラスの中から回
転優先制御により、出力を許可するキューを選択する。
ない、すなわちＱｉ・Ｗｉ≠０のクラスが存在する場
合、それらのクラスのうち、プライオリティが高優先に
設定されているクラスがあれば、当該クラスの中から回
転優先制御により、出力を許可するキューを選択する。
【００３３】また、Ｑｉ・Ｗｉ≠０のクラスの中にプラ
イオリティが高優先に設定されたクラスがない場合、プ
ライオリティが低優先のクラスの中から回転優先制御に
より、出力を許可するキューを選択する。
イオリティが高優先に設定されたクラスがない場合、プ
ライオリティが低優先のクラスの中から回転優先制御に
より、出力を許可するキューを選択する。
【００３４】そして、Ｑｉ・Ｗｉ≠０のクラスが存在し
ない場合には、どのキューに対しても出力を許可しな
い。
ない場合には、どのキューに対しても出力を許可しな
い。
【００３５】次に、本発明の一実施例における一連のＷ
ＲＲスケジューリング動作について図２のフローチャー
トを参照して説明する。
ＲＲスケジューリング動作について図２のフローチャー
トを参照して説明する。
【００３６】スタート後、ステップＳ１で、各キュー毎
に配備するウエイト設定用のカウンタをリセットし、カ
ウンタに初期値をロードする。
に配備するウエイト設定用のカウンタをリセットし、カ
ウンタに初期値をロードする。
【００３７】次にステップＳ２でΣｆ（ｉ）≠０か否か
を判定する。つまり、各キューのキュー長Ｑｉが０か、
又は各キューに対応するカウンタの値が０でないかを監
視する。ステップＳ２で、全てのトラヒッククラスにつ
いてｆ（ｉ）＝０である場合にはステップＳ１に戻る。
一方、いずれかのクラスでｆ（ｉ）≠０である場合には
ステップＳ３へと進む。
を判定する。つまり、各キューのキュー長Ｑｉが０か、
又は各キューに対応するカウンタの値が０でないかを監
視する。ステップＳ２で、全てのトラヒッククラスにつ
いてｆ（ｉ）＝０である場合にはステップＳ１に戻る。
一方、いずれかのクラスでｆ（ｉ）≠０である場合には
ステップＳ３へと進む。
【００３８】ステップＳ３では、ｆ（ｉ）≠０のクラス
の中に、Ｐｉ＝１、すなわちプライオリティが高優先で
あるクラスの有無を判定する。Ｐｉ＝１のクラスが有る
場合はステップＳ４へ、無い場合にはステップＳ５へと
移る。
の中に、Ｐｉ＝１、すなわちプライオリティが高優先で
あるクラスの有無を判定する。Ｐｉ＝１のクラスが有る
場合はステップＳ４へ、無い場合にはステップＳ５へと
移る。
【００３９】ステップＳ４では、ｆ（ｉ）≠０、Ｐｉ＝
１のクラスの中から回転優先制御により、出力を許可す
るキューを決定する。
１のクラスの中から回転優先制御により、出力を許可す
るキューを決定する。
【００４０】ステップＳ５では、ｆ（ｉ）≠０、Ｐｉ＝
０、すなわちプライオリティが低優先のクラスの中から
回転優先制御により、出力を許可するキューを決定す
る。
０、すなわちプライオリティが低優先のクラスの中から
回転優先制御により、出力を許可するキューを決定す
る。
【００４１】ステップＳ４、Ｓ５で決定されたキュー
は、セルを１つ読み出すことができる。
は、セルを１つ読み出すことができる。
【００４２】次にステップＳ６では、ステップＳ４、又
はステップＳ５のフローにおいて決定されたキューに対
応するウエイトカウンタの値Ｗｉを１減らす。
はステップＳ５のフローにおいて決定されたキューに対
応するウエイトカウンタの値Ｗｉを１減らす。
【００４３】その後、ステップＳ２に戻り、Σｆ（ｉ）
≠０の判定によってステップＳ３〜Ｓ６を繰り返し、Σ
ｆ（ｉ）＝０になると、ステップＳ１に戻り、ウエイト
カウンタをリセットする。
≠０の判定によってステップＳ３〜Ｓ６を繰り返し、Σ
ｆ（ｉ）＝０になると、ステップＳ１に戻り、ウエイト
カウンタをリセットする。
【００４４】このようにして、各キューからは、ウエイ
トカウンタに設定されたウエイトの比に従ってセルが出
力され、さらに、遅延特性が要求されるトラヒッククラ
スに対しては、プライオリティを高優先に設定すること
により、他のクラスのセル出力に待たされることなくセ
ルを出力することができる。
トカウンタに設定されたウエイトの比に従ってセルが出
力され、さらに、遅延特性が要求されるトラヒッククラ
スに対しては、プライオリティを高優先に設定すること
により、他のクラスのセル出力に待たされることなくセ
ルを出力することができる。
【００４５】図３は、本発明の一実施例のＷＲＲスケジ
ューリング制御方式の動作の一例を模式的に示す図であ
り、従来方式の動作の例を示した図６と比較するための
図である。
ューリング制御方式の動作の一例を模式的に示す図であ
り、従来方式の動作の例を示した図６と比較するための
図である。
【００４６】図３では、クラス数６、各クラスのウエイ
ト１、クラス６のみプライオリティを高優先とした場合
の例であり、クラス６のセルが到着すると、即座にクラ
ス６のセルが出力されることを示している。
ト１、クラス６のみプライオリティを高優先とした場合
の例であり、クラス６のセルが到着すると、即座にクラ
ス６のセルが出力されることを示している。
【００４７】
【発明の効果】以上説明したように、本発明のＷＲＲス
ケジューリング制御方式によれば、遅延特性が要求され
るようなトラヒッククラスに優先度を与え、回転優先制
御により出力キューを選択する際に、高優先のクラスか
ら優先して選択することにより、他の優先度が低いクラ
スのセルが出力されるのを待つことなく、セルを出力す
ることが可能となる。このため、本発明によれば、収容
するトラヒッククラス数が増加しても、実時間性が要求
されるトラヒッククラスの遅延特性の劣化を減少させる
ことができ、ＣＤＶ特性への影響を防ぐことができると
いう効果を奏する。
ケジューリング制御方式によれば、遅延特性が要求され
るようなトラヒッククラスに優先度を与え、回転優先制
御により出力キューを選択する際に、高優先のクラスか
ら優先して選択することにより、他の優先度が低いクラ
スのセルが出力されるのを待つことなく、セルを出力す
ることが可能となる。このため、本発明によれば、収容
するトラヒッククラス数が増加しても、実時間性が要求
されるトラヒッククラスの遅延特性の劣化を減少させる
ことができ、ＣＤＶ特性への影響を防ぐことができると
いう効果を奏する。
【図１】本発明のスケジューリング制御方式の一実施例
の構成を示す図である。
の構成を示す図である。
【図２】本発明のスケジューリング制御方式の一実施例
の処理フローを示す流れ図である。
の処理フローを示す流れ図である。
【図３】本発明のスケジューリング制御方式の一実施例
によるセル出力動作を模式的に示す図である。
によるセル出力動作を模式的に示す図である。
【図４】従来のスケジューリング制御方式を模式的に示
す説明図である。
す説明図である。
【図５】従来のスケジューリング制御方式の処理フロー
を示す流れ図である。
を示す流れ図である。
【図６】従来のスケジューリング制御方式によるセル出
力動作を模式的の示す図である。
力動作を模式的の示す図である。
１ セル入力部 ２ キュー選択部 ３ １〜３ｎ キュー ４ １〜４ｎ ウエイトカウンタ ５ 出力セル選択部 ６ リセット制御回路 ７ セル出力部 ８ カウンタ値通知信号 ９ 出力許可信号 １０ エムプティ信号 １２ リセット指示信号 ２１、２２、２３ キュー ２４ ＷＲＲスケジューラ
Claims (5)
- 【請求項１】スイッチ本体と、前記スイッチの複数の入
力ポートおよび出力ポートのそれぞれに配備され、セル
を蓄積する入力バッファ部および出力バッファ部と、を
含むＡＴＭスイッチにおける、前記入力バッファ部およ
び出力バッファ部におけるスケジューリング方式におい
て、 前記入力バッファ部および前記出力バッファ部に、出方
路毎、セルのトラヒック種類毎に、バッファを論理的に
分割したキューと、前記各キューに対応するウエイトカ
ウンタと、を備え、 前記ウエイトカウンタが０でないクラスのキューが複数
有る場合、優先度が高いクラスのキューの中から回転優
先方式により、出力を許可するキューを決定し、 前記ウエイトカウンタが０でないクラスの中に優先度が
高いクラスのキューが無い場合には、優先度が低いクラ
スのキューの中から回転優先方式により、出力を許可す
るキューを決定し、セルを読み出す、ことを特徴とする
ＡＴＭスイッチにおけるスケジューリング方式。 - 【請求項２】スイッチ本体と、前記スイッチの複数の入
力ポートおよび出力ポートのそれぞれに配備され、セル
を蓄積する入力バッファ部および出力バッファ部と、を
含むＡＴＭスイッチにおいて、 入力セルをトラヒッククラス別、あるいは出方路別に蓄
積する複数のキューと、 前記各キューに対する出力の比を設定するウエイトカウ
ンタと、を備え各クラスのウエイトとキューの蓄積数か
ら出力セルの選択を行う出力セル選択部が、予め設定さ
れる各クラスのプライオリティ（優先度）を参照し、プ
ライオリティが高いクラスを優先して選択する、ことを
特徴とするＡＴＭスイッチにおけるスケジューリング方
式。 - 【請求項３】スイッチ本体と、前記スイッチの複数の入
力ポートおよび出力ポートのそれぞれに配備され、セル
を蓄積する入力バッファ部および出力バッファ部と、を
含むＡＴＭスイッチにおいて、 複数のトラヒッククラス別、あるいは出力方路別に配備
される複数のキューと、 前記各キューに対する出力の比を設定するウエイトカウ
ンタと、を備え、 各々のトラヒッククラスには、低優先、又は高優先のプ
ライオリティを設定し、実時間性が要求されるトラヒッ
ククラスについては、高優先のプライオリティを与え、
出力セル選択部は、各クラスのウエイトカウンタの値
と、キューのキュー長の積が０でないクラスのうち、プ
ライオリティが高優先に設定されているクラスが存在す
る場合には、その中から回転優先方式で出力を許可する
キューを決定し、 プライオリティが高優先に設定されているクラスが存在
しない場合には、プライオリティが低優先に設定されて
いるクラスの中から回転優先方式で出力を許可するキュ
ーを決定することにより、ＡＴＭスイッチにおけるＷＲ
Ｒ（ＷeightedＲound Ｒobin；重み付けラウンドロビ
ン）スケジューリング制御を行うことを特徴とするＡＴ
Ｍスイッチにおけるスケジューリング方式。 - 【請求項４】ＡＴＭセルを入力するセル入力部と、 複数のトラヒッククラス別、あるいは出方路別に配備さ
れる複数のキューと、 前記各キューに対応するウエイトカウンタと、 キュー選択部と、 出力セル選択部と、を備え、 前記キュー選択部は、前記セル入力部よりセルを受信す
ると、該セルに付加されたトラヒッククラス、あるいは
出方路情報を識別して、複数のトラヒッククラス別、あ
るいは出方路別に配備される前記複数キューのうちいず
れのキューに書き込むかを選択し、前記セルは選択され
たキューに蓄積され、 前記出力セル選択部は、各キューのセル蓄積数を示すキ
ュー長通知信号と、各ウエイトカウンタの値を示すカウ
ンタ値通知信号と、各トラヒッククラスのプライオリテ
ィ情報を監視し、回転優先制御により、１セル時間に１
回出力キューの選択を行い、選択したキューに対し出力
許可信号を送信し、 前記出力セル選択部からの出力許可信号を受けたキュー
からセルを読み出す、ことを特徴とするＡＴＭスイッチ
におけるスケジューリング方式。 - 【請求項５】前記各キューのセル蓄積数を示すキュー長
通知信号と、前記各ウエイトカウンタの値を示すカウン
タ値通知信号を監視し、全てのトラヒッククラスにおい
て、キュー長Ｑｉとカウンタ値Ｗｉの積が０、すなわち
Ｑｉ・Ｗｉ＝０になると、全てのウエイトカウンタに対
しリセット指示信号を送出するリセット制御部を備え、
前記ウエイトカウンタは前記リセット指示信号を受けて
初期値を設定する、ことを特徴とする、ＡＴＭスイッチ
におけるスケジューリング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9227193A JP2967767B2 (ja) | 1997-08-08 | 1997-08-08 | Ａｔｍスイッチにおけるスケジューリング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9227193A JP2967767B2 (ja) | 1997-08-08 | 1997-08-08 | Ａｔｍスイッチにおけるスケジューリング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168770A true JPH1168770A (ja) | 1999-03-09 |
| JP2967767B2 JP2967767B2 (ja) | 1999-10-25 |
Family
ID=16856959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9227193A Expired - Lifetime JP2967767B2 (ja) | 1997-08-08 | 1997-08-08 | Ａｔｍスイッチにおけるスケジューリング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2967767B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001031489A2 (en) * | 1999-10-27 | 2001-05-03 | Discovery Communications, Inc. | Virtual on-demand electronic book |
| WO2001031491A2 (en) * | 1999-10-27 | 2001-05-03 | Discovery Communications, Inc. | Method for virtual on-demand electronic book |
| KR100327162B1 (ko) * | 1999-11-24 | 2002-03-13 | 서평원 | 에이티엠 스위치의 가중 우선순위에 따른 셀 스케쥴링 방법 |
| KR100425061B1 (ko) * | 2000-09-29 | 2004-03-30 | 잘링크 세미콘덕터 브이.엔. 아이엔씨. | 에뮬레이티드 가중치화 공평 큐 기술을 이용하는 대역공유 방법 및 장치 |
| KR100436365B1 (ko) * | 2001-06-23 | 2004-06-18 | 삼성전자주식회사 | 비동기전송모드 기반의 트래픽 유형에 따른 지연적응적스케줄링 장치 및 방법 |
| US6754215B1 (en) | 1999-08-17 | 2004-06-22 | Nec Corporation | Packet scheduling device |
| KR100441883B1 (ko) * | 2002-04-04 | 2004-07-27 | 한국전자통신연구원 | 패킷 스위치 시스템의 입력 제어장치 및 방법 |
| KR100447058B1 (ko) * | 2001-09-18 | 2004-09-04 | 유티스타콤코리아 유한회사 | 비동기 전송 모드 네트워크에서 2단계 가중 공정 셀스케줄링 방법 |
| US6831922B1 (en) | 1999-05-12 | 2004-12-14 | Nec Corporation | Contention priority control circuit |
| KR100600325B1 (ko) * | 1999-12-27 | 2006-07-14 | 주식회사 케이티 | 비동기 전송모드 초고속 정보통신망에서의이벤트처리장치와 그 방법 |
| JP2010239434A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム |
| US9053640B1 (en) | 1993-12-02 | 2015-06-09 | Adrea, LLC | Interactive electronic book |
| US9099097B2 (en) | 1999-06-25 | 2015-08-04 | Adrea, LLC | Electronic book with voice emulation features |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3594076B2 (ja) | 2000-03-01 | 2004-11-24 | 日本電気株式会社 | パケットスイッチ及びそのスケジュール方法 |
-
1997
- 1997-08-08 JP JP9227193A patent/JP2967767B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053640B1 (en) | 1993-12-02 | 2015-06-09 | Adrea, LLC | Interactive electronic book |
| US6831922B1 (en) | 1999-05-12 | 2004-12-14 | Nec Corporation | Contention priority control circuit |
| US9099097B2 (en) | 1999-06-25 | 2015-08-04 | Adrea, LLC | Electronic book with voice emulation features |
| US6754215B1 (en) | 1999-08-17 | 2004-06-22 | Nec Corporation | Packet scheduling device |
| WO2001031489A3 (en) * | 1999-10-27 | 2003-07-03 | Discovery Communicat Inc | Virtual on-demand electronic book |
| EP1344159A2 (en) * | 1999-10-27 | 2003-09-17 | Discovery Communications, Inc. | Virtual on-demand electronic book |
| WO2001031489A2 (en) * | 1999-10-27 | 2001-05-03 | Discovery Communications, Inc. | Virtual on-demand electronic book |
| WO2001031491A3 (en) * | 1999-10-27 | 2003-05-22 | Discovery Communicat Inc | Method for virtual on-demand electronic book |
| WO2001031491A2 (en) * | 1999-10-27 | 2001-05-03 | Discovery Communications, Inc. | Method for virtual on-demand electronic book |
| KR100327162B1 (ko) * | 1999-11-24 | 2002-03-13 | 서평원 | 에이티엠 스위치의 가중 우선순위에 따른 셀 스케쥴링 방법 |
| KR100600325B1 (ko) * | 1999-12-27 | 2006-07-14 | 주식회사 케이티 | 비동기 전송모드 초고속 정보통신망에서의이벤트처리장치와 그 방법 |
| KR100425061B1 (ko) * | 2000-09-29 | 2004-03-30 | 잘링크 세미콘덕터 브이.엔. 아이엔씨. | 에뮬레이티드 가중치화 공평 큐 기술을 이용하는 대역공유 방법 및 장치 |
| KR100436365B1 (ko) * | 2001-06-23 | 2004-06-18 | 삼성전자주식회사 | 비동기전송모드 기반의 트래픽 유형에 따른 지연적응적스케줄링 장치 및 방법 |
| KR100447058B1 (ko) * | 2001-09-18 | 2004-09-04 | 유티스타콤코리아 유한회사 | 비동기 전송 모드 네트워크에서 2단계 가중 공정 셀스케줄링 방법 |
| KR100441883B1 (ko) * | 2002-04-04 | 2004-07-27 | 한국전자통신연구원 | 패킷 스위치 시스템의 입력 제어장치 및 방법 |
| JP2010239434A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | 調停回路、オーバーフロー制御方法及びオーバーフロー制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2967767B2 (ja) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6654343B1 (en) | Method and system for switch fabric flow control | |
| US5757771A (en) | Queue management to serve variable and constant bit rate traffic at multiple quality of service levels in a ATM switch | |
| US6144636A (en) | Packet switch and congestion notification method | |
| US5541912A (en) | Dynamic queue length thresholds in a shared memory ATM switch | |
| EP1329058B1 (en) | Allocating priority levels in a data flow | |
| EP1327335B1 (en) | Prioritising data with flow control | |
| US5774453A (en) | Input/output buffer type ATM switch | |
| US7619969B2 (en) | Hardware self-sorting scheduling queue | |
| JP2967767B2 (ja) | Ａｔｍスイッチにおけるスケジューリング方式 | |
| JP3115546B2 (ja) | Ａｔｍセルを最適に伝送する方法 | |
| JP2001053807A (ja) | パケットスケジューリング装置 | |
| JPH07226770A (ja) | パケット交換装置およびその制御方法 | |
| JP2882384B2 (ja) | トラヒックシェーピング装置 | |
| JP2001292164A (ja) | パケット・スイッチおよびその切替方法 | |
| JPH11112527A (ja) | ノード装置 | |
| WO2006091175A1 (en) | Method and apparatus for buffer management in shared memory packet processors | |
| EP1327336B1 (en) | Packet sequence control | |
| JP2003533107A (ja) | スイッチ内でパケット待ち行列を管理するための方法および装置 | |
| EP1336279B1 (en) | Information flow control in a packet network based on variable conceptual packet lengths | |
| EP0870415B1 (en) | Switching apparatus | |
| JP2000332793A (ja) | Ａｔｍセルバッファシステム及びその輻輳制御方法 | |
| EP1327334B1 (en) | Policing data based on data load profile | |
| US7680045B2 (en) | Packet switching device with a feedback method of the arbiter | |
| EP1032241B1 (en) | Method and system for switching using an arbitrator | |
| JP3461110B2 (ja) | バンド共用回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990721 |