KR100447058B1 - 비동기 전송 모드 네트워크에서 2단계 가중 공정 셀스케줄링 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

타임 스탬프 방식의 스케줄링과 프레임 방식의 스케줄링을 혼용하여 사용함으로서 셀 서비스의 공정성을 유지하면서 버스트한 특성을 가지는 채널의 셀을 융통성있게 서비스 하여 셀 손실율과 CDV의 성능을 향상시키기 위한 방법 및 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체에 관한 것임.

2. 발명이 해결하고자 하는 기술적 과제

두 가지 방식의 스케줄링 방식을 일정 주기 동안 반복적으로 사용하는 방법 및 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체를 제공함.

3. 발명의 해결 방법의 요지

복수의 채널에 가중치와 타이머 값과 소정의 큐 임계값을 각각 설정하는 제1단계, 상기 복수의 채널 중 가장 작은 타이머 값을 같는 최소 타이머 채널을 검색하는 제2단계, 상기 최소 타이머 채널의 셀을 전송하고 상기 최소 타이머 채널의 타이머 값에 소정의 값을 할당하는 제3단계, 상기 복수의 채널 중 가장 큰 큐 길이를 갖는 최대 큐 채널을 검색하는 제4단계, 상기 최대 큐 채널의 셀을 전송하고 상기 최대 큐 채널의 가중치를 1 감소시키며 상기 최대 큐 채널의 타이머 값에 소정의 값을 할당하는 제5단계를 포함함.

4. 발명의 중요한 용도

ATM 네트워크에 이용됨.

Description

비동기 전송 모드 네트워크에서 2단계 가중 공정 셀 스케줄링 방법{Method of Two-Phased Weighted Fair Queueing for Improving CDV and CLP in ATM Network}

본 발명은 비동기 전송 모드(Asynchronous Transfer Mode, ATM) 스위치 내에서 각 채널의 셀을 우선 순위에 따라 처리하는 셀 스케줄링에 관한 것으로서, 보다 상세하게는 타임 스탬프 방식의 스케줄링과 프레임 방식의 스케줄링을 혼용하여 사용함으로서 셀 서비스의 공정성을 유지하면서 버스트한 특성을 가지는 채널의 셀을 융통성있게 서비스 하여 셀 손실율과 셀 지연 분산 (CDV)의 성능을 향상시키기 위한 방법 및 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체에 관한 것이다.

ATM 망은 서로 다른 품질의 요구 조건을 가지는 실시간 서비스와 비 실시간 서비스를 지원할 수 있어야 한다. 그리고 이러한 품질의 요구는 최대 지연 시간, CDV 및 셀 손실율을 만족시키는 것을 의미한다. 그 외에도 다른 채널과는 독립적으로 각 채널이 예약한 대역폭에 따라 공평한 서비스를 제공할 수 있어야 한다.

종래 기술에서는 상기된 요구 조건을 만족시키기 위해 많은 셀 스케줄링 방법이 제안되었는데, 이러한 종래 기술 들은 크게 타임스탬프 방식과 프레임 방식으로 구분된다.

타임스탬프 방식은 스케줄링 큐에 도착하는 각각의 셀에 타임 스탬프를 제공하여 가장 작은 값의 타임 스탬프를 가진 셀을 먼저 서비스하는 방식이다. 이러한 방식들의 최대 목표는 대역폭의 공정한 분배이기 때문에 CDV의 제어에 대한 고려는 이루어지지 않고 있다는 문제가 있다.

또 다른 한 가지 방식은 프레임 방식으로 라운드 로빈(round robin) 방식의 확장된 버전인 가중 라운드 로빈(Weighted Round Robin, WRR) 방식이다. 각 채널은 예약한 대역폭의 비율에 따라 가중치(weight)라는 것을 부여받게 되며, 일정 기간(프레임)동안 정해진 가중치의 개수만큼 서비스를 하는 방식이다. 이 방식의 최대 장점은 간단하다는 것으로 고속의 ATM 망에 적합해보이지만 버스트한 트래픽을 처리하는데 부적합하며 지연 시간의 폭이 커지는 단점을 가지고 있다.

따라서, 본 발명은 상기와 같은 문제를 해결하기 위해 안출된 것으로서, 종래 기술의 문제점을 보완하고 장점을 살리기 위해 두 가지 방식의 스케줄링 방식을 일정 주기 동안 반복적으로 사용하는 방법 및 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체를 제공함에 그 목적이 있다.

본 발명이 속한 기술 분야에서 통상의 지식을 가진 자는 본 명세서의 도면, 발명의 상세한 설명 및 특허청구범위로부터 본 발명의 다른 목적 및 장점을 쉽게 인식할 수 있다.

도1은 본 발명에 따른 스케줄링 서비스를 나타내는 개략도,

도2는 본 발명에 따른 2단계의 스케줄링 구조를 나타내는 도면,

도3은 본 발명에 따른 스케줄링 방법을 구현하기 위한 코드를 나타내는 도면,

도4는 본 발명에 따른 스케줄링 순서의 일실시예를 나타내는 개략도,

도5는 본 발명에 따라 서비스되는 셀의 개수를 나타내는 그래프,

도6은 본 발명에 따른 평균 셀 지연 시간을 나타내는 그래프,

도7은 본 발명에 따른 평균 셀 손실을 나타내는 그래프,

도8은 본 발명에 따른 평균 셀 지연 분산을 나타내는 그래프,

도9는 본 발명을 적용하기 위한 네트워크 시뮬레이션 모델을 나타내는 도면,

도10은 도9의 시뮬레이션 결과에 따라 평균 지연 시간, 셀 손실 및 셀 지연 시간을 나타내는 표,

도11은 본 발명에 따른 시뮬레이션 결과로서 가장 적은 셀 손실을 나타낼 때의 버퍼 및 임계치와의 비율을 나타내는 그래프이다.

상기와 같은 목적을 달성하기 위해 본 발명은, 비동기 전송 모드 네트워크에서 링크를 공유하는 복수의 채널의 셀을 우선 순위에 따라 처리하는 셀 스케줄링 방법에 있어서, 상기 복수의 채널에 가중치와 타이머 값과 소정의 큐 임계값을 각각 설정하는 제1단계, 상기 복수의 채널이 갖는 상호 도착 시간 중에서 가장 큰 상호 도착 시간을 고정 구간으로 상기 복수의 채널 중 가장 작은 타이머 값을 같는 최소 타이머 채널을 검색하는 제2단계, 상기 복수의 채널이 갖는 상호 도착 시간 중에서 가장 큰 상호 도착 시간을 고정 구간으로 상기 최소 타이머 채널의 셀을 전송하고 상기 최소 타이머 채널의 타이머 값에 소정의 값을 할당하는 제3단계, 상기 복수의 채널이 갖는 상호 도착 시간 중에서 가장 큰 상호 도착 시간을 최대로 하는 가변 구간에서 상기 복수의 채널 중 가장 큰 큐 길이를 갖는 최대 큐 채널을 검색하는 제4단계, 상기 복수의 채널이 갖는 상호 도착 시간 중에서 가장 큰 상호 도착 시간을 최대로 하는 가변 구간에서 상기 최대 큐 채널의 셀을 전송하고 상기 최대 큐 채널의 가중치를 1 감소시키며 상기 최대 큐 채널의 타이머 값에 소정의 값을 할당하는 제5단계 및 상기 제2단계 내지 제5단계를 반복하는 제6단계를 포함하는 셀 스케줄링 방법을 제공한다.

또한 상기와 같은 목적을 달성하기 위해 본 발명은, 링크를 공유하는 복수의 채널의 셀을 우선 순위에 따라 처리하기 위해, 프로세서를 구비한 비동기 전송 모드 네트워크에, 상기 복수의 채널에 가중치와 타이머 값과 소정의 큐 임계값을 각각 설정하는 제1기능, 상기 복수의 채널 중 가장 작은 타이머 값을 같는 최소 타이머 채널을 검색하는 제2기능, 상기 최소 타이머 채널의 셀을 전송하고 상기 최소 타이머 채널의 타이머 값에 소정의 값을 할당하는 제3기능, 상기 복수의 채널 중 가장 큰 큐 길이를 갖는 최대 큐 채널을 검색하는 제4기능, 상기 최대 큐 채널의 셀을 전송하고 상기 최대 큐 채널의 가중치를 1 감소시키며 상기 최대 큐 채널의 타이머 값에 소정의 값을 할당하는 제5기능 및 상기 제2기능 내지 제5기능을 반복하는 제6기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.

본 발명에 의하면, 첫 번째 단계의 스케줄링에서는 짧은 주기의 공정성을 보장하며 두 번째 주기의 스케줄링에서는 버스트한 트래픽이 서비스될 필요성이 있을 경우 다른 채널보다 먼저 서비스를 제공함으로써, 종래 기술의 스케줄링 방식에서 셀 서비스의 공정성과 최대 지연시간 만을 고려한 것과는 달리 기존의 셀 서비스 공정성과 지연 시간을 만족하면서 셀 손실율과 CDV을 향상시킬 수 있다.

상술한 목적, 특징 및 장점들은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 우선 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

본 발명은 ATM 스위치에서 입력되는 셀의 지연 시간 분산과 셀 손실율을 줄이기 위해 크게 두 가지 방식의 스케줄링 방식을 사용한다. 도1은 본 발명에 따른 스케줄링 서비스를 나타내는 개략도이고, 도2는 본 발명에 따른 2단계의 스케줄링구조를 나타내는 도면이다.

도1에 도시된 바와 같이 각 채널(101a 내지 101n)은 대역폭의 비율에 따라 타이머 값(T₁내지 T_n)과 가중치(W₁내지 W_n)를 가지며, 버스트의 정도를 판단하기 위해서 동일한 값의 큐 임계치(Q_th)를 가지게 된다.

도2에서 첫 번째 스케줄링 단계인 타이머 단계(Timer Phase, 201)의 길이는 고정되어 있으며 링크를 공유하는 채널 중 가장 큰 상호 도착(inter-arrival) 시간과 같은 값을 가지게 된다. 반면 두 번째 스케줄링 단계인 WRR 단계(WRR Phase, 203)의 길이는 최대 타이머 단계의 길이 안에서 가변적이다.

타이머 단계(201)에서는 각 셀의 서비스 순서를 결정하기 위해 각 채널의 상호 도착 시간을 이용하게 된다. 각 채널이 할당받은 타이머 값은 PCR 값의 역수로 각 채널의 대역폭 사용량을 나타나게 된다. 타이머 값은 매 타임 슬롯 (time slot)마다 1씩 감소하게 되며, 값이 0이 되면 다시 초기값으로 리셋된다.

이는 한동안 트랙픽이 없던 채널이 크래딧(credit)을 축적해 놓았다가 한순간에 갑자기 많은 셀을 보내 다른 채널의 큐 지연 시간을 증가시키는 것을 막기 위한 조치이다.

타이머 단계(201)에서는 가장 적은 타이머 값을 가진 채널의 셀이 스케줄러에 의해 서비스가 되고 서비스가 끝나면 현재의 타이머 값에 초기 타이머 값을 더해준다. 타이머 값 자체가 사용할 대역폭의 비율과 직접적인 관계를 가지고 있기 때문에 서비스의 공정성을 만족시킬 수 있다. 타이머 단계(201)가 끝나면 모든 채널의 타이머 값은 다음 타이머 단계(201)가 돌아올 때까지 고정된다.

WRR 단계(203)에서는 일반적인 WRR 방식과 같은 방식으로 스케줄링이 이루어진다. 차이점은 현재 큐에 대기하고 있는 셀의 개수가 지정된 Q_th값보다 많은 채널이 우선순위를 갖는다는 것이다.

우선 순위에 의해 셀이 서비스되면 서비스의 공정성을 유지하기 위해 그 채널의 저장된 타이머 값에 초기 타이머 값을 더해준다. 하지만 한 주기에 서비스 가능한 셀의 개수는 일반적인 WRR 방식과 같이 가중치에 의해 결정된다.

만약 모든 채널들이 임계치보다 적은 수의 셀을 큐에 저장하고 있다면 바로 타이머 단계(201)로 이동하게 된다.

즉, WRR 단계(203)의 목적은 일정 간격 안에서 버스트한 트래픽을 가진 채널에 우선 순위를 두어 보다 동적으로 스케줄링을 하는 것이다.

도3은 본 발명에 따른 스케줄링 방법을 구현하기 위한 코드를 나타내는 도면이고, 도4는 본 발명에 따른 스케줄링 순서의 일실시예를 나타내는 개략도이다. 본 발명의 슈도코드(pseudocode)를 도3에 나타냈으며, 도4에서는 스케줄링의 예를 보여주고 있다. 도4에서 Q_th는 3으로 모두 동일하다. 종래 기술인 프레임 방식의 스케줄링과 타임스탬프 방식의 스케줄링과 달리 본 발명의 스케줄링에서는 버스트한 트래픽을 가지는 3번 가상 클럭(Virtual Clock, VC)(101c)의 셀들이 먼저 서비스된다. 만약 다음 타임 슬롯에 3번 VC(101c)에 셀이 들어온다면 다른 스케줄링 방식에서는 셀 손실이 있겠지만 본 발명에서는 이를 막을 수 있게 된다.

이하에서는 컴퓨터 시뮬레이션을 통한 본 발명의 성능에 대해 설명된다. 입력 트래픽은 ON-OFF 소스 모델로서 ON과 OFF의 주기가 각각 10과 14의 평균 셀 타임을 가진다. 입력 트래픽의 버스트한 정도에 따라 가장 적절한 큐 임계치를 찾기 위해 다양한 값의 ON-OFF 주기에 대해 실험이 이루어졌으며, 이 결과는 도11의 본 발명에 따른 시뮬레이션 결과로서 가장 적은 셀 손실을 나타낼 때의 버퍼 및 임계치와의 비율을 나타내는 그래프에서 설명된다.

좀더 다양한 실험을 위해 입력 트래픽의 종류를 3가지로 하였으며, 각각의 상호 도착시간은 5, 10, 그리고 30 타임 슬롯으로 하였다. 이에 따라 각각의 가중치는 6, 3, 그리고 1을 주었다.

도5는 본 발명에 따라 서비스되는 셀의 개수를 나타내는 그래프로서, 도5에서는 각각 3 가지 스케줄링 방식에서 서비스된 셀의 개수를 나타내고 있다. 세 가지 모두 거의 비슷한 성능을 나타내고 있지만, 가운데의 이상적인 경우와 비교를 해보면 본 발명의 그래프가 좀더 이상적인 그래프에 근접해있다는 것을 알 수 있다. 이는 본 발명이 다른 스케줄링 방식에 비해 좀더 이상적인 스케줄링 방식임을 의미한다고 볼 수 있다.

도6은 본 발명에 따른 평균 셀 지연 시간을 나타내는 그래프로서, 도6에서는세 가지 스케줄링 방식에서 서비스된 셀들의 평균 지연시간을 나타내고 있다. 세 가지 방식 모두 타임스탬프 방식에 기반을 두고 있기 때문에 거의 같은 성능을 보여주고 있다.

도7은 본 발명에 따른 평균 셀 손실을 나타내는 그래프로서, 도7에서는 셀 손실에 관한 성능을 보여주고 있다. 예상대로 본 발명이 다른 스케줄링 방식에 비해 좀더 좋은 성능을 나타내고 있음을 알 수 있다. 트래픽 로드(load)가 증가하면서 거의 모든 채널의 큐 길이는 큐 임계치보다 많아지게 되어 WRR 단계의 스케줄링의 효과는 감소하게 된다. 하지만 여전히 본 발명의 성능은 타 스케줄링 방식의 성능보다 좋은 성능을 유지하고 있다. 이로서 본 발명의 스케줄링 방식이 다른 방식보다 버스트한 트래픽에 좀더 효과적으로 대처할 수 있음을 알 수 있다.

또한 도7을 통해서 큐 임계치와 본 발명의 성능과의 관계를 대략적으로 유추해볼 수 있다. 큐 임계치를 증가시키면 셀 손실율은 감소하였다. 하지만 너무 큰 값의 큐 임계치를 가지면 오히려 셀 손실율이 증가함을 알 수 있다. 따라서 우리는 큐 임계치의 값이 전체 성능에 어떤 영향을 주는지를 이해해야 하며, 가장 적절한 값의 임계치를 찾아내야만 한다. 이에 대한 시험의 결과는 후술된다.

도8은 본 발명에 따른 평균 셀 지연 분산을 나타내는 그래프로서, 도8에서는 CDV에 대한 성능시험 결과를 나타낸다. 역시 예상대로 본 발명의 분산(variance) 정도는 타 스케줄링 방식보다 작은 값을 가지고 있다. 특별히 입력 트래픽의 로드가 양 0.84일 때, 본 발명의 셀 지연 분산은 WRR과 SCFQ 방식에 비해 각각32% 그리고 26% 감소하였다.

도9는 본 발명을 적용하기 위한 네트워크 시뮬레이션 모델을 나타내는 도면이고, 도10은 도9의 시뮬레이션 결과에 따라 평균 지연 시간, 셀 손실 및 셀 지연 시간을 나타내는 표이다. 좀더 복잡한 망 구성상태에서 본 발명의 성능을 알아보기 위해 4개의 노드를 가지는 망을 도9와 같이 구성하였다. 이에 대한 시험 결과는 도10에 나타냈다. 하나의 노드에서 했던 시험과 같이 본 발명의 성능이 타 스케줄링 방식의 성능보다 향상됨을 알 수 있다.

도11은 본 발명에 따른 시뮬레이션 결과로서 가장 적은 셀 손실을 나타낼 때의 버퍼 및 임계치와의 비율을 나타내는 그래프이다. 입력 트래픽의 버스트한 정도에 따라 가장 적절한 큐 임계치를 찾기 위해 입력 트래픽의 버스트 정도를 조절해가며 시험을 해보았다. ON-OFF 소스 모델에서 버스트는 ON주기와 OFF 주기의 합을 ON주기로 나눈 값으로 표현 된다. 따라서, ON주기가 짧아지면 짧아질수록 입력 트래픽의 버스트는 증가하게 된다. 도11에서는 여러 가지 버스트의 실험에서 가장 적은 손실율을 보이는 시점의 큐 임계치와 버퍼 사이즈와의 관계를 보여주고 있다.

이 그래프에서 알 수 있듯이 어느 정도 큐의 길이가 증가하면 큐 길이의 80%정도의 큐 임계치가 ON 주기의 길이에 상관없이 가장 좋은 성능을 나타내는 적절한 값으로 나타나고 있다.

상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(시디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어서 명백하다 할 것이다.

본 발명은 앞에서 설명한 바와 같이 두 단계의 스케줄링 방식을 이용하여 스케줄링을 하기 때문에 셀 서비스의 공정성을 유지하면서 셀 손실율과 셀 지연 분산의 성능을 향상시키며, 이에 따라 스위치에서 사용하는 버퍼의 길이를 감소시킬 수 있다.

Claims (8)

1. 비동기 전송 모드 네트워크에서 링크를 공유하는 복수의 채널의 셀을 우선 순위에 따라 처리하는 셀 스케줄링 방법에 있어서,

   상기 복수의 채널에 가중치와 타이머 값과 소정의 큐 임계값을 각각 설정하는 제1단계;

   상기 복수의 채널이 갖는 상호 도착 시간 중에서 가장 큰 상호 도착 시간을 고정 구간으로 상기 복수의 채널 중 가장 작은 타이머 값을 같는 최소 타이머 채널을 검색하는 제2단계;

   상기 복수의 채널이 갖는 상호 도착 시간 중에서 가장 큰 상호 도착 시간을 고정 구간으로 상기 최소 타이머 채널의 셀을 전송하고 상기 최소 타이머 채널의 타이머 값에 소정의 값을 할당하는 제3단계;

   상기 복수의 채널이 갖는 상호 도착 시간 중에서 가장 큰 상호 도착 시간을 최대로 하는 가변 구간에서 상기 복수의 채널 중 가장 큰 큐 길이를 갖는 최대 큐 채널을 검색하는 제4단계;

   상기 복수의 채널이 갖는 상호 도착 시간 중에서 가장 큰 상호 도착 시간을 최대로 하는 가변 구간에서 상기 최대 큐 채널의 셀을 전송하고 상기 최대 큐 채널의 가중치를 1 감소시키며 상기 최대 큐 채널의 타이머 값에 소정의 값을 할당하는 제5단계; 및

   상기 제2단계 내지 제5단계를 반복하는 제6단계

   를 포함하는 셀 스케줄링 방법.
2. 삭제
3. 삭제
4. 제1항에 있어서,

   상기 소정의 값은

   각 채널의 상호 도착 시간인 것

   을 특징으로 하는 셀 스케줄링 방법.
5. 제1항에 있어서,

   상기 가중치는

   각 채널에 예약된 대역폭의 비율에 따라 결정되는 것

   을 특징으로 하는 셀 스케줄링 방법.
6. 제1항에 있어서,

   상기 타이머 값은

   각 채널의 상호 도착 시간을 이용하여 PCR 값의 역수로 결정되는 것

   을 특징으로 하는 셀 스케줄링 방법.
7. 제1항에 있어서,

   상기 제4단계는

   상기 복수의 채널의 가중치가 영(零)이거나 채널의 큐의 길이가 상기 소정의 큐 임계값보다 작은 경우에는 상기 제5단계를 수행시키지 않는 제7단계

   를 포함하는 셀 스케줄링 방법.
8. 링크를 공유하는 복수의 채널의 셀을 우선 순위에 따라 처리하기 위해, 프로세서를 구비한 비동기 전송 모드 네트워크에,

   상기 복수의 채널에 가중치와 타이머 값과 소정의 큐 임계값을 각각 설정하는 제1기능;

   상기 복수의 채널 중 가장 작은 타이머 값을 같는 최소 타이머 채널을 검색하는 제2기능;

   상기 최소 타이머 채널의 셀을 전송하고 상기 최소 타이머 채널의 타이머 값에 소정의 값을 할당하는 제3기능;

   상기 복수의 채널 중 가장 큰 큐 길이를 갖는 최대 큐 채널을 검색하는 제4기능;

   상기 최대 큐 채널의 셀을 전송하고 상기 최대 큐 채널의 가중치를 1 감소시키며 상기 최대 큐 채널의 타이머 값에 소정의 값을 할당하는 제5기능; 및

   상기 제2기능 내지 제5기능을 반복하는 제6기능

   을 실현시키기 위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체.