JPH1164100A

JPH1164100A - 空間変調放射検出器

Info

Publication number: JPH1164100A
Application number: JP10159816A
Authority: JP
Inventors: Maarten Kuijk; マールテン・クエイク; Paul Heremans; ポール・ヘレマンス; Daniel Coppee; ダニエル・コッペー; Roger Vounckx; ロジェ・フォウンクックス
Original assignee: INTERUNIV MICRO ELECTRON CT VZ; Interuniversitair Microelektronica Centrum vzw IMEC; Universite Libre de Bruxelles ULB
Current assignee: INTERUNIV MICRO ELECTRON CT VZ; Interuniversitair Microelektronica Centrum vzw IMEC; Universite Libre de Bruxelles ULB
Priority date: 1997-04-30
Filing date: 1998-04-30
Publication date: 1999-03-05
Also published as: US6157035A; ATE429035T1; DE69840738D1; EP0875939A1

Abstract

(57)【要約】【課題】高速で１チャンネル放射入力を検出可能とす
る放射検出装置を提供する。【解決手段】新規な放射検出器、放射原理および関連
する構造が、一般に半導体基板検出器、より詳細にはＣ
ＭＯＳに基づく回路として提供される。光学的検出器に
とって、基板の中性ゾーンにおいて吸収される光子は、
拡散により移動する電子正孔対を発生する。影マスク
は、入射光に対して、したがって、半導体基板中の吸収
光に空間的変調を与える。影マスクの周波数に対応する
空間周波数を有する少数キャリア分布における空間周波
数成分の大きさを測定することにより、高速の検出器が
考えられる。より高い空間変調周波数の影マスクは、よ
り高速のターンオフを与える。複数のこれらの検出器を
光ファイバーで組み合わせると、チップ間に高速並列光
学相互接続部を備える基本システムをつくる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体基板の中
における放射の検出の技術分野に関する。より詳細に
は、この発明は、基板中における放射と拡散により発生
されるキャリアの空間的変調の時間差測定に関する。

【０００２】

【発明の背景】シリコン、III−V半導体材料などの中に
構成される空間検知レシーバー光ダイオードにおいて光
を高速で受ける装置は、この技術分野で周知である。得
られた情報の流れは、しばしば、ＣＭＯＳまたはＢＩＣ
ＭＯＳの回路において処理され使用される。このアプロ
ーチは、レシーバー（またはレシーバーダイオード）と
ＣＭＯＳ（またはＢＩＣＭＯＳ）回路のハイブリッド化
を必要とする。これは、システムの生産量を低下し、シ
ステムの価格をかなり高くする。たとえば、複数のＣＭ
ＯＳ回路の間に並列の光学的相互接続部（interconnec
t）を組み立てるとき、光源と光検出器が必要である。
多数の検出器がこのＣＭＯＳ回路構成と結合されねばな
らないが、これは困難である。ＣＭＯＳにおける直接の
光の検出により、価格と信頼性を含む、ハイブリッド化
に伴う多くの問題が避けられる。しかし、周知のよう
に、ＣＭＯＳ回路における直接の光の検出は、検出器の
応答時間を低くする。"１ Gb/s Si high quantum effic
iency monolithically integrable 880 nm detector"
(Applied Physics Letters vol. 66 p.2984, １995)に
おいてLivene et al.により述べられたように、典型的
な応答時間は２００ｎｓである。同じ文献は、標準のＣ
ＭＯＳの概念から大きくはずれることにより、より高周
波数（１Gb/s）での動作を示す。

【０００３】直接光レシーバーシステムを組み立てるた
めの半導体基板における中性ゾーンを使用するときの典
型的な問題は、達成可能なビットエラー率が、前の光入
力パターンに依存して、基板中でその寿命の間に拡散す
る光誘起キャリアのために悪い（大きい）ことである。
しかし、異なった動作により、Ayadi et al.により”A
Monolithic Optoelectronic Receiver in Standard 0.7
-μm CMOS Operatingat １80 MHz and １75-fJ Light I
nput Energy”（IEEE Phot. Techn. Lett., vol. 9, 88
-90, １997）によりごく最近示されたように、ただのＣ
ＭＯＳに基づいた検出システムを用いてより高速の動作
が可能である。しかし、Ayadiにより開示されている解
決法は、２つの光入力チャンネルを必要とし、これは、
多くの通信用途において実用的でない。

【０００４】米国特許第４０９６５１２号は、この相互
にデジタル化されたＰＮ接合光検出器（そのうち１個は
不透明材料により覆われる）を用いた光検出器を開示す
る。不透明材料により覆われる前記の光検出器は、暗電
流効果を除くための標準として用いられる。この文献
は、光検出器の暗電流を除くことを記載するが、光検出
器の応答を速くすることを記載しない。大きな「暗電
流」による鈍感さをなくすために、この文献は、２個の
比較的大きな交互嵌合ＰＮ接合を用い、そのうちの１つ
のＰＮ接合は、不透明材料で被覆されている。その結
果、２個のＰＮ接合は、ぴったりと一致した暗電流を有
し、そのうちの１個は、他方のみへの照明による電流を
決定するための基準として用いられる。不透明層を用い
るため、２個の伝導体の間で測定されるリーク電流は、
被覆される部分と基板からなる装置に対してと同様に、
被覆されない部分と基板からなる装置にて、「暗電流」
を表す。被覆される部分と基板からなる装置のリーク電
流は、被覆されない部分と基板からなる装置のリーク電
流から外部回路により減算される。これが意味するの
は、マスクされない検出器と基準検出器とがあるという
ことである。基準検出器のみが暗電流を有する。一般に
知られているように、暗電流は、冶金的な接合品質の関
数であり、したがって、（温度による非常にゆっくりし
た変化を除いて）ＤＣ値を有する。この文献の記載を用
いても、この暗電流の減算により、検出器のより速い応
答は得られない。ＤＣ値との減算は時間挙動を変えず、
オフセットを与えるのみである。

【０００５】

【発明の目的】本発明の第１の目的は、標準のＣＭＯＳ
において製造可能な検出器などの、半導体に基づく検出
器において、高速で１チャンネル放射入力を検出可能と
する放射検出装置を提供することである。本発明の他の
目的は、高速応答と高速ターンオフ時間を有する放射検
出器を提供することである。本発明のさらに他の目的
は、基板から光で発生されたキャリアが、ビットエラー
率を低くすることなく、入力信号として使用される検出
装置を提供することである。本発明のさらに他の目的
は、影マスクにより光で発生されるキャリアの空間変調
を生成し、この光発生キャリアの空間変調を測定するた
めの光検出法に用いられる装置を提供することである。
本発明のさらに他の目的は、基板の中で拡散する電荷キ
ャリアに鈍感な放射検出原理を提供し、そのような検出
器を、小さな間隔で小さなクロストークで非常に密に集
められることである。本発明のさらに他の目的は、非常
にコンパクトな光検出器で、検出器の非常に大きなパッ
キング密度のために、光ファイバーを用いてチップの間
の並列光相互接続部のための基本構成をつくる、標準の
ＣＭＯＳ技術における放射検出器を提供することであ
る。本発明のさらに他の目的は、基板から光で発生され
たキャリアが入力信号として使用され、同時に大きなパ
ワーサプライリジェクションレーショが得られる検出装
置を提供することである。

【０００６】

【発明の概要】本発明は、時間に依存する強度を有する
放射のための検出器に関するものであり、時間に依存す
る強度を有する放射が吸収される半導体基板であって、
半導体基板に吸収された放射が空間的に変調され検出器
の中に少なくとも第１信号と第２信号をつくる半導体基
板と、前記の第１と第２の信号の時間挙動を比較し、検
出器出力信号を定義する周波数感知(frequency-sensiti
ve)回路とからなる。好ましくは、前記の放射が、少な
くともＭＨｚ周波数を有し、前記の検出器出力信号が少
なくともＭＨｚ周波数を有する。好ましくは、前記の放
射は前記の基板に電荷キャリアを生成し、放射により基
板に生成された電荷キャリアの密度は、前記の基板の少
なくとも１領域を遮蔽する空間マスクにより変調され
て、前記の放射が前記の領域において実質的に減衰され
る。好ましくは、前記の第１信号は、前記の信号により
直接に生成される電荷キャリアにより少なくとも部分的
に決定され、前記の第２信号は、前記の基板の中に生成
され前記の領域に拡散される電荷キャリアにより本質的
に決定される。前記の空間マスクは、少なくとも１つの
放射ブロック部分と、少なくとも１つの放射通過部分と
を備える。好ましくは、前記の放射ブロック部分と放射
通過部分とは、交互に存在する。好ましくは、前記の交
互に存在する部分の少なくとも１部がチェス盤の配置を
有する。

【０００７】本発明による検出器は、さらに、前記の半
導体基板の中に少なくとも１つの第１領域と少なくとも
１つの第２領域を備え、第１領域と第２領域は、基板の
中に発生された電荷キャリアを集めるために適合され、
前記のマスクは、第２領域における電荷キャリアの発生
を実質的に妨げ、電荷キャリアは、放射により基板の中
に発生され第２領域に集められて、第２領域に拡散され
た電荷キャリアになり、前記の回路は、第１領域と第２
領域に接続され、第１領域に発生された電荷キャリア
は、第１の応答を有し、第２領域に発生された電荷キャ
リアは、第２の応答を有し、前記の回路は、第１応答と
第２応答の時間挙動を比較する機能性を備える。好まし
くは、前記の第２応答が前記の第１応答から減算され、
得られたパルスが周辺回路で処理される。好ましい実施
形態によれば、前記の第１領域と第２領域が前記の基板
とダイオードを構成し、この基板は、１導電型のドーパ
ントを有し、前記の第１領域と第２領域は、他の導電型
のドーパントを有する。好ましくは、前記の放射が、紫
外光から赤外光までの範囲の波長の電磁波であり、前記
の第１領域と第２領域は、ｎ型シリコン基板の中のｐ型
領域、または、ｐ型シリコン基板の中のｎ型領域であ
る。好ましくは、前記の回路が、デジタル非同期レシー
バーとして構成される。好ましくは、前記の回路は、前
記の第１領域と第２領域に同じ電圧を供給する電源を備
え、第１領域に当たる放射パルスが第１領域と第２領域
の間に電圧差を作り、この差がデジタル信号に変換さ
れ、このデジタル信号が、クロックにより決定される時
に前記の周辺回路に送られる。好ましくは、前記の周辺
回路、前記の回路および前記の基板が、シリコンチップ
に集積される。好ましくは、前記の回路が、デジタル非
同期レシーバーとして構成される。好ましくは、前記の
回路は、差動インピーダンス変換増幅器とコンパレータ
を備え、このコンパレータは、差動インピーダンス変換
増幅器の出力ノードでの電圧差を検知し、この電圧差
が、前記の第１領域に当たる放射パルスにより決定さ
れ、第１領域における第１信号と第２領域における第２
信号をつくり、前記の差が差動インピーダンス変換増幅
器に送られる。好ましくは、前記の周辺回路、前記の回
路および前記の基板が、シリコンチップに集積される。
好ましくは、前記の放射は、前記の電荷キャリアをつく
り、前記の検出器は、さらに、前記の半導体基板の中に
複数の第１領域と第２領域を備え、第１領域と第２領域
は、前記の電磁波により基板と第１と第２の領域の中に
発生された電荷キャリアを集めるために適合され、第２
領域における電荷キャリアの発生を実質的に妨げるマス
クを備え、電荷キャリアは、放射により基板の中に発生
され第２領域に集められて、第２領域に拡散された電荷
キャリアになり、前記の回路は、第１領域と第２領域に
接続され、第１領域に発生された電荷キャリアは、第１
の応答を有し、第２領域に発生された電荷キャリアは、
第２の応答を有し、前記の回路は、第１応答と第２応答
の時間挙動を比較する機能を備える。好ましくは、さら
に、前記のマスクに入射する放射を、前記の基板のマス
クにより妨げられていない部分の方に向ける手段を備え
る。好ましくは、前記の放射は、紫外範囲から赤外範囲
までの光であり、前記の手段がマイクロレンズを備え
る。好ましくは、さらに、少なくとも１つのイメージフ
ァイバーと前記の検出器に接合または当接する手段を備
える。好ましくは、前記の手段は、前記の基板に堆積さ
れた光学的フェースプレートからなる。

【０００８】第２の目的として、本発明は、第１領域と
第２領域を有する基板に集積される検出器において高周
波放射を検出する方法に関し、この方法は、放射を実質
的に妨げられるマスクで第２領域を覆うステップ、放射
により第１領域と基板の中に発生された電荷キャリアを
第１領域の中に集め、これにより第１信号を発生するス
テップ、放射により基板の中に発生された電荷キャリア
を第２領域の中に集め、前記のマスクが第２領域におけ
る電荷キャリアの発生を実質的に妨げ、これにより、第
２領域に集められた電荷キャリアは、本質的に第２領域
に拡散された電荷キャリアであり、これにより第２信号
を発生するステップ、および周波数感知回路において第
１信号と第２信号を減算するステップからなる。

【０００９】こうして、新規な放射検出器、検出原理お
よびこれに関連する構造が、一般に半導体基板検出器の
ために、特にＣＭＯＳを基にした回路のために提供され
る。光学的検出器について、基板の中性ゾーンに吸収さ
れる光子は、電子正孔対を発生し、電子正孔対は拡散に
より移動する。影マスクは、入射光、したがって、半導
体基板の中の吸収される光に対し空間的変調を与える。
影マスクの空間的周波数に対応する空間的周波数を備え
る少数キャリア分布における空間周波数成分の大きさを
測定することにより、高速検出器が得られる。より高い
空間的変調周波数を備える影マスクは、より速いターン
オフを与える。複数のこれらの検出器をイメージファイ
バーと組み合わせると、チップの間に高速並列光相互接
続部を構成する基本的システムが作られる。したがっ
て、この検出システムは、２つの検出器コンタクトを備
える。中間検出器コンタクトは、直接の時間応答からな
り、遅延された検出器コンタクトは、基板の中のキャリ
アの拡散からの時間応答を与える。これらの拡散するキ
ャリアは、光から生じ、したがって、「暗電流」とはみ
られない。

【００１０】

【発明の実施の形態】発明の詳細な説明において、単独
のｎウエル技術を用いた標準のＣＭＯＳプロセスにより
製造されるチップにおける光検知に説明を限定する。当
業者は、本発明の使用と効果を、ｐウエル、２重ウエ
ル、ＢＩＣＭＯＳ技術などの他の技術に拡大できる。頑
強で高速の基板検出器のためのいくつかのレイアウトと
製造法が含まれる。イメージファイバーとの組み合わせ
は、並列光相互接続部のために理想的に適したシステム
を実現する。

【００１１】図１は、標準ＣＭＯＳにおける光を検出す
るための困難に焦点をあてたものである。ｎウエルと、
高濃度のドープされたｎ⁺領域とｐ⁺領域との構成は、プ
ロセスの定義に含まれるものとする。基板は、ｐで軽く
ドープされるものとする。通常は、ｎ⁺領域は、ＮＭＯ
Ｓトランジスタのためのドレーン領域とソース領域とし
て、そして、ｎウエルに接触するためのストラップ部と
して用いられる。逆に、ｐ⁺領域は、通常は、ＰＭＯＳ
トランジスタのためのドレーン領域とソース領域とし
て、そして、基板へのストラップとして用いられる。図
１において、右側の構成１７は、検出器として使用でき
る。ｎウエル１５は、ストラップ部１２により、固定電
圧たとえばＶ_ccにバイアスされる。このｎウエル１５
は、上側の薄いｐ⁺領域１３と共に、フォトダイオード
をつくる。アノードすなわち領域１３は浮動端子であ
り、カソード領域１５は固定される。光がこの構成に入
射すると、電子正孔対が領域１３，１５の中と基板１６
の中に発生される。基板の中の光により発生されるキャ
リア（以下、光発生キャリアという）の１部が、領域１
５／１６の間の接合に拡散する。領域１５の中の光発生
キャリアのほぼ半分が、接合１５／１６に拡散し、他の
半分は、接合１３／１５に拡散する。層１３からの光発
生キャリアの多くは、接合１３／１５に達する。端子Ｖ
_det2は、接合１３／１５に達するキャリアのみを感知す
る。接合１５／１６はＡＣで短絡されているので、この
接合に達するキャリアは感知されない。こうして、基板
１６に吸収されるキャリアは検出器信号に加えられな
い。より小さな寸法の将来の技術では、ｎウエルはより
薄くなり、したがって、吸収されたより少ないキャリア
は、検出器信号に寄与するだろう。まとめると、この検
出法を用いて、低い量子効率を生じる。

【００１２】他方、基板からの光発生キャリアを使用す
ることを考える。これは図１に示され、左側の構成１８
は、ｎウエル１０とｎ⁺ウエル１１を用いる。検出器接
合は、基板１６と領域１０との界面で形成される。領域
１１は、端子Ｖ_det １への接続を容易にし、そのより高
いドーピングにより、領域１０に並列に領域１１の面積
(square)抵抗を低くする。この検出器の光電流に寄与す
るキャリアは、ｎウエル１０または基板１６の中に光で
発生される。このシステムは、右側の構成１７より量子
効率は高いが、しかし、応答は遅い。さらに、問題は、
隣接する検出器領域からの光発生キャリア、すなわち、
いずれかの源から生じる少数キャリアも感知することで
ある。他の検出器の配置は、基板の中の拡散性キャリア
を検知するものであり、当業者により組み立てられ、ま
た、文献において知られている。ｎウエル１０を除くこ
とはオプションである。その場合、ｎ⁺領域１１のみが
基板からキャリアを集める。他のオプションは、寄生Ｃ
ＭＯＳバイポーラトランジスタを含む配置を用いること
である。発明の次の好ましい実施形態は、以下に詳細に
説明される。

【００１３】図２のＡにおいて、領域２５、２６、２７
と領域３７、３８、３９は、基板からくる少数キャリア
を含む少数キャリアを検出することを意図する。入射光
は、影マスクを形成する不透明素子２９、３０、３１に
より部分的に遮蔽される。その結果、光発生キャリアの
密度は、影マスクに対応して変調される。参照数字２
１，２２，２３は、光発生キャリアの雲をさし、きわめ
て短時間の光パルスの吸収のすぐ後で存在する。図２の
Ｂは、基板の中性ゾーンにおける表面の下にある面にお
いて、光発生キャリアの密度をＸ方向に対して示す。こ
こで、入射光はちょうどｔ_o前に与えられた短い光パル
スからなると仮定する。ｔ_oで、曲線３２は、少数キャ
リアの分布を示す。この曲線の変調の深さは、本質的に
１００％である。時がたつと、分布は、より目立たなく
なり、変調深さは、全方向においてキャリアの拡散によ
り減少する。これは、時間ｔ１、ｔ₂、ｔ₃、ｔ₄におけ
る曲線３３、３４、３５、３６により示される。時間ｔ
₄において、キャリア濃度についての変調は、ほとんど
完全に消えてしまう。

【００１４】また、少数キャリアの密度の平均値は、い
くつかの機構により時間に対して小さくなる。第１に、
キャリアは、検出器に集められるので、そこで消える。
第２に、キャリアは、再結合により消え、第３に、キャ
リアは、検出器の範囲を越えるかなり広い領域に広が
る。図３のＡにおいて、曲線５０は、光パルスを示し、
ｔ_oのすぐ前で最大になる。照明された検出領域２５、
２６、２７を通る電流は、曲線５１により時間に対して
示される。一般にキャリア収集のための基板を用いた検
出器の応答時間は、本質的に同じである。ここでの典型
的な問題は、遅いターンオフ時間である。影となった検
出領域３７、３８、３９を通る電流は、曲線５２で表さ
れる。キャリアがこれらの領域に達する前に拡散せねば
ならないので、電流は光パルスに対して潜在性をもって
応答する。ターンオフは、曲線５１でのターンオフと本
質的に同じである。ここで、照明された検出器領域２
５、２６、２７を中間または直接検出器または直接検出
器領域と定義し、影になった検出器領域３７、３８、３
９を遅延検出器または遅延検出器領域と定義する。

【００１５】中間または直接の検出器領域と遅延検出器
領域とが同じであるとき、曲線５１と５２のしっぽの部
分は、少数キャリア密度に変調深さがない時から共に低
下する。これは、本質的に時間ｔ₄からである。しか
し、時間ｔ₃から、空間的変調は、すでに非常に遅く、
曲線５１と曲線５２の間の差はその結果として小さい。
曲線５２から曲線５１を減算することにより、曲線５３
が得られる。得られた曲線５３のターンオフのしっぽ
は、曲線５１からのターンオフのしっぽよりずっと速く
減少する。その結果、パルス５３の幅はずっと短くな
り、全体の応答時間は大きく増加される。この検知方法
は、非常に頑強である。キャリア生成の事象（たとえば
光の吸収）の後での拡散距離

【外１】と時間ｔとの間の関係は、二極性の拡散係数Ｄを用い
て、次の通りである。

【００１６】

【数１】たとえば３ｎｓの時間の後で、軽いｐドープ基板におけ
る電子は、（３８.８cm²/V/sの二極性拡散係数を仮定し
て）３.４μｍの平均距離で拡散する。ある時間におけ
るキャリアの分布は、時間が経つにつれ拡散する。時間
に対して分布を計算する１つの方法は、初期分布をガウ
ス分布で、本質的に

【数２】のシグマパラメータを用いてたたみ込み計算をすること
である。本発明では、キャリア分布のより高い空間周波
数成分の大きさのみを測定せねばならない。光発生キャ
リアの分布においてより高い空間周波数成分を発生する
ことは、前に述べた影マスクを用いて作業することであ
る。検出器応答は、いま、少数キャリア分布（その空間
周波数は影マスクに対応する）における空間的周波数成
分の時間対大きさにより定義される。

【００１７】その結果、無限小の入射光パルスは、検出
器応答パルスを伝え、その幅は、影マスクの空間周波数
の選択により調節できる。影マスク層の高い空間周波数
は、より短い応答パルスを与え、影マスクのより低い空
間周波数は、より長い応答パルスを伝える。基板のより
深い領域からの光発生キャリアは検出された信号電流に
含まれるので、より長い応答パルスは、時間で積分され
ると、より大きな信号を与える。キャリアが隣のレシー
バーからくるとき、移動時間は、キャリアがその空間情
報を保持できる時間よりずっと長いので、空間情報を持
たない。これは、隣の検出器とのクロストークと、基板
中を拡散し動いていく少数キャリアとに対する非常に高
い免疫を与える。入射するα粒子により発生される電子
正孔対は、高い空間周波数分布を生じない。したがっ
て、この現象に対して、ある免疫が期待される。本発明
の原理を用いない基板検出器は、キャリアによって発生
されるα粒子を集め、これを入射光と解釈する。

【００１８】図４は、本発明による検出器領域をレイア
ウトする可能な方法を与える。中間検出器領域７１のた
めの指状のパターンを用いて、領域７０は、遅延検出器
領域のためであり、影マスク７２（好ましくは不透明）
は、領域７０の上にある。領域７０、７１からの応答
は、この構成の好ましくは非常に近くに位置される回路
において減算される。より速い検出器は、３つの領域７
０、７１、７２のためのより小さい指を用いて達成され
る。より大きい検出器領域が好ましいときは、指パター
ンは、設計者の必要に応じて任意の方向に延長できる。
図４において１つの中間検出器領域、１つの遅延検出領
域および１つの影領域のみが示されているが、多数の交
互の領域を設けてもよい。これらの領域は側部で連結さ
れる。光ブロック領域と光透過領域とを交互に効果的に
設けることは、検出器を適当に動作させる。並列の円状
検出器領域を備えた円い検出器は、参照のために図４の
Ｂに示される。領域７４は、中間検出器領域として用い
られ、領域７５は、遅延検出器領域として用いられる。
２つの領域の信号の差は、有用な検出器信号を与える。
領域７３は、影マスク領域である。

【００１９】図４のＣに示されるように、極限におい
て、非常に単純な構成が光発生キャリアの空間分布の測
定法を与える。中心エリアに当てられた光は、中間検出
器７７により感知され、検出器領域７６での遅延された
信号は、それから減算される。図４のＣの構成は、与え
られた検出器速度のための寸法に検出面積を制限する。
単一モードのレシーバーを含むいくつかの用途におい
て、これは十分である。留意されるべきことは、中間検
出器と遅延検出器は異なった面積を備えていてもよい。
その場合、減算は、引き続く信号処理において、重み付
け減算で置き換えられねばならない。すなわち、この好
ましい構成は、中間検出器と遅延検出器の両方に対し
て、上述の面積を同じに設計することであり、また、同
じ容量を設計することである。図４のＡの指状の構成
は、したがって、図４のＢと図４のＣの円状構造よりも
好ましい。２つの検出器面積について同じ容量を持つこ
とは、続くアナログ信号処理をより単純にし、より頑強
にする。

【００２０】意図される空間周波数を持つ光入力パター
ンは、影マスク、グレーティングまたは他の光学システ
ムにより作成できる。より好ましい方法は、ＣＭＯＳプ
ロセスにおいて用意される金属層のなかの１つを用いる
ことである。これは、追加の処理ステップや光学システ
ムを必要とせず、システムのコストを低く保つ。影マス
クは、標準的な電池の定義の１部であっていてもよい。
上述の説明は、提案されたシステムの光インパルス応答
に関するものである。しかし、留意されるべきことは、
システムのインパルス応答を持つとき、光入力パターン
への応答は、（線形性を仮定して）計算できることであ
る。こうして、連続的な光入力も、かなりの出力信号を
与えることが証明できる。ここで、インパルス応答パル
スより短い出力パルスを期待するとき、唯一の制限は、
高周波端にある。出力パルスは、任意の線形システムに
おける場合のように、システムのインパルス応答パルス
幅より短くできない。

【００２１】減算は、光で発生されたキャリアの密度の
変調に比例する信号を発生する最もまっすぐな方法であ
る。図５は、デジタル同期レシーバーのための好ましい
回路を示す。ダイオード８６，８５は、それぞれ、中間
検出器と遅延検出器を示す。それらのカソードノード８
８、８７での電圧は、クロック信号Ｃ１Ａに対応して、
スイッチ８２、８１により、ノード８３からの基準電圧
Ｖ_refにリセットできる。もし中間検出器８６が光を受
け取ると、時間に対するそのカソード電圧８８は、遅延
検出器８５におけるカソード電圧８７より速く小さくな
る。光が入射しないとき、両カソードノード８７、８８
における電圧は、同じにとどまるか、両検出器に等しく
達する（前の光入力からの）拡散性キャリアのために同
時に低下する。アンバランスブロック８４は、光を検出
するときと反対方向での差を与えることを意図する。こ
れは、遅延検出器８５における電圧の小さな差を与え
る。このように、光が入射しないとき、検出器信号は、
同じでなく、異なる。光パルスが当たるとき、その信号
は、十分大きく、ブロック８４により発生されるインバ
ランスよりも強くなければならない。センス増幅器は、
その出力９１、９２で演算のデジタル結果が与えられる
ように、（信号８９により要求される時に）ノード８７
と８８での電圧差を非常に強く増幅する。出力９１、９
２は、ＣＭＯＳチップでさらに使用するためにデジタル
情報を伝える。出力９１が高いとき、光パルスが検出さ
れ、出力９２が高いとき、光パルスが検出されない。出
力９２は、オプションであり、９１の出力の反転を与え
る。

【００２２】図５の全体の構造は、単独光チャンネルを
用いるが差動読出原理を用いたデジタル光レシーバーを
つくる。差動読出は、デジタル回路における電力供給ノ
ードに典型的に存在するピークに対する強い免疫を与え
る。これらのピークは、両検出器とセンス増幅器の両側
に等しく影響するので、それからの影響は制限される。

【００２３】図６は、図５に図式的に示される回路の標
準の０.８μｍＣＭＯＳ技術における好ましい例であ
る。トランジスタと技術とが２００ＭＨｚの速度での光
の入射を可能にする。より高い速度は、より小さい寸法
の技術を必要とする。すべてのＮＭＯＳとＰＭＯＳのト
ランジスタは、０.８μｍのゲート長を有するが、例外
としてＰＭＯＳトランジスタＭ１０は、１０μｍのゲー
ト長を有する。トランジスタのゲートの幅は、すべて図
６に示される。中間検出器ダイオード８６は、Ｄ１と名
づけられ、遅延検出器ダイオード８７は、Ｄ２と名づけ
られる。ＮｃｌｏｃｋＡ９４がデジタルの低レベル状態
（０Ｖ）にあるとき、基準電圧Ｖ_ref８３は、スイッチ
８２と８１、図６においてＰＭＯＳトランジスタＭ７と
Ｍ８によりダイオードＤ１とＤ２に加えられる。

【００２４】トランジスタＭ１〜Ｍ６、Ｍ９は、図５に
おいてブロック９０で表されるセンス増幅器を作る。Ｎ
ＢｌｏｃｋＢ９７は、デジタルで高レベルにあるとき、
センス増幅器の状態をリセットする。ＮＣｌｏｃｋＢ９
７が低レベルになるとき（立ち下りエッジ）、トランジ
スタＭ１０によりセンス増幅器に注入されるアンバラン
ス電流を考慮して、２つの検出器のカソードＤ１とＤ２
での電圧レベルの間で比較が行われる。ノードアンバラ
ンス(unbalance)９３での電圧レベルを調整することに
より、アンバランスの正確なレベルが調整できる。図５
において、アンバランス８４は、検出器ノード８７に加
えられ、図６において、アンバランスは、トランジスタ
Ｍ２のドレーンでセンス増幅器の内部で加えられる。後
者の方法で、アンバランスは、ＮＣｌｏｃｋＡが高レベ
ルである期間には依存しない。比較の結果は、ＮＣｌｏ
ｃｋＢ８９がデジタルの低レベルにある限り、相補性の
出力９１と９２で読み出される。

【００２５】図７は、図６から回路のスパイス(Spice)
シミュレーションを与える。ここに、クロック信号８
３、９４は、共に結合されて１つのクロックをつくり、
さらに、クロック信号と呼ばれる。インピーダンス検出
器と遅延検出器の容量は、ともに１００ｐＦであると仮
定される。基準電圧Ｖ_refは、３.５Ｖであり、Ｖｃｃ電
源電圧は５Ｖである。端子９３でのアンバランス電圧は
３Ｖに選択される。クロックに加えられる電圧は曲線４
２により示される。クロックが高レベルであるとき(周
期１４０、１４２、１４４)、システムは入射光を検出
する。これらの期間の間に、検出器は、カソード上のす
べての検出されたキャリアを蓄積し、カソードノードで
の電圧を低下する。曲線１３１は、中間検出器のカソー
ドでの電圧を表し、曲線１３０は、遅延検出器のカソー
ドでの電圧を表す。また、これらの期間の間、センス増
幅器はリセットされ、これは、センス増幅器の内部スイ
ッチノード９６、９５での電圧を表す曲線１３３と１３
４に示される。クロックがデジタルの低レベルにあると
き(期間１４１、１４３、１４５)、センス増幅器は、
（Ｍ１とＭ２を通って電流に変換された後で）検出器で
の電圧の差を増幅し、デジタル電圧レベルに変える。ト
ランジスタＭ１０をとおして、(端子９３を介して)制御
されたインバランスを与えることを意図された電流は、
また、この評価に含まれる。これらの期間１４１、１４
３、１４５の間に、検出器のダイオードでの電圧は、こ
のシミュレーションにおいて３.５Ｖに選択されている
Ｖ_refに強制される。検出器での電圧は、このように、
続くビットを受け取るために用意されている共通の開始
位置にリセットされる。

【００２６】期間１４０の間に、キャリアは、どちらの
検出器のダイオードでも集められない。曲線１３０と１
３１は、一定のままである。評価期間１４１の間に、ノ
ード９６での電圧は増加し(曲線１３３)、出力(Q)９１
は、デジタルの低レベルになる(曲線１３６)。相補性出
力(NQ)９２は、デジタルの高レベルのままである(曲線
１３５)。期間１４２の間に、キャリアは、中間検出器
で検出され（光入力をシミュレートし）、中間検出器の
カソードで電圧を低下する。したがって、電圧１３１は
著しく下がる。次の評価の間に(期間１４３)、光が入射
することが決定され、端子９１で高出力状態を生じ(曲
線１３６)、出力９２で低出力状態を生じる（曲線１３
５）。続く期間１４４の間に、光は入射しない。しか
し、前のサイクルからのキャリアは、なお動いていて、
遅延検出器と中間検出器の両方で検出されている。この
ため、両検出器での電圧(曲線１３１と１３０)は、同じ
割合で減少する。評価の間に(期間１４５)、光が入射し
ていないことが決定され、端子９１に低出力状態を、端
子９２に高出力状態を生じる。この回路の正確な使用に
依存して、単独のまたは２つの別々のクロックを使用す
ることが決定される。反復する同期ビット検出を用い
て、単独のクロックのオプションを用いることが単純性
の理由のため好ましい。

【００２７】図８は、デジタル非同期光レシーバーを得
るための好ましい方法を示す。十分な差動ＯＴＡまたは
ＯＰＡＭＰ１１１は、インピーダンス１０５、１０４と
ともに差動インピーダンス変換(trans-impedance)増幅
器をつくるように形成され、高い電源ノイズ免疫を特徴
とする。出力ノード１０６と１０７での電圧の差は、イ
ンピーダンス検出器１００と遅延検出器１０２を通して
の電流の差に比例する。比較器１０８は、出力１１０で
の高レベルと低レベルとを区別するため、この差が所定
のインバランス１０９より大きいか否かを判断する。図
５と図８の好ましい回路は、中間検出器と遅延検出器と
からの信号を間接的に減算する。図５の回路において、
この差は、クロック８９の要求でデジタル信号として現
れる。図８の回路において、ノード１０７と１０６の間
の電圧差は、中間検出器と遅延検出器からの電流差の直
接的基準である。

【００２８】

【発明のいくつかの可能な用途の説明】イメージファイ
バーは、医学用撮像において周知であり、なかでも内視
鏡において使用されている。イメージファイバーは、光
入力イメージと光出力イメージとの間に１対１の相関を
持って、１つの場所から他の場所へイメージを伝送す
る。本発明の検出器のアレイは、５０ミクロンまたはそ
れより短いピッチのアレーに、非常に密に配置できる。
図９は、そのような検出器のアレイがイメージファイバ
ーとともにどのように並列光学的相互接続部の基本構造
を作るかを示す。ＣＭＯＳチップ１２９での基板検出器
１２３のアレーに、レンズまたはテーパーを用いずにイ
メージファイバーを接することにより、並列光学的相互
接続部が形成される。膠または接着剤１２２は、しっか
りした構造を製造する手段をつくる。チップパッケージ
の当業者は、どの膠が使用でき、どのようにして整合が
得られるかを知っている。

【００２９】直列の相互接続部のため、検出器は、多く
の用途、特に光ガイド媒体としてＰＯＦ（プラスチック
光ファイバー）が使用される用途で使用できる。ＰＯＦ
の用途で使用される光の波長は、ＰＯＦにおける吸収が
標準の(長い)通信波長では高すぎるので、典型的には８
６０ｎｍまたは６３５ｎｍ(赤)である。２つの場合で、
本発明の検出器は、測定により示されるように、よく動
作する。したがって、この検出器は、ＰＯＦファイバー
を検出器に単に当てることにより、直列の光学的相互接
続部用途において使用できる。レンズは、より小さい検
出器でファイバーからの光を集めるために使用できる。
ＣＭＯＳ検出器／レシーバーチップは、情報処理におけ
る続くストリームにおいて使用される任意の量のエレク
トロニクスを収容できる。このように、検出器のリード
は、余分なノイズを拾ったり余分な寄生容量を与えるＭ
ＣＭまたはプリント基板の上を通る必要はない。こうし
て、より小さい雑音とより低い全体のコストで検出器の
読出電圧を改善する。

【００３０】ＣＤ−ＲＯＭとデジタルディスクリーダー
(ＤＶＤリーダー)のためのピックアップヘッドは、いく
つかの光検出器を含む。これらの検出器は、レンズの配
置のためのフィードバック信号を発生でき、ヘッド位置
を調整でき、ディスクから高ビットレートの光学データ
ストリームを受けとることができる。（フレキシブル）
プリント基板を介して接続される別々の集積回路は、検
出器信号を集め、処理する。

【００３１】本発明において、これらの検出器は、アナ
ログ処理機能および可能ならデジタル処理機能とともに
１個のＣＭＯＳチップ上に集められる。検出器とモノリ
シックに集積された前置増幅器の存在により、検出器ノ
ードでの低い容量を達成できる。より速く、および／ま
たは、より感度の高い、検出器とレシーバーのよりよい
組み合わせは、達成可能である。少なくとも、生産コス
トは、このＣＭＯＳオプションを用いて著しく減少でき
る。電流絶縁に一般に用いられる光カプラ−は、本発明
を用いてかなり改善できる。通常は、光カプラ−は、光
トランジスタ上に焦点を合わせるＬＥＤからなる。明確
なデジタル信号を発生するために、プリント基板が１以
上の余分の部品を含むことが予期される。本発明では、
レシーバー側は、光検出器とともにＣＭＯＳに組み込ま
れる。さらに、光を受け取るＣＭＯＳチップは、プリン
ト基板上でさらに使用するために、デジタル信号への変
換を含むことができる。これは、ＴＬＬまたはＣＭＯＳ
のレベルへの変換を含む。伝送ラインを駆動する回路
は、高速演算のために、または、より長い伝送ラインを
駆動するために、含めることができる。そのような追加
の機能は、電子システムを構成する部品の数を減少す
る。増幅するレシーバーを用いると、光カプラーにおい
て、より低い入力レベルで十分になる。これは、送出側
でＬＥＤの必要な駆動電流を、数ｍＡまで低下する。低
パワーの光カプラーは、こうして、低コストで達成でき
る。光カプラーシステムにおいて用いられる本発明の検
出器の高速性能は、現在または将来のビットレートのた
めに有用である。

【００３２】

【ベストモードの説明】発明のベストモードの説明にお
いて、検出器領域の好ましいレイアウトは、図１０にお
いてチェス盤のパターンで表される。中間検出器領域１
５０と遅延検出器領域１５１の領域は、Ｘ、Ｙ方向に交
互にある。遅延検出器領域は、マスク（遅延検出器領域
１５１のためのマスク領域１５２）により影にされてい
る。これらの領域は、好ましくは正方形であるが、長方
形を含む任意の形状をとることができる。マスク領域
は、遅延検出器領域を覆わねばならない。中間検出器コ
ンタクト１５３と遅延検出器コンタクト１５４を得るた
めに、標準ＣＭＯＳ技術において使用されるもう１つの
金属レベルが、配線手段として使用される。たとえば、
配線のための金属１と、影マスクのための金属２が使用
できる。図１０において、可能な配線レイアウトは、す
べての中間検出器領域とすべての遅延検出器領域とを結
合する実線１５５と１５６により示される。この「チェ
ス盤」レイアウトは、指構造よりも、全方向においてよ
り良い対称性を与える。

【００３３】入射光を部分的に遮蔽する影マスクは、金
属から製造できる。標準ＣＭＯＳにおいて、マスキング
の目的のため、例えば金属２を選択できる。その場合、
マスキングは反射により達成され、反射された光は検出
器のために失われる。光パルスを発生する光源がレーザ
ーであるなら、検出器で反射された光は部分的にレーザ
ーに戻り、レーザーの不安定性を生じる。より高い応答
性のために、図１１に３つのリサイクルのオプションが
示される。図１１のＡにより表される第１の構成は、検
出器の上が自然のエッチにより粗くされることを必要と
する。ＣＭＯＳを用いるとき、トップパッシベーション
膜は、こうして粗くできる。影金属２９に入射する光子
１６０は、粗い表面１６２と影金属２９の間のゾーンに
入り、半導体表面に達するまで、表面１６２と２９の間
ではねまわり、半導体表面は、そのより高い屈折率によ
り光子を容易に吸収する。軌跡１６３は、光子１６０の
ための可能な道を示す。粗くされた表面１６２は、光子
の方向をはねまわるたびに変え、光子のアウト(out)カ
ップリング確率を低下する。光子１６１は、中間エリア
に入射し、その軌道１６４は、光子がどのように半導体
基板の中に入るかを示す。このように、この発明の検出
器の応答性は、５０％を越えて改善されることが予期さ
れる。この粗い表面で反射された光は、すべての方向に
散乱され、上述のレーザー不安定性が避けられる。

【００３４】第２の構成は、図１１のＢに示され、検出
器エリアの上がマイクロレンズで覆われることを必要と
する。これらは、ここで参照により本明細書に組み込ま
れるＥＰ特許０７５３７６５号により知られているよう
に、ＣＭＯＳのパッシベーション層１７６の上に、光レ
ジストのリフローにより得ることができる。もしパッシ
ベーション層すなわち誘電層が存在しないならば、スピ
ンコーティングを含む、文献に知られた方法で、１つの
層が追加できる。全部の中間検出器エリアの上に、レン
ズが存在し、隣の遅延領域を越えて広がる。レンズに入
る光子は、中間領域の上であれ(光子１６５)、遅延領域
の上であれ(光子１６６)、その径路は、本質的に中間ま
たは直接の領域に向けて再指向される。軌道１６８と１
６９は、それぞれ、この再指向を示すためのものであ
る。指構造を用いるときは、円筒レンズが最も良く作動
し、チェス盤パターンのレイアウトは、球状レンズによ
り最も良く役立つ。マイクロレンズの間に入ってくる光
は取り戻せないので、隣接するレンズは、それらの間に
できるだけ空間を残さないようにするべきである。

【００３５】第3の構成は、図１１のＣにより表わさ
れ、少なくとも遅延検出器領域の上に、グレーティング
がエッチされることを必要とする。これは、ＣＭＯＳに
おいて存在するパッシベーション層におけるように、上
誘電層においてなすことができる。グレーティング１７
１に入る光１７０は、入射方向と異なる１以上の方向に
分散される。与えられた例において、２つの方向が示さ
れ、ともに、最後に中間半導体領域(軌道１７３、１７
４)で終わる。中間領域に最初に入る光１７２は、再指
向なしに中間半導体ゾーンに入る。測定が、本発明の原
理にしたがって製造された検出器、および、デジタル同
期レシーバーに接続された検出器でおこなわれる。この
検出器は、３つの中間の指と３つの遅延の指を備える。
遅延の指は、１２ミクロンの指の幅で金属２により覆わ
れ、影マスクとして用いられる。０.８ミクロンのＡＭ
Ｓからの技術において、指は、８ミクロンの幅と１２ミ
クロンのピッチを有する。全体の検出器の面積は、約７
０×７０平方ミクロンである。ｎウエルの深さは約３.
５ミクロンである。測定結果は、中間検出器電流と遅延
検出器電流の間の差である有効電流を示す。測定された
応答性は、波長８６０ｎｍで赤（６３５μｍ）に対して
０.１３２Ａ／Ｗの光について０.０５Ａ／Ｗである。こ
れは、６.９％と２５％の量子効率に対応する。

【００３６】図１２は、動的応答が平らであることと３
ｄＢのビットレートのレベルを示す。８６０ｎｍについ
て(曲線１８１)、３ｄＢのビットレートは、３００Mbit
/sであり、また、６３５ｎｍについて(曲線１８０)、３
ｄＢのビットレートは、５１０Mbit/sである。これらの
ビットレートは、多くの用途ではすでに十分高い。より
高い３ｄＢのビットレートは、より短い指のピッチを用
いて達成できる。検出器は、極端に小さい容量値を有し
ていて（測定された寄生エリアと周辺容量値から３.８
Ｖで５０ｆＦ）、これは、非理想的な量子効率を考慮し
ても、読取電圧をよくする。

【００３７】図１３の曲線１８２は、８６０ｎｍで同期
レシーバーを動作させるための平均光パワーを示す。１
８０Mbit/sは、８６０ｎｍの光で容易に達成できる。ビ
ットレートは、ここでは、検出器ではなく（検出器は３
００Mbit/sまで動作するので）、レシーバーにより制限
される。これは、シミュレーションから予想される２０
０Mbit/sよりわずかに低い。１５５Mbit/sでは、約５.
５マイクロワットの平均光パワーが、任意の入射するビ
ットシーケンスで、レシーバーを良く動作させるのに十
分である。特殊なレシーバーの実験が、最も困難なビッ
トシーケンス（１つの"１"の後で多数の"０"が続き、１
つの"０"の後で多数の"１"が続く）を示すためになされ
た。したがって、３０００まで"０"が測定された後で１
つの"１"を受け取る感度が測定され、同じであることが
わかった。逆に、３０００の"１"が続く"０"の受信に影
響しない。

【図面の簡単な説明】

【図１】単独ｎウエルＣＭＯＳ技術のため基板の断面
を示し、ここに、部分１８において、ｎウエル１０は基
板１６とともにフォトダイオードをつくり、部分１７に
おいて、ｎウエル１５はｐ⁺層１３とともに、基板１６
の中に光で発生されたキャリアを感知しないフォトダイ
オードをつくる。

【図２】説明のための、（ａ）光吸収の直後での吸収
されるキャリア（ゾーン２１〜２３）の空間的依存性を
示す検出器の断面、照明されるエリアに位置される中間
検出器領域または直接検出器領域と、影マスクの影の中
に位置される遅延検出器領域、および（ｂ）少数キャリ
アの遅延と拡散を示す５つの瞬間ｔ₀、ｔ１、ｔ₂、
ｔ₃、ｔ₄における少数キャリアの空間的密度を示す、発
明の好ましい実施形態の図式的な図である。

【図３】（ａ）本発明の好ましい実施形態の光検出器
の中間または直接の検出器領域（電流５１）と遅延検出
器領域（電流５２）での光入力パルスに対する、電流対
時間応答の図（５つの瞬間ｔ₀、ｔ１、ｔ₂、ｔ₃、ｔ₄が
示される）と、（ｂ）電流５１，５２の間の差５３を示
す。

【図４】（ａ）中間検出器領域７１、遅延検出器領域
７０および影マスク７２を指混合形状で示す好ましいレ
イアウト、（ｂ）中間検出器領域７４、遅延検出器領域
７５および影マスク７３を同心円で示す円状のレイアウ
ト、および（ｃ）中間検出器領域７７、遅延検出器領域
７６および影マスク７８を２つの同心円ゾーンで示す円
状のレイアウトを示す。

【図５】クロック動作されるセンス増幅器を含むデジ
タル同期レシーバーの好ましい回路を示す。

【図６】図５と本質的に同じであるデジタル同期レシ
ーバーの詳細な具体的構成を示す。

【図７】図６の回路のスパイス(Ｓｐｉｃｅ）シミュ
レーションを示す。

【図８】非同期前置増幅器と、接続される比較器とを
備えるデジタルレシーバーの好ましい回路を示す。

【図９】本発明の種類の検出器のアレイに当接される
イメージファイバーを含む並列光相互接続部のための好
ましいシステムを示す。

【図１０】チェス盤のトポロジーにおける中間（１５
０）または直接、および遅延（１５１）の検出器領域の
好ましいレイアウトを示す。

【図１１】（ａ）好ましい方法、すなわち、粗い表面
により、（ｂ）マイクロレンズにより（ｂ）、および、
（ｃ）グレーティングにより、遮蔽される領域に入射す
る放射を向ける方向を変えることにより、本発明の検出
器の応答性を増大する３つの方法を表す。

【図１２】本発明の好ましい実施形態による検出器を
用いたビットレートに対する、応答性の測定を表す。

【図１３】本発明のベストモードの実行による検出器
とモノリシックに集積される同期レシーバーの速度に対
する平均光パワー測定値を示す。

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596099561 ブレイエ・ユニバージテイト・ブリュッセルＶＲＩＪＥＵＮＩＶＥＲＳＩＴＥＩＴＢＲＵＳＳＥＬベルギー王国、1050 ブリュッセル、プレインラーン、２ (72)発明者マールテン・クエイクベルギー、ベー−1050ブリュッセル、プレインラーン２番 (72)発明者ポール・ヘレマンスベルギー、ベー−3000ルーヴァン、ティーンセストラート99番 (72)発明者ダニエル・コッペーベルギー、ベー−1050ブリュッセル、プレインラーン２番 (72)発明者ロジェ・フォウンクックスベルギー、ベー−1050ブリュッセル、プレインラーン２番

Claims

【特許請求の範囲】

【請求項１】時間に依存する強度を有する放射のため
の検出器であって、時間に依存する強度を有する放射が吸収される半導体基
板であって、半導体基板に吸収された放射が空間的に変
調され検出器の中に少なくとも第１信号と第２信号をつ
くる半導体基板と、前記の第１と第２の信号の時間挙動を比較し、検出器出
力信号を定義する周波数感知回路とからなる検出器。
【請求項２】請求項１に記載された検出器において、
前記の放射が、少なくともＭＨｚ周波数を有し、前記の
検出器出力信号が少なくともＭＨｚ周波数を有すること
を特徴とする検出器。
【請求項３】請求項１に記載された検出器において、
前記の放射は前記の基板に電荷キャリアを生成し、放射
により基板に生成された電荷キャリアの密度は、前記の
基板の少なくとも１領域を遮蔽する空間マスクにより変
調されて、前記の放射が前記の領域において実質的に減
衰されることを特徴とする検出器。
【請求項４】請求項３に記載された検出器において、
前記の第１信号は、前記の信号により直接に生成される
電荷キャリアにより少なくとも部分的に決定され、前記
の第２信号は、前記の基板の中に生成され前記の領域に
拡散される電荷キャリアにより本質的に決定されること
を特徴とする検出器。
【請求項５】請求項３に記載された検出器において、
前記の空間マスクは、少なくとも１つの放射ブロック部
分と、少なくとも１つの放射通過部分とを備えることを
特徴とする検出器。
【請求項６】請求項５に記載された検出器において、
前記の放射ブロック部分と放射通過部分とは交互に存在
することを特徴とする検出器。
【請求項７】請求項６に記載された検出器において、
前記の交互に存在する部分の少なくとも１部がチェス盤
の配置を有することを特徴とする検出器。
【請求項８】請求項３に記載された検出器において、
さらに、前記の半導体基板の中に少なくとも１つの第１
領域と少なくとも１つの第２領域を備え、第１領域と第
２領域は、基板の中に発生された電荷キャリアを集める
ために適合され、前記のマスクは、第２領域における電
荷キャリアの発生を実質的に妨げ、電荷キャリアは、放
射により基板の中に発生され第２領域に集められて、第
２領域に拡散された電荷キャリアになり、前記の回路は、第１領域と第２領域に接続され、第１領
域に発生された電荷キャリアは、第１の応答を有し、第
２領域に発生された電荷キャリアは、第２の応答を有
し、前記の回路は、第１応答と第２応答の時間挙動を比
較する機能性を備えることを特徴とする検出器。
【請求項９】請求項８に記載された検出器において、
前記の第２応答が前記の第１応答から減算され、得られ
たパルスが周辺回路で処理されることを特徴とする検出
器。
【請求項１０】請求項９に記載された検出器におい
て、前記の第１領域と第２領域が前記の基板とダイオー
ドを構成し、この基板は、１導電型のドーパントを有
し、前記の第１領域と第２領域は、他の導電型のドーパ
ントを有することを特徴とする検出器。
【請求項１１】請求項１０に記載された検出器におい
て、前記の放射が、紫外光から赤外光までの範囲の波長
の電磁波であり、前記の第１領域と第２領域は、ｎ型シ
リコン基板の中のｐ型領域、または、ｐ型シリコン基板
の中のｎ型領域であることを特徴とする検出器。
【請求項１２】請求項８に記載された検出器におい
て、前記の回路が、デジタル非同期レシーバーとして構
成されることを特徴とする検出器。
【請求項１３】請求項１２に記載された検出器におい
て、前記の回路は、前記の第１領域と第２領域に同じ電
圧を供給する電源を備え、第１領域に当たる放射パルス
が第１領域と第２領域の間に電圧差を作り、この差がデ
ジタル信号に変換され、このデジタル信号が、クロック
により決定される時に前記の周辺回路に送られることを
特徴とする検出器。
【請求項１４】請求項１３に記載された検出器におい
て、前記の周辺回路、前記の回路および前記の基板が、
シリコンチップに集積されることを特徴とする検出器。
【請求項１５】請求項８に記載された検出器におい
て、前記の回路が、デジタル非同期レシーバーとして構
成されることを特徴とする検出器。
【請求項１６】請求項１５に記載された検出器におい
て、前記の回路は、差動インピーダンス変換増幅器とコ
ンパレータを備え、このコンパレータは、差動インピー
ダンス変換増幅器の出力ノードでの電圧差を検知し、こ
の電圧差が、前記の第１領域に当たる放射パルスにより
決定され、第１領域における第１信号と第２領域におけ
る第２信号をつくり、前記の差が差動インピーダンス変
換増幅器に送られることを特徴とする検出器。
【請求項１７】請求項１６に記載された検出器におい
て、前記の周辺回路、前記の回路および前記の基板が、
シリコンチップに集積されることを特徴とする検出器。
【請求項１８】請求項１に記載された検出器におい
て、前記の放射は、前記の電荷キャリアを生成し、さらに、前記の半導体基板の中に複数の第１領域と第２
領域を備え、第１領域と第２領域は、前記の電磁波によ
り基板と第１と第２の領域の中に発生された電荷キャリ
アを集めるように配置され、第２領域における電荷キャリアの発生を実質的に妨げる
マスクを備え、電荷キャリアは、放射により基板の中に
発生され第２領域に集められて、第２領域に拡散された
電荷キャリアになり、前記の回路は、第１領域と第２領域に接続され、第１領
域に発生された電荷キャリアは、第１の応答を有し、第
２領域に発生された電荷キャリアは、第２の応答を有
し、前記の回路は、第１応答と第２応答の時間挙動を比
較する機能を備えることを特徴とする検出器。
【請求項１９】請求項３に記載された検出器におい
て、さらに、前記のマスクに入射する放射を、前記の基
板のマスクにより妨げられていない部分の方に向ける手
段を備えることを特徴とする検出器。
【請求項２０】請求項１９に記載された検出器におい
て、前記の放射は、紫外範囲から赤外範囲までの光であ
り、前記の手段がマイクロレンズを備えることを特徴と
する検出器。
【請求項２１】請求項１に記載された検出器におい
て、さらに、少なくとも１つのイメージファイバーと前
記の検出器に接合または当接する手段を備えることを特
徴とする検出器。
【請求項２２】請求項２１に記載された検出器におい
て、前記の手段は、前記の基板に堆積された光学的フェ
ースプレートからなることを特徴とする検出器。
【請求項２３】第１領域と第２領域を有する基板に集
積される検出器において高周波放射を検出する方法であ
り、放射を実質的に遮蔽するマスクで第２領域を覆い、放射により第１領域と基板の中に発生された電荷キャリ
アを第１領域の中に集め、これにより第１信号を発生
し、放射により基板の中に発生された電荷キャリアを第２領
域の中に集め、前記のマスクが第２領域における電荷キ
ャリアの発生を実質的に妨げ、これにより、第２領域に
集められた電荷キャリアは、本質的に第２領域に拡散さ
れた電荷キャリアであり、これにより第２信号を発生
し、周波数感知回路において第１信号と第２信号を減算する
方法。