JPH1154885A - セラミック基板および電子回路装置の製造方法 - Google Patents

セラミック基板および電子回路装置の製造方法

Info

Publication number
JPH1154885A
JPH1154885A JP9209425A JP20942597A JPH1154885A JP H1154885 A JPH1154885 A JP H1154885A JP 9209425 A JP9209425 A JP 9209425A JP 20942597 A JP20942597 A JP 20942597A JP H1154885 A JPH1154885 A JP H1154885A
Authority
JP
Japan
Prior art keywords
ceramic substrate
conductor
laser beam
drilling
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9209425A
Other languages
English (en)
Other versions
JP3618200B2 (ja
Inventor
Takeoki Miyauchi
建興 宮内
Mikio Hongo
幹雄 本郷
Katsuro Mizukoshi
克郎 水越
Takashi Matsumoto
隆 松本
Tsutomu Shibuya
務 渋谷
Kaoru Katayama
薫 片山
Shinichi Wai
伸一 和井
Tatsuji Sakamoto
達事 坂本
Hideaki Sasaki
秀昭 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20942597A priority Critical patent/JP3618200B2/ja
Publication of JPH1154885A publication Critical patent/JPH1154885A/ja
Application granted granted Critical
Publication of JP3618200B2 publication Critical patent/JP3618200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lasers (AREA)

Abstract

(57)【要約】 (修正有) 【課題】生セラミックに対して、導体の充填性を向上さ
せた0.1mm以下の穴あけを可能にして実装密度の向
上を図り、ドライプロセスでLSIチップを実装可能な
分割された焼成セラミック基板の製造方法を提供する。 【解決手段】生セラミックに対してレーザ光を照射して
穴あけ加工を行う工程と、穴へ導体を充填する工程と、
生セラミックの平面に配線導体を印刷する工程と、導体
が形成された生セラミックを積層加圧する工程と、積層
体から焼成セラミック基板を得る工程と、焼成セラミッ
ク基板に対して割断線に沿ってデフォーカス状態でレー
ザ光を照射して加熱応力を発生させて割断する工程とを
有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミックで構成
される高密度回路基板を製造するセラミック基板の製造
方法およびセラミック基板に半導体デバイス等の電子回
路素子を実装した電子回路装置を製造する電子回路装置
の製造方法に関する。
【0002】
【従来の技術】図14は、従来の電子回路装置の製造方
法を示した図である。図14(a)に示すステップにお
いて、多数個取りの生セラミック基板1はポンチ2によ
り穴70があけられる。次に、図14(b)に示すステ
ップにおいて、ポンチ2によりあけられた穴70に上下
を電気的に接続するための導体4が埋め込まれる。続い
て、図14(c)に示すステップにおいて、表面に平面
方向の配線材料5が印刷される。このようにして作られ
た各層の生セラミックは、図14(d)に示すステップ
において、数枚ないし数十枚重ねられ、加圧されて積層
体6’となる。次に、図14(e)に示すステップにお
いて、積層体6’を炉に入れて焼成することにより、硬
い焼成セラミック7’が製作されることになる。次に、
図14(f)に示すステップにおいて、焼成セラミック
7’は必要な分割を行うため切断台8にワックスで接着
される。次に、図14(g)に示すステップにおいて、
切断台8にワックスで接着された焼成セラミック7’に
対して、研削液(図示せず)を流しながらダイヤモンド
・ブレード(図示せず)でダイシングされて、各個別の
焼成セラミック基板9’に分割される。次に、図14
(h)に示すステップにおいて、ワックスを暖めて個別
セラミック9’を取り外す。次に、図14(i)に示す
ステップにおいて、付着したワックス10を洗浄するこ
とによって個別の焼成セラミック基板9’を得ることが
できる。
【0003】最後に、図14(j)に示すステップにお
いて、個別に得られた焼成セラミック基板9’上にLS
Iチップ11を装着することによって、電子回路装置を
製造することができた。また、ダイシングに代るセラミ
ックの割断については、従来技術として (1)「レーザ割断」沖山俊裕 精密工学会会誌Vol
60,No.2,1994,P196〜199 (2)特開平3−489号公報 (3)特開平4−167985号公報 (4)特開平4−37492号公報 などが知られていた。
【0004】
【発明が解決しようとする課題】上記従来技術では、生
セラミックの穴あけは機械的な運動速度によりスピード
を制限され、また0.1mmより穴径が小さくなると、
ポンチ加工が困難になる等の課題を有していた。また、
焼成後のセラミックの分割については、ダイヤモンドブ
レードを高速回転させて研削液で冷やしながら切断する
ため、ウェット加工となり、速度も遅く、ブレードの摩
耗も激しい等の問題があった。また切断幅が必要である
という課題もあった。また、取付のために用いたワック
スは十分洗浄除去する必要があり、ここでもウェットプ
ロセスが不可欠となり、大きな工数と洗浄装置と洗浄の
ための多くの水が必要であった。
【0005】本発明の目的は、上記課題を解決すべく、
生セラミックに対して、約0.1mmより小さく、導体
の充填性を向上させた穴あけを可能にして実装密度の向
上を図り、しかもドライプロセスでLSIチップを実装
可能な分割された焼成セラミック基板を製造して工程減
少、および工数低減を図ったセラミック基板およびLS
Iチップを実装した電子回路装置の製造方法を提供する
ことにある。また、本発明の他の目的は、生セラミック
に対して、約0.1mmより小さく、導体の充填性を向
上させた穴あけを可能にして実装密度の向上を図り、し
かもドライプロセスでLSIチップを実装可能な分割さ
れた焼成セラミック基板をスルーホール導体や配線に対
してダメージをおよぼすことなく製造して工数低減を図
ると共に信頼性を有するセラミック基板を高歩留まりで
製造することができるようにしたセラミック基板および
LSIチップを実装した電子回路装置の製造方法を提供
することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、生セラミックに対してレーザ光を照射し
て除去に基づく穴あけ加工を行う穴あけ工程と、該穴あ
け工程によって生セラミックに対して穴あけされた穴へ
導体を充填する導体充填工程と、前記生セラミックの平
面に所望の配線導体を印刷等によって形成する配線導体
形成工程と、前記導体充填工程および配線導体形成工程
で導体が形成された生セラミックを積層加圧する積層工
程と、該積層工程で積層加圧された積層体を焼成して焼
成セラミック基板を得る焼成工程と、該焼成工程で焼成
された焼成セラミック基板に対して分割すべき割断線に
沿ってデフォーカス状態でレーザ光を照射して加熱応力
を発生させて割断する割断工程とを有することを特徴と
するセラミック基板の製造方法である。また、本発明
は、前記セラミック基板の製造方法における穴あけ工程
において、一つの穴あけ加工を、レーザスポットを円周
状に複数回照射することにより行うことを特徴とする。
また、本発明は、前記セラミック基板の製造方法におけ
る穴あけ工程において、加工穴からのレーザ光の透過光
または加工穴の画像をモニタして不完全な穴であるか否
かを判別記憶し、不完全な穴のみにレーザ光を再度照射
して再加工することを特徴とする。また、本発明は、前
記セラミック基板の製造方法において、焼成工程の前
に、積層体の裏面に、割断工程における割断を誘起する
溝を少なくとも割断線の端部に形成する溝形成工程を有
することを特徴とする。
【0007】また、本発明は、前記セラミック基板の製
造方法における割断工程において、少なくとも焼成セラ
ミック基板の側面における割断線に対して機械的な応力
を付与することを特徴とする。また、本発明は、前記セ
ラミック基板の製造方法における割断工程において、少
なくとも焼成セラミック基板の側面における割断線に対
して熱的な応力を付与することを特徴とする。また、本
発明は、前記セラミック基板の製造方法における割断工
程において、少なくとも焼成セラミック基板の側面にお
ける割断線に対して加工を施すことを特徴とする。ま
た、本発明は、前記セラミック基板の製造方法における
穴あけ工程において、レーザ光として、QスイッチYA
Gレーザ光源から得られるパルスレーザ光を用いること
を特徴とする。また、本発明は、前記セラミック基板の
製造方法における割断工程において、レーザ光として、
遠赤外レーザ光を用いることを特徴とする。また、本発
明は、前記セラミック基板の製造方法における割断工程
において、レーザ光として、CO2レーザ光を用いるこ
とを特徴とする。
【0008】また、本発明は、前記セラミック基板の製
造方法における穴あけ工程において、高速化するため
に、レーザ光をX、Y両軸に走査できる一組のガルバノ
ミラーで走査回転させて穴をあける方式とした。また、
本発明は、生セラミックに対してレーザ光を照射して除
去に基づく穴あけ加工を行う穴あけ工程と、該穴あけ工
程によって生セラミックに対して穴あけされた穴へ導体
を充填する導体充填工程と、前記生セラミックの平面に
所望の配線導体を印刷等によって形成する配線導体形成
工程と、前記導体充填工程および配線導体形成工程で導
体が形成された生セラミックを積層加圧する積層工程
と、該積層工程で積層加圧された積層体を焼成して焼成
セラミック基板を得る焼成工程と、該焼成工程で焼成さ
れた焼成セラミック基板に対して分割すべき割断線に沿
ってデフォーカス状態でレーザ光を照射して加熱応力を
発生させて割断する割断工程と、該割断工程によって割
断された個別セラミック基板上にLSIチップを実装す
る実装工程とを有することを特徴とする電子回路装置の
製造方法である。
【0009】以上説明したように、前記構成によれば、
生セラミックに対して、約0.1mmより小さく、導体
の充填性を向上させた穴あけを可能にして実装密度の向
上を図り、しかもドライプロセスでLSIチップを実装
可能な分割された焼成セラミック基板を製造して工程減
少および工数低減を図ることが可能となる。また、前記
構成によれば、生セラミックに対して、約0.1mmよ
り小さく、導体の充填性を向上させた穴あけを可能にし
て実装密度の向上を図り、しかもドライプロセスでLS
Iチップを実装可能な分割された焼成セラミック基板を
スルーホール導体や配線に対してダメージをおよぼすこ
となく製造して工程減少および工数低減を図ると共に信
頼性を有するセラミック基板およびLSIチップを実装
した電子回路装置を高歩留まりで製造することができ
る。
【0010】
【発明の実施の形態】本発明に係るセラミック基板およ
び電子回路装置の製造方法についての実施の形態につい
て、図面を用いて説明する。図1は、本発明に係る電子
回路装置の製造方法の一実施の形態を示す工程図であ
る。電子回路装置は、図1(i)に示すように、焼成さ
れ、分割されたセラミック基板9上にLSIチップ11
を実装することによって構成される。まず、図1(a)
には、レーザ光21による多数個どりの生セラミック基
板へのスルーホール穴あけ工程を示す。該工程では、対
物レンズ36で集光されるレーザ光21により、生セラ
ミック基板1に次々と穴3があけられていく。即ち、図
2に示すレーザ穴あけ加工装置によって、生セラミック
基板1に次々と穴あけ加工が行われる。そして、穴が通
ったかどうかは、下部に設けた光検知器37でモニター
することにより制御装置41内のCPUにおいて検出確
認され、不十分なものは番地が記憶され、生セラミック
基板1上におけるある領域について穴加工が終わった
後、または生セラミック基板1上において最終穴加工が
終わった後、再度穴が不十分なものだけ追加工を行い、
目づまり穴をなくす。
【0011】次に、図1(b)には、スルーホール穴へ
の導通材料埋込工程を示す。該工程では、上下を電気的
に接続するためのW等の導体4が各穴3に埋め込まれ
る。続いて、図1(c)には、生セラミック基板の表面
への平面配線印刷工程を示す。該工程では、生セラミッ
ク基板1の表面に平面方向の配線材料5が印刷等によっ
て形成される。次に、図1(d)には、積層工程を示
す。該工程では、上記のようにして作られた各層の生セ
ラミックが、数枚ないし数十枚重ねられ、加圧されて積
層体6を製作する。次に、図1(e)には、積層体6の
裏面に分割溝22を形成する裏面に分割溝形成工程を示
す。該工程では、積層体6を炉に入れて焼成する前に、
分割すべき線に沿って積層体6の裏面に溝22を形成す
る。この溝22を形成するのは、図1(g)に示す分割
工程で分割する際、端において真っ直ぐ割れずに跳ね9
4が生じるのを防止するためである。従って分割する
際、端となる部分にのみに溝22を形成しても良い。そ
して、溝の幅は0.1mm〜1.0mm程度、溝の深さ
は0.05mm〜0.5mm程度で幅、深さはそれぞ
れ、積層体6の厚さの10%程度以内くらいが適当であ
る。溝の形成は、金属刃のついたローラーを転がすか、
ナイフ状のものを押しつけるか、寸法の決まった量産物
の場合は、加圧治具下側に予め溝部のでっぱりをつけた
板を取り付けておく等の方法がある。
【0012】次に、図1(f)には、炉に入れて焼成す
る焼成工程を示す。該工程では、裏面に分割溝22が形
成された積層体6を炉に入れて焼成し、硬い焼成セラミ
ック7を製作する。続いて、図1(g)には、レーザ加
熱応力による個々の焼成セラミック基板に分割する分割
工程を示す。該工程では、図6に示すレーザ加熱応力に
よる分割装置によって分割される。即ち、製作された硬
い焼成セラミック7を真空吸着台77に固定し、焦点外
しでビーム径が広げられた集光レーザ光23を、固定さ
れた焼成セラミック7に対して分割線に沿って照射する
ことによって加熱応力が生じて端部から端部へと焼成前
につけられた溝に沿って正確に割断が発生し、図1
(h)に示すように個別の焼成セラミック基板9が得ら
れることになる。
【0013】ここではワックス接着を用いていないた
め、洗浄は不要であり、直ちに、図1(i)に示す実装
工程によりLSIチップ11等を装着することが可能と
なる。
【0014】次に、図1(a)に示す生セラミック基板
へのスルーホール穴あけ工程で用いられるレーザ穴あけ
加工装置の実施例について図2〜図5を用いて説明す
る。図2は、本発明に係るレーザ穴あけ加工装置の一実
施例を示す構成図である。多数個どりの生セラミック基
板1は、X,Y軸方向に所定の間隔でステップアンドリ
ピートされるステージ38上に載置される。Qスイッチ
YAGレーザ発振器等から構成されるレーザ発振器31
から出た高出力の数〜数10W程度で30〜200ns
程度のパルス幅を有する数〜数10kHz程度のパルス
レーザ光21は、光軸アライメント用の2枚のあおりミ
ラー32、33を通り、レーザ光走査用のガルバノミラ
ー32、35で1つの穴に対して数〜数10パルス/1
穴について円状の光走査されながら集光レンズ36で絞
られて生セラミック1に照射され、一つずつの穴あけ
(穴径が0.1mm程度以下)が、所望のピッチで繰返
して行われる。これにより、1秒当り、100〜300
程度の穴3をあけることが可能となる。この時、一つの
穴が十分あいたかどうかをレーザ光の透過光量を裏面で
光検知器37でモニターすることにより知り、制御部4
に入力して光量が十分透過してこなかった穴については
未貫通穴メモリ42に記憶しておく。生セラミック基板
1上におけるある領域について穴加工が終わった後、ま
たは生セラミック基板1上において最終穴加工が終わっ
た後、未貫通穴メモリ42に蓄えられている未貫通穴の
番地を呼び出して再度加工を行う。このようにすること
により目づまり穴を無くする(0とする)ことができ
る。穴あけ位置はCAD44を制御部41につないでお
くことにより、制御部41からレーザ光走査用のガルバ
ノミラー32、35への制御とステージ38への制御と
により、任意の穴位置を自由に加工することができる。
39は、レーザ光21が照射される位置を観察するTV
カメラ等の撮像装置を有する観察光学系で、ミラー3
2、33等の調整に用いられる。即ち、撮像装置を有す
る観察光学系39で観察されるレーザ光21が光軸に位
置するように、ミラー32、33が調整される。また、
観察光学系39は、ステージ38の位置決めに使用され
る。また、光検知器37は、複数の穴の各々について、
レーザ光走査用のガルバノミラー32、35で走査され
て透過したレーザ光量を検知できる視野をもっているも
のとする。これは、パルスレーザ光21をレーザ光走査
用のガルバノミラー32、35で走査して、生セラミッ
ク基板1上に、所望のピッチで複数の穴を加工するため
である。
【0015】図3は穴あけの際のレーザ光の照射方法を
示した図である。図3(c)に示すように、Qスイッチ
YAGレーザ(波長は1.06μm程度の近赤外光)か
ら出射されたパルスレーザ集束光46(数〜数10mJ
/パルス)を、レーザ光走査用のガルバノミラー32、
35への制御部41からの制御によって穴中心を中心に
して回転させるように数回ないし数十回照射し、その軌
跡を図3(b)に示すように47のようにすることによ
り、図3(a)に示すように生セラミック基板1に対し
て良好な穴3を2次元的に所望のピッチで形成すること
ができる。
【0016】図4は本発明に係る目づまり無し(0)穴
加工のシーケンスを示した図である。図4(a)は、穴
加工のシーケンスに係る概略構成を示し、図4(b)は
穴加工のシーケンスを示すフロー図である。ステップ5
1は、対物レンズ36で集光されたパルスレーザ光21
は生セラミック基板1に穴をあけ、穴があいていく工程
を示す。ステップ52は、ステップ51で穴加工されて
生セラミック基板1を透過したレーザ光を光検知器37
で測定する工程を示す。ステップ53は、制御部41に
おいて光検知器37で測定された透過光量に基づいて穴
の開口度を判定する工程である。ステップ54は、制御
部41において判定された穴の開口度に応じて穴明完成
(OK)か未完成(不足)かを判断し、未完成(不足)
の場合にはステップ55において未貫通穴の番地を未貫
通穴メモリ42に記憶する工程である。この未貫通穴の
番地(位置座標)は、制御部41において、レーザ光走
査用のガルバノミラー32、35への制御信号とステー
ジ38から得られるステージの位置座標とから得ること
ができる。なお、上記実施の形態では、ステップ52〜
53において、加工された穴を通して照射されたレーザ
光の透過光量を光検知器37で測定して穴あき状態(目
ずまり状態)を制御部41にて認識するように構成した
が、生セラミック1の裏面に照明光源を設け、穴あけ加
工が施された穴を通しての画像を撮像装置39で撮像
し、制御部41において撮像装置39で撮像された加工
穴の画像信号から加工穴の面積を算出し、この算出され
た加工穴の面積によって未完成(不足)であるか否かに
ついて認識判定することが可能である。
【0017】ステップ56において、生セラミック基板
1上におけるある領域について穴加工が終了、または生
セラミック基板1上において最終穴加工が終了すると、
ステップ57において、制御部41は未貫通穴メモリ4
2に記憶された未貫通穴の番地(位置座標)を読み出
し、この読み出された未貫通穴に対して再度レーザ加工
が行われ、ステップ58において透過したレーザ光を光
検知器37で測定し、ステップ59において光検知器3
7で測定された透過光量に基づいて穴の開口度を判定し
て穴貫通判定が行われる。ステップ60において、制御
部41において判定された穴の開口度に応じて穴明完
(OK)か未完(不足)かを判断し、未完(不足)の場
合にはステップ61において未貫通穴の番地を未貫通穴
メモリ42に記憶する。ステップ56において、生セラ
ミック基板1上におけるある領域について穴加工が終
了、または生セラミック基板1上において最終穴加工が
終了すると、ステップ62において、制御部41は未貫
通穴メモリ42に記憶された未貫通穴の番地(位置座
標)を読み出し、この読み出された未貫通穴に対して再
度レーザ加工が行われる。
【0018】以上説明したように、繰り返すことによ
り、ステップ63において未貫通穴が0になるまで続け
る。通常は2回目の加工で未貫通穴は0になる。このよ
うに、生セラミック1に対してパルスレーザ光を照射し
て穴あけ加工を行うと、約0.1mm以下の穴径まで高
速で加熱蒸発除去加工を行うことができる。図5は、従
来のポンチ穴あけと比べたレーザ穴あけの差を示した断
面図である。図5(a)は従来の生セラミック基板1へ
のポンチ穴あけによるスルーホール70の断面を示し、
図5(b)は本発明に係る生セラミック基板1へのレー
ザ穴あけによるスルーホール3の断面を示す。従来のポ
ンチ穴あけによる生セラミック基板1にあけられた穴7
0は、機械加工の特徴である直線性がはっきり出ている
ため、端部の角が鋭く、導体を埋め込む時の充填性が穴
が小さくなる程悪くなる。これに対し、本発明に係るレ
ーザ光による生セラミック基板1に対して穴あけを行っ
た場合は加熱蒸発除去加工であるため、図5(b)に示
すように端部が少しだれており、これがかえって導体の
充填性を良くする効果をもたらすと共に、1秒当り10
0〜300程度の穴3をあけることができることからし
て、1分当り5000〜20000個程度の穴あけを穴
径を約0.1mm以下にして実現することが可能とな
る。
【0019】次に、図1(g)に示すレーザ加熱応力に
よる分割工程で用いられるレーザ加熱割断装置の実施例
について図6〜図13を用いて説明する。図6は、本発
明に係るレーザ加熱割断装置の一実施例を示す構成図で
ある。レーザ加熱割断装置は、レーザ電源72およびス
テージ76を制御する制御部71と、レーザ電源72か
らの制御電源に基づいてON、OFFされる波長が1
0.6μm程度の遠赤外光を出射するCO2ガスレーザ
光源等から構成されたレーザ光源73と、レーザ光源7
3から出射された遠赤外レーザ光74を反射するハーフ
ミラー80と、上記遠赤外レーザ光74を集光する集光
レンズ75と、焼成セラミック基板7を真空吸着する真
空吸着板77を載置し、制御部71からの指令でX、Y
軸方向に移動可能に構成されたステージ76と、焼成セ
ラミック基板7上においてレーザ光74がデフォーカス
状態で照射された照射部周辺を冷却するための空気また
はドライ窒素等を吹き付けるガスノズル79と、該ガス
ノズル79に空気またはドライ窒素等を供給するガス供
給パイプ78と、焼成セラミック基板7上にレーザ光7
4が照射される位置等を上記ハーフミラー80を通して
観察するTVカメラ等の撮像装置を有する観察光学系8
1とから構成される。
【0020】そして、制御部71からレーザ電源72に
信号が送られ、波長が10.6μm程度の遠赤外光を出
射するCO2ガスレーザ光源等から構成されたレーザ光
源73からレーザ光74を出射して集光レンズ75で集
光し、焼成セラミック基板7の表面にデフォーカス状態
(フォーカス位置から10mm程度離れたデフォーカス
状態で6mm程度のスポット)で照射する。そして、こ
の照射状態で、ステージ76を割断溝22に沿って移動
させる。セラミック7は真空吸収板77に載せられてい
る。レーザ照射時はガス供給パイプ78からガスノズル
79に供給される空気またはドライ窒素等で表面を冷却
し、照射部周辺の温度勾配を大きくするように図ってい
る。以上説明したように、焼成セラミック基板7の表面
にレーザ光74がデフォーカス状態で照射されることに
より加熱応力が生じ、割断されることになる。特にレー
ザ光74がデフォーカス状態で照射される照射部周辺が
冷却されることによって、図7(b)に示すように、9
2から93と変わって大きな温度勾配が付いて大きな加
熱応力が割断線に沿って集中し、割断線に沿った正確な
割断を実現することが可能となる。即ち、照射部周辺が
空気またはドライ窒素等で冷却されることによって、9
2から93と斜線分大きな温度勾配が付いて大きな加熱
応力が割断線91に沿って集中することになり、割断線
に沿った正確な割断を実現することができる。
【0021】なお、図7(a)に示す如く、割断する焼
成セラミック基板7に対してD0=6mm程度のスポッ
ト光を照射する関係で、割断線の近傍にW等の導体4が
埋め込まれたスルーホール3が存在し、この導体4にレ
ーザスポット光がかかってしまったとしても、この導体
4が蒸発してしまわないように、この導体およびセラミ
ックに対して同じような吸収特性を有する波長が10.
6μm程度の遠赤外光を出射する例えばCO2ガスレー
ザ光を用いることが必要となる。仮に、割断にYAGレ
ーザ光を用いると、デフォーカス状態のレーザスポット
光が導体4にかかると、吸収特性がよいことにより、導
体4が爆発的に蒸発してしまい、割断によって上下を接
続している導体4をなくしてしまうことになる。従っ
て、遠赤外光を出射する例えばCO2ガスレーザ光を用
いることが望まれる。
【0022】また、分割される割断線の端部において
は、加熱応力が逃げてしまうことにより、図8に示すよ
うに、レーザ光が照射された割断線91に沿って割れず
に、任意の方向に割れて跳ね94が生じることになる。
そこで、分割される割断線91の端部において生じる跳
ね94を防止するために、次に説明するような対策を施
す必要がある。即ち、図1(e)に示すように、積層体
6の裏面に分割溝22を形成することによって、特に割
断線の端部において分割溝22に沿って割断することが
可能となり、図8に示すように、割断線91の端部にお
いて跳ね94が生じるのを防止することが可能となる。
次に、跳ね94を防止するための他の実施例について、
図9〜図13を用いて説明する。図9〜図11の各々
は、焼成セラミック基板7の側面と割断線の交わる点
を、バネ等で押して割断線に対し対称応力をかけること
により、より精度よく端部まで正確な割断をさせようと
した実施例である。図9は、先端を尖らせたウェッジ治
具81をバネ82で加圧する実施例を示す。図10は、
先端を尖らせたウェッジ治具81をピエゾ素子83で加
圧する実施例を示す。また、図11は、何らかの加圧手
段で加圧される先端を尖らせたウェッジ治具81の先端
を高温にする加熱手段84を設けた実施例を示す。図1
1(a)に示す実施例では、図11(b)に示す如く、
割断線の端部において加圧と加熱の両効果で対称応力を
受けることになり、正確な割断を導くことが可能とな
る。
【0023】また、図12は、ウェッジで応力をかける
代わりに、波長が10.6μm程度の遠赤外光を出射す
るCO2ガスレーザ光源等から構成されたレーザ光源7
3から出射されるレーザ光のビーム径をビーム径拡大光
学系で拡大し、それを複数のスリット状の矩形開口10
1を通して複数の矩形ビーム102を形成し、各矩形ビ
ーム102をシリンドリカルレンズ103で線状ビーム
104に集光してデフォーカス状態で割断線91の端部
側面を加熱して、対称熱応力分布を発生させる実施例を
示す。即ち、図12(a)に示すように割断線91の端
部側面に線状ビーム104をデフォーカス状態で照射し
て加熱し、図12(b)に示すように対.称熱応力分布
を発生させることによって、跳ねが生じることなく、正
確な割断を導くことが可能となる。また、図13は、割
断線の端部側面に予め予備加工を施しておき正確な割断
を得る実施例を示す。予備加工としては、金属刃のつい
たローラーを転がすか、ナイフ状のものを押しつける
か、またはレーザ光を照射して溝加工を施すことによっ
て可能となる。
【0024】
【発明の効果】本発明によれば、生セラミックに対し
て、約0.1mmより小さく、導体の充填性を向上させ
た穴あけを可能にして実装密度の向上を図り、しかもド
ライプロセスでLSIチップを実装可能な分割された焼
成セラミック基板を製造して工程減少、および工数低減
を図ると共に生産のドライ化による省資源、および省エ
ネルギーを図ることができる効果を奏する。また、本発
明によれば、生セラミックに対して、約0.1mmより
小さく、導体の充填性を向上させた穴あけを可能にして
実装密度の向上を図り、しかもドライプロセスでLSI
チップを実装可能な分割された焼成セラミック基板をス
ルーホール導体や配線に対してダメージをおよぼすこと
なく製造して工程減少、および工数低減を図ると共に信
頼性を有する電子回路装置を高歩留まりで製造すること
ができる効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る電子回路装置の製造方法の一実施
の形態を示す工程図である。
【図2】本発明に係る生セラミック穴あけ工程に用いる
レーザ穴あけ加工装置の一実施例を示す構成図である。
【図3】本発明に係る生セラミック穴あけの際における
レーザ光照射方法を説明するための図である。
【図4】本発明に係る生セラミック穴あけの目づまり無
し(0)を実現したシーケンスを示した図である。
【図5】本発明の穴あけと従来のポンチ穴あけとの比較
断面図である。
【図6】本発明に係る焼成セラミック割断に用いるレー
ザ加熱割断装置の一実施例を示す構成図である。
【図7】図6に示すレーザ加熱割断装置において、レー
ザ光が照射される照射部周辺を冷却することによって、
大きな温度勾配が付いて大きな加熱応力が割断線に沿っ
て集中し、割断線に沿った正確な割断を実現することを
説明するための図である。
【図8】割断する際、生じる跳ねを示す図である。
【図9】本発明に係る焼成セラミック割断をより正確
に、且つ高精度にするために側面拘束を付与する一実施
例を示す図である。
【図10】本発明に係る焼成セラミック割断をより正確
に、且つ高精度にするために側面拘束を付与する他の一
実施例を示す図である。
【図11】本発明に係る焼成セラミック割断をより正確
に、且つ高精度にするために側面拘束および加熱を付与
する一実施例を示す図である。
【図12】本発明に係る焼成セラミック割断をより正確
に、且つ高精度にするために側面に線状のビームを照射
して加熱を付与する一実施例を示す図である。
【図13】本発明に係る焼成セラミック割断をより正確
に、且つ高精度にするために側面に予備加工を施す一実
施例を示す図である。
【図14】従来の電子回路装置の製造工程の例を示す図
である。
【符号の説明】
1…生セラミック基板、3…穴(スルーホール)、4…
導体、5…平面方向の配線材料、6…積層体、7…焼成
セラミック、9…個別焼成セラミック基板、11…LS
Iチップ、21…レーザ光、22…溝、23…集光レー
ザ光、31…レーザ発振器、32…あおりミラー、33
…あおりミラー、34…ガルバノミラー、35…ガルバ
ノミラー、36…対物レンズ、37…光検知器、38…
ステージ、41…制御部、42…未貫通穴メモリ、46
…レーザ集束光、47…軌跡、71…制御部、72…レ
ーザ電源、73…レーザ光源、74…レーザ光、75…
集光レンズ、76…ステージ、77…真空吸収板、78
…ガス供給パイプ、79…ガスノズル、81…ウェッジ
治具、82…バネ、83…ピエゾ素子、84…加熱手段
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/12 H01S 3/00 B H01S 3/00 3/11 3/11 H05K 3/46 X H05K 3/46 H H01L 23/12 D N (72)発明者 松本 隆 神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 渋谷 務 神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 片山 薫 神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 和井 伸一 神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 坂本 達事 神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 佐々木 秀昭 神奈川県秦野市堀山下1番地株式会社日立 製作所汎用コンピュータ事業部内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】生セラミックに対してレーザ光を照射して
    除去に基づく穴あけ加工を行う穴あけ工程と、該穴あけ
    工程によって生セラミックに対して穴あけされた穴へ導
    体を充填する導体充填工程と、前記生セラミックの平面
    に所望の配線導体を形成する配線導体形成工程と、前記
    導体充填工程および配線導体形成工程で導体が形成され
    た生セラミックを積層加圧する積層工程と、該積層工程
    で積層加圧された積層体を焼成して焼成セラミック基板
    を得る焼成工程と、該焼成工程で焼成された焼成セラミ
    ック基板に対して分割すべき割断線に沿ってデフォーカ
    ス状態でレーザ光を照射して加熱応力を発生させて割断
    する割断工程とを有することを特徴とするセラミック基
    板の製造方法。
  2. 【請求項2】請求項1記載の穴あけ工程において、一つ
    の穴あけ加工を、レーザスポットを円周状に複数回照射
    することにより行うことを特徴とするセラミック基板の
    製造方法。
  3. 【請求項3】請求項1記載の穴あけ工程において、加工
    穴からのレーザ光の透過光または加工穴の画像をモニタ
    して不完全な穴であるか否かを判別記憶し、不完全な穴
    のみにレーザ光を再度照射して再加工することを特徴と
    するセラミック基板の製造方法。
  4. 【請求項4】請求項1記載の焼成工程の前に、積層体の
    裏面に、割断工程における割断を誘起する溝を少なくと
    も割断線の端部に形成する溝形成工程を有することを特
    徴とするセラミック基板の製造方法。
  5. 【請求項5】請求項1記載の割断工程において、少なく
    とも焼成セラミック基板の側面における割断線に対して
    機械的な応力を付与することを特徴とするセラミック基
    板の製造方法。
  6. 【請求項6】請求項1記載の割断工程において、少なく
    とも焼成セラミック基板の側面における割断線に対して
    熱的な応力を付与することを特徴とするセラミック基板
    の製造方法。
  7. 【請求項7】請求項1記載の割断工程において、少なく
    とも焼成セラミック基板の側面における割断線に対して
    加工を施すことを特徴とするセラミック基板の製造方
    法。
  8. 【請求項8】請求項1記載の穴あけ工程において、レー
    ザ光として、QスイッチYAGレーザ光源から得られる
    パルスレーザ光を用いることを特徴とするセラミック基
    板の製造方法。
  9. 【請求項9】請求項1記載の割断工程において、レーザ
    光として、遠赤外レーザ光を用いることを特徴とするセ
    ラミック基板の製造方法。
  10. 【請求項10】請求項1記載の割断工程において、レー
    ザ光として、CO2レーザ光を用いることを特徴とする
    セラミック基板の製造方法。
  11. 【請求項11】生セラミックに対してレーザ光を照射し
    て除去に基づく穴あけ加工を行う穴あけ工程と、該穴あ
    け工程によって生セラミックに対して穴あけされた穴へ
    導体を充填する導体充填工程と、前記生セラミックの平
    面に所望の配線導体を形成する配線導体形成工程と、前
    記導体充填工程および配線導体形成工程で導体が形成さ
    れた生セラミックを積層加圧する積層工程と、該積層工
    程で積層加圧された積層体を焼成して焼成セラミック基
    板を得る焼成工程と、該焼成工程で焼成された焼成セラ
    ミック基板に対して分割すべき割断線に沿ってデフォー
    カス状態でレーザ光を照射して加熱応力を発生させて割
    断する割断工程と、該割断工程によって割断された個別
    セラミック基板上にLSIチップを実装する実装工程と
    を有することを特徴とする電子回路装置の製造方法。
JP20942597A 1997-08-04 1997-08-04 セラミック基板および電子回路装置の製造方法 Expired - Fee Related JP3618200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20942597A JP3618200B2 (ja) 1997-08-04 1997-08-04 セラミック基板および電子回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20942597A JP3618200B2 (ja) 1997-08-04 1997-08-04 セラミック基板および電子回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1154885A true JPH1154885A (ja) 1999-02-26
JP3618200B2 JP3618200B2 (ja) 2005-02-09

Family

ID=16572662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20942597A Expired - Fee Related JP3618200B2 (ja) 1997-08-04 1997-08-04 セラミック基板および電子回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP3618200B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498319B1 (en) * 1999-08-06 2002-12-24 Hitachi, Ltd. Method and an apparatus for manufacturing multi-layer boards using laser light
WO2004087390A1 (ja) * 2003-03-31 2004-10-14 Fujitsu Limited 脆性材料のレーザ割断方法
JP2007043100A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008114446A (ja) * 2006-11-02 2008-05-22 Shibuya Kogyo Co Ltd 脆性材料の割断方法
JP2011203265A (ja) * 2011-05-27 2011-10-13 Seiko Epson Corp 振動型ジャイロスコープの製造方法
JP2012243855A (ja) * 2011-05-17 2012-12-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
WO2016151776A1 (ja) * 2015-03-24 2016-09-29 三菱電機株式会社 レーザ加工方法、レーザ加工機、加工プログラム生成装置およびレーザ加工システム
CN113510393A (zh) * 2020-04-10 2021-10-19 大族激光科技产业集团股份有限公司 陶瓷工件激光钻孔的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498319B1 (en) * 1999-08-06 2002-12-24 Hitachi, Ltd. Method and an apparatus for manufacturing multi-layer boards using laser light
US6677553B2 (en) 1999-08-06 2004-01-13 Hitachi, Ltd. Laser processing apparatus
WO2004087390A1 (ja) * 2003-03-31 2004-10-14 Fujitsu Limited 脆性材料のレーザ割断方法
JP2007043100A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008114446A (ja) * 2006-11-02 2008-05-22 Shibuya Kogyo Co Ltd 脆性材料の割断方法
JP2012243855A (ja) * 2011-05-17 2012-12-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2011203265A (ja) * 2011-05-27 2011-10-13 Seiko Epson Corp 振動型ジャイロスコープの製造方法
WO2016151776A1 (ja) * 2015-03-24 2016-09-29 三菱電機株式会社 レーザ加工方法、レーザ加工機、加工プログラム生成装置およびレーザ加工システム
JPWO2016151776A1 (ja) * 2015-03-24 2017-04-27 三菱電機株式会社 レーザ加工方法、レーザ加工機、加工プログラム生成装置およびレーザ加工システム
CN113510393A (zh) * 2020-04-10 2021-10-19 大族激光科技产业集团股份有限公司 陶瓷工件激光钻孔的方法
CN113510393B (zh) * 2020-04-10 2023-08-18 大族激光科技产业集团股份有限公司 陶瓷工件激光钻孔的方法

Also Published As

Publication number Publication date
JP3618200B2 (ja) 2005-02-09

Similar Documents

Publication Publication Date Title
EP0426600B1 (en) Formation of high quality patterns for substrates and apparatus therefor
US6841482B2 (en) Laser machining of semiconductor materials
US5293025A (en) Method for forming vias in multilayer circuits
US7605343B2 (en) Micromachining with short-pulsed, solid-state UV laser
US4839497A (en) Drilling apparatus and method
US6677552B1 (en) System and method for laser micro-machining
US20050087522A1 (en) Laser processing of a locally heated target material
EP2828028B1 (en) Method and apparatus for forming fine scale structures in dielectric substrate
KR20080012754A (ko) 레이저 광선 조사 장치 및 레이저 가공기
JP2006032419A (ja) ウエーハのレーザー加工方法
WO2012014718A1 (ja) インターポーザの製造方法
WO2012014721A1 (ja) レーザ加工方法
JP2009021476A (ja) ウエーハの分割方法
US20030000930A1 (en) Laser machining device and laser machining mask and production method therefor
US20080009132A1 (en) Via hole forming method
US20070284347A1 (en) Via hole forming method
US20080067157A1 (en) Via hole forming method
US20080053971A1 (en) Via hole machining method
JPH1154885A (ja) セラミック基板および電子回路装置の製造方法
JP2023535087A (ja) パッケージ製造のためのレーザアブレーションシステム
JP2005518945A (ja) レーザ加工方法
US7935910B2 (en) Method of laser drilling vias
JP5693074B2 (ja) レーザ加工方法
JP4589760B2 (ja) レーザ加工方法
JPH0575253A (ja) レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041109

LAPS Cancellation because of no payment of annual fees