JPH1154647A - Composite package for semiconductor element and production thereof - Google Patents

Composite package for semiconductor element and production thereof

Info

Publication number
JPH1154647A
JPH1154647A JP20630897A JP20630897A JPH1154647A JP H1154647 A JPH1154647 A JP H1154647A JP 20630897 A JP20630897 A JP 20630897A JP 20630897 A JP20630897 A JP 20630897A JP H1154647 A JPH1154647 A JP H1154647A
Authority
JP
Japan
Prior art keywords
connection pad
ceramic substrate
package
connection
composite package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20630897A
Other languages
Japanese (ja)
Other versions
JP3470787B2 (en
Inventor
Hironori Asai
博紀 浅井
Keiichi Yano
圭一 矢野
Yasushi Iyogi
靖 五代儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20630897A priority Critical patent/JP3470787B2/en
Publication of JPH1154647A publication Critical patent/JPH1154647A/en
Application granted granted Critical
Publication of JP3470787B2 publication Critical patent/JP3470787B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To ensure good electrical connection at a connection pad by coating the surface of the connection pad for making bump connection between a resin board and a ceramic substrate with a thin gold film. SOLUTION: The composite package for a semiconductor comprises a ceramic substrate 11 and a resin board 10 pasted through an adhesive 13. The resin board 10 incorporates silver bumps 22 and is sandwiched between copper foils patterned to form a surface wiring 35 of I/O pads and second connection pad parts, i.e., lands 31. The second connection pad part 31 of the resin board 10 is coated with a gold plated layer 51 on an underlying Ni plating layer 41 and the connection pad part 39 of the resin board 10 is coated with a gold plated layer 55 through an Ni plated layer 45. According to the structure, good electrical connection can be ensured at the connection pad part 39.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は多端子・狭ピッチの
半導体素子用パッケージに係り、特にセラミックス基板
と樹脂基板とを接着・接合した半導体素子用複合パッケ
ージおよびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-terminal, narrow-pitch semiconductor device package, and more particularly to a semiconductor device composite package in which a ceramic substrate and a resin substrate are bonded and joined together, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】LSI等の半導体チップが実装されるセ
ラミックス、樹脂、金属などからなる各種のパッケージ
は、LSIの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化が要求
されている。また、これらの半導体チップの用途も、ワ
ークステーション、パーソナルコンピューター、コンピ
ューター等の産業用から、携帯用機器、プリンター、コ
ピー、カメラ、テレビ、ビデオ等の電子機器まで多くの
範囲に広がり、半導体素子の性能自体も向上している。
2. Description of the Related Art Various types of packages, such as ceramics, resins, and metals, on which semiconductor chips such as LSIs are mounted, have been increased in density due to high integration, high speed, large power consumption, and large chips of LSIs. High-speed response and high heat dissipation are required. In addition, the applications of these semiconductor chips are wide ranging from industrial applications such as workstations, personal computers, and computers to electronic devices such as portable devices, printers, copiers, cameras, televisions, and videos. The performance itself has also improved.

【0003】高性能、高集積密度のLSIチップを搭載
するパッケージには、LSIチップと多端子・狭ピッチ
で接続ができること、配線密度が高いこと、放熱性がよ
いこと、高速の信号を扱うことができること、パッケー
ジの入出力端子を多端子・狭ピッチ化する事が可能であ
ることなどが求められている。さらに、これらの条件を
満足する高性能なパッケージを、簡単な工程でかつ高信
頼性の下で安価に作製する技術が必要になってきてい
る。
A package on which an LSI chip of high performance and high integration density is mounted must be able to be connected to the LSI chip with multiple terminals and a narrow pitch, have a high wiring density, have good heat radiation, and handle high-speed signals. It is required that the number of input / output terminals of the package can be increased and the pitch can be reduced. Further, there is a need for a technique for producing a high-performance package satisfying these conditions at a low cost with a simple process and high reliability.

【0004】半導体素子を高機能化するためには多ビッ
ト化、大容量化、高速化の三つが柱となる。たとえば高
速化の要求はパッケージに大きな影響を与えてきてい
る。半導体素子への入出力の端子数(ピン数)を増加さ
せ、データを並行処理することで高速化が図られたから
である。このため、パッケージにおいても多端子化(多
ピン化)は一つの命題となってきている。また、携帯機
器の小型化や、高密度実装のためにパッケージには小型
化も要求されている。特にこれから大きく伸びるマルチ
メディアの分野、アミューズメントや通信機器などにお
いてこの要求は大きい。
[0004] In order to enhance the function of a semiconductor element, three pillars, ie, multi-bit, large capacity, and high speed are the pillars. For example, demands for higher speeds have had a significant impact on packages. This is because the number of input / output terminals (the number of pins) to the semiconductor element is increased and data is processed in parallel to increase the speed. For this reason, multi-terminals (multi-pins) has become one proposition in packages. In addition, the miniaturization of portable devices and the miniaturization of packages for high-density mounting are also required. This demand is particularly great in the field of multimedia, amusement and communication equipment, which will greatly increase in the future.

【0005】多ピン化と小型化、この二つのニーズを満
たすため様々なパッケージが開発されている。また半導
体チップとの接続技術を有効に機能させる上で、パッケ
ージ側も狭ピッチ・多端子のインナーリード部分が必要
であると共に、プリント基板等の搭載ボードとパッケー
ジとの接続も、多端子・狭ピッチにする事が必要になっ
ている。また、前述したように、LSIの高速化により
パッケージも高速信号を扱う必要があるため、電気特性
の考慮も必要となる。
[0005] Various packages have been developed to satisfy the two needs of increasing the number of pins and reducing the size. In order for the connection technology with the semiconductor chip to function effectively, the package side must also have a narrow-pitch, multi-terminal inner lead part, and the connection between the mounting board, such as a printed circuit board, and the package must be a multi-terminal, narrow terminal. It is necessary to be on the pitch. Further, as described above, the package needs to handle high-speed signals due to the increase in the speed of the LSI, so that it is necessary to consider the electrical characteristics.

【0006】以上のようなパッケージの多端子・狭ピッ
チ化の要請を満足させるために、パッケージ構造は従来
のピン挿入型やQFP(クウォド・フラッド・パッケー
ジ;Quad Flad Package)等の表面実装型から、BGA
(ボール・グリッド・アレイ;Ball Grid Array)パッケ
ージの傾向にある。多端子・狭ピッチ化を行うために
は、従来の表面実装型においては端子の精度、リードに
起因するインダクタンス、リードそのものの強度あるい
は実装時の精度等の点から限界が見えてきているからで
ある。また表面実装型では多端子化にともないパッケー
ジが大型化せざるを得ない欠点を有している。
[0006] In order to satisfy the above demands for a package having multiple terminals and a narrow pitch, the package structure has been changed from a conventional pin insertion type or a surface mount type such as a QFP (Quad Flood Package). , BGA
(Ball Grid Array) package. In order to increase the number of terminals and reduce the pitch, the conventional surface mount type has seen limitations in terms of terminal accuracy, inductance caused by leads, strength of the leads themselves, and accuracy during mounting. is there. Also, the surface mount type has a disadvantage that the package must be increased in size as the number of terminals increases.

【0007】BGAは、従来のパッケージに比べ、イン
ダクタンスを低減させ、パッケージ本体の多層配線構造
を高速対応させる事が可能であり、大型コンピューター
や、パーソナルコンピューター、携帯機器等の民生品へ
と使用用途が広がっている。BGAは、パッケージの入
出力端子として半田からなる突起接続体(半田ボール)
を用いたパッケージ構造体を有し、上述したようなピン
やリードに起因するインダクタンスによる高速信号の反
射遅延等を改善するのが可能である。また、半田ボール
による接続距離の短縮化に加えて、半田ボール形成によ
る狭ピッチ・多端子化が容易となり、BGAは今後のL
SIパッケージとして有望である。更に、この半田ボー
ル形成による狭ピッチ・多端子化は、パッケージサイズ
そのものを縮小化し、プリント基板等への実装密度の向
上、配線の寄生容量、インダクタンス、抵抗などの低減
による電気特性の向上、パッケージの小型化による高周
波特性の改善等が期待できる。一方、パッケージの放熱
面から見ると、LSIの高集積密度化と高速化にともな
い、消費電力が向上し、発熱量は年々増加する傾向にあ
る。しかもコンピュータにおいては、本体の小型化がす
すむ反面、ボードの枚数は増加する傾向にあり、ボード
間の隙間も次第に狭くなってきている。
[0007] BGA can reduce the inductance compared to conventional packages and can adapt the multilayer wiring structure of the package body at high speed, and is used for consumer products such as large computers, personal computers, and portable devices. Is spreading. BGA is a protruding connector (solder ball) made of solder as the input / output terminal of the package
It is possible to improve the reflection delay of a high-speed signal and the like due to the inductance caused by the pins and leads as described above. Further, in addition to shortening of the connection distance by the solder ball, narrow pitch and multiple terminals can be easily achieved by forming the solder ball.
Promising as an SI package. Furthermore, the narrow pitch and multiple terminals due to the formation of the solder balls reduce the package size itself, improve the mounting density on printed circuit boards, etc., improve the electrical characteristics by reducing the parasitic capacitance, inductance, and resistance of wiring, and improve the package. Improvement of high frequency characteristics and the like can be expected by downsizing. On the other hand, from the viewpoint of the heat radiation of the package, the power consumption increases and the heat generation tends to increase year by year as the integration density and the speed of the LSI increase. Moreover, in the computer, while the size of the main body has been reduced, the number of boards has been increasing, and the gap between the boards has been gradually narrowed.

【0008】このようなことから、パッケージ自体も薄
型で、放熱性に優れた構造や材料が必要となってきてい
る。高放熱性パッケージには、セラミックスパッケージ
が主として使用されている。セラミックスには、窒化ア
ルミニウム、窒化珪素、アルミナ、硝子セラミックス等
があり、発熱量や高周波特性等の仕様によりこれらをう
まく使い分けている。しかしながら、セラミックス製パ
ッケージでは、プリント基板に搭載した際に、パッケー
ジとプリント基板との熱膨張係数の差が大きいことか
ら、接続部である半田ボール部分の接続信頼性が低いと
いう問題を有している。この熱膨張差は、BGAパッケ
ージをプリント基板に搭載する際のリフロー半田付け工
程で熱履歴をうけることにより起こるものと、通常の使
用中における環境温度変化によるものとがあるが、いず
れもセラミックスとプリント基板との熱膨張差が大きい
ために、機械的強度が低い半田ボール部分に熱応力が集
中し、半田ボールにクラックが生じたり、さらには半田
ボールが破断する等して、接続部の信頼性を低下させる
という問題を有していた。
[0008] For these reasons, the package itself is required to be thin and to have a structure and material excellent in heat dissipation. Ceramic packages are mainly used for high heat dissipation packages. Ceramics include aluminum nitride, silicon nitride, alumina, glass ceramics and the like, and these are properly used depending on the specifications such as the calorific value and high frequency characteristics. However, the ceramic package has a problem that when mounted on a printed circuit board, the connection reliability of the solder ball portion, which is a connection portion, is low because the difference in thermal expansion coefficient between the package and the printed circuit board is large. I have. This difference in thermal expansion can be caused by thermal history in the reflow soldering process when mounting the BGA package on a printed circuit board, or by a change in environmental temperature during normal use. Due to the large difference in thermal expansion from the printed circuit board, thermal stress concentrates on the solder balls with low mechanical strength, causing cracks in the solder balls and breaking the solder balls. There was a problem that the property was reduced.

【0009】この問題点を鑑み、近年セラミックス基板
にプリント基板と熱膨張係数の近い樹脂基板を接着剤等
で貼り合わせた複合パッケージとすることで信頼性の向
上が図られている。すなわち、熱伝導率の高いセラミッ
クスと配線層を有する樹脂を貼り合わせて電気的機械的
に接合した複合パッケージを用いることで、樹脂基板の
持つ熱膨張係数およびスクリーン印刷やリソグラフィに
よる微細配線の容易性という長所、さらには樹脂基板の
低価格性という長所とセラミックス基板の持つ高熱伝導
特性という長所をともに生かした構造となっている。
In view of this problem, in recent years, reliability has been improved by forming a composite package in which a resin substrate having a thermal expansion coefficient close to that of a printed substrate is bonded to a ceramic substrate with an adhesive or the like. In other words, by using a composite package in which ceramics with high thermal conductivity and a resin with a wiring layer are bonded together and electrically and mechanically bonded, the thermal expansion coefficient of the resin substrate and the ease of fine wiring by screen printing or lithography It has a structure that takes advantage of the advantages of the low cost of the resin substrate and the high thermal conductivity of the ceramic substrate.

【0010】複合パッケージを構成する樹脂基板は、一
般的に突起バンプを樹脂を貫通する形で接続用ビアとし
て用いることが多い。たとえば回路実装学会、第9回回
路実装学術公演大会予編集15A−10,第55頁乃至
56頁,平成6年に示されるように、突起バンプと樹脂
とを間に挟んで、銅箔と銅箔とを直接接合することが行
われている。この際、銅表面の酸化皮膜を突き破る必要
がある為、その接合荷重は高くしなくてはならない。
[0010] In general, a resin substrate constituting a composite package is often used as a connection via in such a manner that projecting bumps penetrate the resin. For example, as shown in Preliminary edition 15A-10, pp. 55-56 of the 9th Circuit Packaging Academic Performance Conference, 1994, the Circuit Packaging Society of Japan, copper foil and copper are sandwiched between a bump and a resin. Direct bonding with foil has been performed. At this time, since it is necessary to break through the oxide film on the copper surface, the joining load must be increased.

【0011】[0011]

【発明が解決しようとする課題】しかし、セラミックス
基板と樹脂基板とを接続パッド部で互いに接続する複合
パッケージの場合は、上記のように強い圧力をかけるこ
とができない。それはセラミックスの破損につながるた
めである。従って、従来とは異なる低い圧力でも接続パ
ッド部で電気的な接続をとれる複合パッケージの構造お
よびその製造方法が必要になる。
However, in the case of a composite package in which a ceramic substrate and a resin substrate are connected to each other at a connection pad portion, a strong pressure cannot be applied as described above. This is because it leads to breakage of the ceramics. Therefore, there is a need for a composite package structure and a method of manufacturing the same that can make electrical connection at the connection pad portion even at a low pressure different from the conventional one.

【0012】上記問題点を鑑み、本発明は、接続パッド
部で良好な電気的な接続を行える信頼性の高い薄型の樹
脂基板とセラミックス基板の複合パッケージを提供する
ことが目的とする。
SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a thin and highly reliable composite package of a resin substrate and a ceramic substrate which enables good electrical connection at a connection pad portion.

【0013】本発明の他の目的は樹脂基板とセラミック
ス基板の接着時の圧力を低くしても良好な電気的・機械
的接続が可能な半導体素子用複合パッケージを提供する
ことである。
Another object of the present invention is to provide a composite package for a semiconductor device which can provide good electrical and mechanical connection even when the pressure at the time of bonding a resin substrate and a ceramic substrate is reduced.

【0014】本発明のさらに他の目的は薄型の樹脂基板
とセラミックス基板との接触構造を使用しているにも拘
わらず、接続パッド部で良好な電気的接続を行える信頼
性の高い半導体素子用複合パッケージの製造方法を提供
することである。
Still another object of the present invention is to provide a highly reliable semiconductor device capable of making a good electrical connection at a connection pad portion despite using a contact structure between a thin resin substrate and a ceramic substrate. A method of manufacturing a composite package is provided.

【0015】本発明のさらに他の目的は樹脂基板とセラ
ミックス基板との接着時の圧力を低くした半導体素子用
複合パッケージの製造方法を提供することである。
Still another object of the present invention is to provide a method of manufacturing a composite package for a semiconductor device in which the pressure at the time of bonding a resin substrate and a ceramic substrate is reduced.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するた
め、本発明者らは鋭意検討した結果、樹脂基板とセラミ
ックス基板とをバンプ接続する接続パッド表面に金(A
u)薄膜をコーティングすることにより、達成できるこ
とを発見した。
Means for Solving the Problems In order to achieve the above object, the present inventors have made intensive studies and as a result, have found that gold (A) is formed on the surface of a connection pad for bump connection between a resin substrate and a ceramic substrate.
u) It has been found that this can be achieved by coating a thin film.

【0017】すなわち、本発明の第1の特徴は第1の接
続パッド部を有するセラミックス基板と、第2の接続パ
ッド部を有する樹脂基板と、第1および第2の接続パッ
ド部を接続する突起バンプとを有し、第1および第2の
接続パッド部が金(Au)薄膜で覆われている半導体素
子用複合パッケージであることである。
That is, a first feature of the present invention is that a ceramic substrate having a first connection pad portion, a resin substrate having a second connection pad portion, and a projection for connecting the first and second connection pad portions are provided. A composite package for a semiconductor device having a bump and a first and second connection pad portion covered with a gold (Au) thin film.

【0018】本発明の第1の特徴によれば金(Au)薄
膜によるコーティングが第1および第2の接続パッド部
にあるため、この第1および第2の接続パッド部が酸化
せず、銅やアルミニウムといった金属同士の接合の時と
違い、小さな圧力で第1の接続パッド部と第2の接続パ
ッド部とを良好な電気的な接続性を有して接続させるこ
とができる。
According to the first aspect of the present invention, since the coating with the gold (Au) thin film is provided on the first and second connection pad portions, the first and second connection pad portions are not oxidized, and the first and second connection pad portions are not oxidized. Unlike the case of joining metals such as aluminum and aluminum, the first connection pad portion and the second connection pad portion can be connected with a good electrical connection with a small pressure.

【0019】樹脂基板に用いる樹脂には樹脂自体の強度
が強いものが望ましく、液晶ポリマーやBTレジン、或
は繊維状のシートが入っているものなど望ましい。樹脂
基板を構成する突起バンプは銀(Ag)、白金(P
t)、金(Au)或はこれらの合金を1種類以上含むも
ので良い。
The resin used for the resin substrate is preferably a resin having a strong strength itself, such as a liquid crystal polymer, a BT resin, or a resin containing a fibrous sheet. The bumps constituting the resin substrate are made of silver (Ag), platinum (P
t), gold (Au), or an alloy containing at least one of these alloys may be used.

【0020】本発明の第1の特徴におけるセラミックス
基板はアルミナ、窒化アルミニウム、窒化珪素、炭化珪
素、窒化硼素、ダイヤモンドのいずれかであることが好
ましい。さらにこれらのうちから少なくとも2種からな
る複合セラミックス基板でもよい。
The ceramic substrate according to the first aspect of the present invention is preferably made of any one of alumina, aluminum nitride, silicon nitride, silicon carbide, boron nitride, and diamond. Further, a composite ceramics substrate composed of at least two of these may be used.

【0021】上記金の薄膜の厚さは0.03μm以上、
望ましくは0.1μm以上〜100μm以下の厚さがあ
ることが望ましい。金の薄膜の上限は製造コスト等の点
から適宜選択すればよい。
The thickness of the gold thin film is 0.03 μm or more,
Desirably, the thickness is 0.1 μm or more and 100 μm or less. The upper limit of the gold thin film may be appropriately selected from the viewpoint of manufacturing cost and the like.

【0022】本発明の第2の特徴は樹脂基板の接続パッ
ド部(第2の接続パッド部)に第1の金(Au)の薄膜
をコーティングする工程と;セラミックス基板の接続パ
ッド部(第1の接続パッド部)に第2の金(Au)の薄
膜をコーティングする工程と;樹脂基板とセラミックス
基板とを突起バンプを介して接合圧力10kgf/cm
2 以下で接着する工程を少なくとも含む半導体素子用複
合パッケージの製造方法であることである。
A second feature of the present invention is a step of coating a connection pad portion (second connection pad portion) of a resin substrate with a thin film of first gold (Au); a connection pad portion (first connection portion) of a ceramic substrate. Coating a second gold (Au) thin film on the connection pad portion); joining pressure of 10 kgf / cm between the resin substrate and the ceramic substrate via the bumps
It is a method of manufacturing a composite package for a semiconductor device, which includes at least a bonding step of 2 or less.

【0023】本発明の第2の特徴の製造方法によれば金
(Au)薄膜によるコーティングが接続パッド部にある
ため、接続パッド部が酸化せず、銅やアルミニウムとい
った金属同士の接合の時と違い、10kgf/cm2
下、好ましくは5kgf/cm2 以下の小さな圧力で樹
脂基板側の接続パッド部とセラミックス基板側の接続パ
ッド部とを良好な電気的な接続性を有して接続させるこ
とが出来る。
According to the manufacturing method of the second aspect of the present invention, since the connection pad portion is coated with a gold (Au) thin film, the connection pad portion is not oxidized, and the connection time between metals such as copper and aluminum is reduced. The difference is that the connection pad portion on the resin substrate side and the connection pad portion on the ceramic substrate side are connected with good electrical connectivity with a small pressure of 10 kgf / cm 2 or less, preferably 5 kgf / cm 2 or less. Can be done.

【0024】本発明の第2の特徴において金の薄膜の厚
さは0.03μm以上、特に0.1μm以上が好まし
い。
In the second aspect of the present invention, the thickness of the gold thin film is preferably at least 0.03 μm, particularly preferably at least 0.1 μm.

【0025】[0025]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1(a)は本発明の実施の形態
に係る300ピンの半導体素子用複合パッケージの模式
的な断面図で、図1(b)は図1(a)のA部の拡大図
である。図1(a)および(b)に示すように本発明の
実施の形態に係る半導体用複合パッケージはセラミック
ス基板11と樹脂基板10とが接着剤13を介して貼り
合わせられている。樹脂基板10は銀バンプ22を内部
に含み両側を銅箔31,34,35で挟んでいる。銅箔
は入出力パッド等の表面配線35および第2の接続パッ
ド部となるランド31を形成するようにパターニングさ
れ、その表面には金メッキ層41,44が形成されてい
る。樹脂基板の切り抜き部(キャビティ)に導電性接着
剤61を介して半導体チップ1がセラミックス基板11
上にマウントされている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is a schematic sectional view of a 300-pin composite package for a semiconductor device according to an embodiment of the present invention, and FIG. 1B is an enlarged view of a portion A in FIG. 1A. As shown in FIGS. 1A and 1B, in a composite package for a semiconductor according to an embodiment of the present invention, a ceramic substrate 11 and a resin substrate 10 are bonded via an adhesive 13. The resin substrate 10 includes a silver bump 22 therein and has copper foils 31, 34, 35 on both sides. The copper foil is patterned so as to form a surface wiring 35 such as an input / output pad and a land 31 serving as a second connection pad portion, and gold plating layers 41 and 44 are formed on the surface thereof. The semiconductor chip 1 is connected to the cutout (cavity) of the resin substrate via the conductive adhesive 61 by the ceramic substrate 11.
Mounted on top.

【0026】樹脂基板10は液晶ポリマー23を主剤と
し、その両側に銅箔31,35を接合した構造である。
液晶ポリマー層23の厚さは0.035mmである。樹
脂基板10としてはこのほかにも、BTレジンを使用し
たもの、ガラスエポキシ系樹脂を使用したものなどを使
用しても良い。
The resin substrate 10 has a structure in which a liquid crystal polymer 23 is a main component and copper foils 31 and 35 are bonded to both sides thereof.
The thickness of the liquid crystal polymer layer 23 is 0.035 mm. In addition, as the resin substrate 10, one using BT resin, one using glass epoxy resin, or the like may be used.

【0027】また、高放熱特性を得るためにセラミック
ス基板11の材料として、窒化アルミニウムセラミック
スを用いた。窒化アルミニウムの熱伝導率は180W/
m・Kである。セラミック基板11の厚さは0.6mm
で、外形寸法は31mm□である。セラミック基板11
の内部にはスルーホールが形成され、スルーホール金属
12が両端に接続パッド部(ランド)39を設けて埋め
込まれている。上端のランド39が本発明の第1の接続
パッド部となる。このほか、セラミックス基板11の材
料としては、アルミナ、窒化珪素、炭化珪素、窒化硼
素、ダイヤモンドのいずれかを用いてもよい。
Also, in order to obtain high heat radiation characteristics, aluminum nitride ceramics was used as the material of the ceramic substrate 11. The thermal conductivity of aluminum nitride is 180 W /
m · K. The thickness of the ceramic substrate 11 is 0.6 mm
And the external dimensions are 31 mm □. Ceramic substrate 11
Are formed inside, and the through-hole metal 12 is embedded with connection pad portions (lands) 39 provided at both ends. The land 39 at the upper end becomes the first connection pad section of the present invention. In addition, as the material of the ceramic substrate 11, any of alumina, silicon nitride, silicon carbide, boron nitride, and diamond may be used.

【0028】接着剤にはアクリル系接着剤を用い、樹脂
基板10とセラミックス基板11とを接合圧力2kgf
/cm2 で接合した。
An acrylic adhesive is used as the adhesive, and the bonding pressure between the resin substrate 10 and the ceramic substrate 11 is 2 kgf.
/ Cm 2 .

【0029】図1に示す本発明の実施の形態において
は、樹脂基板10の第2の接続パッド部31にはNiメ
ッキ層41を下地として0.2μmのAuメッキ層51
をコーティングし、また、セラミック基板11の接続パ
ッド部(第1の接続パッド部)39にはNiメッキ層4
5を介してAuメッキ層55を0.2μmコーティング
している。図1(b)に示すように第2の接続パッド部
のAuメッキ層51と、第1の接続パッド部のAuメッ
キ層55との間には突起バンプ2が存在している。
In the embodiment of the present invention shown in FIG. 1, a 0.2 μm Au plating layer 51 is formed on the second connection pad portion 31 of the resin substrate 10 with the Ni plating layer 41 as a base.
The connection pad portion (first connection pad portion) 39 of the ceramic substrate 11 is coated with a Ni plating layer 4.
The Au plating layer 55 is coated with a thickness of 0.2 μm through the layer 5. As shown in FIG. 1B, the bump 2 exists between the Au plating layer 51 of the second connection pad and the Au plating layer 55 of the first connection pad.

【0030】[0030]

【表1】 上の表は本発明の効果を明確にするために比較例との電
気的接続不良率の比較を示す。比較例の構造は樹脂基板
の第2の接続パッド部およびセラミックス基板の第1の
接続パッド部にAuコーティングしていないものを作製
した。それ以外の構造や条件は上記実施の形態と全く同
様である。Auコーティングを施すことにより電気的接
続不良率が4%から0%に改善されたことが明らかにな
った。
[Table 1] The above table shows the comparison of the electrical connection failure rate with the comparative example in order to clarify the effect of the present invention. In the structure of the comparative example, the second connection pad portion of the resin substrate and the first connection pad portion of the ceramic substrate were not coated with Au. Other structures and conditions are exactly the same as those of the above embodiment. It was found that the application of the Au coating improved the electrical connection failure rate from 4% to 0%.

【0031】次に本発明の実施の形態に係る半導体素子
用複合パッケージの製造方法を図2および図3を用いて
説明する。
Next, a method of manufacturing a composite package for a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.

【0032】(イ)まず図2(a)に示すように18μ
m厚みの銅箔21に、銀エポキシ系導電ペーストにより
半導体の入出力パッドに対応する部分と、パッケージ本
体のランドに対応する部分に100μmの銀バンプ22
を形成する。
(A) First, as shown in FIG.
A 100 μm silver bump 22 is formed on a portion corresponding to a semiconductor input / output pad by a silver epoxy conductive paste and a portion corresponding to a land of a package body.
To form

【0033】(ロ)次に銀バンプの先端が容易に突き破
るような35μm厚の液晶ポリマー23をかぶせ、図2
(b)に示すように銅箔21,24が両面になるように
重ね、温度と圧力をかけ積層する。その後図2(c)に
示すように半導体チップをマウントするためのキャビテ
ィ用の窓部77をプレスで打ち抜いて開孔する。
(B) Next, a liquid crystal polymer 23 having a thickness of 35 μm is covered with the tip of the silver bump so that it can easily break through.
As shown in (b), the copper foils 21 and 24 are laminated so as to be on both sides, and laminated by applying temperature and pressure. Thereafter, as shown in FIG. 2C, a cavity window 77 for mounting the semiconductor chip is punched out by a press to form a hole.

【0034】(ハ)その後、図2(d)に示すように銅
箔の部分をエッチングして表面に表面配線35を形成
し、裏面にランドと称される接続パッド部(第2の接続
パッド部)31を形成する。その後、表層に半田レジス
トを印刷により形成する。
(C) Thereafter, as shown in FIG. 2D, the copper foil portion is etched to form the front surface wiring 35 on the front surface, and the connection pad portion (the second connection pad portion) called a land is formed on the back surface. Part) 31 is formed. Thereafter, a solder resist is formed on the surface layer by printing.

【0035】(ニ)続いて、図2(e)に示すようにニ
ッケル(Ni)メッキを行ない表面配線35、ランド
(第2の接続パッド部)31にNiメッキ層44,41
を形成する。さらに図2(f)に示すように金(Au)
メッキを行い、Niメッキ層41,44の上にAuコー
ティング層51,54を形成し、樹脂基板10を完成す
る。
(D) Subsequently, as shown in FIG. 2 (e), nickel plating (Ni) is applied to the surface wiring 35 and the Ni plating layers 44 and 41 on the lands (second connection pad portions) 31.
To form Further, as shown in FIG.
Plating is performed to form Au coating layers 51 and 54 on the Ni plating layers 41 and 44, thereby completing the resin substrate 10.

【0036】(ホ)一方、セラミックスのグリーンシー
ト11を用意し、図3(a)に示すようにスルーホール
を開孔し、スルーホール金属12を埋め込み、その両端
に接続パッド部(第1の接続パッド部)となるランド3
9を形成する。セラミックスの脱脂・焼成に続いてラン
ド39の表面に図3(b)に示すようにNiメッキ層4
5を形成する。さらに図3(c)に示すようにNiメッ
キ層45の表面にAuメッキによりAuコーティング層
55を形成し、セラミックス基板11を完成する。
(E) On the other hand, a ceramic green sheet 11 is prepared, a through-hole is opened as shown in FIG. 3A, a through-hole metal 12 is buried, and connection pad portions (first Land 3 to be connection pad
9 is formed. Following the degreasing and firing of the ceramic, the Ni plating layer 4 is formed on the surface of the land 39 as shown in FIG.
5 is formed. Further, as shown in FIG. 3C, an Au coating layer 55 is formed on the surface of the Ni plating layer 45 by Au plating, and the ceramic substrate 11 is completed.

【0037】(ヘ)次に樹脂基板10と電気的接続を必
要とするセラミックス基板11のランド(第1の接続パ
ッド部)39の上部に、銀エポキシ系ペーストをスクリ
ーン印刷技術により選択的に形成し、乾燥を実施し、ラ
ンド部39の金コーティング層55上に突起バンプ(銀
バンプ)2を形成する。その後アクリル系接着剤シート
13をセラミックス基板11と樹脂基板10との間に挟
んで、接合圧力2kgf/cm2 で樹脂基板10とセラ
ミックス基板11とを接合すれば本発明の実施の形態に
係る半導体素子用複合パッケージが完成する。アクリル
接着剤シート13のかわりにアクリル接着剤をセラミッ
クス基板11の表面に塗布して樹脂基板10とセラミッ
クス基板11とを接着してもよい。通常アクリル系接着
剤を用いる場合15kgf/cm2 程度を用いないと良
好な電気的特性が得られないが、本発明では2kgf/
cm2 でも良好な電気的接続が得られる。
(F) Next, a silver epoxy-based paste is selectively formed on the land (first connection pad portion) 39 of the ceramic substrate 11 which needs to be electrically connected to the resin substrate 10 by a screen printing technique. Then, drying is performed to form the projection bumps (silver bumps) 2 on the gold coating layer 55 of the land portion 39. After that, if the acrylic adhesive sheet 13 is sandwiched between the ceramic substrate 11 and the resin substrate 10 and the resin substrate 10 and the ceramic substrate 11 are joined at a joining pressure of 2 kgf / cm 2 , the semiconductor according to the embodiment of the present invention can be obtained. The composite package for the device is completed. Instead of the acrylic adhesive sheet 13, an acrylic adhesive may be applied to the surface of the ceramic substrate 11 to bond the resin substrate 10 and the ceramic substrate 11. In general, when an acrylic adhesive is used, good electrical characteristics cannot be obtained unless about 15 kgf / cm 2 is used.
Good electrical connection can be obtained even in cm 2 .

【0038】以上の工程の説明においてはAuコーティ
ング層をメッキにより形成したが、メッキ以外に真空蒸
着やスパッタリングによって形成してもよい。この場合
は下地のNiメッキ層41,44,45は省略可能であ
る。また樹脂基板10とセラミックス基板11の接着
は、エポキシ系接着剤を用いてもよい。エポキシ系接着
剤の場合、従来技術においては20〜40kgf/cm
2 の圧力で接着する必要があったが、本発明によれば5
kgf/cm2 の圧力で接着しても良好な電気的接続が
得られる。
In the above description of the steps, the Au coating layer is formed by plating, but may be formed by vacuum deposition or sputtering other than plating. In this case, the underlying Ni plating layers 41, 44, 45 can be omitted. The resin substrate 10 and the ceramic substrate 11 may be bonded using an epoxy-based adhesive. In the case of an epoxy adhesive, in the prior art, 20 to 40 kgf / cm
According to the present invention, it was necessary to bond with a pressure of 2.
Good electrical connection can be obtained even when the adhesive is applied at a pressure of kgf / cm 2 .

【0039】上記のように、本発明は上記実施の形態に
よって記載したが、この開示の一部をなす論述及び図面
はこの発明を限定するものであると理解すべきではな
い。この開示から当業者には様々な代替実施の形態、実
施例及び運用技術が明らかとなろう。たとえば図4に示
すキャビティダウンタイプの複合パッケージであって
も、セラミックス基板11の表面にタイプグランド層6
1等の配線層を有する場合には、配線層が第1の接続パ
ッドと等価な機能を有する。したがってこれらの配線層
61の表面と樹脂基板の接続バンプ部31の表面にAu
コート層55,51を形成すれば、セラミックス基板1
0の第2の接続バンプ部31と配線層61との良好な接
続が得られる。又図5に示すように樹脂基板90は多層
構造でもよい。図5に示す樹脂基板90は上層の銀バン
プ22aと、下層の銀バンプ22bとが銅箔を介して接
続された2層構造である。この場合も多層の樹脂基板9
0の接続パッド部(第2の接続パッド部)31とセラミ
ックス基板11の接続パッド部39(第1の接続パッド
部)の表面をAuコート膜55で覆っておけばよい。こ
のように、本発明はここでは記載していない様々な実施
の形態等を包含するということを理解すべきである。し
たがって、本発明はこの開示から妥当な特許請求の範囲
の発明特定事項によってのみ限定されるものである。
As described above, the present invention has been described with reference to the above embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art. For example, even in the cavity-down type composite package shown in FIG.
In the case where the wiring layer includes the first wiring layer, the wiring layer has a function equivalent to the first connection pad. Therefore, Au is formed on the surfaces of these wiring layers 61 and the connection bump portions 31 of the resin substrate.
If the coat layers 55 and 51 are formed, the ceramic substrate 1
A good connection between the second connection bump portion 31 and the wiring layer 61 is obtained. Further, as shown in FIG. 5, the resin substrate 90 may have a multilayer structure. The resin substrate 90 shown in FIG. 5 has a two-layer structure in which an upper silver bump 22a and a lower silver bump 22b are connected via a copper foil. Also in this case, the multilayer resin substrate 9
The surfaces of the connection pad portion (second connection pad portion) 31 and the connection pad portion 39 (first connection pad portion) of the ceramic substrate 11 may be covered with the Au coat film 55. Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the matters specifying the invention described in the claims that are reasonable from this disclosure.

【0040】[0040]

【発明の効果】このようにして、本発明によれば、電気
的接続信頼性の高い複合パッケージを得ることができ
る。
As described above, according to the present invention, a composite package having high electrical connection reliability can be obtained.

【0041】又、本発明によれば、低い接着時の圧力で
よいので、接着時に脆性材料であるセラミックスが割れ
ることもないので製造歩留りが向上する。
Further, according to the present invention, since the pressure at the time of bonding is low, the ceramic which is a brittle material is not cracked at the time of bonding, so that the production yield is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る半導体素子用複合パ
ッケージの構造を示す模式的な断面図である。
FIG. 1 is a schematic sectional view showing the structure of a composite package for a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施の形態に係る半導体素子用複合パ
ッケージの製造方法を説明する工程断面図である(その
1)。
FIG. 2 is a process cross-sectional view for explaining a method of manufacturing a composite package for a semiconductor device according to an embodiment of the present invention (part 1).

【図3】本発明の実施の形態に係る半導体素子用複合パ
ッケージの製造方法を説明する工程断面図である(その
2)。
FIG. 3 is a process sectional view explaining the method for manufacturing the composite package for semiconductor device according to the embodiment of the present invention (part 2).

【図4】本発明の他の実施の形態に係る半導体素子用複
合パッケージの模式的な断面図である。
FIG. 4 is a schematic sectional view of a composite package for a semiconductor device according to another embodiment of the present invention.

【図5】本発明のさらに他の実施の形態に係る半導体素
子用複合パッケージの模式的な断面図である。
FIG. 5 is a schematic sectional view of a composite package for a semiconductor device according to still another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 突起バンプ 3 ハンダボール 10,90 樹脂基板 11 セラミックス基板 12 酸化物層 13 接着剤 21,24 銅箔 22,22a,22b 突起バンプ(銀バンプ) 23 液晶ポリマー 31,39 接続パッド部(ランド) 33 銅箔 35 表面配線(入出力パッド) 41,44 Niメッキ層 51,54,55 金(Au)コーティング層 61 グランド層 77 窓部 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Protrusion bump 3 Solder ball 10,90 Resin substrate 11 Ceramic substrate 12 Oxide layer 13 Adhesive 21,24 Copper foil 22,22a, 22b Protrusion bump (silver bump) 23 Liquid crystal polymer 31,39 Connection pad part ( Land) 33 Copper foil 35 Surface wiring (input / output pad) 41,44 Ni plating layer 51,54,55 Gold (Au) coating layer 61 Ground layer 77 Window

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1の接続パッド部を有するセラミック
ス基板と、 第2の接続パッド部を有する樹脂基板と、 前記第1および第2の接続パッド部を接続する突起バン
プとを有する複合パッケージであって、 前記第1および第2の接続パッド部が金薄膜で覆われて
いることを特徴とする半導体素子用複合パッケージ。
1. A composite package comprising a ceramic substrate having a first connection pad portion, a resin substrate having a second connection pad portion, and a projection bump connecting the first and second connection pad portions. A composite package for a semiconductor device, wherein the first and second connection pad portions are covered with a thin gold film.
【請求項2】 前記セラミックス基板がアルミナ、窒化
アルミニウム、窒化珪素、炭化珪素、窒化硼素、ダイヤ
モンドのいずれかであることを特徴とする請求項1記載
の半導体素子用複合パッケージ。
2. The composite package for a semiconductor device according to claim 1, wherein said ceramic substrate is any one of alumina, aluminum nitride, silicon nitride, silicon carbide, boron nitride, and diamond.
【請求項3】 前記金薄膜の厚さが0.03μm以上で
あることを特徴とする請求項1記載の半導体素子用複合
パッケージ。
3. The composite package for a semiconductor device according to claim 1, wherein said gold thin film has a thickness of 0.03 μm or more.
【請求項4】 樹脂基板の接続パッド部に第1の金の薄
膜をコーティングする工程と、 セラミックス基板の接続パッド部に第2の金の薄膜をコ
ーティングする工程と、 該樹脂基板とセラミックス基板とを突起バンプを介して
接合圧力10kgf/cm2 以下で接着する工程とを少
なくとも含むことを特徴とする半導体素子用複合パッケ
ージの製造方法。
4. A step of coating the connection pad portion of the resin substrate with a first gold thin film; a step of coating the connection pad portion of the ceramic substrate with a second gold thin film; Bonding at a bonding pressure of 10 kgf / cm 2 or less via a projection bump.
【請求項5】 前記第1および第2の金の薄膜の厚さが
0.03μm以上であることを特徴とする請求項4記載
の半導体素子用複合パッケージの製造方法。
5. The method according to claim 4, wherein the thickness of the first and second gold thin films is 0.03 μm or more.
JP20630897A 1997-07-31 1997-07-31 Method of manufacturing composite package for semiconductor device Expired - Fee Related JP3470787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20630897A JP3470787B2 (en) 1997-07-31 1997-07-31 Method of manufacturing composite package for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20630897A JP3470787B2 (en) 1997-07-31 1997-07-31 Method of manufacturing composite package for semiconductor device

Publications (2)

Publication Number Publication Date
JPH1154647A true JPH1154647A (en) 1999-02-26
JP3470787B2 JP3470787B2 (en) 2003-11-25

Family

ID=16521160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20630897A Expired - Fee Related JP3470787B2 (en) 1997-07-31 1997-07-31 Method of manufacturing composite package for semiconductor device

Country Status (1)

Country Link
JP (1) JP3470787B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1505858A2 (en) * 2003-07-22 2005-02-09 Matsushita Electric Industrial Co., Ltd. Circuit module and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1505858A2 (en) * 2003-07-22 2005-02-09 Matsushita Electric Industrial Co., Ltd. Circuit module and manufacturing method thereof
EP1505858A3 (en) * 2003-07-22 2008-04-23 Matsushita Electric Industrial Co., Ltd. Circuit module and manufacturing method thereof
US8003438B2 (en) 2003-07-22 2011-08-23 Panasonic Corporation Circuit module and manufacturing method thereof

Also Published As

Publication number Publication date
JP3470787B2 (en) 2003-11-25

Similar Documents

Publication Publication Date Title
JP5326281B2 (en) Semiconductor mounting wiring board, manufacturing method thereof, and semiconductor package
JP3677429B2 (en) Method of manufacturing flip chip type semiconductor device
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
TW444236B (en) Bumpless flip chip assembly with strips and via-fill
JP4955648B2 (en) Electronic device packages, modules, and electronic equipment
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
JPH10256429A (en) Semiconductor package
CN112038318A (en) Package substrate
JP4460341B2 (en) Wiring board and manufacturing method thereof
JP3691995B2 (en) Semiconductor package, manufacturing method thereof, and semiconductor device
JP2006134912A (en) Semiconductor module and its manufacturing method, and film interposer
JP3320932B2 (en) Chip package mount, circuit board on which chip package is mounted, and method of forming circuit board
JP3470787B2 (en) Method of manufacturing composite package for semiconductor device
JPH10256428A (en) Semiconductor package
JPH10256413A (en) Semiconductor package
JP2001267449A (en) Lsi package and internal connection method for use therein
JPH1154532A (en) Package for semiconductor device
JPH1154646A (en) Package for semiconductor element and production thereof
JPH10256414A (en) Semiconductor package
JP3112885B2 (en) Semiconductor component mounting module
JPH10275878A (en) Semiconductor package
JPH1154651A (en) Composite package
JP2005302968A (en) Wiring board
JP4429281B2 (en) Manufacturing method of wiring board for semiconductor mounting
JPH1154665A (en) Composite package

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20070912

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080912

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees