JPH11510671A - Ｓｏｉ合成基板を持つコプレーナ導波管を備えるマイクロ波モノリシック集積回路 - Google Patents

Abstract

(57)【要約】 マイクロ波モノリシック集積回路は、比較的高い抵抗率の基板、この基板の上面の第１酸化層、この第１酸化層の面上に形成される比較的薄いシリコン層及びこの薄いシリコン層の面上に形成される非常に薄い第２酸化層によって構成される合成シリコン構造で形成されるコプレーナ導波管（ＣＰＷ）を含む。このシリコン層及び第１酸化層上でこのシリコン層を形成する当該第１酸化層は、ＳＯＩ(Ｓilicon-Ｏn-Ｉnsulator)又はＳＯＩ構造を構成する。金属の信号線及び接地平面は、前記第２酸化層の面に接着される。接地平面の間で延在する薄いシリコン層の区域は、この区域に高い電導率を製造するために活性不純物でドープされる。結果として、この導波管を横断する準ＴＥＭ波の電界成分は、前記シリコン層にほぼ制限され、下にあるバルクシリコン基板に浸透しない。このことは、かなり減少された伝送損失及びＣＰＷに対し約１７のクオリティーファクターＱを達成する。受動及び能動回路は、このＣＰＷのために使用される領域よりも薄いシリコン層の領域で形成されたほうがよい。

Description

【発明の詳細な説明】 ＳＯＩ合成基板を持つコプレーナ導波管を備えるマイクロ波モノリシック集積回 路 技術分野 本発明は、セルラーラジオ及びパーソナル通信システムのような無線装置に対 するマイクロ波モノリシック集積回路（ＭＭＩＣ）の分野に関する。特に、本発 明は、受動回路素子と能動アンプ段階との間で伝わるマイクロ波信号の伝搬損失 の減少を達成するために、マイクロ波伝送線によって一つにつながる当該受動回 路素子及び能動アンプ段階を含むＭＭＩＣに関する。 背景技術 ＭＭＩＣにおいて、例えばレジスタ、インダクタ及びキャパシタのような受動 回路素子は、モノリシック形でシリコン基板上で作られる。能動アンプ段階もま たモノリシック構造で作られ、マイクロ波伝送線によって前記受動素子とつなが れる。通例、この伝送線はマイクロストリップ線の形を取り、このマイクロスト リップ線は、酸化ケイ素の絶縁層の上面の導体ストリップ及び裏面の金属接地平 面(metal ground plane)からなる。この種のＭＭＩＣ構造物は、例えばテキスト Ｅlectronics Ｅngneers Ｈandbook,ＭcＧraw Ｈill Ｂook Ｃo.,3d ed.1989の １０５ページの第８図から１６３図で示される。 この様な構造物が抱える主な問題は、準ＴＥＭ電磁波の電界成分は、基板全体 に渡って前記接地平面と連結しなければならず、これによって高い伝搬損失を生 じる。この問題は、導体ストリップと同じシリコンダイ(silicon die)の表面上 で接地平面を設けることよって避けられるが、これによってコプレーナ導波管（ ＣＰＷ）を生じる。このタイプの導波管も前述した引用文献の第８図から１６３ 図で示されている。この導体ストリップと接地平面との間の僅かな空間の分離は 、電界をこの基板の表面近傍に効果的に制限し、前記基板のボディへの浸透の深 さを軽減する。この伝送損失は、クオリティーファクターＱの逆数であり、導電 率 とそれ故の前記基板の表面近傍領域のドーピングレベルとに依存する。高い導電 率を達成するために深くドーピングすることによって、伝送損失を減少すること ができ、このクオリティーファクターＱが増加する。しかしながら、深くドープ されたシリコン基板のボディを製造することは、多くの時間を必要とし、高価と なる。 技術書“Ｐroperties of Ｍicrostrip Ｌine on Ｓi-ＳiＯ₂Ｓystem”by Ｈas egawa et al,ＩＥＥＥ Ｔrans.Ｏn ＭＴＴ,Ｖol．ＭＩＴ-19,Ｎo.11,Ｎovember 11,1971は、適度にドープされたシリコン基板上に酸化ケイ素(ＳiＯ₂)の層を持 つマイクロストリップ伝送線が開示されている。幾つかの条件下において、伝播 の遅波(slow wave)モードを実行し、伝送損失を減少している。しかしながら、 この構造は、他の回路素子でのモノリシック製造の役に立たず、いまだ所望より も高い伝送損失を有する。この技術書“Ｐropagation Ｃharacteristics of Ｍ ＩＳ Ｔransmission Ｌines with Ｉnhomogeneous Ｄoping Ｐrofile”by Ｗu e t al,ＩＥＥＥ Ｔrans.on ＭＴＴ,Vol．38,Ｎo.12,Ｄecember 1990は、不均質に ドープされたシリコン基板を持つコプレーナ導波管を開示し、比較的低い伝送損 失が実現する。しかしながら、この不均質なドーピングは、バルクシリコン基板 の全体の厚さにわたって延在しなければならず、実際にこのバルクシリコン基板 を実現することは非常に難しい。 発明の開示 本発明は、単結晶シリコン基板、この基板の上面に形成される第１絶縁層、こ の第１絶縁層の面上に形成される比較的薄いシリコン層及びこの薄いシリコン層 の面上に絶縁体として形成されるさらに薄い第２絶縁層からなり、この絶縁層の 上面がこの合成基板の上面となる合成シリコン基板の上面に信号線及び接地平面 を持つコプレーナ導波管（ＣＰＷ）を含むＭＭＩＣを提供する。この構造は、Si hcon-on-insulator又はＳＯＩと呼ばれ、この絶縁体は第１絶縁層である。信号 線の下にあり、これら接地平面の間に延在する薄いシリコン層の領域は、通例は Ｎ型の活性ドープ剤が注入され、そこに高い導電率の区域を形成するために、こ のドープ剤は熱拡散される。好ましい実施例において、このドーピングは行われ るので、このドープされた区域は、信号線から各接地平面の方向に濃度が減少 するという横方向のこう配を持つ。しかしながら、階段状から直線へと及ぶドー ピングの変化は容易に得ることができる。 この拡散された区域の高い導電率は、下方のシリコン基板の最小の浸透で、準 ＴＥＭ波の電界をこの磁界から分離させ、上方の絶縁層に向かって曲げられる。 この拡散された区域が開示されたようなドーピングこう配を持つ場合、この効果 はさらに際立ったものとなる。約１５のクオリティーファクターＱは、均質にド ープされたシリコン基板のボディで達成されることが何回も得られる。前記基板 からこの電界波を分離することは、基板の深い拡散の必要性を除き、準ＴＥＭ波 の磁界成分による浸透によって、伝播損失が最小となるような基板の抵抗率を選 ぶことができる。能動及び受動回路素子は、汎用の酸化マスキング及び拡散技術 によって、前記ＳＩＯ構造のシリコン層で形成することができ、このＳＩＯ構造 の領域において、この領域は前記ＣＰＷを形成するためには使用されない。 図面の簡単な説明 本発明は、対応する図面を参照してここにより詳細に説明する。 第１図は、バルクシリコン基板を持ち、伝送するマイクロ波の電界線がどのよ うに前記基板に深く浸透するかを示す、コプレーナ導波管（ＣＰＷ）の伝送線の 従来の形の断面図であり、 第２図は、ＳＯＩ構造及び当該構造のシリコン層において均質にドープされた 区域を持つコプレーナ導波管の断面図であり、 第３図は、ＳＯＩ構造及び当該構造のシリコン層においてドープされた区域で の横方向への拡散こう配を持つコプレーナ導波管の断面図であり、 第４図は、本発明に従うＭＭＩＣの平面図であり、このＭＭＩＣは、様々な受 動回路素子及び能動アンプ段階と同じく第３図に示されるようなＣＰＷも含み、 及び 第５図から６図は、第３図に示すＣＰＷを浸透するための方法の連続するステ ップである。 発明を実施するための最良の形態 第１図に関して、コプレーナ導波管（ＣＰＷ）の全長に沿って横断する準ＴＥ Ｍ波の電界成分に線路残留電位(ground return potential)を与えるために、金 属導体１と金属接地平面の一方の側でこの平面に並列して延在する一組の当該金 属接地平面３ａ及び３ｂとからなるこのコプレーナ導波管の従来の形の構造を示 す。これらの素子はシリコン基板５の上面に存在し、当該面は前記導体１から接 地平面を絶縁するために、絶縁体として作用する酸化ケイ素ＳiＯ₂の薄い層７を 形成するために酸化される。これら２つの接地平面間で横方向に延在する基板５ の上面の領域は、導電率の高い区域８を形成するために活性不純物(active impu rity)(例えば、アンチモン、ヒ素、リン又はホウ素)で、注入及び拡散によって ドープされる。この準ＴＥＭ波の電界成分の電界線の全てがこのドープされた区 域６内に残る場合、この区域には確かに低い伝送損失が生じる。しかしながら実 際には、この基板のボディ５への相当な電界浸透が存在する。それ故そこでの減 衰による伝送損失が生じる。この損失がこの基板全体にわたって深くドープする ことを必要とするのを減少するために、この基板は、多くの時間を必要とし、高 価なものとなり、この波の伝播速度を極端に遅くする。 出願人は、第２図に示すような構造を提供することによって、ＣＰＷにおける 伝送損失を減少させる問題に対する異なる方法をとる。この問題に関して、この シリコン基板５と表面の酸化層７との間で、比較的抵抗率の高い単結晶シリコン の層９が酸化層１１上に供給される。よって、基板５上の酸化層１１からなるＳ ＯＩ(silicon-on-insulator)構造ができる。前記接地平面３ａ及び３ｂ間に延在 するこのシリコン層の区域９は、そこに高い導電率を得るためにドープされる。 この基板の厚さは典型的に５００μであり、酸化層１１の厚さは４０μであり、 シリコン層９の厚さはたった１０μしかない。よって高い導電率を得るために前 記層９を十分にドープすることは、簡単な方法である。第２図において破線で示 されるこの電界線は、ここで前記層９内に大きく制限されるが、それにも関わら ず、ある程度のフリンジが基板５内に存在する。従って、第２図の構造は、第１ 図よりもかなり低い伝送損失を提供するが、まだ改善する余地がある。 出願人は、前記シリコン層９のドーピングが、濃度こう配を提供する場合、前 記接地平面の下にある区域として減少されるドープ濃度がアプローチされること がわかる。このことは、準ＴＥＭ波の電界線が酸化層１１の上で曲げられ、これ によって、前記基板５の浸透がほとんど全体に拡散される。これは第３図に示さ れてあり、層９で影を付けた線は、接地平面３ａ及び３ｂの下の領域を近接する ことでさらに離れて区切られるところで、減少されたドープ濃度及び結果として 増加する抵抗率を表す。 第４図は、本発明に従うＭＭＩＣの平面図であり、このＭＭＩＣは第３図にお いて断面図で示される種類の２つのコプレーナ導波管（ＣＰＷ）１３及び１５を 含む。この２つの導波管は、例えばレジスタ、キャパシタ又はインダクタのよう な受動回路素子１９、トランジスタを有する能動アンプ段階２１及び更なる受動 回路素子２３もそこで形成されるモノリシック集積回路チップ１７で形成される 。これらＣＰＷと回路素子との間の実際の接続は従来通りであり、この接続は簡 略化のために省略する。このＣＰＷ１３は、素子１９をアンプ２１の入力部に結 合し、ＣＰＷ１５は、アンプ２１の出力部を回路素子２３に結合する。これら受 動回路素子及びアンプ段階は、従来の注入及び拡散方法によって、第３図に示す ようなシリコン層９及び下にある酸化層１１を有するＳＯＩ構造の当該シリコン 層９にすべて形成される。第３図において層９に形成される拡散された区域は、 当然ＣＰＷを形成すべき場所を提供するだけである。 第３図に示すＣＰＷは、第５図及び６図に示すような過程で形成されてもよい 。第５図は、比較的抵抗率の高いシリコン基板５上に形成されるＳＯＩ構造を断 面図で示す。この基板の厚さは通例５００μで、当該基板上に形成される酸化層 １１の厚さは２μでもよい。しかしながら、この実際の厚さは、特定のアプリケ ーションに対し所望されるインピーダンスに依存して、０．０２μから１０００ μまで変化することができる。この比較的薄い単結晶シリコン層９は、このとき 酸化層１１上に形成される。このことを実現する方法は、不活性の周囲気体で熱 することによって、層９をこの酸化層に接着することである。 第６図に示すように、次のステップは、典型的にはＮ型である選択された不純 物を注入することによって所望の横方向の濃度こう配を達成するための注入窓を 持つマスク１５を通ってドーピングを制御するためのパッド酸化物として作用す るためにシリコン層９の表面上で薄い酸化層７を成長することである。どんな所 望のこう配も注入窓の大きさの制御によって達成され、より大きな窓はより高い 濃度に配分され、この大きさは最低の濃度方向へ徐々に減少していく。結果生じ た注入される領域は、第６図に平行斜線で示されている。この構造は、横方向の 拡散を製造するために、例えば1100℃の温度で２４時間熱せられる。前記接地平 面及び導線は、酸化層７に接着され、第３図に示されるような最終的な構造とな る。しかしながら、この拡散マスク及び熱サイクルは、上記に述べたように、階 段状から直線へと及ぶドーピングの変化となるために選択することができる。 “上面”という用語は、ここでは単に前記ＭＭＩＣの関連する層の２つの対立 するの面の１つを見分けるために使用されていることを理解すべきである。明ら かに、この全体の表面は、どんな空間の方向でも使用することができるので、実 際にはこの“上面”が下方へ向かっていてもよい。 本発明は、この発明の好ましい実施例を参照して説明されるのに対し、様々な 改良及び適応が次の請求項で述べられるような本発明の本質的な趣旨及び範囲か ら逸脱することなく行われてもよいことは当業者には明らかである。

Claims (1)

1. 【特許請求の範囲】 １．信号線と接地平面の一方の側で当該接地平面から間隔を置いた一組の当該接 地平面とを持ち、合成ＳＯＩ(silicon-on-insulator)構造の上面で互いにほぼ並 列して延在する、コプレーナ導波管（ＣＰＷ）を含むマイクロ波モノリシック集 積回路（ＭＭＩＣ）において、前記ＳＯＩ構造は、酸化ケイ素の絶縁層が設けら れた上面を持つ単結晶シリコン基板、前記絶縁層上で形成され、前記ＳＯＩ構造 の上面を構成する薄い絶縁層によって覆われる当該上面を持つ比較的低い導電率 のシリコン層、及び前記シリコン層で形成される比較的高い導電率のドープされ た区域であり、前記信号線の下で前記各接地平面まで横方向に延在する当該区域 を有し、これによって前記ＣＰＷを横断する準ＴＥＭ波の電界成分は、前記シリ コン基板への当該電界波成分の伝搬によって伝送損失を減少するために、当該シ リコン層へと曲げられることを特徴とするマイクロ波モノリシック集積回路。 ２．請求項１に記載のＭＭＩＣにおいて、前記拡散される区域は横方向への導電 率が徐々に変化すること及び前記信号線の下が最も高い導電率であること及び前 記接地平面の下がより低い導電率であることを特徴とするＭＭＩＣ。 ３．信号線と合成ＳＯＩ(silicon-on-insulator)構造の上面で互いにほぼ並列し て延在する接地平面の一方の側で当該接地平面から間隔を置いた一組の当該接地 平面とを持つコプレーナ導波管（ＣＰＷ）であり、前記ＳＯＩ構造は、絶縁層が 設けられた上面を持つ単結晶シリコン基板、前記絶縁層上で形成され、前記ＳＯ Ｉ構造の上面を構成する酸化ケイ素の薄い層によって覆われる当該上面を持つ比 較的低い導電率のシリコン層、及び前記シリコン層で形成される比較的高い導電 率のドープされた区域であり、前記信号線の下で前記各接地平面まで横方向に延 在する当該区域を有し、これによって、前記ＣＰＷを横断する準ＴＥＭ波の電界 成分は、前記シリコン基板への当該電界波成分の伝搬によって伝送損失を減少す るために、当該シリコン層へと曲げられることを特徴とするコプレーナ導波管。 ４．請求項３に記載のＣＰＷにおいて、前記拡散される区域は横方向への導電 率が徐々に変化すること及び前記信号線の下が最も高い導電率であること及び前 記接地平面の下がより低い導電率であることを特徴とするＣＰＷ。