JPH11509366A - フローティング・ゲートが有るｍｏｓｆｅｔを含む受光素子 - Google Patents

Abstract

(57)【要約】 光電子を放出できる光電放出性表面から成る受光素子。光電子はフローティング・ゲートがあるＭＯＳＦＥＴで検出され、フローティング・ゲートは測定前に適切に荷電されており、光電子はフローティング・ゲートの電荷に変化を起こさせる。検出変化は受光素子の受光量を示す。

Description

【発明の詳細な説明】 フローティング・ゲートが有るＭＯＳＦＥＴを含む受光素子 背景 弱光レベルの測定は科学技術での通常の方法である。 一番感度のよい受光素子の１つは光電子増倍管（ＰＭＴ）又は単なる光電子増 倍器である。 このデバイスの基本的構造は光検出光電陰極と電子増倍構造とを含む真空管で ある。高電圧の電界を系に印加する。検出する光子は光電陰極と衝突し、光子は この光電放出工程により光電陰極から光電子を放出する。電子増倍器は１連のダ イノードと呼ばれる２次放出電極（典型例として６〜１６箇）から成り、電圧は 電極間で上昇するようにしてある。陰極からの光電子は第１のダイノードに向か い、ここで幾つかの２次電子を発生させ、これは同様に次のダイノードに向かい 、ここで２次放出を繰返すというように行われる。この結果、増幅が行われ、出 力電極、即ち陽極からの信号は充分高いので電子的に処理できる。光電子増倍管 の欠点は比較的高価であり、高電圧を必要とし、その汎用性が制限され、複雑化 する。 別の部類は各種の半導体受光素子、例えばフォトダイオード、フォトト ランジスター、および電荷結合素子（ＣＣＤ）である。これらに共通することは 、光を半導体材料に影響させて電子キャリヤー（電子と正孔）を発生させ、これ を収集して電気信号を発生させる。半導体受光素子の問題点はキャリヤーを半導 体材料の大部分中を移動させなければならず、熱エネルギーが高暗騒音を発生さ せる。 発明の概要 本発明は、安価で感度がよく組立が容易な新しい型の受光素子を開示する。こ れは光の光子に応答して光電効果により電子（光電子）を放出できる光電放出性 表面を含む真空室から成る。本発明の特徴は、光電子をフローティング・ゲート がある金属酸化物半導体型電界効果トランジスター（ＭＯＳＦＥＴ）で検出する ことであり、ゲートは測定前に適切に荷電されている。光電子放出でゲート電荷 が変化し、この変化は受光素子の受光量を示す。 １つの実施態様では、光電放出表面はゲートとは離れていて、ゲートは測定前 に正電位に荷電されている。この正荷電が光電子を引きつけ、これをゲートに向 かわせ、光電子はゲートの正電位を中和し、ゲート電位を低下させる。この低下 は受光素子の受光量を示す。 別の実施態様では、光放出表面を直接フローティング・ゲート上に加工し、ゲ ートはこの場合、測定前に負に荷電する。放出光電子を別の陽極電極又はデバイ スのケーシングの金属壁に収集する。この結果、ゲート電位は上昇し、この上昇 は受光素子の受光量を示す。 この光電子収集期間中は、本発明の受光素子は電力（電圧）を何等必要としな いが、追加的電界を光電子収集を最適化する上で印加することができることは勿 論である。 発明の操作原理 本発明の特徴は、光の光子に応答して光電効果で光電放出表面から放出された 電子（光電子）をＭＯＳＦＥＴ（金属酸化物半導体型電界効果トランジスター） のフローティング・ゲート表面に影響させることである。本発明は、測定前にＭ ＯＳＦＥＴのフローティング・ゲートのキャパシタンス中に蓄積された電荷への 光電子の効果を測定することに基づく。 光電子は、ゲートがまず適切な電位に荷電された後、ゲートによって生ずる電 界効果で収集する。この最初の荷電は例えばＦＮトンネル技術を用いて行われる 。 ＭＯＳＦＥＴのドレイン・ソース・チャネルの導電率を測定して、ゲート電荷 量を、電荷自体を破壊せずに求めることができる。これはアナログＥＥＲＰＯＭ 記憶に蓄積された情報の読出しに類似する。 図面 図面として示した図は本発明の１つの実施態様を示すものである。 好ましい実施態様の説明 図面として示した図は本発明の受光素子の一つの実施態様を示すもので、図の 各要素は尺度に合ったものではない。光電放出性表面２０は光の光子を受光し、 電子（光電子と云うことが多い）を光電効果により放出する。光電放出性材料は 既知であり、光電子増倍器の光電陰極に使用しているものと同じである。 光電子はＭＯＳＦＥＴ１０で検出される。このデバイスには電極が３箇、即ち ソース１１、ドレイン１２、およびゲート１３である。本発明では、ゲート１３ は未接続、即ち、フローティングに維持される。正電荷を前もってゲート上に、 例えばソース１１とドレイン１２間に充分に高い電圧を印加して形成する。これ によりゲート絶縁対１４の酸化物層を通じてＦＮトンネル現象が起こり、フロー ティング・ゲート１３の電圧を所望電荷に設定できる。 フローティング・ゲートがあるＭＯＳＦＥＴは電荷保持性が優れていることは 公知である。従って、ＭＯＳＦＥＴは不揮発性記憶の組立に極めて適したもので あり、不揮発性記憶にはディジタルとアナログのＥＰＲＯＭとＥＥＰＲＯＭの両 方が含まれる。以前は、荷電フロティング・ゲートがあるＭＯＳＦＥＴはＰＣＴ 公報ＷＯ９５／１２１３４号に記載のようにイオン化性放射線の検出器として用 いられてきた。 正の電荷は光電子を引きつけてゲート１３に向かわせる電界を生成する。ゲー ト１３の表面上には未被覆領域又は導電体、半導体又は薄膜絶縁体で被覆された 領域がある。絶縁体の膜厚は、例えば１ｍｍ未満でよく、電子は実際のゲートま でこれを経由して充分到達できる。しかし、ゲート表面の１部は完全に未被覆で あることがもっとも好ましい。従って、フローティング・ゲート１３の酸化物層 の絶縁体１４では、正孔１７が形成されていて、正孔経由で光電子は直接ゲート １３の表面に到達できる。光電子はゲート１３に衝突すると、ゲート上の正の電 荷を中和してゲート１３の電位を低下させる。所定の時間間隔での電位低下量は 従ってこの時間間隔での受光素子の受光量を示す。適切な操作では、光電放出性 表面２０とＭＯＳＦＥＴ１０は、ケーシング２１に収容されており、ケーシング は排気して真空下に置く。ケーシング２１は、例えばガラス製の透明部２２があ り、これを通って光りの光子は光電放出性表面２０に到達できる。図では、光電 放出性表面２０が透明部２２の内面上に加工されている極めて有用な構造を示し ている。この光電放出表面２０はケーシング２１の金属壁と接続している。勿論 、光電放出性面はケーシングの内部キャビティ中より深い位置にあっても良い。 ゲート１３の電位はその電荷に比例するものであり、電荷自体を破壊せずにＭ ＯＳＦＥＴ１０のソース・ドレイン・チャンネルの導電率を測定して求めること ができる。導電率は、例えばソース１１とドレイン１２間に適切な電圧を導入し 、生成するソース・ドレイン電流を測定する。言い換えると、所定の時間間隔内 で検出した光量は、検出間隔後のソース・ドレイン電流をゲートが充分に荷電さ れている初期値と比較して求めることができる。 荷電電圧をソース１１とドレイン１２間に印加でき、従ってゲート１３の電位 （電荷）の変化を上述のように測定できるようにするには、ソース１１とドレイ ン１２を、ケーシング２１上に設けたコネクター２８、２９に導電体２６、２７ を用いて接続する。 本発明の別の実施態様（図示していない）では、光電放出表面は直接ゲートに 加工されており、この場合、測定前に負に荷電されている。放出光電子は、別の 陽極に収集するか又は単にケーシングの金属壁に収集する。これによりゲート電 位は上昇し、この上昇は受光素子の受光量を示す。これは、上記のソース・ドレ インの導電率を測定して求める。 受光（即ち、光電子の収集）段階では、本発明の受光素子には電力（電圧）は 何等必要としないが、光電放出表面とフローティング・ゲート（図示してある） 間又は光電放出表面と陽極（図示していない）間に追加電位をかけて光電子の収 集を向上させ、最適化することは勿論可能である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ (72)発明者 ハースラティ ファッカ フィンランド エフアイエヌ−20810 タ ーク シヴティエ 16

Claims (1)

1. 【特許請求の範囲】 １． 検出する光の光子に応答して電子を放出できる光電放出性表面と、フロテ ィング・ゲートがあるＭＯＳＦＥＴと、上記光電放出性表面と上記ＭＯＳＦＥＴ とを収容するケーシングとから成り、上記フローティング・ゲートは電荷がかけ られていて、上記の電子の放出でこの電荷を変化させ、上記ケーシングの少なく とも１部が光透明性で、光が上記光電放出表面に到達できることから成る、受光 素子。 ２． 上記光電放出表面は上記フローティング・ゲートとは接触しておらず、上 記電荷は正である、請求項１に記載の受光素子。 ３． 上記光電放出表面は上記フローティング・ゲートと接触しており、上記電 荷は負である、請求項１に記載の受光素子。 ４． 更に、上記電子収集手段を含む、請求項３に記載の受光素子。 ５． 検出する光の光子に応答して電子を放出できる光電放出性表面と、上記光 電放出性表面と接触していないフロティング・ゲートがあるＭＯＳＦＥＴと、上 記光電放出性表面と上記ＭＯＳＦＥＴとを収容するケーシングとから成り、上記 フローティング・ゲートは正の電荷がかけられており、上記フローティング・ゲ ートはこれにより上記電子を収集でき、上記ケーシングの少なくとも１部が光透 明性で、光子が上記光電放出性表面に到達できることから成る、受光素子。 ６． 上記光電放出表面が、上記ケーシングの上記透明部の内表面に加工されて いる、請求項５に記載の受光素子。 ７． 検出する光の光子に応答して電子を放出できる光電放出性表面と、上記光 電放出性表面と接触しているフローティング・ゲートがあるＭＯＳＦＥＴと、上 記光電放出性表面と上記ＭＯＳＦＥＴとを収容するケーシングとから成り、上記 フローティング・ゲートは負電荷がかけられており、上記ケーシングの少なくと も１部が光透明性で、光が上記光電放出性表面に到達できることから成る、受光 素子。 ８． 更に、上記電荷の変化を記録する手段を含み、電荷の変化は上記電子によ って生ずるもので、受光素子の受光量を示すものである、請求項５又は７に記載 の受光素子。 ９． 検出する光の光子に応答して電子を放出できる光電放出表面と、フローテ ィング・ゲートがあるＭＯＳＦＥＴと、上記光電放出性表面と上記ＭＯＳＦＥＴ とを収容するケーシングとから成り、上記ケーシングの少なくとも１部が光透明 性で、光が上記光電放出性表面に到達できることから成る受光素子を設ける工程 と、上記フローティング・ゲートに所定の電位を荷電する工程と、検出する光を 光電放出性表面に影響させ、光電放出性表面から電子を放出させて上記フローテ ィング・ゲートの上記所定電位に変化を起こさせる工程と、所定の時間後に上記 所定電位の変化を記録する工程とから成り、上記変化は受光素子の受光量を示す ものである、光検出方法。 １０． 荷電工程は、上記ＭＯＳＦＥＴのソース電極とドレイン電極間に電圧を 印加して行う、請求項９に記載の光検出方法。 １１． 検出する光の光子に応答して電子を放出できる光電放出表面と、フロー ティング・ゲートがあるＭＯＳＦＥＴと、上記光電放出性表面と上記ＭＯＳＦＥ Ｔとを収容するケーシングとから成り、上記フローティング・ゲートは電荷がか けられており、上記ケーシングの少なくとも１部が光透明性で、光が上記光電放 出性表面に到達できることから成る受光素子を設ける工程と、検出する光を光電 放出性表面に影響させ、光電放出性表面から電子を放出させて上記電荷に変化を 起こさせる工程と、所定時間後に上記電荷の変化を記録する工程とから成り、上 記変化は受光素子の受光量を示すものである、光検出方法。