JPH11506893A

JPH11506893A - 固定長セルの並列オンザフライ処理

Info

Publication number: JPH11506893A
Application number: JP9528319A
Authority: JP
Inventors: クラウベルグ、ロルフ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1996-02-06
Filing date: 1996-02-06
Publication date: 1999-06-15
Also published as: WO1997029613A1; KR100339463B1; EP0879544A1; EP0879544B1; DE69627893D1; DE69627893T2; US6389018B1; KR19990077263A

Abstract

(57)【要約】スロット式伝送媒体（１１）を介して受信された固定長セルの順次ストリーム（１０）を処理するための装置（９）が開示される。この装置は、固定長セルの順次ストリーム（１０）から固定長セルのＮ個のサブ・ストリームを供給するために使用されるデマルチプレクサ（１２）を含む。更にそれは、Ｎ個（但し、Ｎ＝２、３、・・・）の同一の並列処理パス（１３．ｘ）であって、・前記Ｎ個のサブ・ストリームの各々が前記Ｎ個の処理パス（１３．ｘ）の異なる１つへ搬送されるように、及び・前記処理パス（１３．ｘ）への搬送が発生順に交互態様で生じ、特定の処理パスに搬送されるサブ・ストリームと他の処理パスに搬送される次のサブ・ストリームとの間の期間が前記スロット式伝送媒体（１１）のスロット期間（Ｔ）と同じになるように、前記デマルチプレクサ（１２）に接続された並列処理パス（１３．ｘ）を含む。この装置は、固定長セルの順次ストリーム（１０）の順次セルの順序を維持しながら、前記Ｎ個の処理パス（１３．ｘ）の出力に供給されたサブ・ストリームを固定長セルの出力ストリーム（１８）に多重化するためのマルチプレクサ（１７）を含む。

Description

【発明の詳細な説明】固定長セルの並列オンザフライ処理技術分野本発明は、例えば、情報がスロット式伝送媒体を介して固定長セル・ストリームにより伝送される非同期転送モード（ＡＴＭ）ネットワークのようなシステムに関するものである。それは、非常に高いデータ伝送速度までのセルのオンザフライ処理を可能にする。背景技術通信ネットワーク及び記憶システムのようなセル処理システムは益々重要になりつつある。これらのセル・ベースのシステムの利点は、それぞれのいずれのセルも自律的であり、しかも、例えば、セルのヘッダに搭載された情報を利用するだけで、ネットワークを通して経路指定可能であるということである。非同期転送モード（ＡＴＭ）のデータ伝送ネットワークは最もよく知られたセル処理システムである。ＡＴＭデータ伝送テクノロジは、ネットワークを構築する方法に革命的な変化をもたらす可能性を持っている。このテクノロジは高速のデータ伝送速度を可能にし、典型的なマルチメディア環境において遭遇する最も重要なタイプと呼ぶに相応しいデータ、ファクシミリ、音声、リアルタイム・ビデオ、及びイメージを含む数多くのタイプのトラフィックをサポートする。ＡＴＭはローカル・エリア・ネットワーク（ＬＡＮ）及び広域ネットワーク（ＷＡＮ）に適しており、光ファイバにおける可能な高いスループット率を利用する。あらゆる種類のセル処理システムのための代表的なデバイスは、例えば、相互接続を目的として使用されるルータ、ハブ、スイッチ、及び、コンピュータ又はプリンタ、プロッタ、スキャナ、ディスク・ドライブ、ファックス・マシン、ネットワーク・スニッファのような他のデバイスをセル処理システムにリンクするためのアダプタ・カードである。そのようなセル処理システムにおけるセルの伝送が速ければ速いほど、セルの処理は複雑となり、高価になる。データ伝送速度を高める場合に遭遇する問題点は以下における事例によって明らかになろう。セル・ベースのシステム（例えば、ＡＴＭシステム）におけるデータ伝送速度が高ければ高いほど、それらのセルにおいて実行されるべきオペレーションは速くなる。すべてのオペレーションが、通常、所与の数のクロック・サイタル（スロット式媒体における次のセルが到着するまでの時間に対応する）内に完了することを必要とするオンザフライ・セル処理は、不可能ではないにしても困難になる。その媒体におけるスロット期間は、プロセス・ステップが取り得る最大期間である。データ伝送速度の増加によって、次のセルが到着するまでの時間は益々短くなる。この時間に合わせるために、所与のオペレーションのためのクロック・サイクルの数はカットされなければならないか、或いは、時間サイクルの期間は短縮されなければならない。即ち、高いクロック速度で動作可能なデバイスが設けられなければならない。第１の方法は、遂行されるべきオペレーションの種類によって制限されることが多い。例えば、１６０００個のアドレスのバイナリ・サーチは、log₂(16000)＝１４個の比較、従って、１４クロック・サイクルを必要とする。第２の可能性は、論理回路がそれの機能を遂行する必要がある時間を決定する選択されたテクノロジ・ベースによって制限される。各既知のテクノロジ・ベースに対して、利用される基本的な物理的効果によって定義される処理速度の上限が存在する。可能性の境界に既に達しているか或いはまもなく達するデータ伝送速度になっているセル処理システムがある。この問題点を回避又は解決するための新しい方法に対する要求が存在する。特に、毎秒ギガ・ビットの範囲で動作するＡＴＭネットワークは、新たな解決方法を必要とする段階に達している。従って、本発明の目的は、非常に高いデータ伝送速度における固定長セルの処理のための新しい概念を提供することにある。本発明のもう１つの目的は、固定長セルの非常に高速のオンザフライ処理を可能にする装置及び方法を提供することにある。本発明のもう１つの目的は、非同期転送モード・システムに創作的な方法を適用することにある。発明の概要本発明はこれらの目的を達成することを意図するものである。本発明によれば、スロット式媒体における連続的な固定長セルがＮ個の並列的な同一の処理パスに割り当てられる。それらの処理パスの各々は１つ又は複数の処理ユニットを含む。このため、そのような処理ユニットで使用可能なクロック・サイクルの数は、各（Ｎ＋１）番目のセルだけが同じ処理パスによって処理される場合にＮ倍されることになる。これは、Ｎ個の仮想の、しかし、同一のデータ処理パスを導く。図面の説明第１図は、本発明の第１実施例の概略表示である。この実施例は、Ｎ＝５個の並列処理パスを持つた並列処理ユニットを含む。第２図は、スロット式媒体における固定長セルのストリームを示す。第３Ａ図−第３Ｇ図は、セルの経路指定及び処理を示すために使用されるＮ＝５個の並列処理パスを持った並列処理ユニットの概略図である。第４Ａ図は、本発明によるスイッチ・アダプタ・カードを持った非同期転送モード・スイッチング・ユニットの概略図である。第４Ｂ図は、本発明の第２実施例の概略図である。この実施例は、ＡＴＭセルを、ＡＴＭスイッチ・ファブリックにより処理可能なセルに変換するためのＡＴＭスイッチ・アダプタ・カードである。第５図は、本発明の第３実施例の概略図である。この実施例は、Ｎ＝３個の並列処理パスを持った並列処理ユニットを含み、各処理パスは遅延ユニットを有する。第６図は、本発明の第４実施例の概略図である。この実施例は、Ｎ＝２個の並列処理パスを持った並列処理ユニットを含む。第７図は、本発明の第５実施例の概略図である。この実施例は、Ｎ＝２個の並列処理パスを持った並列処理ユニットを含み、１つの処理ユニットは両方の処理パスによって使用され、各処理パスは遅延ユニットを有する。一般的説明以下では、本発明を詳細に説明するために、ＡＴＭデータ伝送テクノロジが使用される。しかし、本発明の概念は、後述のように、他の如何なる種類のセル・ベースのデータ伝送システムに対しても使用可能である。以下では、「固定長セルのサブ・ストリーム」という表現が使用される。この表現は、複数のセルを含むストリームをカバーするのみならず、単一のセルもカバーする。そのような単一のセルはＡＴＭセルであってもよい。前述のように、スロット式媒体を介して受信された固定長セル・ストリームのオンザフライ処理を容易にする新しい概念に対する要求が存在する。そのようなスロット式媒体は、例えば、データ伝送ネットワークのデータ伝送チャネル、記憶装置における記憶チャネル、又はコンピュータ・バスであってもよい。そのようなスロット式媒体上には適切な方法で処理されなければならないタイム・クリティカル情報が存在することがある。更に、このスロット式媒体１１上でのスロットの割り振りは、そのスロット式媒体上にスロットを割り当てることによって帯域幅が特定のアプリケーションに割り振られるので、そのまま影響を受けないようにしなければならない。セルの混合又はタイム・クリティカル・セルの妨害に通じる如何なる介在も回避されなければならない。通常のセル毎の順次処理は高速データ伝送システムに適さないとわかっているので、新たな方法が必要である。次に、第１図を参照して、本発明の基本的な概念を説明する。スロット式媒体１１における固定長セルの着信ストリーム１０が第１図の左側に示される。本発明によれば、固定長セルの着信ストリーム１０は並列処理ユニット９に送られる。そこでそれは固定長セルのＮ個のサブ・ストリームにデマルチプレックスされる（Ｎ＝１、２、３、・・・）。そのデマルチプレキシングは、セルの内容を破壊することなく、及び、セルの長さを修正することなく行われる。数値Ｎは、データ伝送速度、その後の処理が必要とするサイクル数、セルの長さ、及び他のパラメータに依存する。デマルチプレクサ１２は、セル・ストリーム１０を５つのサブ・ストリーム（即ち、Ｎ＝５）に分割する。そこで、これらの５つのサブ・ストリームはデマルチプレクサ１２のＮ個の出力ポートにおいて与えられ、Ｎ個の同一の並列処理パス１３．１−１３．５に送られる。この例では、各処理パスは、２つの処理ユニット１４．ｘ及び１５．ｘを含む。並列処理パス１３．１−１３．５によるセル１６の処理に関しては、第２図及び第３Ａ図−第３Ｇ図に関連して詳述することにする。並列処理パス１３．１−１３．５の右側において、それらのサブ・ストリーム（処理された後の）がマルチプレクサ１７に送られる。マルチプレクサ１７は、スロット式出力媒体１９上に固定長セルの出力ストリーム１８を供給するために使用される。このマルチプレクサ１７は、セルのオリジナル・シーケンス、即ち、入力媒体１１における発生順序が再確立されるように設計される。これは、セルの順序（ＦＩＦＯにおける先入れ先出しのような）のみならず、スロット内の正確な配列も維持されることを意味する。第２図には、固定長セルＡ−Ｇの代表的なストリーム３０が示される。伝送媒体のスロット式文字は、時間軸をスロットに分けることによって示される。スロット期間は文字「Ｔ」によって示される。第２図に示されるスナップショットは、時間ｔ＝ｔ₀の時に取られる。固定長セルＡ−Ｇのストリーム３０は、今や、第１図に示された本発明の並列処理ユニット９を通して送られる。スナップショットは、時間ｔ＝ｔ₀＋Ｔ、ｔ＝ｔ₀＋２Ｔ、ｔ＝ｔ₀＋３Ｔ、ｔ＝ｔ₀＋４Ｔ、ｔ＝ｔ₀＋５Ｔ、ｔ＝ｔ₀＋６Ｔ、及びｔ＝ｔ₀＋７Ｔの時に取られる。このスナップショットのシーケンスが第３Ａ図−第３Ｇ図に示される。このシーケンスからわかるように、セルの第１サブ・ストリーム（この例では、セルのサブストリームは１つのセルだけから成ることに注意して欲しい）は第１処理パス１３．１に送られ、第２サブ・ストリームは１スロット期間後に第２処理パス１３．２に送られ、以下同様に送られる。第３Ｃ図及び第３Ｄ図に示されるように、第１サブ・ストリーム（セルＡ）はマルチプレクサ１７に到着する最初のサブ・ストリームである。第２サブ・ストリーム（セルＢ）は１ステップ遅れている。次に、マルチプレクサ１７は、他のすべてのサブ・ストリームが未だ処理されている時に、スロット式媒体１９上に第１サブ・ストリーム（セルＡ）を出力する。マルチプレクサ１７に到着するストリームは、サブ・ストリーム毎に出力媒体１９上に多重化され、固定長セルのストリーム１８が、第３Ｇ図の右側に見られるように再確立される。出力側における発生順序は、それの入力側における順序と全く同じである。第４Ａ図に示されるように、物理層からＡＴＭスイッチ７２までのデータ・パスにおける及びスイッチ７２の他方の側の物理的媒体におけるセル処理ユニットの配列は、極めて順次的であり、通常は、セルがスイッチ７２に又は或る管理オペレーション・セル（ＯＡＭ：オペレーション及びメンテナンス・セル）を処理するマイクロプロセッサに送られる１つの分岐点を含むだけである。従って、それはオンザフライ・セル処理に理想的に適する。第４Ａ図には、１つの標準的な配列が示される。第１ユニットは、複数の先入れ先出しユニット（ＦＩＦＯ）からのＡＴＭセル４０の受信を調停するライン・インターフェース・ハンドラ４２である。次のユニットは、ＡＴＭセルのＶＰＩ／ＶＣＩフィールド（ＶＰＩ：仮想パス識別子；ＶＣＩ：仮想チャネル識別子）と定義済みルックアップ・テーブルとを比較し、この特定のセルをどのように処理するかを他のユニットに知らせる複数のビットをそのセルの前に付加するＶＰＩ／ＶＣＩルックアップ・ユニット７８である。次のユニットはヘッダ・エラー訂正ユニット７９である。このユニット７９は、ビット・エラーに関してＡＴＭセル・ヘッダを分析し、エラーを訂正するか又は訂正不可能なエラーを持ったセルに排除ためのマークを付ける。ＯＡＭセル処理ユニット４８は、マイクロプロセッサ４７のためのＯＡＭセルを取り出すか又はそのようなセルをセル・ストリームに挿入する。ＡＡＬ５（ＡＡＬ：ＡＴＭアタプテーション層）分割／組立ユニット７０はＡＴＭセルをマイクロプロセッサ４７のための大きなパッケージに組み立てるか、又はその逆に分割する。スイッチ・ルーティング・ヘッダ挿入ユニット７１は、ＡＴＭセルをどの出力ポートに送るべきかをスイッチ７２に知らせるスイッチ固有ヘッダをそのＡＴＭセルに付加する。ＶＰＩ／ＶＣＩ挿入ユニット７３は、スイッチ・ルーティング・ヘッダを取り除き、古いＶＰＩ／ＶＣＩ値を次のリンクのための対応する値で置き換える。セル・アカウンティング・ユニット７４及び７５は接続のために送られたセルの数、無効セルの数等をカウントする。ユーザ・ネットワーク・インターフェース（ＵＮＩ）におけるセル監視ユニット７６は、セル・ピーク速度及び媒体速度が接続のために付与された許可に従うよう制御し、違反したセルを取り除く。トラフィック整形ユニット７７は、ネットワーク内のセルを、それらが再び許可に適合するまで遅らせる、即ち、ユーザではなくネットワークによって生じたトラフィック許可の違反を訂正する。入力側と同様に、出力側にもライン・インターフェース・ハンドラ８０がある。これらのユニットはすべて、オペレーションのために或る数のクロック・サイクルを必要とし、それらの幾つかは時間通りに遂行するために幾つかの並列ユニットを必要とすることがある。又、本発明によれば、ユニットを更に部分的に再分割して、それらのサブ・ユニットを順次に配列し、そのうちの特定のサブ・ユニットだけが並列化を必要とするようにすることもできる。第４Ｂ図には、ＡＴＭデータ伝送チャネル４１をベンダ特有のＡＴＭスイッチング・ファブリック７２に結合するためのＡＴＭスイッチ・アタプタ４３の一部として使用されるように設計された本発明の概略的な実施例が示される。上述のように、そのようなＡＴＭスイッチ・アダプタ４３はＡＴＭセルのストリーム４０を、特別に準備されたセルを必要とするスイッチ・ファブリック７２を通したルーティングに適したセルのストリーム５０に変換するために使用される。これらの特別に準備されたセルの構造及び内容は、使用されるスイッチの種類に依存し、ベンダによっても変わる。第４Ｂ図に概略的に示されるように、そのようなＡＴＭスイッチ・アダプタ・カード４３は第４Ａ図に示されたユニットを含み、それらのうちの幾つかが並列処理ユニット４５の一部である。ＡＴＭスイッチ・アダプタ４３では、十分には速くないユニットは並列的に実行される（ボックス４５参照）。しかし、他のユニットの或るものは１回必要とされるだけである。更に詳しく云えば、セルを処理するために複数のスロット期間を必要とする処理ユニットは、並列処理を可能にするために複数回（Ｎ回）供給され、デマルチプレクサとマルチプレクサとの間に配置される。第１図の機能要素を含む本発明の並列処理ユニット４５は、並列的交互態様で実行される幾つかのプロセス・ステップが存在するという事実を示している。セルのストリーム５０は、ＡＴＭスイッチ・アダプタ４３によって処理された後、スイッチ・ファブリック７２を通して経路指定される。そのスイッチ・ファブリックの出力側には、別のスイッチ・アダプタ・カード８１を配置してもよい。このＡＴＭスイッチ・アダプタ・カード８１は、セルのストリームをセルのＡＴＭストリームに変換するために使用可能である。第５図において、データ処理ユニット５５．１のオペレーションが同じデータ・パス５３．１の前置ユニット５４．１のオペレーションの終了に依存する場合に複雑な状況が生じる。この場合、前置ユニット５４．１における処理が終了する前にセルがこの特定のデータ処理ユニット５５．１に達してないことが保証されるべきである。本発明の別の実施例によれば、この問題は、前置ユニット５４．１が終了する前にセルが次の処理ユニット５５．１に達しないことが保証されるように、各並列処理パス５３．ｘに遅延ユニット５６．１を導入することによって対処可能である。この原理は、並列処理ユニット５１が３つの並列処理パス５３．ｘを有するという実施例によって概略的に示される。そのような遅延ユニット５６．１がＮ＝３個の並列処理パスすべてにおいて導入されなければならないことは明らかである。これは、並列処理ユニット５１全体の機能性が変わっていないことを保証する。処理ユニット５１の合計処理遅延は処理パス当たりの全遅延ユニットの和だけ増加するに過ぎない。遅延ユニット５６．ｘはユニット５４．１の不可欠の部分と考えることができ、それによって、ユニット５４．１が、すべてのアクションの終了後においてのみ、セルを次のユニットに配送するということを保証する。第３Ａ図−第３Ｇ図におけるマルチプレクサ及び第７図におけるマルチプレクサは非常に容易に実現可能である。原理的には、最後のユニットの出力が前にラッチされること、即ち、その出力が、クロック信号のエッジによって自らの内容を送出するレジスタに記憶されることが必要であるだけである。従って、スロット式システムのタイミング作用は、相異なるデータ・パスが直接に適合することを自動的に保証する。デマルチプレクサは更に複雑化される。２つの可能な実現方法が存在する。第１に、Ｎ個の並列パスの場合、それらは、１から開始し、セル毎に１ずつ増加し、そして（Ｎ＋１）番目のセル毎に１に戻るというカウンタに接続される。そこで、セルは、カウンタ値に従って種々のデータ・パスに送られる。そのようなデマルチプレクサは少なくとも第３Ａ図−第３Ｇ図における開始位置おいて必要とされるが、第７図では共通に使用される各ユニットの後にも必要とされる。第２に、ライン・インターフェースからの実際の第１ユニットが、１からＮ（Ｎは並列処理ユニット全体において使用される並列データ・パスの最大数である）までカウントして再び１に戻るビット・パターンを着信セルの先頭部分に付加してもよい。後続の各マルチプレクサはこのカウンティング・ビット・パターンに従ってセルを送出する。この方法は、必要なマルチプレクサの数が大きく、しかも、関連のカウンタの対応する数がチップの広い領域を必要とする場合には望ましいかもしれない。第６図には、第３実施例が示される。この実施例では、並列処理ユニット６０は２つの並列処理パス６３．１及び６３．２を含む。特定の処理ユニットにおけるセルの処理が前のユニットにおける処理の終了前に開始しないことを保証するために遅延ユニットを導入する代わりに、相互に依存する２つのユニットの間に他の処理ユニットが導入されてもよい。第６図において、処理ユニット６５．１は、ユニット６４．１における処理が終了した場合にのみ適正に動作する。同じことがユニット６５．２及び６４．２にも当てはまる。これを保証するために、他の処理ユニット６６．１及び６６．２がそれらの間に導入されている。このために、遅延ユニットが使用される場合（第５図参照）におけるような更なる遅延は存在しない。処理ステップの順序だけが変更される。しかし、この方法は、ユニット６６．１及び６６．２における処理が実際に実行される時がクリティカルでない場合にのみ使用可能である。第７図には、本発明の別の実施例が示される。並列処理ユニットにおける複数の並列処理パスの配列によるチップ・エリアの増加は、或る処理ユニットがすべての又は幾つかの並列処理パスによって共用される場合に大いに少なくされる。このためには、非サイクル・クリティカル・ユニットが最も適している。第７図に示されるように、並列処理ユニット８１はデマルチプレクサ８３並びにそれに続く２つの並列処理パス８８．１及び８８．２を含む。これらの並列処理パスの出力側には、マルチプレクサ８９がある。この実施例では、非サイクル・クリティカル処理ユニット８６が２つの並列処理パスによって共用される。即ち、処理ユニット８４．１及び８４．２の出力側におけるセルはすべて、１つの同じ処理ユニット８６を通して送られそして処理される。これは、異なる処理パスからのセルが交互態様で、即ち、同時ではなく到着するので可能である。共通の処理ユニット８６は、スロット期間Ｔに対応するクロックサイクル数内でセルの処理を完了するユニットでなければならない。共通の処理ユニット８６の出力側には、その右の処理ユニット８５．１及び８５．２に信号を供給するためのデマルチプレクサ８７がある。複数の並列処理パスによって使用可能な処理ユニットの識別はチップ設計者が行ってもよく、また今日の設計ツールを用いて、高レベル合成又はゲート・レベル合成での合成最適化ステップにおいて自動的に行うこともできる。セル処理システムの帯域幅の一部は或るアプリケーションに専用であってもよい。これは、セル・ベースのシステムの非常に重要な特徴であり、タイム・クリティカルな（リアル・タイムの）情報を伝送するためにＡＴＭネットワークにおいて使用される。しかし、そのようなタイム・クリティカルなサービスがネットワーク上でサポートされる場合、すべてのアダプタ、スイッチ等がこの種のサービスをサポートしなければならない。即ち、アプリケーションに割り当てられたスロットがそのまま変更されないことが保証されるべきである。これは、本発明による並列処理ユニットによって保証される。単一のサイクル・クリティカルな処理ユニットを置換するためにＮ個の並列処理パスを使用するという概念に基づく本アーキテクチャは、すべての種類のセル・ベースのシステムにおいて使用可能であり、従って、ＡＴＭデータ伝送システムに限定されない。本発明を使用し得る別の例は、データが固定長セルの形で伝送される記憶装置又はコンピュータ・バス・システムである。

【手続補正書】【提出日】１９９８年８月５日【補正内容】請求の範囲１．固定長セルの順次ストリーム（１０、３０）を処理するための装置（９、４５、５１、６０、７０）にして、（ａ）前記固定長セルの順次ストリーム（１０、３０）から固定長セルのＮ個のサブ・ストリームを供給するデマルチプレクサ（１２、５２、６２、８３）と、（ｂ）Ｎ個（但し、Ｎ＝２、３、・・・）の同一の並列処理パス（１３．ｘ、５３．ｘ、６３．ｘ、８８．ｘ）であって、前記Ｎ個のサブ・ストリームの各々が前記Ｎ個の処理パス（１３．ｘ、５３．ｘ、６３．ｘ、８８．ｘ）の異なる１つへ搬送されるように前記デマルチプレクサ（１２、５２、６２、８３）に接続された並列処理パスと、（ｃ）前記固定長セルの順次ストリーム（１０、３０）の順次セルの順序を維持しながら、前記Ｎ個の処理パス（１３．Ｘ、５３．ｘ、６３．ｘ、８８．ｘ）の出力において供給されたサブ・ストリームを固定長セルの出力ストリーム（１８、５０）に多重化するためのマルチプレクサ（１７、５７、６７、８９）と、を含み、前記固定長セルの順次ストリーム（１０、３０）はスロット式伝送媒体（１１、４１）を介して受信され、前記デマルチプレクサは、前記処理パス（１３．ｘ、５３．ｘ、６３．ｘ、８８．ｘ）への搬送が発生順に交互態様で生じ、特定の処理パスに搬送されるサブ・ストリームと他の処理パスに搬送される次のサブ・ストリームとの間の期間が前記スロット式伝送媒体（１１、４１）のスロット期間（Ｔ）と同じになることを保証するように適応し、前記マルチプレクサは、前記スロット式伝送媒体（１１、４１）におけるスロット内のセルの正確な配列及びスロットの割り振りが維持されることを保証するように適応することを特徴とする装置。２．前記固定長セルのサブ・ストリームの各々は１つの固定長セルを含む請求の範囲第１項に記載の装置。３．前記固定長セルは非同期転送モード（ＡＴＭ）セルである請求の範囲第２項に記載の装置。４．前記並列処理パス（８８．１、８８．２）は少なくとも１つの共通処理ユニット（８６）を共用する請求の範囲第１項に記載の装置。５．前記並列処理パスの各々（５３．ｘ）は少なくとも１つの遅延ユニット（５６．ｘ）を含み、セルのサブ・ストリームの処理が前記遅延ユニット（５６．ｘ）の前の処理ユニット（５４．ｘ）によって終了させられる前に、前記遅延ユニット（５６．ｘ）の後に続く処理ユニット（５５．ｘ）における同じセルのストリームの処理が開始しないことを保証する請求の範囲第１項に記載の装置。６．非同期転送モード（ＡＴＭ）セル又は非同期転送モード・セルのサブ・ストリームを処理するように設計された請求の範囲第１項に記載の装置。７．固定長セル（４０）の順次ストリームとして受信された非同期転送モード・セルの処理のための非同期転送モード・スイッチ・アダプタ（４３）にして、（ａ）前記非同期転送モード・セル（４０）を受信するための手段（４２）と、（ｂ）固定長セルのＮ個のサブ・ストリームを供給するデマルチプレクサと、（ｃ）Ｎ個（但し、Ｎ＝２、３、・・・）の同一の並列処理パスであって、前記Ｎ個のサブ・ストリームの各々が前記処理パスの異なる１つへ搬送されるように前記デマルチプレクサに接続された並列処理パスと、（ｄ）前記固定長セルの順次ストリーム（１０、３０）の順次セルの順序を維持しながら、前記Ｎ個の処理パスの出力において供給されたサブ・ストリームを固定長セルの出力ストリーム（５０）に多重化するためのマルチプレクサ（１７、５７、６７、８９）と、を含み、前記固定長セルの順次ストリーム（１０、３０）はスロット式伝送媒体（１１、４１）を介して受信され、前記デマルチプレクサは、前記処理パス（１３．ｘ、５３．Ｘ、６３．ｘ、８８．ｘ）への搬送が発生順に交互態様で生じ、特定の処理パスに搬送されるサブ・ストリームと他の処理パスに搬送される次のサブ・ストリームとの間の期間が前記スロット式伝送媒体（１１、４１）のスロット期間（Ｔ）と同じになることを保証するように適応し、前記マルチプレクサは、前記スロット式伝送媒体（１１、４１）におけるスロット内のセルの正確な配列及びスロットの割り振りが維持されることを保証するように適応することを特徴とするアダプタ。８．前記固定長セルの出力ストリーム（５０）はスイッチ・ファブリック（７２）を通して経路指定するに適する請求の範囲第７項に記載のアダプタ。９．非同期転送モード・セルの仮想パス識別子／仮想チャネル識別子フィールドを定義済みルックアップ・テーブルと比較し、この特定のセルをどのように処理するかを後続のユニットに知らせるべく前記非同期転送モード・セルの前に複数のビットを加えるために使用される仮想パス識別子／可能チャネル識別子ルックアップ・ユニット（７８）を含む請求の範囲第７項に記載のアダプタ。１０．前記非同期転送モード・セルのセル・ヘッダをビット・エラーに関して分析し、エラーを訂正するか又は訂正不能エラーを持った非同期転送モード・セルに排除のためのマークを付するヘッダ・エラー訂正ユニット（７９）を含む請求の範囲第７項に記載のアダプタ。１１．オペレーション及びメンテナンス・セル処理ユニット（４８）及びプロセッサ（４７）を含み、前記オペレーション及びメンテナンス・セル処理ユニット（４８）は前記プロセッサ（４７）のための特別なオペレーション及びメンテナンス・セルを取り出すか、又はそのようなオペレーション及びメンテナンス・セルを非同期転送モード・セルのストリームに挿入する請求の範囲第７項に記載のアダプタ。１２．どの出力ポートにそれぞれの非同期転送モード・セルを送るべきかをスイッチ（７２）に知らせるスイッチ固有ヘッダを各非同期転送モード・セルに付加するスイッチ・ルーティング・ヘッダ挿入ユニット（７１）を含む請求の範囲第７項に記載のアダプタ。１３．接続のために送られた非同期転送モード・セルの数及び無効の非同期転送モード・セルの数をカウントするセル・アカウンティング・ユニット（７５）を含む請求の範囲第７項に記載のアダプタ。１４．セル・ピーク速度及び媒体速度を制御するセル監視ユニット（７６）を含む請求の範囲第７項に記載のアダプタ。１５．非同期転送モード・スイッチ・ファブリック（７２）及び請求の範囲第７項乃至第１４項のいずれかに記載の非同期転送モード・スイッチ・アダプタ（４３）を含む非同期転送モード・スイッチング・ユニット。１６．仮想パス識別子／仮想チャネル識別子挿入ユニット（７３）と、セル・アカウンティング・ユニット（７４）と、セルが所与のトラフィック許可に再び適合するまで、セルを遅らせるためのトラフィック整形ユニット（７７）と、ライン・インターフェース・ハンドラ（８０）と、を含み、前記スイッチ・ファブリック（７２）の出力ポートに配置される請求の範囲第１５項に記載の非同期転送モード・スイッチング・ユニット。

───────────────────────────────────────────────────── 【要約の続き】マルチプレクサ（１７）を含む。

Claims

【特許請求の範囲】１．スロット式伝送媒体（１１、４１）を介して受信された固定長セルの順次ストリーム（１０、３０）を処理するための装置（９、４５、５１、６０、７０）にして、（ａ）前記固定長セルの順次ストリーム（１０、３０）から固定長セルのＮ個のサブ・ストリームを供給するデマルチプレクサ（１２、５２、６２、８３）と、（ｂ）Ｎ個（但し、Ｎ＝２、３、・・・）の同一の並列処理パス（１３．ｘ５３．ｘ、６３．ｘ、８８．ｘ）であって、・前記Ｎ個のサブ・ストリームの各々が前記Ｎ個の処理パス（１３．ｘ、５３．ｘ、６３．ｘ、８８．ｘ）の異なる１つへ搬送されるように、・前記処理パス（１３．ｘ、５３．ｘ、６３．ｘ、８８．ｘ）への搬送が発生順に交互態様で生じ、特定の処理パスに搬送されるサブ・ストリームと他の処理パスに搬送される次のサブ・ストリームとの間の期間が前記スロット式伝送媒体（１１、４１）のスロット期間（Ｔ）と同じになるように前記デマルチプレクサ（１２、５２、６２、８３）に接続された並列処理パスと、（ｃ）前記固定長セルの順次ストリーム（１０、３０）の順次セルの順序を維持しながら、前記Ｎ個の処理パス（１３．ｘ、５３．ｘ、６３．ｘ、８８．ｘ）の出力において供給されたサブ・ストリームを固定長セルの出力ストリーム（１８、５０）に多重化するためのマルチプレクサ（１７、５７、６７、８９）と、を含む装置。２．前記固定長セルのサブ・ストリームの各々は１つの固定長セルを含む請求の範囲第１項に記載の装置。３．前記固定長セルは非同期転送モード（ＡＴＭ）セルである請求の範囲第２項に記載の装置。４．前記並列処理パス（８８．１、８８．２）は少なくとも１つの共通処理ユニット（８６）を共用する請求の範囲第１項に記載の装置。５．前記並列処理パスの各々（５３．ｘ）は少なくとも１つの遅延ユニット（５６．ｘ）を含み、セルのサブ・ストリームの処理が前記遅延ユニット（５６．ｘ）の前の処理ユニット（５４．ｘ）によって終了させられる前に、前記遅延ユニット（５６．ｘ）の後に続く処理ユニット（５５．ｘ）における同じセルのストリームの処理が開始しないことを保証する請求の範囲第１項に記載の装置。６．非同期転送モード（ＡＴＭ）セル又は非同期転送モード・セルのサブ・ストリームを処理するように設計された請求の範囲第１項に記載の装置。７．スロット式伝送媒体（４１）を介して固定長セル（４０）の順次ストリームとして受信された非同期転送モード・セルの処理のための非同期転送モード・スイッチ・アダプタ（４３）にして、（ａ）前記非同期転送モード・セル（４０）を受信するための手段（４２）と、（ｂ）固定長セルのＮ個のサブ・ストリームを供給するデマルチプレクサと、（ｃ）Ｎ個（但し、Ｎ＝２、３、・・・）の同一の並列処理パスであって、・前記Ｎ個のサブ・ストリームの各々が前記Ｎ個の処理パスの異なる１つへ搬送されるように、・前記処理パスへの搬送が発生順に交互態様で生じ、特定の処理パスに搬送されるサブ・ストリームと他の処理パスに搬送される次のサブ・ストリームとの間の期間が前記スロット式セル処理媒体（４１）のスロット期間（Ｔ）と同じになるように前記デマルチプレクサに接続された並列処理パスと、（ｄ）前記固定長セルの順次ストリームの順次セルの順序を維持しながら、前記Ｎ個の処理パスの出力において供給されたサブ・ストリームを固定長セルの出力ストリーム（５０）に多重化するためのマルチプレクサと、を含むアダプタ。８．前記固定長セルの出力ストリーム（５０）はスイッチ・ファブリック（７２）を通して経路指定するに適する請求の範囲第７項に記載のアダプタ。９．非同期転送モード・セルの仮想パス識別子／仮想チャネル識別子フィールドを定義済みルックアップ・テーブルと比較し、この特定のセルをどのように処理するかを後続のユニットに知らせるべく前記非同期転送モード・セルの前に複数のビットを加えるために使用される仮想パス識別子／可能チャネル識別子ルックアップ・ユニット（７８）を含む請求の範囲第７項に記載のアダプタ。１０．前記非同期転送モード・セルのセル・ヘッダをビット・エラーに関して分析し、エラーを訂正するか又は訂正不能エラーを持った非同期転送モード・セルに排除のためのマークを付するヘッダ・エラー訂正ユニット（７９）を含む請求の範囲第７項に記載のアダプタ。１１．オペレーション及びメンテナンス・セル処理ユニット（４８）及びプロセッサ（４７）を含み、前記オペレーション及びメンテナンス・セル処理ユニット（４８）は前記プロセッサ（４７）のための特別なオペレーション及びメンテナンス・セルを取り出すか、又はそのようなオペレーション及びメンテナンス・セルを非同期転送モード・セルのストリームに挿入する請求の範囲第７項に記載のアダプタ。１２．どの出力ポートにそれぞれの非同期転送モード・セルを送るべきかをスイッチ（７２）に知らせるスイッチ固有ヘッダを各非同期転送モード・セルに付加するスイッチ・ルーティング・ヘッダ挿入ユニット（７１）を含む請求の範囲第７項に記載のアダプタ。１３．接続のために送られた非同期転送モード・セルの数及び無効の非同期転送モード・セルの数をカウントするセル・アカウンティング・ユニット（７５）を含む請求の範囲第７項に記載のアダプタ。１４．セル・ピーク速度及び媒体速度を制御するセル監視ユニット（７６）を含む請求の範囲第７項に記載のアダプタ。１５．非同期転送モード・スイッチ・ファブリック（７２）及び請求の範囲第７項乃至第１４項のいずれかに記載の非同期転送モード・スイッチ・アダプタ（４３）を含む非同期転送モード・スイッチング・ユニット。１６．仮想パス識別子／仮想チャネル識別子挿入ユニット（７３）と、セル・アカウンティング・ユニット（７４）と、セルが所与のトラフィック許可に再び適合するまで、セルを遅らせるためのトラフィック整形ユニット（７７）と、ライン・インターフェース・ハンドラ（８０）と、を含み、前記スイッチ・ファブリック（７２）の出力ポートに配置される請求の範囲第１５項に記載の非同期転送モード・スイッチング・ユニット。