JPH11503585A - 精度を低下させたピクセル強度値を使用した運動推定を行なう方法及び構成体 - Google Patents

Abstract

(57)【要約】 サーチウインドウのピクセル強度値を使用して現在のブロックのピクセル強度値を近似させ、その場合にピクセル強度値を表わすために使用されるビット数の精度を減少させる方法。現在のブロック内のピクセルのピクセル強度値を平均化して第１平均ピクセル強度値を決定する。第１平均ピクセル強度値より小さなピクセル強度値を有する現在のブロックのピクセル強度値を平均化して第２平均ピクセル強度値を決定する。第１平均ピクセル強度値より大きなピクセル強度値を有する現在のブロックのピクセル強度値を平均化して第３平均ピクセル強度値を決定する。これらの第１、第２、第３平均ピクセル強度値を使用して、現在のブロックのピクセル及びサーチウインドウのピクセルに対してスレッシュホールド処理したピクセル強度値を決定し、その際にスレッシュホールド処理した現在のブロック及びスレッシュホールド処理したサーチウインドウを形成する。スレッシュホールド処理した現在のブロック及びスレッシュホールド処理したサーチウインドウ内のスレッシュホールド処理したサーチブロックを比較して、スレッシュホールド処理した現在のブロックに最も近接して近似する最適なスレッシュホールド処理したサーチブロックを決定する。最適なスレッシュホールド処理したサーチブロックに対応するスレッシュホールド処理しなかったサーチブロックを現在のブロック（スレッシュホールド処理していない）と比較する。現在のブロックに最も近接して近似するスレッシュホールド処理しなかったサーチブロックを使用して現在のブロックの推定を行なう。

Description

【発明の詳細な説明】 精度を低下させたピクセル強度値を使用した 運動推定を行なう方法及び構成体発明の分野 本発明は、ビデオ信号処理環境において運動推定（ｍｏｔｉｏｎ ｅｓｔｉｍ ａｔｉｏｎ）を行なう方法及び構成体に関するものである。従来の技術 多くの重要なビデオ圧縮方法は、圧縮比を改善させるためにフレーム間ブロッ ク予測を使用する。フレーム間ブロック予測では、現在のフレーム内の現在のブ ロックを近似させるために基準フレーム内の１つのブロックを使用する。現在の フレームのブロックを正確に表現する基準フレーム内の適宜の一致するブロック を決定することは計算上極めて集中的なものである。例えば、ＭＰＥＧ−ＩＩス タンダードは、実時間で高品質の運動予測を行なうために毎秒１００億回の演算 に近づく計算速度を必要とする。 ビデオ圧縮方法は、通常、２つのドメイン、即ち変換ドメインと空間ドメイン とに分割することが可能である。位相補正マッチングとも呼ばれる変換ドメイン は、ビデオ情報の現在のフレームと前のフレームの両方に関して高速フーリエ変 換（ＦＦＴ）を 実行することを必要とする。次いで、このＦＦＴの結果を使用して、前のフレー ムのどの部分が現在のフレームの部分と最もよく一致するかを決定する。ＦＦＴ を実行し且つ前のフレームと現在のフレームとを比較するためにはかなりのハー ドウエアが必要となる。そのために、変換ドメインは、通常、ビデオ適用例にお いてデータを圧縮するためには使用されない。 空間ドメインは、更に、ＰＥＬ回帰的技術及びブロックをベースとした技術へ 分割することが可能である。ＰＥＬ回帰的技術は、典型的に、現在のフレーム及 び前のフレームからの個別的なピクセス値を比較して現在のフレームに対する最 良のピクセル値を決定する。 図１ａ−１ｃはブロックをベースとした運動推定技術において使用される種々 のフレームを示した概略図である。基準フレーム１００（図１ａ）は２×２ピク セルブロックを有する８×６ピクセルフレームを示している。基準フレーム１０ ０は、初期的に、ビデオ信号プロセサ（不図示）内へ読込まれる。基準フレーム １００の寸法は使用中のビデオモニタに依存する。典型的なビデオモニタは、６ ４０×４８０個のピクセルからなるフレーム寸法を有している。現在のフレーム １０２（図１ｂ）は基準フレーム１ ００の後にビデオモニタ上に表示されるビデオ情報からなるフレームである。現 在のフレーム１０２は、典型的に、例えば現在のブロック１０８等の複数個のブ ロックへ分割されている。説明の便宜上、現在のブロック１０８はピクセル２１ ′，２２′，２９′，３０′を有する２×２ピクセルブロックとして示してある 。 一般的に、ブロックをベースとした推定は、現在のフレーム１０２のピクセル 値に最も近接して対応する基準フレーム１００のピクセル値を使用して現在のフ レーム１０２のピクセル値の近似を行なう。その結果推定された現在のフレーム １０６（図１ｃ）が得られる。ビデオ画像は、典型的に、フレーム毎に著しく異 なるものではないので、推定された現在のフレーム１０６は、通常、現在のフレ ーム１０２と密接して近似する。ビデオモニタ上に現在のフレーム１０２の画像 を発生させるために、ビデオ信号プロセサは、単に、推定された現在のフレーム １０６と現在のフレーム１０２との間の差をアップデートする。このことはビデ オ情報の各新たなフレームの一時的な冗長性を取除いている。このことは、又、 現在のフレーム１０２を発生するために送信されるデータの量を著しく減少させ る。 ブロックをベースとした推定においては、現在の ブロック１０８のピクセルが基準フレーム１００の対応するサーチウインドウ１ １０内のピクセルと比較され、現在のブロック１０８に最も近接して対応するサ ーチウインドウ１１０内のサーチブロックを決定する。例えば、現在のブロック １０８に最も近接して対応するサーチウインドウ１１０内のサーチブロックを決 定するために、ブロック１０８のピクセル値が、サーチウインドウ１１０内のサ ーチブロックの各々と比較される。サーチウインドウ１１０は４×４ピクセルウ インドウとして示されており、該ウインドウはピクセル１２−１５，２０−２３ ，２８−３１，３６−３９を包含している。サーチウインドウ１１０内のサーチ ブロックは、サーチウインドウ１１０内の各２×２ピクセルブロックを包含して いる。サーチウインドウ１１０内には９個の２×２ピクセルサーチブロックが存 在している。表１に示したように、現在のブロック１０８のピクセルとサーチウ インドウ１１０のサーチブロックのピクセルとの間において比較が行なわれる。 従って、サーチブロック１とブロック１０８の比較において、ピクセル２１′ の値がピクセル１２の値から差し引かれ、ピクセル２２′の値がピクセル１３の 値から差し引かれ、ピクセル２９′の値がピクセル２０の値から差し引かれ、且 つピクセル３０′の値がピクセル２１の値から差し引かれる。これらの差の各々 の絶対値が加算されて平均絶対差（正規化されていない）を形成する（別の変形 例においては、差を二乗し、次いで加算して平均二乗エラー を形成する）。最も小さな平均絶対差となるサーチブロックを使用して推定した 現在のブロックにおけるブロック１０８を推定する。従って、サーチブロック７ が比較したピクセル値の間での最も小さな平均絶対差となる場合には、サーチブ ロック７のピクセル（即ち、ピクセル２８，２９，３６，３７）を使用して、図 １ｃに示したように、ピクセル２１′，２２′，２９′，３０′の推定を行なう 。この処理は、現在のフレーム１０２における現在のブロックの各々に対して繰 り返し行なわれる。 典型的なブロック寸法は１６×１６ピクセルである。従って、６４０×４８０ ピクセルモニタを使用する場合には、フレームあたり１２００個のブロックが存 在している。典型的なサーチウインドウ１１０は４０×４０ピクセルである。前 述したように、各ピクセル比較は３つの動作を必要とする（即ち、減算、絶対値 及び加算）。従って、各推定した現在のフレームの計算は約１５億回の計算を必 要とする（３回の演算／ピクセル比較×２５６ピクセル比較／ブロック比較×１ ６００ブロック比較／サーチウインドウ×１２００サーチウインドウ／フレーム ）。 推定した現在のフレームを発生するために必要とされる演算数を減少させるた めに、多数の異なる技術が開発されている。第一に、サーチウインドウを アルゴリズムによってサブサンプル即ち二次抽出することが可能である。即ち、 サーチウインドウ内の全ての可能なサーチブロックが現在のフレームの現在のブ ロックと比較されるものではない。その代わりに、サーチウインドウ内のサーチ ブロックはｎ個のピクセル（ｎ＞１）毎に選択される。 図２ａ−２ｃは１２×１２ピクセルサーチウインドウ２００のアルゴリズム二 次抽出を示した概略図である。図２ａ−２ｃにおいて、ブロック寸法は４×４ピ クセルと仮定してある。アルゴリズム二次抽出が存在しない場合には、対応する 現在のフレーム内の４×４ピクセルブロックと比較されるべきサーチウインドウ ２００内には８１個のオーバーラップした４×４ピクセルサーチブロックが存在 する。然しながら、ｎ＝４でアルゴリズム二次抽出を使用した場合には、サーチ ウインドウ２００内の各サーチブロックは４個のピクセル分だけ他のサーチブロ ックからオフセットされている。その結果、対応する現在のフレームの４×４ピ クセルブロックと比較されるサーチウインドウ２００内には単に９個の４×４ピ クセルサーチブロック２０１−２０９（図２ａ）が存在するに過ぎない。サーチ ブロック２０１−２０９の左上のピクセルは、夫々、ピクセル位置２１１−２１ ９に位置されている。最も低い平均絶対差と なるサーチブロックはサーチウインドウ２００内の第一の最適なサーチブロック として選択される。本例においては、第一の最適なサーチブロックはブロック２ ０５であると仮定する。 次いで、より小さなサーチウインドウ２４０（例えば、８×８ピクセル）及び より大きなサーチ分解能のｎ／２（例えば、２）ピクセルを使用して、第一の最 適なサーチブロック２０５に関して第二組のブロック比較を実行する。従って、 第二組のサーチブロック比較に対しては、第一の最適なサーチブロック２０５か ら２個のピクセル分だけオフセットされている８個の付加的な４×４ピクセルサ ーチブロック（不図示）が対応する現在のフレームの４×４ピクセル現在のブロ ックと比較される。これら８個の付加的なサーチブロックの左上のピクセルはピ クセル位置２２１−２２８と整合される（図２ｂ）。最も低い平均絶対差を与え るサーチブロック比較は、サーチウインドウ２００内の第二の最適なサーチブロ ックとして選択される。本例においては、この第二の最適なサーチブロックもブ ロック２０５であると仮定する。 次いで、より小さなサーチウインドウ２５０（例えば、６×６ピクセル）及び より大きなサーチ分解能のｎ／４（例えば、１）ピクセルを使用して、第 ３組のサーチブロック比較を第２の最適なサーチブロックの周りにおいて実行す る。従って、この第３組のサーチブロック比較に対して、第２の最適なサーチブ ロック２０５から１個のピクセル分だけオフセットされている８個の付加的な４ ×４ブロック（不図示）が現在のフレームの対応する４×４ピクセルブロックと 比較される。これらの８個の付加的なサーチブロックの左上のピクセルはピクセ ル位置２３１−２３８と整合される（図２ｃ）。最も低い平均絶対差となるサー チブロックがサーチウインドウ２００内の第３の最適なサーチブロックとして選 択される。この第３の最適なサーチブロックは、現在のフレームの対応する４× ４ピクセルブロックを推定するために使用される。 アルゴリズム二次抽出（ａｌｇｏｒｉｔｈｍｉｃ ｓｕｂｓａｍｐｌｉｎｇ） は、推定した現在のフレームを決定するために実行されるピクセル比較の総数を 減少させる。前述した例においては、サーチウインドウ比較の数が８１から２５ へ減少されている。 ブロック二次抽出（ｂｌｏｃｋ ｓｕｂｓａｍｐｌｉｎｇ）は、推定した現在 のフレームを発生するために必要な演算数を減少するために使用される別の技術 である。ブロック二次抽出においては、現在 のブロックの各ピクセルをサーチブロックの各ピクセルと比較する代わりに、現 在のフレームのｎ番目毎のピクセル（水平方向及び垂直方向）が各サーチブロッ クのｎ番目毎のピクセルと比較される。従って、ｎ＝２である場合には、現在の ブロックの１つおきのピクセルが各サーチブロックの１つおきのピクセルと比較 される。このように、各サーチブロック比較期間中に比較されるピクセル数は、 ｎ２の係数だけ減少される。最も低い平均絶対差を有するサーチブロック比較は 推定した現在のフレームにおいて使用される。 別の従来の技術においては、サーチウインドウと現在のブロックの両方が階層 的にフィルタされる。このフィルタ機能を実行するために、２つ又はそれ以上の 相次ぐピクセルを平均化して平均ピクセル値を得る。サーチウインドウ及び現在 のブロックの両方がフィルタされた後に、サーチブロックと現在のブロックとの 間の比較は実質的に前述した如くに進行する。フィルタ処理はサブサンプリング 即ち二次抽出に起因するアリアジング（ａｌｉａｓｉｎｇ）を回避し且つ高周波 数ノイズの影響に基づく不良なブロックの一致を減少させる。フィルタ処理は、 二次抽出技術におけるように無視されるのではなくピクセルが平均化されるので 、ピクセルの連続性をあ る程度維持する。 前述した技術においては、サーチウインドウに異なる寸法及び／又はアスペク ト比を与えることが可能である。 前述した技術の全ては、サーチウインドウ内、現在のブロック内又は両方にお いて比較されるべきピクセル数を減少させることによって推定した現在のフレー ムを発生する速度を増加させる。然しながら、これらの技術は、全て、サーチウ インドウのピクセル値を格納するために著しいメモリを必要とする。更に、ピク セル値（典型的に８ビット長）を比較するために必要なハードウエアはかなりシ リコンを占有する。従って、従来技術よりも少ないメモリを使用してサーチウイ ンドウを格納することを可能とするブロックをベースとした運動推定技術を有す ることが望ましい。更に、ピクセル値を比較するために必要なハードウエアの複 雑性、従ってレイアウト面積を減少させる技術を有することが望ましい。発明の要約 従って、本発明は、ビデオ信号プロセサにおける現在のフレーム及び基準フレ ームのピクセル強度値を表わすために使用されるビットの精度を減少させる方法 を提供する。 このような精度の減少は、従来技術によって従来 必要とされていたものよりもより少ないビットを使用してサーチウインドウを格 納することを可能とする。更に、精度の減少は、現在のブロックのピクセルをサ ーチウインドウのピクセルと比較するために必要なハードウエアを簡単化するこ とを可能とさせる。 本発明の１実施例においては、ピクセル強度値は２ビット値へ減少される。現 在のブロックにおけるピクセルのピクセル強度値を平均化して平均ピクセル強度 値を決定する。平均ピクセル強度値より小さなピクセル強度値を有する現在のブ ロックにおけるピクセルを平均化して低平均ピクセル強度値を決定する。この平 均ピクセル強度値より大きなピクセル強度値を有する現在のブロック内のピクセ ルを平均化して、高平均ピクセル強度値を決定する。 平均ピクセル強度値、低平均ピクセル強度値、高平均ピクセル強度値を使用し て、現在のブロックのピクセル及び対応するサーチウインドウのピクセルに対し て２ビットスレッシュホールド処理したピクセル強度値を決定する。低平均ピク セル強度値より低いピクセル強度値を有する各ピクセルに対して「０」の値を割 り当てる。平均ピクセル強度値よりも低く且つ低平均ピクセル強度値より大きな ピクセル強度値を有する各ピクセルに対して「１」の値を割り当 てる。平均ピクセル強度値より大きく且つ高平均ピクセル強度値より低いピクセ ル強度値を有する各ピクセルに対して「２」の値を割り当てる。高平均ピクセル 強度値より大きなピクセル強度値を有する各ピクセルに対して「３」の値を割り 当てる。このように、スレッシュホールド処理した現在のブロック及びスレッシ ュホールド処理したサーチウインドウを形成する。 サーチウインドウのサーチブロック及び現在のブロックのスレッシュホールド 処理したピクセル強度値を比較して、現在のブロックに最も近接して一致する最 適なサーチブロックの所定数を決定する。次いで、スレッシュホールド処理しな かった現在のブロックをスレッシュホールド処理しなかった最適なサーチブロッ クと比較する。現在のブロックに最も近接して近似するスレッシュホールド処理 しなかった最適なサーチブロックを選択して現在のブロックを推定する。 別の実施例においては、現在のブロック及びサーチウインドウのピクセル強度 値を、平均ピクセル強度値を使用して１ビット値へスレッシュホールド処理する 。平均ピクセル強度値より低い全てのピクセル強度値を「０」の値へスレッシュ ホールド処理する。平均ピクセル強度値より大きな全てのピクセル 強度値を「１」の値へスレッシュホールド処理する。次いで、処理は前述したの と実質的に同様に進行する。 付加的な平均ピクセル強度値を計算することによって、現在のブロック及びサ ーチウインドウのピクセル強度値を他の数のビットを有する値へスレッシュホー ルド処理することが可能である。 本発明の変形例においては、選択した現在のブロックと関連して計算された平 均ピクセル強度値を使用して、選択した現在のブロックに近接したサーチウイン ドウ及び付加的な現在のブロックのスレッシュホールド処理したピクセル強度値 を計算する。 別の変形例においては、現在のブロック及びサーチウインドウをスレッシュホ ールド処理し且つ最適なサーチブロックを上述した如くに決定する。この最適な サーチブロックを、次いで、次の現在のブロックと比較する。最適なサーチブロ ックが次の現在のブロックを適切に表示するものである場合には、その最適なサ ーチブロックを使用して次の現在のブロックを推定する。これは次の現在のブロ ックに対して最適な一致となるものでないかもしれないが、処理時間において著 しい節約が実現される。 その他の実施例においては、本実施例を前述した従来技術のブロックをベース とした運動推定技術と 関連して使用する。 本発明は、更に、現在のブロックにおけるピクセルのピクセル強度値を基準ブ ロックにおけるピクセルのピクセル強度値と比較を行なう回路を有している。こ の回路は、現在のブロックと基準ブロックにおけるピクセルのピクセル強度値を 比較し且つ現在のスコアを形成するスコア回路を有している。このスコア回路は 、現在のスコアを前に決定した最良のスコアと比較する比較器回路へ結合してい る。この比較器回路は、最良なスコアを現在のスコアと置換し且つ現在のスコア が最良のスコアより小さい場合にはカウンタをリセットするアップデート回路へ 結合している。現在のスコアが最良のスコアよりも小さくない場合には、アップ デート回路は最良のスコアを維持し且つカウンタをインクリメントさせる。 本発明は、更に、現在のブロックにおけるピクセルのピクセル強度値を基準ブ ロックにおけるピクセルのピクセル強度値と比較する方法を包含している。この 方法は、（１）現在のブロック及び基準ブロックにおけるピクセルのピクセル強 度値を比較して現在のスコアを発生し、（２）現在のスコアを前に決定した最良 のスコアと比較し、（３）現在のスコアが最良のスコアよりも小さい場合に、最 良のスコアを現在のスコアと置換させ且つカウントをリセット し、（４）現在のスコアが最良のスコアよりも大きい場合には、最良のスコアを 維持し且つカウントをインクリメントさせる、上記各ステップを有している。 本発明は、詳細な説明と共に以下の図面を参照することによってより完全に理 解される。図面の簡単な説明 図１ａ−１ｃはブロックをベースとした運動推定技術において使用される種々 のフレームを示した概略図である。 図２ａ−２ｃはサーチウインドウのアルゴリズム二次抽出を示した概略図であ る。 図３は基準フレーム内のサーチウインドウ及び現在のフレーム内の現在のブロ ックの概略図である。 図４は個々のピクセルを含むサーチウインドウの概略図である。 図５は個々のピクセルを含む現在のブロックの概略図である。 図６及び７は、夫々、スレッシュホールド処理したサーチウインドウとスレッ シュホールド処理した現在のブロックを示した概略図である。 図８はサーチウインドウにおける各サーチブロックに関連した平均絶対差を示 した概略図である。 図９−１２は「隣接」サーチブロックの決定を示 した概略図である。 図１３−１４は現在のブロック及びサーチウインドウの２ビットスレッシュホ ールド処理を示した概略図である。 図１５は現在のブロックをサーチウインドウ内のサーチブロックの各々と比較 する場合に得られる平均絶対差を示した概略図である。 図１６は８×８ピクセルの現在のブロックを示した概略図である。 図１７はサーチウインドウを示した概略図である。 図１８は図１７のサーチウインドウを図１６の現在のブロックと比較するため にどのように分割されるかを示した概略図である。 図１９は図１６の現在のブロックを図１７のサーチウインドウ内のサーチブロ ックと比較するために使用される回路を示したブロック図である。 図２０ａ−２０ｄは図１９の回路内に設けられている並列スコア回路を示した ブロック図である。 図２１は図２０ａ−２０ｄのスコア回路内に設けられている絶対差ブロックを 示したブロック図である。 図２２ａ−２２ｉは図２０ａ−２０ｄのスコア回路内に設けられているウオレ スツリー加算器を示したブロック図である。 図２３は図１９の回路において使用される比較器ブロックのブロック図である 。 図２４は図１９の回路において使用されるアップデート回路のブロック図であ る。発明の詳細な説明 図３は基準フレーム９００内のサーチウインドウ１０００及び現在のフレーム ９０１内の現在のブロック１０７０の概略図である。サーチウインドウ１０００ は基準ブロック９０２の周りに位置されている。基準ブロック９０２及び現在の ブロック１０７０はビデオディスプレイターミナル（不図示）上の同一の区域に 対応している。 図４はピクセル１００１−１０６４を示したサーチウインドウ１０００の概略 図である。ピクセル１００１−１０６４は８×８ピクセルアレイを形成している 。サーチウインドウ１０００は８×８ピクセルアレイとして示してあるが、その 他の寸法を有するサーチウインドウを使用することが可能であることを理解すべ きである。１実施例においては、２４×４０ピクセルサーチウインドウが使用さ れる。ピクセル１００１−１０６４内に示されている数字は関連するピクセルの 強度値を表わしている。図示例においては、ピクセル強度値は８ビット数値によ って表わされるものと仮定している。従って、ピクセ ル１００１は１２０（０１１１ １００）のピクセル強度値を有している。 図５はピクセル１０７１−１０８６を示した現在のブロック１０７０の概略図 である。ピクセル１０７１−１０８６は４×４ピクセルアレイを形成している。 現在のブロック１０７０は４×４ピクセルアレイとして示してあるが、その他の 寸法を有する現在のブロックを使用することが可能であることを理解すべきであ る。１実施例においては、１６×１６ピクセルの現在のブロックをサブサンプル 即ち二次抽出し且つ階層的にフィルタ処理して８×８ピクセルの現在のブロック を発生させる。ピクセル１０７１−１０８６内に示される数字は関連するピクセ ルの強度値を表わしている。従って、ピクセル１０７２は１２４（０１１１ １ １００）のピクセル強度値を有している。 本発明によれば、ピクセル１０７１−１０８６のピクセル強度値を加算し且つ その結果得られる和を現在のブロック１０７０におけるピクセルの数によって割 算することにより、現在のブロック１０７０に対して平均値ピクセル強度値（Ｐ ５０）が決定される。現在のブロック１０７０の場合には、ピクセル１０７０− １０８６のピクセル強度値の和は１８３５に等しく且つ平均ピクセル強度値Ｐ５ ０は１１４ （即ち、１８３５／１６）に等しい。平均ピクセル強度値は、切り捨て（本明細 書に記載したように）又は切り上げすることによって丸めることが可能である。 平均ピクセル強度値Ｐ５０を決定した後に、平均ピクセル強度値Ｐ５０より小 さな強度値を有する全てのピクセルのピクセル強度値を平均化することによって 低平均ピクセル強度値（Ｐ２５）を決定する。例えば、現在のブロック１０７０ において、低平均ピクセル強度値Ｐ２５は、１１４より小さなピクセル強度値を 有する全てのピクセルのピクセル強度値を加算し且つその結果得られる和を１１ ４より小さなピクセル強度値を有するピクセルの数で割算することによって決定 される。１１４より小さなピクセル強度値を有するピクセルは、現在のウインド ウ１０７０内には６個のピクセル１０７９，１０８０，１０８３，１０８４，１ ０８５，１０８６が存在している。ピクセル１０７９，１０８０，１０８３，１ ０８４，１０８５，１０８６のピクセル強度値の和は６０５に等しい。従って、 これらのピクセルの低平均ピクセル強度値Ｐ２５は１００（即ち、６０５／６） に等しい。 更に、平均ピクセル強度値Ｐ５０より大きなピクセル強度値を有する全てのピ クセルに対して高平均 ピクセル強度値（Ｐ７５）が決定される。例えば、現在のブロック１０７０にお いては、高平均ピクセル強度値Ｐ７５は、１１４より大きなピクセル強度値を有 する全てのピクセルのピクセル強度値を加算し且つその結果得られる和を１１４ より大きなピクセル強度値を有するピクセルの数で割算することによって決定さ れる。１１４より大きなピクセル強度値を有するピクセルは、現在のウインドウ １０７０内には１０個のピクセル１０７１−１０７８，１０８１，１０８２が存 在している。ピクセル１０７１−１０７８，１０８１，１０８２のピクセル強度 値の和は１２３０に等しい。従って、これらのピクセルの高平均ピクセル強度値 Ｐ７５は１２３（即ち、１２３０／１０）に等しい。 平均ピクセル強度値Ｐ２５，Ｐ５０，Ｐ７５を決定した後に、サーチウインド ウ１０００及び現在のブロック１０７１におけるピクセル強度値を、表２に従っ て、８ビット値から２ビット値へスレッシュホールド処理する。 図６及び７は表２に従ってスレッシュホールド処理を実行した後の、スレッシ ュホールド処理したサーチウインドウ１０００及びスレッシュホールド処理した 現在のブロック１０７０を夫々示した概略図である。ピクセル１００１−１０６ ４及び１０７１−１０８６に対応するスレッシュホールド処理したピクセル強度 値は、夫々、ピクセル１００１−１０６４及び１０７１−１０８６の各々の中に 示してある。 次いで、スレッシュホールド処理した現在のブロック１０７０のピクセルとス レッシュホールド処理したサーチウインドウ１０００内のサーチブロックの全て のピクセルとの間においてブロック比較を実行する。サーチウインドウ１０００ 内には２４個の４×４サーチブロックが存在している。各４×４サーチブロック はその左上のピクセルによって定義することが可能である。従って、サーチウイ ンドウ１０００におけるサーチブロックは、左上のピクセル１ ００１−１００５，１００９−１０１３，１０１７−１０２１，１０２５−１０ ２９，１０３３−１０３７を有するものとして定義することが可能である。 各ブロック比較は、スレッシュホールド処理したサーチブロック及びスレッシ ュホールド処理した現在のブロック１０７０のピクセル値の間の平均絶対差を計 算する。スレッシュホールド処理した現在のブロック１０７０と左上のピクセル １００１によって定義されるサーチブロックとの間のブロック比較は以下の如く に行なわれる。 平均絶対差＝ ｜2-2｜＋｜3-3｜＋｜3-3｜＋｜3-3｜＋ ｜2-2｜＋｜3-3｜＋｜3-3｜＋｜3-3｜＋ ｜1-1｜＋｜2-1｜＋｜3-2｜＋｜3-2｜＋ ｜0-0｜＋｜1-0｜＋｜2-1｜＋｜2-1｜＝6 前述した態様において、各サーチブロックに対して１づつ、２５個の平均絶対 差が計算される。 図８はこれら２５個のサーチブロックの各々に対する平均絶対差を示した概略 図である。各サーチブロックの平均絶対差はサーチブロックの左上角部を定義す るピクセル内に示されている。従って、左上ピクセル１０１７，１０１８，１０ １９，１０２０，１０２１によって定義されるサーチブロックに関連する平均絶 対差は、夫々、１１，６，８，１０，１３ である。 一般的に、低平均絶対差は、そのサーチブロックが現在のブロック１０７０に 近接して近似することを表わす。最も低い平均絶対差となるブロック比較の所定 数（ｋ）が格納される。本例においては、ｋは３に等しく設定される。ｋは典型 的に１と４との間の値に設定されるが、他の実施例においては、ｋの他の値を選 択することが可能である。ｋが増加すると、ブロック比較の品質も増加する。図 ８に示したように、３つの最も低い平均絶対差となるブロック比較が左上ピクセ ル１００９，１０２８，１０２９によって定義されるサーチブロックに関連して 発生する。 次いで、前のステップにおいて決定されたスレッシュホールド処理されなかっ た現在のブロック１０７０及びスレッシュホールド処理されなかったサーチブロ ック（即ち、左上ピクセル１００９，１０２８，１０２９によって定義されるス レッシュホールド処理されなかったサーチブロック）を使用して、ブロック比較 が行なわれる。左上ピクセル１００９によって定義されるスレッシュホールド処 理されなかったサーチブロックとスレッシュホールド処理されなかった現在のブ ロック１０７０との間のブロック比較は以下の如くに行なわれる。 平均絶対差＝ ｜115-120｜+｜125-124｜+｜137-128｜+｜135-130｜+ ｜105-118｜+｜115-123｜+｜127-126｜+｜125-129｜+ ｜95-100｜ +｜106-112｜+｜120-115｜+｜119-107｜+ ｜80-90｜ +｜90-98｜ +｜100-100｜+｜117-105｜+ =94 前述した態様において、左上ピクセル１０２８及び１０２９によって定義され るスレッシュホールド処理されなかったサーチブロックに対して平均絶対差が計 算される。左上ピクセル１０２８及び１０２９によって定義されるスレッシュホ ールド処理されなかったサーチブロックと関連する平均絶対差は、夫々、１６及 び６４である。最も小さな平均絶対差となるスレッシュホールド処理されなかっ たサーチブロックは現在のブロック１０７０を推定するために使用される。従っ て、与えられた例においては、左上ピクセル１０２８によって定義されるスレッ シュホールド処理されなかったサーチブロックは、現在のブロック１０７０を推 定するために使用される。 本発明の多数の変形例が可能である。例えば、平均絶対差を使用してブロック 比較を行なう代わりに、その他の方程式を使用することが可能である。例えば、 平均二乗誤差を計算することによって、サーチブロック及び現在のウインドウの ピクセルを比較す ることが可能である。平均二乗誤差は、スレッシュホールド処理したピクセル強 度値の差を二乗することによって計算される。別の変形例においては、ピクセル 強度値の平均ではなくピクセル強度値のメジアンとしてスレッシュホールドを計 算することが可能である。 別の変形例においては、現在のブロック及びサーチウインドウをスレッシュホ ールド処理するために異なる数のビットが使用される。１ビットスレッシュホー ルド処理変形例においては、平均ピクセル強度値Ｐ５０より大きな全てのピクセ ル強度値は「１」の値が与えられ且つ平均ピクセル強度値Ｐ５０より小さな全て のピクセル強度値には「０」の値が与えられる。 ３ビットスレッシュホールド処理変形例においては、前述した２ビットスレッ シュホールド処理変形例に対して計算される平均ピクセル強度値Ｐ２５，Ｐ５０ ，Ｐ７５に加えて、４つの付加的な平均ピクセル強度値が計算される。従って、 平均ピクセル強度値Ｐ１２．５は、ピクセル強度値Ｐ２５より小さな強度値を有 する全てのピクセルの平均ピクセル強度値であり、平均ピクセル強度値Ｐ３７． ５は、ピクセル強度値Ｐ５０より小さく且つピクセル強度値Ｐ２５より大きな強 度値を有する全てのピクセルの 平均ピクセル強度値であり、平均ピクセル強度値Ｐ６２．５は、ピクセル強度値 Ｐ７５より小さく且つピクセル強度値Ｐ５０より大きな強度値を有する全てのピ クセルの平均ピクセル強度値であり、且つ平均ピクセル強度値Ｐ８７．５は、ピ クセル強度値Ｐ７５より大きな強度値を有する全てのピクセルの平均ピクセル強 度値である。サーチウインドウ及び現在のブロックにおけるピクセル強度値は表 ３に従って３ビット値へスレッシュホールド処理される。 別の変形例においては、選択した現在のブロックに対して平均ピクセル強度値 Ｐ２５，Ｐ５０，Ｐ７５が計算される。次いで、これらの平均ピクセル強度値Ｐ ２５，Ｐ５０，Ｐ７５を使用して、該選択した 現在のブロックに近接した付加的な現在のブロック及びサーチウイドウをスレッ シュホールド処理する。スレッシュホールド処理した値は再使用することが可能 である。何故ならば、サーチ区域がオーバーラップするからである。別の変形例 においては、幾つかの現在のブロックの結合した統計から平均ピクセル強度値Ｐ ２５，Ｐ５０，Ｐ７５を計算する。 単一の現在のブロックからスレッシュホールド処理することの可能な付加的な 現在のブロック及びサーチウインドウの数は画像に依存する。ブロックが同様の 平均ピクセル強度値を有する場合には、単一の組の平均ピクセル強度値から更な る付加的な現在のブロック及びサーチウインドウをスレッシュホールド処理する ことが可能である。１実施例においては、隣接する現在のブロックの平均ピクセ ル強度値Ｐ５０を比較する。これらの平均ピクセル強度値がほぼ同一である場合 には、前に計算した平均ピクセル強度値Ｐ２５，Ｐ５０，Ｐ７５を使用して新た な現在のブロック及びサーチウインドウをスレッシュホールド処理することが可 能である。 本発明の更に別の変形例においては、現在のブロック及びサーチウインドウを スレッシュホールド処理し、且つ上述したように最適なサーチブロックを決定す る。次いで、次の現在のブロックを前に決定 した最適なサーチブロックに「隣接」するサーチブロックと比較する。図９−１ ２はどのようにしてこの「隣接」サーチブロックを決定するかを示した概略図で ある。図１０は現在のフレーム１０００及び現在のブロック１００１を示してい る。図９は基準フレーム９００、現在のブロック１００１に対応するサーチウイ ンドウ９０２、最適なサーチブロック９０３を示している。図９は、更に、現在 のブロック１００１が現在のフレーム１０００内に有するのと同一の位置を基準 フレーム９００内に有する基準ブロック９０１を示している。最適なサーチブロ ック９０３は、水平方向の軸に沿ってＸ個のピクセル分だけ及び垂直方向の軸に 沿ってＹ個のピクセル分だけ基準フレーム９０１からオフセットされている。 図１２は次の現在のブロック１００４を示している。図１１は次の現在のブロ ック１００４が現在のフレーム１０００内において有するのと同一の位置を基準 フレーム９００内において有する基準ブロック９０４を示している。図１１は、 更に、水平方向の軸に沿ってＸ個のピクセル分だけ及び垂直方向の軸に沿ってＹ 個のピクセル分だけ次の基準ブロック９０４からオフセットされている「隣接」 サーチブロック９０５を示している。 「隣接」サーチブロック９０５が次の現在のブロ ック１００４を適切に表現するものである場合には、隣接サーチブロック９０５ を使用して次の現在のブロック１００４を推定する。「隣接」サーチブロック９ ０５と次の現在のブロック１００４との間の平均絶対差が最適なサーチブロック ９０３と現在のブロック１００１との間の平均絶対差と等しいか又はそれより小 さい場合には、「隣接」サーチブロック９０５は次の現在のブロック１００４を 適切に表現するものである。「隣接」サーチブロック９０５が次の現在のブロッ ク１００４に対して最適な一致するものではない場合があるが、この技術を使用 することによって時間が著しく節約される。この時間は、ビデオ圧縮の全体的な 品質又は圧縮比を改善するために使用することが可能である。 ２ビットスレッシュホールド処理実施例の変形例においては、現在のサーチブ ロックと平均ピクセル強度値Ｐ５０との間の平均絶対差が計算される。例えば、 現在のブロック１０７０（図５）において平均ピクセル強度値Ｐ５０は１１４で ある。現在のブロック１０７０におけるピクセルのピクセル強度値と平均ピクセ ル強度値Ｐ５０との間の平均絶対差は次式に等しい。 ｜114-120｜+｜114-124｜+｜114-128｜+｜114-130｜+ ｜114-118｜+｜114-123｜+｜114-126｜+｜114-129｜+ ｜114-100｜+｜114-112｜+｜114-115｜+｜114-117｜+ ｜114-90｜ +｜114-98｜+｜114-100｜+｜114-105｜ =109 次いで、この平均絶対差を実行したピクセル比較の数（即ち、１６）によって 割算し、値Ｒを定義する範囲を得る。本例においては、値Ｒを定義する範囲は１ ０（即ち、１６９／１６）に等しい。 次いで、平均ピクセル強度値Ｐ２５を、平均ピクセル強度値Ｐ５０−値Ｒを定 義する範囲として定義する。本例においては、平均ピクセル強度値Ｐ２５は１０ ４（即ち、１１４−１０）に等しい。 平均ピクセル強度値Ｐ７５は、平均ピクセル強度値Ｐ５０＋値Ｒを定義する範 囲として定義される。本例においては、平均ピクセル強度値Ｐ７５は１２４（即 ち、１１４＋１０）に等しい。 次いで、処理は、２ビットスレッシュホールド処理技術に関連して前述した如 くに進行する。図１３−１４は、１０４，１１４，１２４の夫々の平均ピクセル 強度値Ｐ２５，Ｐ５０，Ｐ７５を使用して、現在のブロック１０７０（図５）及 びサーチウインドウ１０００（図４）の２ビットスレッシュホールド処理を行な う状態を示している。図１５は図１３のサーチウインドウ１０００内のサーチブ ロックの各々と図１４の現在のブロック１０７１とを比較し た場合に得られる平均絶対差を示した概略図である。各サーチブロックの平均絶 対差は、サーチブロックの左上角部を定義するピクセル内に示されている。従っ て、左上ピクセル１０２８によって定義されるサーチブロックに関連する平均絶 対差は２である。 本発明は、又、従来技術のブロックをベースとした運動推定技術に関連して使 用することが可能である。１つの変形例においては、スレッシュホールド処理を 行なう前にサーチウインドウ及び現在のブロックに関して階層的フィルタ処理及 びブロック二次抽出を行なう。特定の例においては、１６×１６ピクセルの現在 のブロック及び４０×４０ピクセルのサーチウインドウを、スレッシュホールド 処理する前に、フィルタ処理し且つ二次抽出を行なう。次いで、前述した如くに ２ビットスレッシュホールド処理及びブロック比較を行なう。次いで、スレッシ ュホールド処理しなかったブロック比較を最良のｋ個のブロック比較を使用して 行なう。この例に対する性能における全体的なゲインは６４×であり、１６×の ゲインはフィルタ処理及び二次抽出に関連しており且つ４×のゲインは２ビット スレッシュホールド処理に関係している。性能は、ブロック比較当たりのビット 演算数又はブロック比較あたりの論理ゲート数において測定することが可能であ る。 別の実施例においては、サーチウインドウ及び現在のブロックをスレッシュホ ールド処理した後にアルゴリズム二次抽出を行なう。このことは、実施せねばな らないブロック比較の数を効果的に減少させる。 更に別の実施例においては、サーチウインドウ及び現在のブロックをスレッシ ュホールド処理する前にブロック二次抽出を行ない、且つサーチウインドウ及び 現在のブロックをスレッシュホールド処理した後にアルゴリズム二次抽出を行な う。 別の実施例においては、スレッシュホールド処理の前に、サーチウインドウ及 び現在のブロックを階層的にフィルタ処理する。 図１６−２４は本発明の１実施例に基づいて現在のブロック１５０１（図１６ ）及びサーチウインドウ１６１０（図１７）におけるピクセルを処理する方法及 び構成体を示している。図１６は８×８ピクセルの現在のブロック１５０１を示 している。現在のブロック１５０１における各ピクセル強度値は、前述した如く 、２ビットスレッシュホールド処理した値へ還元されている。１実施例において は、階層的にフィルタ処理された１６×１６ピクセルの現在のブロック（不図示 ）から現在のブロック１５０１が派生される。図１６に示したように、８×８ピ ク セルの現在のブロック１５０１は２個の４×８ピクセルの半分のブロックＡ及び Ｂへ分割される。半分のブロックＡは、単一の６４ビットワードＡ［６３：０］ として表わすことの可能な３２個の２ビットピクセル強度値から構成されている 。２ビットピクセル強度値が６４ビットワード内に埋め込まれている態様を図１ ６に示してある。例えば、半分のブロックＡの第１行、第２列におけるピクセル のピクセル強度値はＡ［６３：０］のビット５４及び５５によって定義されてい る。同様に、半分のブロックＢは単一の６４ビットワードＢ［６３：０］によっ て表わされている。このように、現在のブロック１５０１は２つの６４ビットワ ードによって表わされる。 図１７はサーチウインドウ１６０１の概略図である。図示した実施例において は、サーチウインドウ１６０１は２４×４０ピクセルのブロックであり、それは ３０個の４×８ピクセルの半分のブロックＣ−ＦＦへ分割される。半分のブロッ クＣ−ＦＦのピクセル強度値は、前述した如く、２ビット値へスレッシュホール ド処理される。１実施例においては、サーチウインドウ１６０１は、階層的にフ ィルタ処理された４８×８０ピクセルブロック（不図示）から派生される。半分 のブロックＣ−ＦＦの各々は、半分のブロックＡ及びＢ（図１６）について前述 し たのと同一の態様で６４ビットワードによって表わされる。 前述した如く、現在のブロック１５０１（図１６）はサーチウインドウ１６０ １（図１７）内の各可能なサーチブロックと比較される。サーチウインドウ１６ ０１内には５６１個のサーチブロックが存在している（垂直方向の軸に沿って１ ７個のサーチブロック×水平方向の軸に沿っての３３個のサーチブロック）。 図１８はどのようにしてこれらの比較が行なわれるかを示した概略図である。 以下に更に詳細に説明するように、現在のブロック１５０１（図１６）の半分の ブロックＡ（即ち、Ａ［６３：０］）がサーチウインドウ１６０１（図１７）の 半分のブロックＣ（即ち、Ｃ［６３：０］）と比較され、且つ現在のブロック１ ５０１（図１６）の半分のブロックＢ（即ち、Ｂ［６３：０］）がサーチウイン ドウ１６０１（図１７）の半分のブロックＤ（即ち、Ｄ［６３：０］）と比較さ れる。これらの比較結果は結合されて、現在のブロック１５０１のサーチウイン ドウ１６０１内の第１サーチブロックとの比較を形成する。 現在のブロック１５０１とサーチウインドウ１６０１内のサーチブロックとの 間の別の比較を完了す るために、半分のブロックＡ（即ち、Ａ［６３：０］）が半分のブロックＣ′（ 図１８）と比較され且つ半分のブロックＢ（即ち、Ｂ［６３：０］）が半分のブ ロックＤ′（図１８）と比較され、且つそれらの結果が結合される。半分のブロ ックＣ′及びＤ′は、半分のブロックＣ及びＤから夫々１行垂直方向下側へシフ トされた４×８ピクセルブロックである。従って、半分のブロックＣ′は半分の ブロックＣの最後の３行のピクセル（即ち、Ｃ［６１：５６］、Ｃ［５３：４８ ］、Ｃ［４５：４０］、Ｃ［３７：３２］、Ｃ［２９：２４］、Ｃ［２１：１６ ］、Ｃ［１３：８］、Ｃ［５：０］）及び半分のブロックＤの第１行のピクセル （即ち、Ｄ［６３：６２］、Ｄ［５５：５４］、Ｄ［４７：４６］、Ｄ［３９： ３８］、Ｄ［３１：３０］、Ｄ［２３：２２］、Ｄ［１５：１４］、Ｄ［７：６ ］）から構成されている。同様に、半分のブロックＤ′は半分のブロックＤの最 後の３つの行のピクセル（即ち、Ｄ［６１：５６］、Ｄ［５３：４８］、Ｄ［４ ５：４０］、Ｄ［３７：３２］、Ｄ［２９：２４］、Ｄ［２１：１６］、Ｄ［１ ３：８］、Ｄ［５：０］）及び半分のブロックＥの第１行から構成されている。 ３番目の比較を完了するために、上述したプロセスが繰り返され、半分のブロ ックＡが半分のブロッ クＣ″と比較され且つ半分のブロックＢが半分のブロックＢ″と比較される。４ 番目の比較は半分のブロックＡを半分のブロックＣ″′と比較し且つ半分のブロ ックＢを半分のブロックＤ″′と比較することによって完了される。各相次ぐ比 較は、サーチブロックを垂直方向を下方向へ１行だけシフトさせる。サーチウイ ンドウ１６０１の底部に到達した後（即ち、半分のブロックＡ及びＢを、夫々、 半分のブロックＧ及びＨと比較した後）、別の垂直方向のパスが開始し、処理は 最も上側の垂直位置へ復帰する。各その後の垂直方向のパスにおいて、１個のピ クセル（即ち、１列）の水平方向のオフセットが導入される。従って、第２の垂 直パスの第一比較の期間中に、半分のブロックＡが半分のブロックＣの７個の最 も右側の列（即ち、Ｃ［５５：０］）及び半分のブロックＩの最も左側の列（即 ち、Ｉ［６３：５６］）と比較され、且つ半分のブロックＢが半分のブロックＤ の７個の最も右側の列（即ち、Ｄ［５５：０］）及び半分のブロックＪの最も左 側の列（即ち、Ｊ［６３：５６］）と比較される。この処理は、サーチウインド ウ１６０１内の全てのサーチブロックが半分のブロックＡ及びＢと比較されるま で継続して行なわれる。 図１９は現在のブロック１５０１をサーチウイン ドウ１６０１内のサーチブロックと比較するために使用される回路１８００を示 したブロック図である。回路１８００は、４ポートＳＲＡＭメモリ１８０１、Ｓ ＲＡＭレジスタ１８０２、シフター１８０３、オフセットレジスタ１８０４、シ フターレジスタ１８０５、命令レジスタ１８０６、遅延回路１８１０、遅延レジ スタ１８１２、差の和回路１８２０、現在のスコアレジスタ１８７０ａ−１８７ ０ｄ、比較器回路１８２２、差レジスタ１８８０ａ−１８８０ｄ、アップデート 回路１８２３、最良スコアレジスタ１８９０ａ−１８９０ｄを有している。 半分のブロックＡ，Ｂ及びＣ−ＦＦを表わす６４ビットワードは４ポートＳＲ ＡＭ１８０１内に格納される。表４は、最初の１５クロックサイクル期間中にお ける（即ち、サーチウインドウ１６０１を介しての最初の垂直パス期間中）回路 １８００の種々のレジスタの内容を示している。 第１クロックサイクル期間中、半分のブロックＣ及びＩ（即ちＣ［６３：０］ 及びＩ［６３：０］）を表わす６４ビットワードがＳＲＡＭ１８０１内において アドレスされ且つ、従来の技術を使用して、ＳＲＡＭレジスタ１８０２の位置Ｓ ３及びＳ２へ夫々書き込まれる。 第２クロックサイクル期間中、半分のブロックＣ 及びＩを表わす６４ビットワードがシフター１８０３へ供給される。サーチウイ ンドウ１６０１を介しての最初の垂直パス期間中、半分のブロックＣ（即ち、Ｃ ［６３：０］）を表わす６４ビットワードのみがシフター１８０３を介して経路 づけされ且つシフトレジスタ１８０５内に格納される。サーチウインドウを介し てのその後の垂直パス期間中（例えば、半分のブロックＡ及びＢが、夫々、半分 のブロックＧ及びＨと比較された後）シフター１８０３は、Ｃ［６３：０］及び Ｉ［６３：０］の部分をシフターレジスタ１８０５へパスさせることによって、 １ピクセル水平方向オフセットを導入する。例えば、サーチウインドウ１６０１ を介しての２番目の垂直パス期間中、シフター１８０３は半分のブロックＣの７ つの最も右側の列（即ち、Ｃ［５５：０］）及び半分のブロックＩの最も左側の 列（即ち、Ｉ［６３：５６］）をシフターレジスタ１８０５へパスさせる。この ことは、実行的に、サーチブロックを１ピクセル分だけ水平方向へシフトさせる 。シフターレジスタ１８０５内に格納されている６４ビット値は、通常、Ｒ１［ ６３：０］として言及される。 シフター１８０３はオフセットレジスタ１８０４によって制御される。シフタ ー１８０３は、１９９４年８月３日付で出願したＳｔｅｖｅ Ｐｕｒｃｅｌｌ が発明者の本願出願人によって所有されている係属中の米国特許出願第０８／２ ３５，３７９号においてより詳細に記載されており、それを引用によって本明細 書に取込む。 又、第２クロックサイクル期間中に、サーチウインドウ１６０１内の半分のブ ロックＤ及びＪを表わす６４ビットワードがＳＲＡＭ１８０１内においてアドレ スされ且つ、ＳＲＡＭレジスタ１８０２の位置Ｓ３及びＳ２内に夫々格納される 。 第３クロックサイクル期間中に、シフターレジスタ１８０５（即ち、Ｃ［６３ ：０］）内に格納されている６４ビットワードＲ１［６３：０］が従来の遅延回 路１８１０によって経路づけされ且つ遅延レジスタ１８１２内に格納される。遅 延レジスタ１８１２内に格納されている６４ビット値は、通常、Ｒ２［６３：０ ］として言及される。又、第３クロックサイクル期間中に、半分のブロックＤ（ 即ち、Ｄ［６３：０］）を表わす６４ビットワードがシフター１８０３を介して 経路づけされ且つＲ１［６３：０］としてシフターレジスタ１８０５内に格納さ れる。又、このクロックサイクル期間中に、半分のブロックＥ，Ｋ，Ａを表わす ６４ビットワードがＳＲＡＭ１８０１内においてアドレスされ且つＳＲＡＭレジ スタ１８０２の位置Ｓ３，Ｓ２，Ｓ１内に夫々格納 される。従って、第３サイクルの終了時に、半分のブロックＣ，Ｄ，Ａを表わす ６４ビットワードは、夫々、レジスタ１８１２，１８０５，１８０２によって、 差の和回路１８２０へ供給される。 差の和回路１８２０は図２０ａ−２０ｄ，２１，２２ａ−２２ｉにおいてより 詳細に示してある。差の和回路１８２０は、図２０ａ−２０ｄにおいて夫々示し たように、４つの並列した独立的な並列スコア計算（即ち、スコア）回路１８２ １ａ−１８２１ｄを有している。ＳＲＡＭレジスタ１８０２の位置Ｓ１内に格納 されている６４ビットワード（即ち、Ｓ１［６３：０］）は、これらの並列スコ ア回路１８２１ａ−１８２１ｄの各々へ供給される。第３クロックサイクル期間 中に、この６４ビットワードはＡ［６３：０］である。 スコア回路１８２１ａは、更に、レジスタ１８１２内に格納されている６４ビ ットワードＲ２［６３：０］を受取る。第３クロックサイクル期間中に、この６ ４ビットワードはＣ［６３：０］である。 スコア回路１８２１ｂは、Ｓ１［６３：０］を受取ることに加えて、レジスタ １８１２内に格納されている半分のブロックの３つの最も下側の行を表わすＲ２ ［６３：０］の部分（即ち、Ｒ２［６１：５６］、Ｒ２［５３：４８］、Ｒ２［ ４５：４０］、 Ｒ２［３７：３２］、Ｒ２［２９：２４］、Ｒ２［２１：１６］、Ｒ２［１３： ８］、Ｒ２［５：０］）及びレジスタ１８０５内に格納されている半分のブロッ クの最も上側の行を表わすＲ１［６３：０］の部分（即ち、Ｒ１［６３：６２］ 、Ｒ１［５５：５４］、Ｒ１［４７：４６］、Ｒ１［３９：３８］、Ｒ１［３１ ：３０］、Ｒ１［２３：２２］、Ｒ１［１５：１４］、Ｒ１［７：６］）を受取 るためにハードワイヤ接続されている。第３クロックサイクル期間中に、スコア 回路１８２１ｂは半分のブロックＣ′（図１８）に対応する６４ビットワードを 受取る。 スコア回路１８２１ｃは、Ｓ１［６３：０］を受取ることに加えて、レジスタ １８１２内に格納されている半分のブロックの２つの最も下側の行のピクセルに 対応するＲ２［６３：０］の部分（即ち、Ｒ２［５９：５６］、Ｒ２［５１：４ ８］、Ｒ２［４３：４０］、Ｒ２［３５：３２］、Ｒ２［２７：２４］、Ｒ２［ １９：１６］、Ｒ２［１１：８］、Ｒ２［３：０］）を受取る。スコア回路１８ ２１ｃは、更に、レジスタ１８０５内に格納されている半分のブロックの２つの 最も上側の行のピクセルに対応するＲ１［６３：０］の部分（即ち、Ｒ１［６３ ：６０］、Ｒ１［５５：５２］、Ｒ１［４７：４４］、Ｒ１［３９：３６］、Ｒ １［３１：２８］、Ｒ１［ ２３：２０］、Ｒ１［１５：１２］、Ｒ１［７：４］）を受取る。従って、第３ クロックサイクル期間中に、スコア回路１８２１ｃは半分のブロックＣ″（図１ ８）に対応する６４ビットワードを受取る。 最後に、スコア回路１８２１ｄは、Ｓ１［６３：０］を受取ることに加えて、 レジスタ１８１２内に格納されている半分のブロックの最も下側の行のピクセル に対応するＲ２［６３：０］の部分（即ち、Ｒ２［５７：５６］、Ｒ２［４９： ４８］、Ｒ２［４１：４０］、Ｒ２［３３：３２］、Ｒ２［２５：２４］、Ｒ２ ［１７：１６］、Ｒ２［９：８］、Ｒ２［１：０］）を受取り、更に、又、レジ スタ１８０５内に格納されている半分のブロックの３つの最も上側の行のピクセ ルに対応するＲ１［６３：０］の部分（即ち、Ｒ１［６３：５８］、Ｒ１［５５ ：５０］、Ｒ１［４７：４２］、Ｒ１［３９：３４］、Ｒ１［３１：２６］、Ｒ １［２３：１８］、Ｒ１［１５：１０］、Ｒ１［７：２］）を受取る。従って、 第３クロックサイクル期間中に、スコア回路１８２１ｃは、半分のブロックＣ″ ′（図１８）に対応する６４ビットワードを受取る。半分のブロックＡと半分の ブロックＣ，Ｃ′，Ｃ″，Ｃ″′（図１８）の各々との比較は、第３クロックサ イクル期間中に、スコア回路１８２１ａ，１８２１ｂ，１８２１ｃ，１８２ １ｄの夫々において並列して進行する。スコア回路１８２１ａの動作について以 下に説明する。スコア回路１８２１ｂ−１８２１ｄの動作は、スコア回路１８２ １ａと実質的に同一の対応で進行する。 次に、スコア回路１８２１ａ（図２０ａ）に移ると、ワードＳ１［６３：０］ 及びＲ２［６３：０］が絶対差ブロック１８３１ａ−１８３８ａへ供給される。 図２１は絶対差ブロック１８３１ａを示したブロック図である。絶対差ブロック １８３２ａ−１８３８ａ（図２０ａ）、１８３１ｂ−１８３８ｂ（図２０ｂ）、 １８３１ｃ−１８３８ｃ（図２０ｃ）、１８３１ｄ−１８３８ｄ（図２０ｄ）は 本発明のこの実施例における絶対差ブロック１８３１ａと同一である。絶対差ブ ロック１８３１ａは、４個の２ビット絶対差回路１８４１ａ−１８４４ａを有し ている。 各絶対差回路１８４１ａ−１８４４ａは図示した如く６０ビットワードＳ１［ ６３：０］及びＲ２［６３：０］の各々から２つのビット（即ち、１ピクセル強 度値）を受取る。例えば、絶対差回路１８４１ａはＳ１［６３：６２］及びＲ２ ［６３：６２］を受取り且つこれらの値を比較してこれらの２つの値の間の絶対 差に等しい２ビット出力を供給する。絶対差回路１８４１ａ−１８４４ａは多数 の異なる態様 で実現することの可能な従来の回路である。 このように、絶対差ブロック１８３１ａ−１８３８ａはウオレスツリー加算器 回路１８５１ａへ３２個の２ビット値を供給する。これらの３２個の２ビット差 は、Ｓ１［６３：０］及びＲ２［６３：０］によって表わされる半分のブロック のピクセル強度値の間の絶対差である。従って、第３クロックサイクル期間中に 、これらの３２個の２ビット差は、半分のブロックＡ及び半分のブロックＣのピ クセル強度値の間の絶対差を表わしている。ウオレスツリー加算器１８５１ａは 、３２個の２ビット絶対差を加算して、７ビットキャリー信号ｃ［６：０］及び ７ビットセーブ信号ｓ［６：０］を形成する。 図２２ａはウオレスツリー加算器１８５１ａを示したブロック図である。図示 した実施例においては、ウオレスツリー加算器１８５１ｂ（図２０ｂ）、１８５ １ｃ（図２０ｃ）、１８５１ｄ（図２０ｄ）はウオレスツリー加算器１８５１ａ と同一である。 ウオレスツリー加算器１８５１ａは第１レベル加算器ブロック２１０１−２１ ０８、第２レベル加算器ブロック２１１１−２１１４、第３レベル加算器ブロッ ク２１２１−２１２２及び第４レベル加算器ブロック２１３１を有している。図 ２２ｃ−２２ｉは、第１、第２、第３、第４レベル加算器ブロック をより詳細に示したブロック図である。図２２ｃ−２２ｉのブロック図はウオレ スツリー加算器回路１８５１における１つの加算器ブロックを超えるものを表わ すことが可能であるので、これらの図面における入力信号は、一般的に、ｗ，ｘ ，ｙ，ｚとして示してあり且つ出力信号は、一般的に、キャリー及びセーブとし て示してある。図２２ｂは図２２ｃ−２２ｉにおける基本的な論理的ビルディン グブロックとして使用される従来の４対２加算器ブロック２１１０の概略図であ る。表５は４対２加算器ブロック２１１０の真理値表である。 図２２ｃは４対２加算器ブロック２１４０及び２１４１を含む加算器ブロック ２１０２のブロック図である。図２２ａに示した実施例においては、加算器ブロ ック２１０３−２１０８は加算器ブロック２１０２と同一である。前述したよう に、４対２加算 器ブロック２１４０及び２１４１へ供給される入力信号は、通常、ｗ，ｘ，ｙ， ｚとして示してあり、且つ出力信号は、一般的に、キャリー及びセーブとして示 してある。加算器ブロック２１０２−２１０８は４つの２ビット入力信号を受取 り且つ２つの３ビット出力信号を発生する。 図２２ｄは４対２加算器ブロック２１４５−２１４７を含む加算器ブロック２ １０１のブロックである。４対２加算器ブロック２１４５はＳ_FB［２］及びＣ_FB ［２］を受取り、それらはより詳細に後述するセーブ及びキャリーフィードバッ ク信号である。加算器ブロック２１０１は４つの２ビット入力信号及び２つの１ ビットフィードバック信号を受取り且つ２つの４ビット出力信号を発生する。 図２２ｅは４対２加算器ブロック２１５０−２１５２を含む加算器ブロック２ １１２のブロック図である。図示した実施例においては、加算器ブロック２１１ ２は加算器ブロック２１１３−２１１４と同一である。加算器ブロック２１１２ は４つの３ビット入力信号を受取り且つ２つの４ビット出力信号を発生する。 図２２ｆは４対２加算器ブロック２１５５−２１５９を含む加算器ブロック２ １１１のブロック図である。加算器ブロック２１１１はＳ_FB［３］及びＣ_FB ［３］（４対２加算器ブロック２１５５において）、Ｓ_FB［１］（４対１加算 器ブロック２１５８のＣ_IN端子において）及びＣ_FB［１］（キャリー信号の最小 桁ビット位置において）を受取る。Ｓ_FB［３］、Ｃ_FB［３］、Ｓ_FB［１］、Ｃ_FB ［１］は以下に更に詳細に説明するセーブ及びキャリーフィードバック信号であ る。加算器ブロック２１１１は、２つの３ビット入力信号と２つの４ビット入力 信号と、４つの１ビットフィードバック信号とを受取り且つ２つの５ビット出力 信号を供給する。 図２２ｇは、４対２加算器ブロック２１６０−２１６３を含む加算器ブロック ２１２２のブロック図である。加算器ブロック２１２２は４つの４ビット入力信 号を受取り且つ２つの５ビット出力信号を供給する。 図２２ｈは、４対２加算器ブロック２１６５−２１６９を含む加算器ブロック ２１２１のブロック図である。加算器ブロック２１２１はＳ_FB［４］及びＣ_FB［ ４］（４対２加算器ブロック２１６５において）、Ｓ_FB［１］（４対１加算器ブ ロック２１６９のＣ_IN端子において）、及びＣ_FB［１］（キャリー信号の最小桁 ビット位置において）を受取る。Ｓ_FB［４］、Ｃ_FB［４］、Ｓ_FB［１］、Ｃ_FB［ １］は、以下に更に詳細に説明するセーブ及びキャリーフィードバック信 号である。加算器ブロック２１２１は２つの４ビット入力信号と、２つの５ビッ ト入力信号と、４つの１ビットフィードバック信号とを受取り且つ２つの６ビッ ト出力信号を発生する。 図２２ｉは、４対２加算器ブロック２１７０−２１７５を含む加算器ブロック ２１３１のブロック図である。加算器ブロック２１３１はＳ_FB［５］及びＣ_FB［ ５］（４対２加算器ブロック２１７０において）、Ｓ_FB［０］（４対１加算器ブ ロック２１７５のＣ_IN端子において）、Ｃ_FB［０］（キャリー信号の最小桁ビッ ト位置において）を受取る。Ｓ_FB［５］、Ｃ_FB［５］、Ｓ_FB［０］、Ｃ_FB［０］ は以下に更に詳細に説明するセーブ及びキャリーフィードバック信号である。加 算器ブロック２１３１は２つの５ビット入力信号と、２つの６ビット入力信号と 、４つの１ビットフィードバック信号とを受取り且つ７ビットキャリー信号ｃ［ ６：０］及び７ビットセーブ信号ｓ［６：０］を発生する。ウオレスツリー加算 器回路１８５１ａ−１８５１ｄを特定の回路に関連して説明したが、その他の回 路も使用可能であることを理解すべきである。 第４クロックサイクル期間中に、ウオレスツリー加算器からのキャリー信号ｃ ［６：０］及びセーブ信号ｓ［６：０］は最大桁ビット位置において２つ の「０」ビットで連結され、その際に９ビットキャリー信号ｃ［８：０］及び９ ビットセーブ信号ｓ［８：０］を形成し、尚ビットｃ［８：７］及びｓ［８：７ ］は「０」ビットである。これらの９ビット信号は１８ビットキャリー−セーブ レジスタ１８７０ａ内に格納される。これらのキャリー及びセーブ信号は半分の クロックの比較（例えば、半分のブロックＡと半分のブロックＣ）を表わすに過 ぎないので、これらの値は、次の半分のブロックの比較の結果が完了するまで、 キャリー−セーブレジスタ１８７０ａ内に保持される。この条件は表４の「ｃｓ 」欄におけるＡＣＤとして識別されている。 第４クロックサイクル期間中に、スコア回路１８２１ａへ供給された値Ｓ１［ ６３：０］及びＲ２［６３：０］は半分のブロックＢ（図１６）及びＤ（図１７ ）に対応している（表１参照）。又、第４クロックサイクル期間中に、論理高ア キュムレータ制御信号がＡＮＤゲート１８６２ａ及び１８６３ａへ供給され、そ の際にキャリー−セーブレジスタ１８７０ａ内に格納されているキャリー信号ｃ ［６：０］及びセーブ信号ｓ［６：０］を、キャリーフィードバック信号Ｃ_FB［ ６：０］及びセーブフィードバック信号Ｓ_FB［６：０］として、ウオレスツリー 加算器１８５１ａへ供給する。このことは、第１の半分のブ ロックの比較の結果を、第２の半分のブロックの比較の結果へ加算することを可 能としている。従って、第５クロックサイクル期間中に、ウオレスツリー加算器 １８５１ａの出力は完全なブロックの比較を表わしている（例えば、半分のブロ ックＡの半分のブロックＣとの比較及び半分のブロックＢの半分のブロックＤと の比較）。この完全なブロック比較の結果は「現在のスコア」として言及される 。現在のスコアが低いことは、現在のブロックとサーチブロックとの間の近接し た一致を表わしている。 スコア回路１８２１ｂ−１８２１ｄ内の処理は、スコア回路１８２１ａに関連 して上述した態様で実質的に進行する。従って、第３クロックサイクル期間中に 、スコア回路１８２１ｂは半分のブロックＡ及びＣ′を処理し、スコア回路１８ ２１ｃは半分のブロックＡ及びＣ″を処理し、且つスコア回路１８２１ｄは半分 のブロックＡ及びＣ″′を処理する。同様に、第４クロックサイクル期間中に、 スコア回路１８２１ｂは半分のブロックＢ及びＤ′を処理し、スコア回路１８２ １ｃは半分のブロックＢ及びＤ″を処理し、且つスコア回路１８２１ｄは半分の ブロックＢ及びＤ″′を処理する。 現在のスコアレジスタ１８７０ａ−１８７０ｄからの９ビットキャリー及びセ ーブ信号は比較器ブロ ック１８２２へ供給される。図２３は比較器ブロック１８２２のブロック図であ る。９ビットキャリー及びセーブ信号（例えば、ｃ［８：０］及びｓ［８：０］ ）は、各々、最小桁ビット位置において９個の０ビットと連結され、その際に１ ８ビットキャリー及びセーブ信号を形成する（例えば、キャリー信号ｃ［１７： ０］及び１８ビットセーブ信号ｓ［１７：０］）。これらの１８ビットキャリー 及びセーブ信号は、図示した如く、３入力減算回路２２０１ａ−２２０１ｄの減 数入力端子へ供給される。３入力減算回路２２０１ａ−２２０１ｄは、別個の加 算器及び減算器回路を使用する場合と比較した場合に増加した速度を与える。減 算回路２２０１ａ，２２０１ｂ，２２０１ｃ，２２０１ｄの被減数入力端子は、 夫々、アップデート回路１８２３（図１９）から１８ビットの最良のスコアｂ［ １７：０］，ｂ′［１７：０］，ｂ″［１７：０］，ｂ″′［１７：０］を受取 る。これらの最良のスコアは前に検知した最も低い現在のスコアであり、それら は以下に更に詳細に説明するようにアップデート回路１８２３によってアップデ ートされる。これらの最良のスコアは、初期的には、最大値に設定される（即ち 、最大ビット位置において「０」ビットで、それに続き、２の補数の形態におい てより桁位置の低いビット位置におい て「１」が続くもの）。以下に説明するように、最良のスコアｂ［１７：０］， ｂ′［１７：０］，ｂ″［１７：０］，ｂ″′［１７：０］の９個の最大桁ビッ トは、「スコア」情報を格納するために使用され、且つ９個の最小桁ビットは、 最良のスコアが検知された時から経過したサイクル数を表わす「カウント」情報 を格納するために使用される。 減算回路２２０１ａ−２２０１ｄによって計算される差は、夫々、マルチプレ クサ２２０３ａ−２２０３ｄへ供給される。図２３に示したように、減算回路２ ２０１ａ−２２０１ｄの出力信号の最大桁ビットはマルチプレクサ２２０３ａ− ２２０３ｄを制御するために使用される。 例えば、最良のスコアｂ［１７：０］がｃ［１７：０］及びｓ［１７：０］に よって表わされる現在のスコアよりも低い場合には、これらのスコアの間の差の 最大桁ビットは論理「１」の値である。これらの状況下において、最良のスコア Ｂ［１７：０］はアップデートされることはない。従って、減算回路２２０１ａ によって供給される最大桁ビットが「１」の値である場合には、マルチプレクサ ２２０３ａは差レジスタ１８８０ａへ−１の値をパスする。その結果、ｄ［１７ ：０］は−１となる。 逆に、最良のスコアｂ［１７：０］がｃ［１７： ０］及びｓ［１７：０］によって表わされる現在のスコアよりも大きい場合には 、差ｄ［１７：０］の最大桁ビットは０の値である。これらの条件下において、 減算回路２２０１ａによって与えられる最大桁ビットは、マルチプレクサ２２０ ３ａをして、ｂ［１７：０］−ｃ［１７：０］−ｓ［１７：０］に等しいｄ［１ ７：０］の値を差レジスタ１８８０ａへパスする。 マルチプレクサ２２０３ｂ−２２０３ｄは同様の態様で動作してｄ′［１７： ０］，ｄ″［１７：０］，ｄ″′［１７：０］を夫々差レジスタ１８８０ｂ，１ ８８０ｃ，１８８０ｄへ供給する。 図２４はアップデート回路１８２３のブロック図である。アップデート回路１ ８２３は減算回路２３０２ａ−２３０２ｄを有している。最良のスコアｂ［１７ ：０］，ｂ′［１７：０］，ｂ″［１７：０］，ｂ″′［１７：０］は減算回路 ２３０２ａ，２３０２ｂ，２３０２ｃ，２３０２ｄの被減数入力端子へ夫々供給 される。差レジスタ１８８０ａ，１８８０ｂ，１８８０ｃ，１８８０ｄ内に格納 されている値ｄ［１７：０］，ｄ′［１７：０］，ｄ″［１７：０］，ｄ″′［ １７：０］は夫々、減算回路２３０２ａ，２３０２ｂ，２３０２ｃ，２３０２ｄ の減数入力端子へ供給される。 前述したように、最良のスコアｂ［１７：０］がｃ［１７：０］及びｓ［１７ ：０］によって表わされる現在のスコアよりも低い場合には、ｎ差レジスタ１８ ８０ａは−１の値を有している。この−１の値が最良のスコアｂ［１７：０］か ら減算されると、ｂ［１７：０］の上位９個のビット（即ち、最良のスコア）は 不変のまま残存し且つｂ［１７：０］の下位９つのビット（即ち、カウント）は １だけインクリメントされる。このように、カウントは、最良のスコアを検知し た後のサーチブロックの数を維持する。サーチウインドウ内のサーチパターンは 固定されているので、このカウントは、現在のブロックとサーチウインドウとの 間の比較の完了時において、最良のスコアに対応するサーチブロックの位置を定 義する。 最良のスコアｂ［１７：０］がｃ［１７：０］及びｓ［１７：０］によって表 わされる現在のスコアよりも高い場合には、差レジスタ１８８０ａの内容はｂ［ １７：０］−ｃ［１７：０］−ｓ［１９：０］に等しい。この値が減算回路２３ ０２ａにおいて最良のスコアｂ［１７：０］から減算されると、レジスタ１８９ ０ａへ送信された新たな最良のスコアは現在のスコアｃ［１７：０］＋ｓ［１７ ：０］である（即ち、ｂ［１７：０］−（ｂ［１７：０］−ｃ ［１７：０］−ｓ［１７：０］））。ｃ［１７：０］＋ｓ［１７：０］の下位９ 個のビットは全て０の値であるので、カウントは実効的にリセットされる。現在 のブロックをサーチウインドウ内の全ての可能なサーチブロックと比較した後に 、最良のスコアレジスタ１８９０ａ−１８９０ｄは、各々、最良のスコア（上位 ９ビット）及び最良のスコアが検知されてからのサーチブロックの数を表わすカ ウント（下位９ビット）を有している。従って、４つの最良のスコアが得られる 。最良のスコアレジスタ１８９０ａは、行０，４，８等において位置されている サーチブロックに対する最良のスコアを有している。同様に、最良のスコアレジ スタ１８９０ｂは、行１，５，９等に位置されているサーチブロックに対する最 良のスコアを保持する。最良のスコアレジスタ１８９０ｃは、行２，６，１０等 に位置されているサーチブロックに対する最良のスコアを保持する。最後に、最 良のスコアレジスタ１８９０ｄは、行３，７，１１等に位置されているサーチブ ロックに対する最良のスコアを保持する。カウントは最良のスコアに対応するサ ーチブロックの位置を表わす。例えば、レジスタ１８９０ａ内のカウントが１２ である場合には、レジスタ１８９０ａ内の最良のスコアは最後のサーチブロック から１２個のサーチブロック（２４クロ ックサイクル）戻った場所において発生している。注意すべきことであるが、サ ーチウインドウ内のこのサーチブロックを特定するためにはサーチパータンが既 知でなければならない。 本発明を幾つかの実施例に関連して説明したが、本発明は、開示した実施例に 限定されるべきものではなく、当業者にとって明らかな種々の変形例を構成する ことが可能であることを理解すべきである。従って、本発明は添付の請求の範囲 によってのみ制限される。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ ，ＵＧ，ＵＺ，ＶＮ (72)発明者 ハン，アンドリュー シイ. アメリカ合衆国，カリフォルニア 94022, ロスアルトスヒルズ，カナリオ ウエイ 12849 (72)発明者 フォッグ，チャッド イー. アメリカ合衆国，カリフォルニア 94086, サニーベル，エスカロン アベニュー 1000 【要約の続き】 した現在のブロックに最も近接して近似する最適なスレ ッシュホールド処理したサーチブロックを決定する。最 適なスレッシュホールド処理したサーチブロックに対応 するスレッシュホールド処理しなかったサーチブロック を現在のブロック（スレッシュホールド処理していな い）と比較する。現在のブロックに最も近接して近似す るスレッシュホールド処理しなかったサーチブロックを 使用して現在のブロックの推定を行なう。

Claims (1)

1. 【特許請求の範囲】 １．基準フレーム内のピクセルのピクセル強度値から現在のフレーム内のピ クセルのピクセル強度値を近似させる方法において、 現在のフレームのピクセルのサブセットを含む現在のブロックを画定し、 基準フレームのピクセルのサブセットを含むサーチウインドウを画定し、 現在のブロックのピクセルのピクセル強度値及びサーチウインドウのピクセル のピクセル強度値をスレッシュホールド処理し、その際にスレッシュホールド処 理した現在のブロック及びスレッシュホールド処理したサーチウインドウを形成 する、 上記各ステップを有する方法。 ２．請求項１において、前記スレッシュホールド処理ステップが、更に、 現在のブロックにおけるピクセルのピクセル強度値を平均化しその際に第一平 均ピクセル強度値を決定し、 前記第一平均ピクセル強度値を使用して現在のブロックのピクセルのピクセル 強度値及びサーチウインドウのピクセルのピクセル強度値をスレッシュホールド 処理する、 上記各ステップを有する方法。 ３．請求項２において、前記スレッシュホールド処理ステップが、更に、 前記第一平均ピクセル強度値より低いピクセル強度値を有する現在のブロック 及びサーチウインドウ内のピクセルへ第一デジタル値を割当て、 前記第一平均ピクセル強度値より大きなピクセル強度値を有する前記現在のブ ロック及びサーチウインドウ内のピクセルへ第二デジタル値を割当てる、 上記各ステップを有する方法。 ４．請求項２において、更に、 前記第一平均ピクセル強度値より低いピクセル強度値を有する現在のブロック 内のピクセルのピクセル強度値を平均化し、その際に第二平均ピクセル強度値を 決定し、 前記第一平均ピクセル強度値より大きなピクセル強度値を有する現在のブロッ ク内のピクセルのピクセル強度値を平均化し、その際に第３平均ピクセル強度値 を決定する、 上記各ステップを有しており、前記スレッシュホールド処理ステップが、更に、 前記第２及び第３平均ピクセル強度値を使用して現在のブロックのピクセルのピ クセル強度値及びサーチウインドウのピクセルのピクセル強度値のスレッシュホ ールド処理を行なう、方法。 ５．請求項４において、前記スレッシュホールド処理ステップが、 前記第２平均ピクセル強度値より低いピクセル強度値を有する現在のブロック 及びサーチウインドウ内のピクセルに対して第１デジタル値を割当て、 前記第２平均ピクセル強度値より大きく且つ前記第１平均ピクセル強度値より 低いピクセル強度値を有する現在のブロック及びサーチウインドウ内のピクセル へ第２デジタル値を割当て、 前記第１平均ピクセル強度値より大きく且つ前記第３平均ピクセル強度値より 低いピクセル強度値を有する現在のブロック及びサーチウインドウ内のピクセル へ第３デジタル値を割当て、 前記第３平均ピクセル強度値より大きなピクセル強度値を有する現在のブロッ ク及びサーチウインドウ内のピクセルへ第４デジタル値を割当てる、 上記各ステップを有する方法。 ６．請求項２において、更に、 前記スレッシュホールド処理したサーチウインドウ内において複数個のスレッ シュホールド処理したサーチブロックを画定し、 前記スレッシュホールド処理した現在のブロックを前記スレッシュホールド処 理したサーチブロックの各々と比較し、 前記スレッシュホールド処理した現在のブロックに最も近接して近似する複数 個の最適なスレッシュホールド処理したサーチブロックを決定し、 現在のブロックを前記最適のスレッシュホールド処理したサーチブロックに対 応するスレッシュホールド処理していないサーチブロックと比較し、 現在のブロックに最も近接して近似するスレッシュホールド処理していないサ ーチブロックを決定し、 現在のブロックに最も近接して近似する前記スレッシュホールド処理していな いサーチブロックを使用して現在のブロックを推定する、 上記各ステップを有する方法。 ７．請求項６において、前記スレッシュホールド処理した現在のブロックを 前記スレッシュホールド処理したサーチブロックの各々と比較するステップが、 更に、前記スレッシュホールド処理した現在のブロックと前記スレッシュホール ド処理したサーチブロックの各々との間の平均絶対差を決定するステップを有し ており、且つ前記現在のブロックを前記スレッシュホールド処理していないサー チブロックと比較するステップが、更に、現在のブロックとスレッシュホールド 処理していないサーチブロックの各々との間の平均絶対差を決定するステップを 有している方法。 ８．請求項６において、更に、 現在のフレームのピクセルからなるサブセットを含む第２の現在のブロックを 画定し、尚前記第２の現在のブロックのピクセルは前記現在のブロックのピクセ ルに隣接しており、 第２の現在のブロックを現在のブロックを推定するために使用したスレッシュ ホールド処理していないサーチブロックに隣接した第２のサーチブロックと比較 し、 第２の現在のブロックと第２のサーチブロックとの間の差が所定値未満である か否かを決定し、 前記差が前記所定値より低い場合には、前記第２のサーチブロックを使用して 前記第２の現在のブロックを推定する、 上記各ステップを有する方法。 ９．請求項２において、更に、 前記現在のフレームのピクセルのサブセットを含む第２の現在のブロックを画 定し、 前記基準フレームのピクセルのサブセットを含む第２のサーチウインドウを画 定し、 前記第１平均ピクセル強度値を使用して前記第２の現在のブロックのピクセル のピクセル強度値及び前記第２のサーチウインドウのピクセルのピクセル強度値 をスレッシュホールド処理する、 上記各ステップを有する方法。 １０．請求項２において、更に、前記スレッシュホールド処理の前に前記現 在のブロック及び前記サーチウインドウに関してブロック二次抽出を行なうステ ップを有する方法。 １１．請求項２において、更に、前記スレッシュホールド処理ステップの後 に前記サーチウインドウ内においてアルゴリズム二次抽出を行なうステップを有 する方法。 １２．請求項２において、更に、前記スレッシュホールド処理ステップの前 に前記サーチウインドウ及び現在のブロックの階層的フィルタ処理を行なうステ ップを有する方法。 １３．請求項２において、更に、 前記第一平均ピクセル強度値と前記現在のブロック内のピクセルのピクセル強 度値との間の平均絶対差を計算し、 範囲を画定する値を得るために前記平均絶対差を前記現在のブロック内のピク セル数で割算し、 第２平均ピクセル強度値を得るために前記範囲を画定する値を前記第１平均ピ クセル強度値から減算し、 第３平均ピクセル強度値を得るために前記範囲を画定する値を前記第１平均ピ クセル強度値へ加算す る、 上記各ステップを有しており、前記スレッシュホールド処理ステップが、更に、 前記第２及び第３平均ピクセル強度値を使用して、前記現在のブロックのピクセ ルのピクセル強度値及び前記サーチウインドゥのピクセルのピクセル強度値をス レッシュホールド処理する方法。 １４．現在のブロック内のピクセルのピクセル強度値を基準ブロック内のピ クセルのピクセル強度値と比較する回路において、 現在のスコアを形成するために前記現在及び基準ブロック内のピクセルのピク セル強度値を比較するスコア手段、 前記スコア手段へ結合している比較器手段、尚前記比較器手段は前記現在のス コアを前に決定した最良のスコアと比較し、 前記比較器手段へ結合しているアップデート手段、を有しており、前記アップ デート手段は、前記現在のスコアが前記最良のスコアより低い場合には、前記最 良のスコアを前記現在のスコアで置換させ且つカウンタをリセットし、且つ前記 アップデート手段は、前記現在のスコアが前記最良のスコアより大きい場合には 、前記最良のスコアを維持し且つカウンタをインクリメントさせる方法。 １５．現在のブロック内のピクセルのピクセル強度値を基準ブロック内のピ クセルのピクセル強度値と比較する回路において、 前記現在及び基準ブロック内の対応するピクセル強度値間の絶対差の和に等し い現在のスコアを計算するスコア回路、尚前記現在のスコアはキャリーバイト及 びセーブバイトによって表わされており、 前記スコア回路に結合されている第一連結回路、尚前記第一連結回路はキャリ ーバイトに等しい最大桁バイト及びゼロに等しい最小桁バイトを有するキャリー ワードを形成するためにキャリーバイトを複数個のゼロビットで連結させ、 前記スコア回路へ結合している第２連結回路、尚前記第２連結回路はセーブバ イトに等しい最大桁バイト及びゼロに等しい最小桁バイトを有するセーブワード を形成するために前記セーブバイトを複数個のゼロビットで連結させ、 前記第１及び第２連結回路へ結合している第一減算回路、尚前記第一減算回路 は差ワードを形成するために最良のスコアワードからキャリーワード及びセーブ ワードを減算し、 前記減算回路へ結合しているマルチプレクサ回路、尚前記マルチプレクサ回路 は、前記差ワードが正である場合には、前記差ワードをパスし且つ前記マル チプレクサは、前記差ワードが正でない場合には、予め選択した制御ワードをパ スし、 前記マルチプレクサ回路へ結合している第２減算回路、尚前記第２減算回路は アップデートした最良のスコアワードを形成するために前記最良のスコアワード から前記マルチプレクサ回路によってパスされたワードを減算し、 を有する回路。 １６．請求項１５において、前記スコア回路がウオレスツリー加算器回路を 有している回路。 １７．請求項１５において、前記制御ワードが−１に等しい回路。 １８．請求項１５において、更に、メモリが前記スコア回路へ結合されてお り、前記メモリは前記現在及び基準ブロックのピクセル強度値を格納する回路。 １９．請求項１８において、更に、 前記メモリと前記スコア回路との間に結合されているシフター回路、 前記シフター回路と前記スコア回路との間に結合されている遅延回路、 を有する回路。 ２０．現在のブロック内のピクセルのピクセル強度値を基準ブロック内のピ クセルのピクセル強度 値と比較する方法において、 現在のスコアを形成するために現在及び基準ブロック内のピクセルのピクセル 強度値を比較し、 前記現在のスコアを前に決定した最良のスコアと比較し、 前記現在のスコアが前記最良のスコアより低い場合には前記最良のスコアを前 記現在のスコアで置換し且つカウントをリセットし、 前記現在のスコアが前記最良のスコアより大きい場合には、前記現在のスコア を維持し且つカウントをインクリメントさせる、 上記各ステップを有する方法。 ２１．請求項２０において、前記ピクセル強度値を比較するステップが、現 在の及び基準ブロックにおける対応するピクセル強度値間の絶対差の和に等しい 現在のスコアを計算するステップを有しており、その場合に前記現在のスコアは キャリーバイトとセーブバイトとによって表わされる方法。 ２２．請求項２１において、前記現在のスコアを前に決定した最良のスコア と比較するステップが、 前記キャリーバイトを複数個のゼロビットと連結させ、その際に前記キャリー バイトに等しい最大桁バイト及びゼロに等しい最小桁バイトを有するキャリーワ ードを形成し、 前記セーブバイトを複数個のゼロビットと連結させ、その際に前記セーブバイ トに等しい最大桁バイト及びゼロに等しい最小桁バイトを有するセーブワードを 形成し、 前記最良のスコアから前記キャリーワード及び前記セーブワードを減算して差 を形成する、 上記各ステップを有する方法。 ２３．請求項２２において、前記置換ステップが、前記最良のスコアから前 記差を減算するステップを有している方法。 ２４．請求項２２において、前記維持するステップが、前記最良のスコアを １だけインクリメントさせるステップを有している方法。 ２５．請求項２０において、前記最良のスコアが前に決定した現在のスコア に対応する上位バイトと前記カウントに対応する下位バイトとを有する方法。