JPH1146311A - Automatic gain adjustment circuit and monitor for game machine - Google Patents

Automatic gain adjustment circuit and monitor for game machine

Info

Publication number
JPH1146311A
JPH1146311A JP9199843A JP19984397A JPH1146311A JP H1146311 A JPH1146311 A JP H1146311A JP 9199843 A JP9199843 A JP 9199843A JP 19984397 A JP19984397 A JP 19984397A JP H1146311 A JPH1146311 A JP H1146311A
Authority
JP
Japan
Prior art keywords
level
video signal
circuit
signal
gain adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9199843A
Other languages
Japanese (ja)
Inventor
Eiichi Iyono
栄一 伊代野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9199843A priority Critical patent/JPH1146311A/en
Publication of JPH1146311A publication Critical patent/JPH1146311A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To automatically adjust the level of a video signal received from a signal source to a correction level, even if the signal source generating the video signal of the JAMMA standards is changed. SOLUTION: A data latch circuit 4 latches digital data which are maximum values among video signals 100 held by a peak level hold circuit 2. A comparator 5 compares the maximum value of the video signals 100, latched at this time with a maximum value of the preceding video signals 100 having been latched by a MAX latch circuit 6. When the maximum value this time is larger than the preceding maximum value, the maximum value this time is latched by the MAX latch circuit 6. The maximum value of the video signal 100 latched by the MAX latch circuit 6 is converted into an analog signal by a D/A converter circuit 10, and the level is shifted by a level shift circuit 11 and the result is given to an attenuator 12. The attenuator 12 attenuates the level of the video signal 100 at an attenuation rate, in response to the maximum value of the video signal 100 to set the level to be a correct level.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はJAMMA規格の映
像信号のレベルを自動的に適正レベルに調整して映像処
理回路に入力する自動ゲイン調整回路と、この自動ゲイ
ン調整回路を搭載したゲーム機器用モニターに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain adjustment circuit for automatically adjusting the level of a video signal of the JAMMA standard to an appropriate level and inputting it to a video processing circuit, and for a game machine equipped with this automatic gain adjustment circuit. About the monitor.

【0002】[0002]

【従来の技術】アミューズメント業界で使用されるアミ
ューズメント機器に適用されるJAMMA規格には映像
信号のレベルについての規格がなく、各社の信号レベル
がまちまちである。従って、映像信号のレベルも0.7
〜5v(p−p)と各社まちまちである。このため、J
AMMA規格の映像信号を再生して画面に写す、例えば
ゲーム機用モニターでは、信号源が変わる都度、その映
像信号のレベルに応じて、その入力レベルを適正レベル
に調整した後、モニターの映像処理回路に供給してい
る。
2. Description of the Related Art The JAMMA standard applied to amusement equipment used in the amusement industry has no standard regarding the level of a video signal, and the signal level of each company varies. Therefore, the level of the video signal is also 0.7
55v (pp), which varies from company to company. Therefore, J
Plays back AMMA standard video signals and displays them on the screen. For example, in the case of a game machine monitor, each time the signal source changes, the input level is adjusted to an appropriate level according to the level of the video signal, and then the video processing of the monitor is performed. Supply to the circuit.

【0003】図3は上記したJAMMA規格の映像信号
の入力レベルを適正レベルに調整する従来のゲイン調整
回路の構成例を示したブロック図である。映像信号はア
ッテネータ31に入力される。アッテネータ31の出力
側に接続されたオシロスコープ32をモニターしなが
ら、調整者が可変抵抗器(VR)33を操作する。可変
抵抗器(VR)33を操作すると、+B電圧の分圧電圧
が変化し、この分圧電圧がアッテネータ31に供給され
る。アッテネータ31は分圧電圧に応じた減衰率で入力
される映像信号100のレベルを減衰して出力する。可
変抵抗器(VR)33を手動調整して、アッテネータ3
1から適正レベルに調整された映像信号が出力されたこ
とをオシロスコープ32で確認し、調整を終了する。
FIG. 3 is a block diagram showing a configuration example of a conventional gain adjustment circuit for adjusting the input level of the above-mentioned JAMMA standard video signal to an appropriate level. The video signal is input to the attenuator 31. The adjuster operates the variable resistor (VR) 33 while monitoring the oscilloscope 32 connected to the output side of the attenuator 31. When the variable resistor (VR) 33 is operated, the divided voltage of the + B voltage changes, and this divided voltage is supplied to the attenuator 31. The attenuator 31 attenuates the level of the input video signal 100 at an attenuation rate corresponding to the divided voltage and outputs the resulting signal. Manually adjust the variable resistor (VR) 33 and set the attenuator 3
The oscilloscope 32 confirms that the video signal adjusted to an appropriate level from 1 has been output, and ends the adjustment.

【0004】図4は上記したJAMMA規格の映像信号
の入力レベルを適正レベルに調整する従来のゲイン調整
回路の他の構成例を示したブロック図である。本例は、
アッテネータ31に、複数の固定抵抗R1〜Rnと、こ
れら固定抵抗R1〜Rnの一端を+B電圧ラインに接離
するスイッチS1〜Snと、抵抗R0が接続されてい
る。調整者はスイッチS1〜Snの任意のスイッチをオ
ンする。例えばスイッチS1をオンすると、+B電圧が
抵抗R1と抵抗R0とで分圧され、この分圧電圧がアッ
テネータ31に入力される。アッテネータ31は分圧電
圧に応じた減衰率で、入力される映像信号100のレベ
ルを減衰して出力する。この場合は、スイッチS1〜S
n対応で、アッテネータ31の減衰率が予め設定されて
いるため、オシロスコープなしで、適正レベルに調整さ
れた映像信号を得ることができる。
FIG. 4 is a block diagram showing another example of the configuration of a conventional gain adjustment circuit for adjusting the input level of the above-mentioned JAMMA standard video signal to an appropriate level. In this example,
The attenuator 31 is connected to a plurality of fixed resistors R1 to Rn, switches S1 to Sn for connecting one end of each of the fixed resistors R1 to Rn to a + B voltage line, and a resistor R0. The coordinator turns on any of the switches S1 to Sn. For example, when the switch S1 is turned on, the + B voltage is divided by the resistors R1 and R0, and the divided voltage is input to the attenuator 31. The attenuator 31 attenuates and outputs the level of the input video signal 100 at an attenuation rate corresponding to the divided voltage. In this case, the switches S1 to S
Since the attenuation factor of the attenuator 31 is set in advance for n, a video signal adjusted to an appropriate level can be obtained without an oscilloscope.

【0005】[0005]

【発明が解決しようとする課題】上記のように、JAM
MA規格では、映像信号を供給する信号源が変わる毎
に、アッテネータ31を調整者が手動でスイッチS1〜
Snの選択又は可変抵抗器3の操作により調整して、前
記映像信号を適正なレベルに調整した後、例えばゲーム
機用モニターなどに入力する必要があり、その調整には
技術的熟練度が必要で、誰にでもできるという訳ではな
く、手間及び人件費が掛かるという課題があった。
As described above, the JAM
In the MA standard, each time the signal source for supplying the video signal changes, the adjuster manually switches the attenuator 31 with the switches S1 to S1.
After adjusting the video signal to an appropriate level by selecting Sn or operating the variable resistor 3, it is necessary to input the video signal to, for example, a monitor for a game machine, and the adjustment requires technical skill. However, not everyone can do it, and there is a problem that labor and labor costs are required.

【0006】そこで本発明は上記のような課題を解決す
るためになされたもので、JAMMA規格の信号源を変
更しても、その信号源から入力される映像信号のレベル
を自動的に適正レベルに迅速且つ正確に調整して映像機
器に入力することができる自動ゲイン調整回路と、この
自動ゲイン調整回路を搭載して操作性の向上したゲーム
機器用モニターを提供することを目的としている。
Accordingly, the present invention has been made to solve the above problems, and even if the signal source of the JAMMA standard is changed, the level of the video signal input from the signal source is automatically adjusted to an appropriate level. It is an object of the present invention to provide an automatic gain adjustment circuit capable of quickly and accurately adjusting the input to a video device and a monitor for a game device equipped with the automatic gain adjustment circuit and having improved operability.

【0007】[0007]

【課題を解決するための手段】請求項1の発明は、入力
される映像信号の最大レベルを検出して保持するレベル
検出手段と、このレベル検出手段により検出された映像
信号の最大レベルに対応したレベルの制御信号を発生す
る制御信号発生手段と、この制御信号発生手段により発
生された制御信号のレベルに対応した減衰率を設定し
て、前記入力される映像信号をこの減衰率で減衰させて
出力するレベル減衰手段とを具備する構成を備えてい
る。
According to a first aspect of the present invention, there is provided a level detecting means for detecting and holding a maximum level of an input video signal, and corresponding to the maximum level of the video signal detected by the level detecting means. Control signal generating means for generating a control signal of a predetermined level, and an attenuation rate corresponding to the level of the control signal generated by the control signal generating means, and the input video signal is attenuated at this attenuation rate. And a level attenuating means for outputting the output.

【0008】このような構成により、入力される映像信
号のレベルが変わっても、レベル検出手段でその映像信
号の最大レベルを検出して保持する。制御信号発生手段
は検出された前記映像信号の最大レベルに対応したレベ
ルの制御信号を発生し、この制御信号で前記レベル減衰
手段の減衰率を前記映像信号の最大レベルに応じて設定
する。このため、レベル減衰手段は入力される映像信号
のレベルを前記設定された減衰率で減衰して、適正レベ
ルに調整して映像機器に出力する。
With such a configuration, even if the level of the input video signal changes, the maximum level of the video signal is detected and held by the level detecting means. The control signal generating means generates a control signal having a level corresponding to the detected maximum level of the video signal, and the control signal sets the attenuation rate of the level attenuating means in accordance with the maximum level of the video signal. Therefore, the level attenuating means attenuates the level of the input video signal at the set attenuation rate, adjusts the level to an appropriate level, and outputs the adjusted level to the video equipment.

【0009】請求項2の発明の前記制御信号発生手段は
前記映像信号が入力されてから所定時間経った後、前記
制御信号を発生する構成を備えている。
According to a second aspect of the present invention, the control signal generating means has a configuration for generating the control signal after a lapse of a predetermined time from the input of the video signal.

【0010】このような構成により、前記所定時間の間
に、レベル検出手段で入力される映像信号の最大レベル
を検出して保持するため、レベル減衰手段は入力される
映像信号の最大レベルに応じた減衰率に1度で設定され
る。
With this configuration, the maximum level of the input video signal is detected and held by the level detection means during the predetermined time, so that the level attenuating means can detect the maximum level of the input video signal in accordance with the maximum level of the input video signal. Is set at 1 degree.

【0011】請求項3の発明の前記レベル検出手段は電
源オン時にリセットされる構成を備えている。
According to a third aspect of the present invention, the level detecting means has a configuration which is reset when the power is turned on.

【0012】請求項4の発明の前記映像信号はJAMM
A規格の信号である構成を備えている。
According to a fourth aspect of the present invention, the video signal is a JAMM
It has a configuration that is a signal of the A standard.

【0013】請求項5の発明の前記レベル減衰手段はア
ッテネータである構成を備えている。
According to a fifth aspect of the present invention, the level attenuating means includes an attenuator.

【0014】請求項6の発明は、請求項1乃至5いずれ
か1項記載の自動ゲイン調整回路と、この自動ゲイン調
整回路によりレベルが調整された映像信号を入力して各
種処理を施す映像信号処理回路と、この映像信号処理回
路により処理された映像信号を表示する表示手段とを具
備する構成を備えている。
According to a sixth aspect of the present invention, there is provided an automatic gain adjustment circuit according to any one of the first to fifth aspects, and a video signal to which a video signal whose level has been adjusted by the automatic gain adjustment circuit is input and subjected to various processes. There is provided a configuration including a processing circuit and display means for displaying a video signal processed by the video signal processing circuit.

【0015】このような構成により、映像信号処理回路
には信号源の種類に拘りなく、自動ゲイン調整回路で適
正レベルに調整された映像信号が入力される。
With this configuration, the video signal adjusted to an appropriate level by the automatic gain adjustment circuit is input to the video signal processing circuit regardless of the type of signal source.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は本発明の自動ゲイン調整回
路の一実施の形態を示したブロック図である。1は映像
信号100を直流再生するペデスタルクランプ部、2は
1垂直同期期間に入力した映像信号の最大値を保持する
ピーク値ホールド回路、3はピーク値ホールド回路2に
より保持されたピーク値をデジタル信号に変換するA/
D変換回路、4はA/D変換回路3から出力されたデジ
タル信号をラッチするデータラッチ回路(メモリ)、5
はデータラッチ回路4によりラッチされたデータとMA
Xラッチ回路6にラッチされているデータとを比較する
比較器、6はデータラッチ回路4によりラッチされたデ
ータの中の最大値をラッチするMAXラッチ回路、7は
垂直同期信号とインバータ9の出力との論理積をとるア
ンド回路、8は垂直同期信号をカウントするカウンタ
ー、9はカウンター8の出力を反転するインバータ、1
0はMAXラッチ回路6の保持データをアナログ値に変
換するD/A変換回路、11はD/A変換回路10より
出力されたアナログ値のレベルを変換するレベルシフト
回路、12は映像信号100のレベルを減衰して出力す
るアッテネータ、13はこの回路に供給される電源電圧
の立上りを検出してカウンター8、MAXラッチ回路6
をリセットするリセット回路である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of the automatic gain adjustment circuit of the present invention. Reference numeral 1 denotes a pedestal clamp unit for DC-reproducing the video signal 100. Reference numeral 2 denotes a peak value hold circuit that holds the maximum value of the video signal input during one vertical synchronization period. Reference numeral 3 denotes a digital value of the peak value held by the peak value hold circuit 2. A / to convert to signal
A D conversion circuit 4, a data latch circuit (memory) for latching a digital signal output from the A / D conversion circuit 3;
Is the data latched by the data latch circuit 4 and MA
A comparator for comparing the data latched by the X latch circuit 6; a MAX latch circuit 6 for latching the maximum value of the data latched by the data latch circuit 4; AND circuit for calculating the logical product of the AND operation, 8 a counter for counting the vertical synchronization signal, 9 an inverter for inverting the output of the counter 8, 1
0 is a D / A conversion circuit that converts the data held in the MAX latch circuit 6 into an analog value, 11 is a level shift circuit that converts the level of the analog value output from the D / A conversion circuit 10, and 12 is a video signal 100 The attenuator 13 attenuates the level and outputs a signal.
Reset circuit.

【0017】次に本実施の形態の動作について説明す
る。図示されない信号源を接続し、電源を投入すると、
リセット回路13は電源電圧の立上りを検出(回路の電
源オンを検出)し、これにより、リセット信号をMAX
ラッチ回路6、カウンター8に出して、これら回路をリ
セットする。上記信号源から出力された映像信号100
はペデスタルクランプ回路1とアッテネータ12に入力
される。ペデスタルクランプ回路1は水平同期信号によ
り動作し、入力された映像信号を直流再生し、この直流
再生された映像信号をピーク値ホールド回路2に出力す
る。
Next, the operation of this embodiment will be described. When a signal source (not shown) is connected and the power is turned on,
The reset circuit 13 detects the rise of the power supply voltage (detects the power-on of the circuit), and thereby sets the reset signal to MAX.
The data is output to the latch circuit 6 and the counter 8 to reset these circuits. Video signal 100 output from the signal source
Is input to the pedestal clamp circuit 1 and the attenuator 12. The pedestal clamp circuit 1 operates in response to a horizontal synchronization signal, performs DC reproduction of an input video signal, and outputs the DC-reproduced video signal to a peak value hold circuit 2.

【0018】ピーク値ホールド回路2は1垂直同期期間
毎にペデスタルクランプ回路1から入力された映像信号
の最大値を保持する。このピーク値ホールド回路2は1
垂直同期期間毎にリセットされる。A/D変換回路3は
ピーク値ホールド回路2により保持された映像信号の最
大値を垂直同期信号の立上りでデジタル信号に変換し、
これをデータラッチ回路4に出力する。即ち、1垂直同
期期間毎の映像信号の最大入力レベル(アナログ信号)
がデジタル信号に変換され、この最大レベルがデータラ
ッチ回路4により垂直同期信号の立上りで保持される。
The peak value hold circuit 2 holds the maximum value of the video signal input from the pedestal clamp circuit 1 every one vertical synchronization period. This peak value hold circuit 2 is 1
Reset every vertical synchronization period. The A / D conversion circuit 3 converts the maximum value of the video signal held by the peak value hold circuit 2 into a digital signal at the rise of the vertical synchronization signal,
This is output to the data latch circuit 4. That is, the maximum input level (analog signal) of the video signal for each vertical synchronization period
Is converted into a digital signal, and this maximum level is held by the data latch circuit 4 at the rise of the vertical synchronizing signal.

【0019】比較器5はデータラッチ回路4でラッチさ
れた今回のデータ(C)と前回迄に入力され、MAXラ
ッチ回路6により保持されている最大値(P)との比較
を行う。この結果、今回データ(C)が前回迄の最大デ
ータ(P)より大きい場合、比較器5はラッチ信号20
0をMAXラッチ回路6に出力する。MAXラッチ回路
6はラッチ信号200が入力されると、前回までの最大
データ(P)に代えて今回データ(C)を保持する。即
ち、今回データ(C)が今迄入力したデータの中で最大
のものと判断し、今回データ(C)がMAXラッチ回路
6に保持される。
The comparator 5 compares the current data (C) latched by the data latch circuit 4 with the maximum value (P) input up to the previous time and held by the MAX latch circuit 6. As a result, if the current data (C) is larger than the previous maximum data (P), the comparator 5
0 is output to the MAX latch circuit 6. When the latch signal 200 is input, the MAX latch circuit 6 holds the current data (C) instead of the previous maximum data (P). That is, the current data (C) is determined to be the largest of the data input so far, and the current data (C) is held in the MAX latch circuit 6.

【0020】D/A変換回路10はMAXラッチ回路6
に保持されているデータ(デジタル信号)をアナログ信
号に変換して、レベルシフト回路11に出力する。但
し、D/A変換回路10は以下の条件時に前記データを
アナログ信号に変換する。即ち、アンド回路7の一方の
端子には垂直同期信号が入力される。カウンター8は設
定値までカウントされない間は、ローレベルの信号を出
力し、設定値に達すると、ハイレベルの信号を出力す
る。従って、アンド回路7の他方の端子には、カウンタ
ー8のカウント値が設定値にならない間、インバータ9
からハイレベルの信号が入力される。このため、この
間、アンド回路7は開いており、垂直同期信号がアンド
回路7を通してカウンター8に入力される。
The D / A conversion circuit 10 includes a MAX latch circuit 6
Is converted into an analog signal and output to the level shift circuit 11. However, the D / A conversion circuit 10 converts the data into an analog signal under the following conditions. That is, a vertical synchronization signal is input to one terminal of the AND circuit 7. The counter 8 outputs a low-level signal while the counter 8 does not count up to the set value, and outputs a high-level signal when the counter 8 reaches the set value. Therefore, while the count value of the counter 8 does not reach the set value, the inverter 9 is connected to the other terminal of the AND circuit 7.
To input a high-level signal. Therefore, during this time, the AND circuit 7 is open, and the vertical synchronization signal is input to the counter 8 through the AND circuit 7.

【0021】カウンター8が垂直同期信号を計数し設定
値に達すると、その出力がハイレベルとなり、インバー
タ9を通してアンド回路7のゲートが閉じられる。これ
と同時に、カウンター8の出力がハイレベルになった時
の立上りでD/A変換回路10の変換動作が開始され、
MAXラッチ回路6に保持されたデータ(映像信号の最
大値)がアナログ信号に変換されて、レベルシフト回路
11に出力される。これは、カウンター8がカウントア
ップするまでの間、D/A変換回路10を動作させず、
この間、MAXラッチ回路6に映像信号の最大値が保持
されるのを待つためである。
When the counter 8 counts the vertical synchronizing signal and reaches a set value, its output becomes high level, and the gate of the AND circuit 7 is closed through the inverter 9. At the same time, the conversion operation of the D / A conversion circuit 10 starts at the rising edge when the output of the counter 8 becomes high level,
The data (maximum value of the video signal) held in the MAX latch circuit 6 is converted into an analog signal and output to the level shift circuit 11. This means that the D / A conversion circuit 10 does not operate until the counter 8 counts up,
During this time, it is necessary to wait until the maximum value of the video signal is held in the MAX latch circuit 6.

【0022】通常、映像信号100はJAMMA規格の
デモ信号で始まっているため、カウンター8がカウント
アップするまでの間に、このデモ信号の最大値がMAX
ラッチ回路6に保持される。
Usually, since the video signal 100 starts with a demonstration signal of the JAMMA standard, the maximum value of the demonstration signal is MAX before the counter 8 counts up.
The data is held in the latch circuit 6.

【0023】レベルシフト回路11は入力される映像信
号の最大値(アナログ信号)のレベルを変換して制御信
号とし、この制御信号をアッテネータ12に出力する。
アッテネータ12はレベルシフト回路11から入力され
た信号に応じた減衰率となり、入力される映像信号10
0を前記減衰率で減衰させて出力する。ここで、アッテ
ネータ12の減衰率は映像信号100の最大値が適正レ
ベルになるように、前記レベルシフト回路11から入力
される制御信号のレベルに応じて変化するように予め設
定されている。このため、アッテネータ12は映像信号
100を適正レベルの映像信号に変換して、図示されな
いゲーム機器用モニター等のアミューズメント機器に出
力する。なお、通常、上記したデモ信号に映像信号10
0の最大値が入っているため、アッテネータ12の減衰
率は映像信号の入力始めに適正値に調整される。
The level shift circuit 11 converts the level of the maximum value (analog signal) of the input video signal into a control signal, and outputs the control signal to the attenuator 12.
The attenuator 12 has an attenuation rate corresponding to the signal input from the level shift circuit 11, and the input video signal 10
0 is attenuated at the attenuation rate and output. Here, the attenuation rate of the attenuator 12 is set in advance so as to change according to the level of the control signal input from the level shift circuit 11 so that the maximum value of the video signal 100 becomes an appropriate level. Therefore, the attenuator 12 converts the video signal 100 into a video signal of an appropriate level, and outputs the video signal to an amusement device such as a game device monitor (not shown). It should be noted that usually, the video signal 10
Since the maximum value of 0 is included, the attenuation rate of the attenuator 12 is adjusted to an appropriate value at the beginning of the input of the video signal.

【0024】本実施の形態によれば、入力される映像信
号100の最大値を常にMAXラッチ回路6で保持し、
保持された前記映像信号100の最大値に応じた制御信
号をレベルシフト回路11からアッテネータ12に出力
することにより、アッテネータ12の減衰率を前記映像
信号100の最大値に応じた値に迅速且つ正確に自動設
定することができる。これにより、JAMMA規格の映
像信号100を発生する信号源を取り替える度に、調整
者がアミューズメント機器の入力レベルに合うように入
力映像信号100のレベルを適正レベルに手動調整する
必要がなく、省力化することができると共に、調整者の
熟練度によらず、常に、適正なレベルの映像信号をアミ
ューズメント機器に入力することができ、アミューズメ
ント機器を安定に動作させることができる。
According to the present embodiment, the maximum value of the input video signal 100 is always held by the MAX latch circuit 6,
By outputting a control signal corresponding to the held maximum value of the video signal 100 from the level shift circuit 11 to the attenuator 12, the attenuation rate of the attenuator 12 can be quickly and accurately adjusted to a value corresponding to the maximum value of the video signal 100. Can be set automatically. This eliminates the need for the adjuster to manually adjust the level of the input video signal 100 to an appropriate level so as to match the input level of the amusement device each time the signal source that generates the video signal 100 of the JAMMA standard is replaced, thereby saving labor. In addition to this, the video signal of an appropriate level can be always input to the amusement device regardless of the skill level of the adjuster, and the amusement device can be operated stably.

【0025】図2はJAMMA規格のゲーム機器用モニ
ターの一実施の形態を示したブロック図である。50は
図1に示した自動ゲイン調整回路、60は入力される映
像信号に各種処理を施す映像信号処理回路、70は入力
される映像信号に対応する画像を表示するCRTであ
る。
FIG. 2 is a block diagram showing an embodiment of a monitor for a game machine conforming to the JAMMA standard. Reference numeral 50 denotes an automatic gain adjustment circuit shown in FIG. 1, reference numeral 60 denotes a video signal processing circuit for performing various processes on an input video signal, and reference numeral 70 denotes a CRT for displaying an image corresponding to the input video signal.

【0026】次に本実施の形態の動作について説明す
る。図示されない信号源からJAMMA規格の映像信号
100が自動ゲイン調整回路50に入力される。自動ゲ
イン調整回路50は映像信号100の最大レベルを検出
し、この映像信号100のレベルが次段の映像信号処理
回路60の入力レベルに合うように、前記映像信号10
0のレベルを調整して、映像信号処理回路60に出力す
る。映像信号処理回路60は入力された映像信号に各種
処理を施してCRT70に表示できる信号とした後、こ
れをCRT70に出力する。CRT70は前記映像信号
に対応する画像をその画面に写し出す。
Next, the operation of this embodiment will be described. A JAMMA standard video signal 100 is input to an automatic gain adjustment circuit 50 from a signal source (not shown). The automatic gain adjustment circuit 50 detects the maximum level of the video signal 100, and adjusts the video signal 10 so that the level of the video signal 100 matches the input level of the video signal processing circuit 60 at the next stage.
The level of 0 is adjusted and output to the video signal processing circuit 60. The video signal processing circuit 60 performs various processes on the input video signal to generate a signal that can be displayed on the CRT 70, and then outputs the signal to the CRT 70. The CRT 70 displays an image corresponding to the video signal on its screen.

【0027】本実施の形態によれば、図示されない信号
源を変えて、入力される映像信号100のレベルが変わ
っても、自動ゲイン調整回路50により映像信号100
のレベルを映像信号処理回路60の入力レベルに自動的
に調整するため、従来のように信号源が変わる毎に、映
像信号100のレベル調整を手動で行う必要がなくな
り、ゲーム機器用モニターの操作性を著しく向上させる
ことができる。
According to the present embodiment, even if the level of the input video signal 100 changes by changing the signal source (not shown), the video signal 100
Automatically adjusts the level of the video signal 100 to the input level of the video signal processing circuit 60, so that it is not necessary to manually adjust the level of the video signal 100 every time the signal source changes as in the related art. Properties can be significantly improved.

【0028】[0028]

【発明の効果】以上記述した如く本発明の自動ゲイン調
整回路によれば、JAMMA規格の映像信号を発生する
信号源を変更しても、その信号源から入力される映像信
号のレベルを自動的に適正レベルに迅速且つ正確に調整
してアミューズメント機器に入力することができる。ま
た、本発明のゲーム機器用モニターによれば、信号源が
変わる毎に、入力される映像信号のレベル調整を手動で
行う必要がなく、その操作性を著しく向上させることが
できる。
As described above, according to the automatic gain adjustment circuit of the present invention, even if the signal source for generating the JAMMA standard video signal is changed, the level of the video signal input from the signal source is automatically adjusted. It can be quickly and accurately adjusted to an appropriate level and input to an amusement device. Further, according to the game device monitor of the present invention, it is not necessary to manually adjust the level of the input video signal every time the signal source changes, and the operability can be significantly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の自動ゲイン調整回路の一実施の形態を
示したブロック図。
FIG. 1 is a block diagram showing an embodiment of an automatic gain adjustment circuit according to the present invention.

【図2】本発明のゲーム機器用モニターの一実施の形態
を示したブロック図。
FIG. 2 is a block diagram showing an embodiment of the game device monitor of the present invention.

【図3】JAMMA規格の映像信号の入力レベルを適正
レベルに調整する従来のゲイン調整回路の構成例を示し
たブロック図。
FIG. 3 is a block diagram showing a configuration example of a conventional gain adjustment circuit that adjusts an input level of a video signal of JAMMA standard to an appropriate level.

【図4】JAMMA規格の映像信号の入力レベルを適正
レベルに調整する従来のゲイン調整回路の他の構成例を
示したブロック図。
FIG. 4 is a block diagram showing another configuration example of a conventional gain adjustment circuit for adjusting an input level of a video signal of JAMMA standard to an appropriate level.

【符号の説明】[Explanation of symbols]

1 ペデスタルクランプ部 2 ピーク値ホールド回路 3 A/D変換回路 4 データラッチ回路 5 比較器 6 MAXラッチ回路 7 アンド回路 8 カウンター 9 インバータ 10 D/A変換回路 11 レベルシフト回路 12 アッテネータ 13 リセット回路 Reference Signs List 1 pedestal clamp unit 2 peak value hold circuit 3 A / D conversion circuit 4 data latch circuit 5 comparator 6 MAX latch circuit 7 AND circuit 8 counter 9 inverter 10 D / A conversion circuit 11 level shift circuit 12 attenuator 13 reset circuit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 入力される映像信号の最大レベルを検出
して保持するレベル検出手段と、 このレベル検出手段により検出された映像信号の最大レ
ベルに対応したレベルの制御信号を発生する制御信号発
生手段と、 この制御信号発生手段により発生された制御信号のレベ
ルに対応した減衰率を設定して、前記入力される映像信
号をこの減衰率で減衰させて出力するレベル減衰手段と
を具備することを特徴とする自動ゲイン調整回路。
1. A level detector for detecting and holding a maximum level of an input video signal, and a control signal generator for generating a control signal having a level corresponding to the maximum level of the video signal detected by the level detector. Means for setting an attenuation rate corresponding to the level of the control signal generated by the control signal generation means, and attenuating the input video signal at this attenuation rate and outputting the same. An automatic gain adjustment circuit characterized by the following.
【請求項2】 前記制御信号発生手段は前記映像信号が
入力されてから所定時間経った後、前記制御信号を発生
することを特徴とする請求項1記載の自動ゲイン調整回
路。
2. The automatic gain adjustment circuit according to claim 1, wherein said control signal generation means generates said control signal after a lapse of a predetermined time from said input of said video signal.
【請求項3】 前記レベル検出手段は電源オン時にリセ
ットされることを特徴とする請求項1記載の自動ゲイン
調整回路。
3. The automatic gain adjustment circuit according to claim 1, wherein said level detection means is reset when power is turned on.
【請求項4】 前記映像信号はJAMMA規格の信号で
あることを特徴とする請求項1記載の自動ゲイン調整回
路。
4. The automatic gain adjustment circuit according to claim 1, wherein said video signal is a signal of JAMMA standard.
【請求項5】 前記レベル減衰手段はアッテネータであ
ることを特徴とする請求項1記載の自動ゲイン調整回
路。
5. The automatic gain adjustment circuit according to claim 1, wherein said level attenuation means is an attenuator.
【請求項6】 請求項1乃至5いずれか1項記載の自動
ゲイン調整回路と、 この自動ゲイン調整回路によりレベルが調整された映像
信号を入力して各種処理を施す映像信号処理回路と、 この映像信号処理回路により処理された映像信号を表示
する表示手段とを具備することを特徴とするゲーム機器
用モニター。
6. An automatic gain adjustment circuit according to claim 1, further comprising: a video signal processing circuit for inputting a video signal whose level has been adjusted by said automatic gain adjustment circuit and performing various processes. A monitor for displaying a video signal processed by the video signal processing circuit.
JP9199843A 1997-07-25 1997-07-25 Automatic gain adjustment circuit and monitor for game machine Withdrawn JPH1146311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9199843A JPH1146311A (en) 1997-07-25 1997-07-25 Automatic gain adjustment circuit and monitor for game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9199843A JPH1146311A (en) 1997-07-25 1997-07-25 Automatic gain adjustment circuit and monitor for game machine

Publications (1)

Publication Number Publication Date
JPH1146311A true JPH1146311A (en) 1999-02-16

Family

ID=16414581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9199843A Withdrawn JPH1146311A (en) 1997-07-25 1997-07-25 Automatic gain adjustment circuit and monitor for game machine

Country Status (1)

Country Link
JP (1) JPH1146311A (en)

Similar Documents

Publication Publication Date Title
JP3220023B2 (en) Liquid crystal display
JP3867296B2 (en) Image reproduction apparatus, projector, image reproduction system, and information storage medium
KR100596586B1 (en) Apparatus and method for automatically controlling screen status of Liquid Crystal Display
JPH0863124A (en) Circuit for preventing burning of display screen
JPH1146311A (en) Automatic gain adjustment circuit and monitor for game machine
CN100440734C (en) Dynamic accelerating method and device of analogue/digital converter
JP3228179B2 (en) Display device
US6175361B1 (en) Frequency generation during switch-over for multi-frequency video monitor
US20100045865A1 (en) Video signal synchronization signal generating apparatus and video signal synchronization signal generation method
KR100308259B1 (en) Digital convergence corrector
KR100866571B1 (en) Apparatus and method for correcting a synchronous signal
JPH10191093A (en) Digital horizontal flyback control circuit
KR200142697Y1 (en) Screen automatic control device of multi-synchronizing monitor
KR980004293A (en) Flat panel display device
KR19990056559A (en) Noise reduction method and device
JPH1091132A (en) Picture display device
KR19990017139A (en) DC offset adjusting device and method of differential amplifier
KR100433874B1 (en) Apparatus and method for detecting synchronous signal and mode
JP2957867B2 (en) Control device for analog circuit
JP2001197331A (en) Synchronizing signal processing circuit and video signal processor
JP2004094159A (en) Display device with loop through function
TWI404417B (en) Sync slicer and sync slicing method
KR960002511B1 (en) Recording condition display apparatus of video tape
KR950010131Y1 (en) Word corrector system in osd monitor
JPH10268852A (en) Video display device, and output control method for information signal

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005