JP2957867B2 - Control device for analog circuit - Google Patents

Control device for analog circuit

Info

Publication number
JP2957867B2
JP2957867B2 JP28824793A JP28824793A JP2957867B2 JP 2957867 B2 JP2957867 B2 JP 2957867B2 JP 28824793 A JP28824793 A JP 28824793A JP 28824793 A JP28824793 A JP 28824793A JP 2957867 B2 JP2957867 B2 JP 2957867B2
Authority
JP
Japan
Prior art keywords
circuit
control voltage
analog
control
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28824793A
Other languages
Japanese (ja)
Other versions
JPH07143415A (en
Inventor
郁郎 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP28824793A priority Critical patent/JP2957867B2/en
Priority to US08/310,405 priority patent/US5872603A/en
Priority to DE69420510T priority patent/DE69420510T2/en
Priority to EP19940116838 priority patent/EP0651585B1/en
Priority to KR1019940027848A priority patent/KR0147016B1/en
Publication of JPH07143415A publication Critical patent/JPH07143415A/en
Application granted granted Critical
Publication of JP2957867B2 publication Critical patent/JP2957867B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アナログ回路を制御す
る際に、少ない信号路、少ない素子数で達成できるよう
にしたアナログ回路の制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control apparatus for an analog circuit which can be achieved with a small number of signal paths and a small number of elements when controlling the analog circuit.

【0002】[0002]

【従来の技術】TV受像機やオーディオ機器に於て、マ
イコン(マイクロコンピュータ)からの制御信号により
アナログ信号を処理するICを制御する場合がある。例
えば、TV受像機であればテレビジョン信号のテイント
やカラーの濃さなどの命令が視聴者から一旦マイコンに
取り込まれ、マイコンからアナログICへ印加される。
このような制御を行なう装置として、図2の如きものが
ある。図2では、マイコン(1)内部に複数のPWM
(パルス波変調)回路(2)乃至(4)が配置され、各
PWM回路からのパルス幅変調されたパルス信号が積分
回路(5)乃至(7)でアナログ信号に変換されて、ア
ナログIC(8)内の被制御回路(9)乃至(11)に
印加される。しかしながら、図2の方法では、1つの制
御を行なう毎に、1つの制御ラインが必要であり、マイ
コンやICのピン数が増加すると共に配線が複雑になっ
てしまう。
2. Description of the Related Art In a TV receiver or audio equipment, an IC for processing an analog signal may be controlled by a control signal from a microcomputer. For example, in the case of a TV receiver, commands such as television signal taint and color density are temporarily fetched by a microcomputer from a viewer and applied from the microcomputer to an analog IC.
FIG. 2 shows an apparatus for performing such control. In FIG. 2, a plurality of PWMs are provided inside the microcomputer (1).
(Pulse wave modulation) circuits (2) to (4) are arranged, and pulse width-modulated pulse signals from each PWM circuit are converted into analog signals by integration circuits (5) to (7), and the analog IC ( 8) is applied to the controlled circuits (9) to (11). However, in the method of FIG. 2, one control line is required for each control, and the number of pins of the microcomputer and the IC increases, and the wiring becomes complicated.

【0003】そこで、デジタル信号を時分割して、クロ
ックラインとデータラインを使って、信号を伝送する方
法として図3の如きものがある。図3では、マイコン
(1)からクロック信号に同期したデジタルデータがア
ナログIC(8)に印加されている。アナログIC
(8)内のアドレス制御回路(12)は、到来したデジ
タルデータをデコードし、どの被制御回路に対してのデ
ータが伝送されているか選択し、選択されている被制御
回路にデジタルデータを分配している。前記デジタルデ
ータは、D/A変換回路(13)乃至(15)でアナロ
グ信号に変換された後、被制御回路(9)乃至(11)
に印加される。
FIG. 3 shows a method of transmitting a digital signal by time division and using a clock line and a data line to transmit the signal. In FIG. 3, digital data synchronized with the clock signal is applied from the microcomputer (1) to the analog IC (8). Analog IC
The address control circuit (12) in (8) decodes the incoming digital data, selects to which controlled circuit data is being transmitted, and distributes the digital data to the selected controlled circuit. doing. The digital data is converted into an analog signal by D / A conversion circuits (13) to (15), and then the controlled circuits (9) to (11)
Is applied to

【0004】図3の方法であれば、2本の信号ラインで
複数の種類の制御信号を伝送できる。
In the method shown in FIG. 3, a plurality of types of control signals can be transmitted by two signal lines.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図3の
方法ではアナログIC(8)内部に複数のD/A変換回
路(13)乃至(15)を必要とするが、一般にアナロ
グICでは素子数の多いD/A変換回路を多く有するこ
とはチップ面積の増加につながり、問題であった。
However, the method of FIG. 3 requires a plurality of D / A conversion circuits (13) to (15) inside the analog IC (8). Having many D / A conversion circuits leads to an increase in chip area, which is a problem.

【0006】一方、マイコン(1)は、MOSICで作
られるので素子数の多いD/A変換器が存在しても問題
とならない。その為、信号ラインが少ないと共にマイコ
ン側でD/A変換処理を行なう様な伝送方法が希求され
ていた。
On the other hand, since the microcomputer (1) is made of MOSIC, there is no problem even if a D / A converter having a large number of elements is present. For this reason, there has been a demand for a transmission method in which the number of signal lines is small and the microcomputer performs D / A conversion processing.

【0007】[0007]

【課題を解決するための手段】本発明は上述の点に鑑み
て成されたもので、外部から制御電圧により、アナログ
IC内の複数の被制御回路を制御するアナログ回路の制
御装置であって、複数のレベルに変化する制御電圧が時
分割に印加される第1の入力端子と、前記制御電圧の時
分割タイミングと同一のタイミングで到来し、そのレベ
ルが前記制御電圧の種類を示す切換え信号が印加される
第2の入力端子と、前記第1の入力端子からの制御電圧
が印加され、前記複数の被制御回路に保持した直流電圧
を印加する複数のDCホールド回路と、複数のコンパレ
ータを有し、前記第2の入力端子からの切換え信号のレ
ベルを判別して前記複数のDCホールド回路の内、所望
のDCホールド回路を動作させる比較及び切換え制御回
路と、TV信号の垂直パルスを発生する偏向回路とを有
し、前記垂直パルスの発生期間中に前記第1及び第2の
入力端子からの信号を取り込むことを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and is an analog circuit control device for controlling a plurality of controlled circuits in an analog IC by an external control voltage. A first input terminal to which a control voltage that changes to a plurality of levels is applied in a time-sharing manner, and a switching signal that arrives at the same timing as the time-sharing timing of the control voltage, the level indicating the type of the control voltage A second input terminal to which a control voltage is applied from the first input terminal, a plurality of DC hold circuits for applying a DC voltage held by the plurality of controlled circuits, and a plurality of comparators. A comparison and switching control circuit for determining a level of a switching signal from the second input terminal and operating a desired DC holding circuit among the plurality of DC holding circuits ; A deflection circuit for generating vertical pulses.
The first and second signals are generated during the generation of the vertical pulse.
It is characterized by taking in a signal from an input terminal.

【0008】[0008]

【作用】本発明に依れば、制御電圧を時分割に伝送する
と共に各時分割された制御電圧の種類を示す切換え信号
をレベルによって区分けしているので、アナログ信号の
状態で外部からアナログICへ信号伝達が可能である。
又、本発明に依れば、TV画面に写し出されることのな
い垂直パルス期間に前記制御電圧及び前記切換え信号を
伝送しているので、伝送に伴う画面への影響が表われな
い。
According to the present invention, the control voltage is transmitted in a time-division manner and the switching signal indicating the type of the time-division-divided control voltage is divided according to the level. Signal transmission is possible.
Further, according to the present invention, since the control voltage and the switching signal are transmitted during a vertical pulse period that is not displayed on a TV screen, the transmission does not affect the screen.

【0009】[0009]

【実施例】図1は、本発明の制御装置を示すもので、
(16)は複数のレベルに変化するTV信号用の制御電
圧を時分割に発生する第1D/Aコンバータ、(17)
は、前記制御電圧の時分割タイミングと同一のタイミン
グで発生し、そのレベルが前記制御電圧の種類を示す切
換え信号を発生する第2D/Aコンバータ、(18)乃
至(20)は前記第1D/Aコンバータ(16)の制御
電圧が印加され、第1乃至第3被制御回路(9)乃至
(11)に保持した直流電圧を印加する第1乃至第3D
Cホールド回路、(21)は、複数のコンパレータを有
し、前記第2D/Aコンバータ(17)からの切換え信
号のレベルを判別して、前記複数のDCホールド回路の
内、所望のDCホールド回路を動作させる比較及び切換
え制御回路、(22)及び(23)は、第1及び第2D
/Aコンバータ(16)及び(17)の出力信号中のノ
イズを除去するフィルタ、(24)はTV信号の垂直パ
ルスを垂直出力IC(25)とマイコン(1)へ印加す
る偏向回路、(26)は前記垂直出力IC(25)から
の垂直偏向パルスが印加されるブラウン管(27)の偏
向コイル、(38)は第1の入力端子、及び(39)は
第2の入力端子である。
FIG. 1 shows a control device according to the present invention.
(16) a first D / A converter that generates a control voltage for a TV signal that changes to a plurality of levels in a time-division manner; (17)
Are generated at the same timing as the time division timing of the control voltage, and the level of the second D / A converter generates a switching signal indicating the type of the control voltage. A control voltage of the A converter (16) is applied, and first to third D applying a DC voltage held in the first to third controlled circuits (9) to (11).
The C hold circuit (21) has a plurality of comparators, determines a level of a switching signal from the second D / A converter (17), and selects a desired DC hold circuit from the plurality of DC hold circuits. And (22) and (23) are the first and second D
A filter for removing noise in the output signals of the / A converters (16) and (17); (24) a deflection circuit for applying a vertical pulse of a TV signal to the vertical output IC (25) and the microcomputer (1); ) Is a deflection coil of a cathode ray tube (27) to which a vertical deflection pulse from the vertical output IC (25) is applied, (38) is a first input terminal, and (39) is a second input terminal.

【0010】図4(a)は、第2D/Aコンバータ(1
7)の出力信号レベルを示し、図4(b)は、第1D/
Aコンバータ(16)の出力信号レベルを示している。
図4(a)及び(b)の横軸は、時間であり時間の経過
とともにTV信号用の制御であるテイント、カラー及び
コントラストの制御が行なわれている。まずテイントに
ついて説明する。第2D/Aコンバータ(17)から発
生するテイントの切換え信号のレベルは、図4(a)の
0.5Vから1.0Vの間に設定され、この範囲で任意
の値をとり得る。この場合は、0.75Vになってい
る。0.75Vのテイントの切換え信号が発生している
期間中、第1D/Aコンバータ(16)からは2Vの制
御電圧が発生し、アナログIC(8)内の第1乃至第3
DCホールド回路(18)乃至(20)に印加されてい
る。一方、比較及び切換え制御回路(21)は、前記
0.75Vの切換え信号のレベルにより、到来している
制御電圧がテイント用であることを判別し、第1乃至第
3DCホールド回路(18)乃至(20)の内、第1D
Cホールド回路(18)のみを動作させる。すると、第
1DCホールド回路(18)は、2Vの制御電圧を保持
し、保持した電圧を第1被制御回路(9)に印加する。
FIG. 4A shows a second D / A converter (1).
7) shows the output signal level, and FIG.
The output signal level of the A converter (16) is shown.
The horizontal axis in FIGS. 4A and 4B is time, and the control of the taint, color, and contrast, which are controls for the TV signal, is performed as time passes. First, the taint will be described. The level of the taint switching signal generated from the second D / A converter (17) is set between 0.5 V and 1.0 V in FIG. 4A, and can take any value within this range. In this case, it is 0.75V. During the period in which the 0.75 V taint switching signal is being generated, a 2 V control voltage is generated from the first D / A converter (16), and the first to third signals in the analog IC (8) are generated.
It is applied to DC hold circuits (18) to (20). On the other hand, the comparison and switching control circuit (21) determines, based on the level of the switching signal of 0.75 V, that the incoming control voltage is for tainting, and the first to third DC hold circuits (18) to (18). 1D of (20)
Only the C hold circuit (18) is operated. Then, the first DC hold circuit (18) holds the control voltage of 2V, and applies the held voltage to the first controlled circuit (9).

【0011】従って、図1の装置によればテイントの制
御を行なうことができる。ところで、図1の装置では時
系列に複数の制御を行なうので、第1DCホールド回路
(18)が2Vの制御電圧を保持する前は、一般に別の
制御(例えば、ブライトネス)が行なわれている。そこ
で、前の制御電圧と、次の制御電圧のレベルが大きく異
なる場合など、フィルタ(22)の時定数の影響などに
より、前の制御電圧から次の制御電圧にただちに移行で
きないことが考えられる。そこで、本発明では、2つの
時分割された制御の間の期間、第1乃至第3DCホール
ド回路(18)乃至(20)が全て入力電圧を保持する
のを禁止する期間に設定している。この期間中にも、第
1D/Aコンバータ(16)の次の制御電圧は、印加さ
れているので、アナログIC(8)のピンの電圧は、次
の制御電圧に完全に移行しており、安定に制御電圧の取
り込みが可能となる。テイントの例では、図4(a)の
如く、第2D/Aコンバータ(17)から、0.75V
の制御電圧が発生する前に0.25Vの制御電圧が発生
している。該0.25Vの制御電圧が比較及び切換え制
御回路(21)に印加されると、該制御回路(21)
は、第1乃至第3DCホールド回路(18)乃至(2
0)の入力取り込み動作を禁止する。
Therefore, according to the apparatus shown in FIG. 1, taint control can be performed. By the way, in the apparatus shown in FIG. 1, a plurality of controls are performed in a time series. Therefore, before the first DC hold circuit (18) holds the control voltage of 2V, another control (for example, brightness) is generally performed. Therefore, when the level of the previous control voltage greatly differs from the level of the next control voltage, it is conceivable that the transition from the previous control voltage to the next control voltage cannot be made immediately due to the influence of the time constant of the filter (22). Therefore, in the present invention, the period between two time-division controls is set to a period in which the first to third DC hold circuits (18) to (20) are all prohibited from holding the input voltage. During this period, since the next control voltage of the first D / A converter (16) is applied, the voltage of the pin of the analog IC (8) has completely shifted to the next control voltage, The control voltage can be stably taken in. In the example of the taint, as shown in FIG. 4A, 0.75 V is supplied from the second D / A converter (17).
The control voltage of 0.25 V is generated before the control voltage of. When the control voltage of 0.25 V is applied to the comparison and switching control circuit (21), the control circuit (21)
Are the first to third DC hold circuits (18) to (2)
0) The input fetch operation is prohibited.

【0012】図5は、図1の比較及び切換え制御回路
(21)の具体回路図を示すもので、例えば、図4
(a)のテイント期間であり、0.75Vの切換え信号
が入力端子(24)に印加されたとする。第1乃至第4
コンパレータ(25)乃至(28)の基準電源(29)
乃至(32)の値は、0.5V,1V,1.5V及び
2.0Vに設定されている。その為、第1コンパレータ
(25)の出力のみが「H」レベルとなり、他のコンパ
レータの出力は全て「L」レベルとなる。この為、出力
端子(33)のレベルが「H」レベルとなり、該「H」
レベルの期間のみ、図1の第1DCホールド回路(1
8)のスイッチ(34)を閉じる。即ち、第1及び第2
コンパレータ(25)及び(26)、インバータ(3
5)及びアンドゲート(36)は、ウインドコンパレー
タを構成し、0.5Vと1.0Vの間の入力電圧を
「H」レベルとして検出する。
FIG. 5 shows a specific circuit diagram of the comparison and switching control circuit (21) of FIG.
It is the taint period of (a), and it is assumed that a switching signal of 0.75 V is applied to the input terminal (24). First to fourth
Reference power supply (29) for comparators (25) to (28)
(32) are set to 0.5V, 1V, 1.5V and 2.0V. Therefore, only the output of the first comparator (25) becomes "H" level, and the outputs of all other comparators become "L" level. For this reason, the level of the output terminal (33) becomes “H” level,
Only during the level period, the first DC hold circuit (1
8) The switch (34) is closed. That is, the first and second
Comparators (25) and (26), inverter (3
5) and the AND gate (36) constitute a window comparator, and detect an input voltage between 0.5 V and 1.0 V as an “H” level.

【0013】入力端子(24)に0.25Vの切換え信
号が印加されたとすると、図5の2つのウインドコンパ
レータのいずれの範囲にも含まれないので、出力端子
(33)及び(37)のレベルはいずれも「L」レベル
となる。従って、図1の第1乃至第3DCホールド回路
(18)乃至(20)は、取り込み動作を停止する。次
に、図4(a)のカラーの制御期間に移行するとする。
すると、1.25Vの切換え信号が図5の入力端子(2
4)に印加され、出力端子(33)及び(37)は、
「L」レベルとなる。次に、1.75Vの切換え信号が
入力端子(24)に印加されると、出力端子(37)の
みが「H」レベルとなり、図1の第2DCホールド回路
(19)が、図4(b)に示す3Vの制御電圧を取り込
む。
If a switching signal of 0.25 V is applied to the input terminal (24), since it is not included in any of the ranges of the two window comparators in FIG. 5, the level of the output terminals (33) and (37) Are at the “L” level. Therefore, the first to third DC hold circuits (18) to (20) in FIG. 1 stop the capturing operation. Next, it is assumed that a transition is made to the color control period shown in FIG.
Then, the switching signal of 1.25 V is applied to the input terminal (2
4) and output terminals (33) and (37)
It becomes the “L” level. Next, when a switching signal of 1.75 V is applied to the input terminal (24), only the output terminal (37) becomes "H" level, and the second DC hold circuit (19) of FIG. ) Is taken in.

【0014】従って、カラーの制御電圧を第2被制御回
路(10)に印加することができる。以降、同様に図4
(a)のコントラストについても図1の第3被制御回路
(11)に印加できる。ところで、マイコン(1)から
アナログIC(8)への信号伝送は、TV画面に映像信
号が表われている期間は、好ましくない。それは、パル
ス状の信号をICのピンを介して伝送させるので、該ピ
ンから不要ふく射が発生し、画面に表われる映像信号に
悪影響を与えてしまう。又、アナログIC(8)内の第
1乃至第3DCホールド回路(18)乃至(20)は、
DCの取り込み期間が終了しても、ただちにその動作を
停止することができず、充電したコンデンサの電荷がわ
ずかに放電してしまう。すると、前記DCホールド回路
の出力にDCオフセットを持った直流信号が表われるよ
うになり、そのDCオフセットによりアナログIC
(8)内の被制御回路への制御量が変わってしまう。画
面の表示中であれば、このオフセットはそのまま画面に
影響がでる。
Therefore, a color control voltage can be applied to the second controlled circuit (10). Thereafter, FIG.
The contrast of (a) can also be applied to the third controlled circuit (11) of FIG. By the way, signal transmission from the microcomputer (1) to the analog IC (8) is not preferable during the period when the video signal is displayed on the TV screen. That is, since a pulse signal is transmitted through a pin of the IC, unnecessary radiation is generated from the pin, which adversely affects a video signal appearing on a screen. The first to third DC hold circuits (18) to (20) in the analog IC (8)
Even if the DC capturing period ends, the operation cannot be stopped immediately, and the charged capacitor is slightly discharged. Then, a DC signal having a DC offset appears at the output of the DC hold circuit.
The control amount for the controlled circuit in (8) changes. If the screen is being displayed, this offset directly affects the screen.

【0015】そこで、本発明では画面に映像が表われて
いない期間を利用して信号の伝送を行なうようにする。
そのような期間であれば、ICのピンから不要ふく射が
発生しても、又、伝送する直流電圧の初期値にオフセッ
トが発生していても最終値が一定であれば問題ない。図
1の実施例では、垂直パルス期間を利用して信号伝送を
行なう。アナログIC(8)内で水平や垂直の同期信号
を処理する偏向回路(24)からは、垂直パルスが発生
し、垂直出力IC(25)に印加され垂直偏向パルスと
なりブラウン管(27)の垂直偏向コイル(26)に印
加される。この垂直パルスをマイコン(1)に取り込
み、垂直パルスの印加をトリガーとして図4(a)及び
(b)の切換え信号及び制御電圧を発生させる。この垂
直期間に、第1乃至第3DCホールド回路(18)乃至
(20)に対して1回づつの制御を行なわせても良い
し、必要であれば2回以上の制御を行なっても良い。
Therefore, in the present invention, a signal is transmitted using a period in which no image is displayed on the screen.
In such a period, there is no problem even if unnecessary radiation is generated from the pins of the IC or if the final value is constant even if the initial value of the DC voltage to be transmitted has an offset. In the embodiment of FIG. 1, signal transmission is performed using a vertical pulse period. A vertical pulse is generated from a deflection circuit (24) for processing a horizontal or vertical synchronization signal in the analog IC (8), and is applied to a vertical output IC (25) to become a vertical deflection pulse. Applied to the coil (26). The vertical pulse is taken into the microcomputer (1), and the switching signal and the control voltage shown in FIGS. 4A and 4B are generated by using the application of the vertical pulse as a trigger. During this vertical period, the first to third DC hold circuits (18) to (20) may be controlled once or, if necessary, two or more times.

【0016】図6は、図4の波形の詳細と垂直パルスに
ついて示すもので、図6(a)が切換え信号を図6
(b)が制御電圧を示している。時刻t1の垂直パルス
の立ち下がりで、図1のマイコン(1)は、垂直パルス
の到来を認識する。そして、所定時間後の時刻t2にま
ず制御電圧が発生し、該制御電圧が安定するであろうと
予想される時刻t3より切換え信号を伝送する。これに
より、安定した電圧(2V)の取り込みが可能となる。
そして、時刻t4に切換え信号がテイントの範囲(0.
5Vから1.0V)に入ると、前記電圧(2V)が取り
込まれ前記範囲を超える時刻t5まで続く。そして、時
刻t5から所定時間経過した後(時刻t6)に始めて制御
電圧を次の制御電圧(3V)に変化させ始める。これも
あらかじめその時間を計算しておき、マイコン(1)に
プログラムする。これにより、常に2Vの安定な制御電
圧の転送が可能となる。この伝送方法は、垂直パルスを
利用するしないに拘わらず適用可能だが、垂直パルスを
利用して転送を行なう場合にはホールドする最終的な値
が正しければ初期値がどのようになっていても問題ない
ので、図6の時刻t3と時刻t4の順番については考慮す
る必要がない。従って、その分、マイコン(1)のプロ
グラムを省略できるという利点を有する。
FIG. 6 shows the details of the waveform of FIG. 4 and the vertical pulse. FIG. 6A shows the switching signal in FIG.
(B) shows the control voltage. In the fall of the vertical pulse at time t 1, the microcomputer (1) FIG. 1 recognizes the arrival of the vertical pulse. Then, first, the control voltage is generated at time t 2 after a predetermined time, the control voltage for transmitting switching signals from time t 3 when the expected that it would be stable. As a result, a stable voltage (2 V) can be obtained.
Then, at time t 4 , the switching signal is in the taint range (0.
Once in 1.0 V) from 5V, the voltage (2V) is taken until the time t 5 exceeding the range. Then begins after the lapse of the time t 5 a predetermined time the control voltage beginning (time t 6) is changed to the next control voltage (3V). This time is also calculated in advance and programmed in the microcomputer (1). As a result, a stable control voltage of 2 V can always be transferred. This transmission method can be applied regardless of whether or not vertical pulses are used. However, when performing transmission using vertical pulses, it does not matter what the initial value is if the final value to be held is correct. since there is no need to consider the order of the time t 3 and time t 4 in FIG. Therefore, there is an advantage that the program of the microcomputer (1) can be omitted.

【0017】[0017]

【発明の効果】以上述べた如く、本発明に依れば2つの
信号路で複数の被制御回路を制御することができる。
又、本発明に依れば、D/Aコンバータをマイコン側に
設けると共に比較及び切換え制御回路をアナログIC側
へ配置しているので少ない素子数で装置を構成できる。
更に本発明に依れば、垂直パルス期間に制御電圧を伝送
しているので、TV画面への悪影響を防止できるという
利点を有する。
As described above, according to the present invention, a plurality of controlled circuits can be controlled by two signal paths.
Further, according to the present invention, since the D / A converter is provided on the microcomputer side and the comparison and switching control circuit is provided on the analog IC side, the device can be configured with a small number of elements.
Further, according to the present invention, since the control voltage is transmitted during the vertical pulse period, there is an advantage that the adverse effect on the TV screen can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のマイクロコンピュータを用いたアナロ
グ回路の制御装置である。
FIG. 1 is a control device of an analog circuit using a microcomputer of the present invention.

【図2】従来のマイクロコンピュータを用いたアナログ
回路の制御装置である。
FIG. 2 is a control device of an analog circuit using a conventional microcomputer.

【図3】従来のマイクロコンピュータを用いたアナログ
回路の制御装置である。
FIG. 3 shows a control device for an analog circuit using a conventional microcomputer.

【図4】図1の説明に供する為の波形図である。FIG. 4 is a waveform chart for explaining FIG. 1;

【図5】図1の比較及び切換え制御回路(21)の具体
回路図である。
FIG. 5 is a specific circuit diagram of the comparison and switching control circuit (21) of FIG. 1;

【図6】図4の詳細な波形図である。FIG. 6 is a detailed waveform diagram of FIG.

【符号の説明】[Explanation of symbols]

(1) マイクロコンピュータ (8) アナログIC (16) 第1D/Aコンバータ (17) 第2D/Aコンバータ (18) 第1DCホールド回路 (19) 第2DCホールド回路 (20) 第3DCホールド回路 (21) 比較及び切換え制御回路 (1) Microcomputer (8) Analog IC (16) First D / A converter (17) Second D / A converter (18) First DC hold circuit (19) Second DC hold circuit (20) Third DC hold circuit (21) Comparison and switching control circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 外部から制御電圧により、アナログIC
内の複数の被制御回路を制御するアナログ回路の制御装
置であって、 複数のレベルに変化する制御電圧が時分割に印加される
第1の入力端子と、 前記制御電圧の時分割タイミングと同一のタイミングで
到来し、そのレベルが前記制御電圧の種類を示す切換え
信号が印加される第2の入力端子と、 前記第1の入力端子からの制御電圧が印加され、前記複
数の被制御回路に保持した直流電圧を印加する複数のD
Cホールド回路と、 複数のコンパレータを有し、前記第2の入力端子からの
切換え信号のレベルを判別して前記複数のDCホールド
回路の内、所望のDCホールド回路を動作させる比較及
び切換え制御回路と、TV信号の垂直パルスを発生する偏向回路とを有し、前
記垂直パルスの発生期間中に前記第1及び第2の入力端
子からの信号を取り込むことを特徴とするアナログ回路
の制御装置。
1. An analog IC according to an external control voltage.
A control device for an analog circuit for controlling a plurality of controlled circuits, wherein a first input terminal to which a control voltage that changes to a plurality of levels is applied in a time-sharing manner is the same as a time-sharing timing of the control voltage A second input terminal to which a switching signal whose level indicates the type of the control voltage is applied; and a control voltage from the first input terminal is applied to the plurality of controlled circuits. A plurality of Ds for applying a held DC voltage
A comparison and switching control circuit, comprising: a C hold circuit; and a plurality of comparators, wherein the level of a switching signal from the second input terminal is determined to operate a desired DC hold circuit among the plurality of DC hold circuits. And a deflection circuit for generating a vertical pulse of the TV signal.
The first and second input terminals during the generation of the vertical pulse.
Analog circuit characterized by taking in signals from a child
Control device.
【請求項2】マイクロコンピュータからの制御電圧によ
り、アナログIC内の複数の被制御回路を制御するアナ
ログ回路の制御装置であって、 複数のレベルに変化する制御電圧を時分割に発生する第
1D/Aコンバータと、 前記制御電圧の時分割タイミングと同一のタイミングで
発生し、そのレベルが前記制御電圧の種類を示す切換え
信号を発生する第2D/Aコンバータとを有するマイク
ロコンピュータと、 前記第1D/Aコンバータの制御電圧が印加され前記複
数の被制御回路に保持した直流電圧を印加する複数のD
Cホールド回路と、 複数のコンパレータを有し、前記第2D/Aコンバータ
からの切換え信号のレベルを判別して、前記複数のDC
ホールド回路の内、所望のDCホールド回路を動作させ
る比較及び切換え制御回路と、 TV信号の垂直パルスを発生する偏向回路とを有するア
ナログICと、 を有し、前記アナログICからの垂直パルスを前記マイ
クロコンピュータに印加し、該垂直パルス期間中に前記
制御電圧及び前記切換え信号を伝送するようにしたこと
を特徴とするアナログ回路の制御装置。
2. The control voltage from a microcomputer.
To control a plurality of controlled circuits in an analog IC.
A control device for a log circuit, wherein a control voltage that changes to a plurality of levels is generated in a time-division manner.
1D / A converter , at the same timing as the time division timing of the control voltage
Switching that occurs and whose level indicates the type of control voltage
Microphone having second D / A converter for generating signal
Computer and a control voltage of the first D / A converter
A plurality of Ds for applying a DC voltage held in a number of controlled circuits
A second D / A converter having a C hold circuit and a plurality of comparators;
From the plurality of DC signals.
Activate the desired DC hold circuit among the hold circuits
A comparison and switching control circuit, and a deflection circuit for generating a vertical pulse of the TV signal.
It includes a analog IC, a, the My vertical pulses from the analog IC
And applied to the microcomputer during the vertical pulse period.
The control voltage and the switching signal are transmitted.
A control device for an analog circuit, characterized in that:
JP28824793A 1993-10-29 1993-11-17 Control device for analog circuit Expired - Fee Related JP2957867B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP28824793A JP2957867B2 (en) 1993-11-17 1993-11-17 Control device for analog circuit
US08/310,405 US5872603A (en) 1993-10-29 1994-09-22 Analog circuit controller using signals indicative of control voltage and type of control voltage
DE69420510T DE69420510T2 (en) 1993-10-29 1994-10-25 Control circuit for analog circuits with indicating signals for the control voltages and their type
EP19940116838 EP0651585B1 (en) 1993-10-29 1994-10-25 Analog circuit controller using signals indicative of control voltage and type of control voltage
KR1019940027848A KR0147016B1 (en) 1993-10-29 1994-10-28 Analog circuit controller using signals indicative of control voltage and type of control voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28824793A JP2957867B2 (en) 1993-11-17 1993-11-17 Control device for analog circuit

Publications (2)

Publication Number Publication Date
JPH07143415A JPH07143415A (en) 1995-06-02
JP2957867B2 true JP2957867B2 (en) 1999-10-06

Family

ID=17727744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28824793A Expired - Fee Related JP2957867B2 (en) 1993-10-29 1993-11-17 Control device for analog circuit

Country Status (1)

Country Link
JP (1) JP2957867B2 (en)

Also Published As

Publication number Publication date
JPH07143415A (en) 1995-06-02

Similar Documents

Publication Publication Date Title
JP3622270B2 (en) Video signal processing apparatus, information processing system, and video signal processing method
KR100637821B1 (en) Liquid display control device
US6654065B1 (en) Apparatus for generating timing and synchronizing signals for a digital display device
US5206714A (en) Circuit for controlling the time interval between rotational movements of a plurality of subordinate pictures in a picture-in-picture-type television or VTR system and method therefor
JP2957867B2 (en) Control device for analog circuit
KR100514749B1 (en) Apparatus and method for auto calibration of display device
KR0147016B1 (en) Analog circuit controller using signals indicative of control voltage and type of control voltage
JP2957866B2 (en) Control device for analog circuit using microcomputer
JP3081554B2 (en) Control device for analog circuit using microcomputer
JP3096588B2 (en) Control device for analog circuit
JPH07143005A (en) Controller for analog circuit
US6323916B1 (en) Serial data transfer device
JPH07131729A (en) Controller for analog circuit employing microcomputer
JPH07131728A (en) Controller for analog circuit employing microcomputer
KR19990056559A (en) Noise reduction method and device
JPS5812439A (en) Automatic antenna switching device
KR0178398B1 (en) Television device with processing of teletext signals
JPH01174077A (en) Video signal processor
KR970002700B1 (en) Apparatus for generating address information
JPH0887246A (en) Video display device
KR100232605B1 (en) The color signal synchronous adjusting apparatus of lcd monitor
JPS59193619A (en) Picture processing circuit
KR970028962A (en) A video interface device and a video interface method enabling connection of a normal video device with a PC
JPH04176272A (en) Image pickup device
JP2001008050A (en) Deflection circuit for television receiver

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees