JPH1145991A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH1145991A JPH1145991A JP20153297A JP20153297A JPH1145991A JP H1145991 A JPH1145991 A JP H1145991A JP 20153297 A JP20153297 A JP 20153297A JP 20153297 A JP20153297 A JP 20153297A JP H1145991 A JPH1145991 A JP H1145991A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- silicide film
- silicide
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、金属珪化物（シリ
サイド）、及びシリコン窒化膜を含む電極配線層を有す
る半導体装置及びその製造方法に関するものである。The present invention relates to a semiconductor device having an electrode wiring layer including a metal silicide (silicide) and a silicon nitride film, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、前記金属珪化物（シリサイド）及
びシリコン窒化膜を含む電極配線層を有する半導体装置
は、次のような方法により製造されている。図４（ａ）
〜（ｃ）は、この半導体装置の製造方法を示す各製造工
程の断面図である。2. Description of the Related Art Conventionally, a semiconductor device having an electrode wiring layer including a metal silicide (silicide) and a silicon nitride film has been manufactured by the following method. FIG. 4 (a)
(C) are cross-sectional views of respective manufacturing steps showing a method of manufacturing the semiconductor device.
【０００３】図４（ａ）に示すように、まず半導体基板
１００上にフィールド酸化膜１０２を形成した後、熱酸
化法によりゲート酸化膜１０４となるシリコン酸化膜
を、５０〜２００オングストローム形成する。As shown in FIG. 4A, first, after a field oxide film 102 is formed on a semiconductor substrate 100, a silicon oxide film to be a gate oxide film 104 is formed by a thermal oxidation method in a thickness of 50 to 200 angstroms.
【０００４】続いて、図４（ｂ）に示すように、前記ゲ
ート酸化膜１０４上に不純物を導入した多結晶シリコン
膜１０６を１０００〜２０００オングストローム堆積す
る。さらに、ＤＣマグネトロンスパッタ法によりこの多
結晶シリコン膜１０６上に５００〜１０００オングスト
ロームのタングステンシリサイド（ＷＳｉｘ）膜１０８
を堆積する。なお、このとき堆積されたタングステンシ
リサイド膜１０８は、Ｘ線回析により非晶質（アモルフ
ァス）であることが確認されている。Subsequently, as shown in FIG. 4B, a polycrystalline silicon film 106 doped with an impurity is deposited on the gate oxide film 104 at 1000 to 2000 angstroms. Further, a 500 to 1000 Å tungsten silicide (WSix) film 108 is formed on the polycrystalline silicon film 106 by DC magnetron sputtering.
Is deposited. It has been confirmed that the tungsten silicide film 108 deposited at this time is amorphous by X-ray diffraction.
【０００５】さらに、熱ＬＰＣＶＤ法により７８０℃で
ＳｉＨ2 Ｃｌ2 ／ＮＨ3 ガスを用いて、前記タングステ
ンシリサイド膜１０８上にシリコン窒化膜を１１０を２
０００〜３０００オングストローム堆積する。このシリ
コン窒化膜１１０を堆積した後の前記タングステンシリ
サイド膜１０８は、Ｘ線回析により２次結晶化（正方
晶）の状態にあることが確認されている。Further, a silicon nitride film 110 is formed on the tungsten silicide film 108 by a thermal LPCVD method at 780 ° C. using SiH 2 Cl 2 / NH 3 gas.
Deposit 000-3000 Å. It has been confirmed that the tungsten silicide film 108 after depositing the silicon nitride film 110 is in a state of secondary crystallization (tetragonal) by X-ray diffraction.
【０００６】[0006]
【発明が解決しようとする課題】上述の工程に続いて、
図４（ｃ）に示すように、フォトリソグラフィ及び反応
性イオンエッチング（ＲＩＥ）法を用いてゲート電極な
どの電極配線層を形成する。このとき、大気にさらされ
たこのゲート電極のタングステンシリサイド膜１０８の
側面には、シリコン酸化膜（ＳｉＯ2 ）とタングステン
酸化物（ＷＯ3 ）からなる異常酸化物１１２が形成され
る。Following the above steps,
As shown in FIG. 4C, an electrode wiring layer such as a gate electrode is formed by using photolithography and reactive ion etching (RIE). At this time, an abnormal oxide 112 made of a silicon oxide film (SiO 2 ) and a tungsten oxide (WO 3 ) is formed on the side surface of the tungsten silicide film 108 of the gate electrode exposed to the atmosphere.
【０００７】その後、図５に示すように、酸化雰囲気中
において熱処理を行うことにより、タングステンシリサ
イド膜１０８、多結晶シリコン膜１０６、及びゲート酸
化膜１０４の表面に１００〜３００オングストロームの
シリコン酸化膜（後酸化膜）１１４を形成する。Then, as shown in FIG. 5, a heat treatment is performed in an oxidizing atmosphere to form a silicon oxide film (100 to 300 Å) on the surfaces of the tungsten silicide film 108, the polycrystalline silicon film 106, and the gate oxide film 104. A post-oxide film 114 is formed.
【０００８】しかしながら、このシリコン酸化膜１１４
を形成するとき、前記異常酸化膜１１２が異常に成長し
てしまい、この異常に成長した異常酸化膜１１２がゲー
ト電極などの電極配線層の電気抵抗を上昇させたり、こ
の後の工程にて形成される金属配線膜と前記電極配線層
とを短絡させる原因となっている。However, this silicon oxide film 114
Is formed, the abnormal oxide film 112 grows abnormally, and the abnormally grown abnormal oxide film 112 increases the electric resistance of an electrode wiring layer such as a gate electrode or is formed in a subsequent process. This causes a short circuit between the metal wiring film to be formed and the electrode wiring layer.
【０００９】そこで本発明は、前記課題に鑑みてなされ
たものであり、半導体基板上のシリサイド膜、シリコン
窒化膜を含むゲート電極などの電極配線層の側面に、異
常酸化物を発生させずにシリコン酸化膜のみを形成する
ことができ、これにより前記シリサイド膜の異常酸化に
よる電極配線層の電気抵抗の上昇や、電極配線層上に形
成される配線膜と前記電極配線層との短絡を防ぐことが
できる半導体装置及びその製造方法を提供することを目
的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has been made without generating an abnormal oxide on the side surfaces of an electrode wiring layer such as a gate electrode including a silicide film and a silicon nitride film on a semiconductor substrate. Only a silicon oxide film can be formed, thereby preventing an increase in electric resistance of the electrode wiring layer due to abnormal oxidation of the silicide film and a short circuit between the wiring film formed on the electrode wiring layer and the electrode wiring layer. It is an object of the present invention to provide a semiconductor device and a method for manufacturing the same.
【００１０】[0010]
【課題を解決するための手段】前記目的を達成するため
に、請求項１に記載の半導体装置は、半導体基板上に形
成された多結晶シリコン膜と、この多結晶シリコン膜上
に形成された１次結晶化（六方晶）の状態を有するシリ
サイド膜と、このシリサイド膜上に形成されたシリコン
窒化膜とを有する電極配線層と、前記多結晶シリコン膜
の側面及びシリサイド膜の側面に形成された絶縁膜とを
具備することを特徴とする。According to a first aspect of the present invention, there is provided a semiconductor device comprising: a polycrystalline silicon film formed on a semiconductor substrate; and a polycrystalline silicon film formed on the polycrystalline silicon film. An electrode wiring layer having a silicide film having a primary crystallization (hexagonal) state, a silicon nitride film formed on the silicide film, and a side surface of the polycrystalline silicon film and a side surface of the silicide film And an insulating film.
【００１１】また、請求項２に記載の半導体装置は、ゲ
ート絶縁膜上に形成された多結晶シリコン膜と、この多
結晶シリコン膜上に形成された１次結晶化（六方晶）の
状態を有するシリサイド膜と、このシリサイド膜上に形
成されたシリコン窒化膜とを有するゲート電極と、前記
多結晶シリコン膜の側面及びシリサイド膜の側面に形成
された絶縁膜サイドウォールとを具備することを特徴と
する。In the semiconductor device according to the present invention, the polycrystalline silicon film formed on the gate insulating film and the state of primary crystallization (hexagonal crystal) formed on the polycrystalline silicon film are different from each other. A gate electrode having a silicide film, a silicon nitride film formed on the silicide film, and an insulating film sidewall formed on a side surface of the polycrystalline silicon film and a side surface of the silicide film. And
【００１２】また、さらに請求項３に記載の半導体装置
は、請求項１又は２に記載の構成において、前記シリサ
イド膜が、タングステンシリサイド膜あるいはモリブデ
ンシリサイド膜であることを特徴とする。Further, the semiconductor device according to claim 3 is characterized in that, in the structure according to claim 1 or 2, the silicide film is a tungsten silicide film or a molybdenum silicide film.
【００１３】また、請求項４に記載の半導体装置の製造
方法は、半導体基板上にシリサイド膜を形成する工程
と、前記シリサイド膜上にこのシリサイド膜が１次結晶
（六方晶）化する温度でシリコン窒化膜を形成する工程
と、前記シリコン窒化膜、及びシリサイド膜を含む導電
膜をパターニングして電極配線層を形成する工程と、前
記シリサイド膜の側面に熱酸化法によりシリコン酸化膜
を形成する工程とを具備することを特徴とする。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming a silicide film on a semiconductor substrate; Forming a silicon nitride film, patterning a conductive film including the silicon nitride film and the silicide film to form an electrode wiring layer, and forming a silicon oxide film on a side surface of the silicide film by a thermal oxidation method And a step.
【００１４】また、請求項５に記載の半導体装置の製造
方法は、ゲート酸化膜上にシリサイド膜を形成する工程
と、前記シリサイド膜上にこのシリサイド膜が１次結晶
（六方晶）化する温度でシリコン窒化膜を形成する工程
と、前記シリコン窒化膜、及びシリサイド膜を含む導電
膜をパターニングしてゲート電極を形成する工程と、前
記シリサイド膜の側面に、熱酸化法によりシリコン酸化
膜を形成する工程とを具備することを特徴とする。According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device, a step of forming a silicide film on a gate oxide film and a temperature at which the silicide film becomes a primary crystal (hexagonal) on the silicide film are provided. Forming a silicon nitride film, patterning the conductive film including the silicon nitride film and the silicide film to form a gate electrode, and forming a silicon oxide film on a side surface of the silicide film by a thermal oxidation method. And a step of performing
【００１５】また、請求項６に記載の半導体装置の製造
方法は、ゲート酸化膜上に多結晶シリコン膜を形成する
工程と、この多結晶シリコン膜上にシリサイド膜を形成
する工程と、前記シリサイド膜上にこのシリサイド膜が
１次結晶（六方晶）化する温度でシリコン窒化膜を形成
する工程と、前記シリコン窒化膜、シリサイド膜、及び
多結晶シリコン膜をパターニングしてゲート電極を形成
する工程と、前記シリサイド膜の側面及び多結晶シリコ
ン膜の側面に、熱酸化法によりシリコン酸化膜を形成す
る工程とを具備することを特徴とする。According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a polycrystalline silicon film on a gate oxide film; forming a silicide film on the polycrystalline silicon film; Forming a silicon nitride film on the film at a temperature at which the silicide film becomes a primary crystal (hexagonal); and forming a gate electrode by patterning the silicon nitride film, the silicide film, and the polycrystalline silicon film. And forming a silicon oxide film on the side surface of the silicide film and the side surface of the polycrystalline silicon film by a thermal oxidation method.
【００１６】また、さらに請求項７に記載の半導体装置
の製造方法は、請求項４、５又は６に記載の構成におい
て、前記シリサイド膜を形成する工程において形成する
シリサイド膜がアモルファスであることを特徴とする。According to a seventh aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the fourth aspect, wherein the silicide film formed in the step of forming the silicide film is amorphous. Features.
【００１７】また、さらに請求項８に記載の半導体装置
の製造方法は、請求項４乃至７のいずれかに記載の構成
において、前記シリコン窒化膜を６５０℃より低い温度
で形成することを特徴とする。According to a eighth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fourth aspect, the silicon nitride film is formed at a temperature lower than 650 ° C. I do.
【００１８】また、さらに請求項９に記載の半導体装置
の製造方法は、請求項４乃至８のいずれかに記載の構成
において、前記シリコン窒化膜を形成する工程において
シリコン窒化膜の形成に用いられるガスが、シラン系ガ
スとアンモニア系ガスの混合ガスであることを特徴とす
る。Further, in the method of manufacturing a semiconductor device according to the ninth aspect, in the configuration according to any one of the fourth to eighth aspects, the method is used for forming a silicon nitride film in the step of forming the silicon nitride film. The gas is a mixed gas of a silane-based gas and an ammonia-based gas.
【００１９】また、さらに請求項１０に記載の半導体装
置の製造方法は、請求項４乃至９のいずれかに記載の構
成において、前記シリコン窒化膜を形成する工程におい
てシリコン窒化膜の形成に用いられるガスが、ＳｉＨ4
とＮＨ3 の混合ガス、またはＳｉ2 Ｈ6 とＮＨ3 の混合
ガスであることを特徴とする。Further, in the method of manufacturing a semiconductor device according to claim 10, in the configuration according to any one of claims 4 to 9, the method is used for forming a silicon nitride film in the step of forming the silicon nitride film. The gas is SiH 4
And NH 3 or a mixed gas of Si 2 H 6 and NH 3 .
【００２０】また、さらに請求項１１に記載の半導体装
置の製造方法は、請求項４乃至１０のいずれかに記載の
構成において、前記シリコン窒化膜を形成する工程にお
いてシリコン窒化膜の形成時には、前記半導体基板が１
０００〜１００００回転／分で高速に回転されることを
特徴とする。Further, in the method of manufacturing a semiconductor device according to the present invention, in the configuration according to any one of the fourth to tenth aspects, in the step of forming the silicon nitride film, when forming the silicon nitride film, 1 semiconductor substrate
It is characterized by being rotated at a high speed of 000 to 10,000 revolutions / minute.
【００２１】また、さらに請求項１２に記載の半導体装
置の製造方法は、請求項４乃至１１のいずれかに記載の
構成において、前記シリサイド膜が、タングステンシリ
サイド膜あるいはモリブデンシリサイド膜であることを
特徴とする。According to a twelfth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the fourth to eleventh aspects, the silicide film is a tungsten silicide film or a molybdenum silicide film. And
【００２２】[0022]
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。まず、この発明の実施の
形態の半導体装置の製造方法について説明する。図１
（ａ）〜（ｃ）、図２は、実施の形態の半導体装置の製
造方法を示す各製造工程の断面図である。Embodiments of the present invention will be described below with reference to the drawings. First, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described. FIG.
2A to 2C are cross-sectional views of respective manufacturing steps illustrating a method of manufacturing a semiconductor device according to an embodiment.
【００２３】図１（ａ）に示すように、まず半導体基板
２上にフィールド酸化膜４を形成した後、熱酸化法によ
りゲート酸化膜６となるシリコン酸化膜（ＳｉＯ2 ）
を、５０〜２００オングストローム形成する。As shown in FIG. 1A, first, a field oxide film 4 is formed on a semiconductor substrate 2, and then a silicon oxide film (SiO 2 ) which becomes a gate oxide film 6 by a thermal oxidation method.
Is formed at 50 to 200 angstroms.
【００２４】続いて、図１（ｂ）に示すように、前記ゲ
ート酸化膜６上に不純物を導入した多結晶シリコン膜８
を１０００〜２０００オングストローム堆積する。さら
に、ＤＣマグネトロンスパッタ法またはＣＶＤ法によ
り、この多結晶シリコン膜８上に５００〜１０００オン
グストロームのタングステンシリサイド（ＷＳｉｘ、本
実施の形態では、ＷＳｉ2 ）膜１０を堆積する。なお、
ここで堆積されたタングステンシリサイド膜１０は、Ｘ
線回析により非晶質（アモルファス）であることが確認
されている。Subsequently, as shown in FIG. 1B, a polycrystalline silicon film 8 doped with impurities is formed on the gate oxide film 6.
From 1000 to 2000 angstroms. Further, the DC magnetron sputtering method or the CVD method, the polycrystalline silicon film 8 on the 500-1000 Å tungsten silicide (WSix, in this embodiment, WSi 2) depositing a film 10. In addition,
The tungsten silicide film 10 deposited here is made of X
It has been confirmed by line diffraction that the material is amorphous.
【００２５】さらに、熱ＬＰＣＶＤ法により、前記タン
グステンシリサイド膜１０上にシリコン窒化膜１２を２
０００〜３０００オングストローム堆積する。このシリ
コン窒化膜１２の堆積は、図３に示すような通常の枚葉
式のＣＶＤ装置により、ＳｉＨ4 とＮＨ3 の混合ガス
（ＳｉＨ4 ／ＮＨ3 ガス）、またはＳｉ2 Ｈ6 とＮＨ3
の混合ガス（Ｓｉ2 Ｈ6 ／ＮＨ3 ガス）２０を用い、６
５０℃より低い温度で減圧下の雰囲気にて、ヒータ２２
で半導体基板２を含むウェハを加熱しこのウェハを１０
００〜１００００回転／分で高速に回転しながら行われ
る。このとき、シリコン窒化膜１２の膜厚均一性は、前
記ウェハを高速に回転させることにより±５％以下とな
る。前記シリコン窒化膜１２を６５０℃より低い温度で
堆積することにより、この工程を経た後のタングステン
シリサイド膜１０はＸ線回析により２次結晶化（正方
晶）せず、１次結晶化（六方晶）の状態にあることが確
認されている。Further, a silicon nitride film 12 is formed on the tungsten silicide film 10 by thermal LPCVD.
Deposit 000-3000 Å. This silicon nitride film 12 is deposited by a normal single-wafer CVD apparatus as shown in FIG. 3 using a mixed gas of SiH 4 and NH 3 (SiH 4 / NH 3 gas) or Si 2 H 6 and NH 3.
Using a mixed gas (Si 2 H 6 / NH 3 gas) 20 of
In an atmosphere under a reduced pressure at a temperature lower than 50 ° C., the heater 22
The wafer including the semiconductor substrate 2 is heated by
It is performed while rotating at a high speed of 00 to 10000 revolutions / minute. At this time, the film thickness uniformity of the silicon nitride film 12 becomes ± 5% or less by rotating the wafer at a high speed. By depositing the silicon nitride film 12 at a temperature lower than 650 ° C., the tungsten silicide film 10 after this step is not subjected to secondary crystallization (tetragonal) by X-ray diffraction but to primary crystallization (hexagonal). Crystal).
【００２６】続いて、図１（ｃ）に示すように、フォト
リソグラフィ及び反応性イオンエッチング（ＲＩＥ）法
により、前記シリコン窒化膜１２、タングステンシリサ
イド膜１０、及び多結晶シリコン膜８をエッチングして
ゲート電極を形成する。このとき、大気にさらされたこ
のゲート電極のタングステンシリサイド膜１０の側面に
は、上述したシリコン酸化膜（ＳｉＯ2 ）とタングステ
ン酸化物（ＷＯ3 ）からなる異常酸化物１１２ではな
い、シリコン酸化膜のみの安定なシリコン酸化膜（Ｓｉ
Ｏ2 ）３０が形成される。Subsequently, as shown in FIG. 1C, the silicon nitride film 12, the tungsten silicide film 10, and the polycrystalline silicon film 8 are etched by photolithography and reactive ion etching (RIE). A gate electrode is formed. At this time, the side surface of the tungsten silicide film 10 of the gate electrode exposed to the air is not a silicon oxide film (SiO 2 ) and a silicon oxide film made of tungsten oxide (WO 3 ). Only stable silicon oxide film (Si
O 2 ) 30 are formed.
【００２７】その後、図２に示すように、酸化雰囲気中
にて熱処理を行うことにより、タングステンシリサイド
膜１０、多結晶シリコン膜８、及びゲート酸化膜６の表
面に、１００〜３００オングストロームのシリコン酸化
膜（後酸化膜）３２を形成する。このシリコン酸化膜３
２の形成では、このシリコン酸化膜３２は上述したよう
に異常成長することなく、安定なシリコン酸化膜として
成長する。したがって、シリコン酸化膜３２を酸化成長
させることによって、ゲート電極の電気抵抗が上昇した
り、この後の工程にて形成される金属配線膜とこのゲー
ト電極とが短絡したりすることはない。Thereafter, as shown in FIG. 2, by performing a heat treatment in an oxidizing atmosphere, the surfaces of the tungsten silicide film 10, the polycrystalline silicon film 8, and the gate oxide film 6 are subjected to silicon oxide of 100 to 300 angstroms. A film (post-oxide film) 32 is formed. This silicon oxide film 3
In the formation of 2, the silicon oxide film 32 grows as a stable silicon oxide film without abnormal growth as described above. Therefore, by oxidizing and growing silicon oxide film 32, the electric resistance of the gate electrode does not increase, and the metal wiring film formed in the subsequent process and the gate electrode do not short-circuit.
【００２８】なお、本実施の形態では多結晶シリコン膜
８上にタングステンシリサイド膜１０を堆積したが、こ
れに限るわけではなく、その他の金属シリサイド膜、例
えばモリブデンシリサイド膜（ＭｏＳｉｘ、本実施の形
態では、ＭｏＳｉ2 ）を堆積しても同様に適用できる。
このとき、前記モリブデンシリサイド膜の側面には、モ
リブデン酸化物が生成されず、シリコン酸化膜のみの安
定なシリコン酸化膜（ＳｉＯ2 ）が形成される。Although the tungsten silicide film 10 is deposited on the polycrystalline silicon film 8 in the present embodiment, the present invention is not limited to this, and other metal silicide films, for example, a molybdenum silicide film (MoSix; In this case, the same applies even if MoSi 2 ) is deposited.
At this time, molybdenum oxide is not generated on the side surface of the molybdenum silicide film, and a stable silicon oxide film (SiO 2 ) consisting of only a silicon oxide film is formed.
【００２９】また、前記シリコン窒化膜１２の堆積は、
図３に示すような通常の枚葉式のＣＶＤ装置により行っ
たが、堆積されるシリコン窒化膜１２の膜厚均一性に問
題がなければ、通常、ウェハを高速で回転させる機構を
持たないバッチ式のＣＶＤ装置により、ＳｉＨ4 とＮＨ
3 の混合ガス（ＳｉＨ4 ／ＮＨ3 ガス）、またはＳｉ2
Ｈ6 とＮＨ3 の混合ガス（Ｓｉ2 Ｈ6 ／ＮＨ3 ガス）を
用い、６５０℃より低い温度で減圧下の雰囲気にて行っ
てもよい。さらに、本実施の形態の製造方法ではゲート
電極部の形成を例として説明したが、これに限るわけで
はなく、電極や配線を形成した後に熱酸化工程を持つそ
の他の電極や配線の形成にも適用できる。The silicon nitride film 12 is deposited
A conventional single-wafer CVD apparatus as shown in FIG. 3 was used. However, if there is no problem in the uniformity of the thickness of the silicon nitride film 12 to be deposited, the batch usually has no mechanism for rotating the wafer at high speed. SiH 4 and NH
3 mixed gas (SiH 4 / NH 3 gas) or Si 2
Using a mixed gas of H 6 and NH 3 (Si 2 H 6 / NH 3 gas), the temperature may be lower than 650 ° C. in an atmosphere under reduced pressure. Further, in the manufacturing method of the present embodiment, the formation of the gate electrode portion has been described as an example. However, the present invention is not limited to this, and it is also possible to form other electrodes and wirings having a thermal oxidation step after forming the electrodes and wirings. Applicable.
【００３０】以上説明したようにこの実施の形態の半導
体装置の製造方法によれば、多結晶シリコン膜、シリサ
イド膜を堆積後、シリコン窒化膜を堆積してゲート電極
などの電極配線層を形成し、その後の工程において、こ
のゲート電極のシリサイド膜の側面に、タングステン酸
化物（ＷＯ3 ）やモリブデン酸化膜などの異常酸化物を
生成させることなく、シリコン酸化膜を形成することが
できる。したがって、前記ゲート電極の電気抵抗の上昇
や、この後の工程にて形成される金属配線膜と前記ゲー
ト電極とが短絡するのを防ぐことができる。As described above, according to the semiconductor device manufacturing method of this embodiment, after depositing a polycrystalline silicon film and a silicide film, a silicon nitride film is deposited to form an electrode wiring layer such as a gate electrode. In a subsequent step, a silicon oxide film can be formed on the side surface of the silicide film of the gate electrode without generating an abnormal oxide such as tungsten oxide (WO 3 ) or a molybdenum oxide film. Therefore, it is possible to prevent an increase in electric resistance of the gate electrode and a short circuit between the metal wiring film formed in a subsequent step and the gate electrode.
【００３１】次に、上述の製造方法によって製造される
この発明の実施の形態の半導体装置の構造について説明
する。図２は、実施の形態の半導体装置の構造を示す断
面図である。Next, the structure of the semiconductor device according to the embodiment of the present invention manufactured by the above-described manufacturing method will be described. FIG. 2 is a cross-sectional view illustrating a structure of the semiconductor device according to the embodiment.
【００３２】図２に示すように、半導体基板２上にはフ
ィールド酸化膜４が形成され、さらにこの半導体基板２
の素子形成領域にはゲート酸化膜６のシリコン酸化膜が
５０〜２００オングストローム形成されている。As shown in FIG. 2, a field oxide film 4 is formed on a semiconductor substrate 2.
A silicon oxide film of the gate oxide film 6 is formed in the element formation region of 50 to 200 angstroms.
【００３３】さらに、前記ゲート酸化膜６上には、下層
側から不純物を導入した多結晶シリコン膜８、１次結晶
化（六方晶）の状態を有するタングステンシリサイド
（ＷＳｉｘ）膜１０、及びシリコン窒化膜１２の順序で
積層されたゲート電極が形成されている。ここで、本実
施の形態では前記多結晶シリコン膜８の膜厚は、１００
０〜２０００オングストロームであり、前記タングステ
ンシリサイド膜１０の膜厚は、５００〜１０００オング
ストローム、また前記シリコン窒化膜１２の膜厚は２０
００〜３０００オングストロームである。Further, on the gate oxide film 6, a polycrystalline silicon film 8 doped with impurities from the lower layer side, a tungsten silicide (WSix) film 10 having a primary crystallization (hexagonal) state, and a silicon nitride Gate electrodes stacked in the order of the films 12 are formed. Here, in the present embodiment, the thickness of the polycrystalline silicon film 8 is 100
The thickness of the tungsten silicide film 10 is 500 to 1000 Å, and the thickness of the silicon nitride film 12 is 20 to 2,000 Å.
It is in the range of 00 to 3000 angstroms.
【００３４】さらに、前記ゲート電極のタングステンシ
リサイド膜１０、多結晶シリコン膜８の側面、及びゲー
ト酸化膜６の表面には、１００〜３００オングストロー
ムのシリコン酸化膜（後酸化膜）３２が形成されてい
る。前記タングステンシリサイド膜１０の側面に形成さ
れたシリコン酸化膜３２は、タングステン酸化物（ＷＯ
3 ）などの異常酸化物が存在しない、安定なシリコン酸
化膜である。Further, a silicon oxide film (post-oxide film) 32 of 100 to 300 angstroms is formed on the tungsten silicide film 10 of the gate electrode, the side surface of the polycrystalline silicon film 8, and the surface of the gate oxide film 6. I have. The silicon oxide film 32 formed on the side surface of the tungsten silicide film 10 is made of tungsten oxide (WO).
3 ) It is a stable silicon oxide film with no abnormal oxides such as 3 ).
【００３５】また、本実施の形態では多結晶シリコン膜
８上にタングステンシリサイド膜１０が形成されている
が、これに限るわけではなく、その他の金属シリサイド
膜、例えばモリブデンシリサイド膜を形成しても同様に
適用できる。このとき、前記モリブデンシリサイド膜の
側面には、モリブデン酸化物が生成されず、シリコン酸
化膜のみの安定なシリコン酸化膜（ＳｉＯ2 ）が形成さ
れる。さらに、本実施の形態の半導体装置ではゲート電
極部の構造を例として説明したが、これに限るわけでは
なく、電極や配線を形成した後に熱酸化工程を持つその
他の電極や配線にも適用できる。In this embodiment, the tungsten silicide film 10 is formed on the polycrystalline silicon film 8. However, the present invention is not limited to this, and another metal silicide film, for example, a molybdenum silicide film may be formed. The same applies. At this time, molybdenum oxide is not generated on the side surface of the molybdenum silicide film, and a stable silicon oxide film (SiO 2 ) consisting of only a silicon oxide film is formed. Further, although the structure of the gate electrode portion has been described as an example in the semiconductor device of this embodiment, the present invention is not limited to this, and the present invention can be applied to other electrodes and wirings having a thermal oxidation step after forming electrodes and wirings. .
【００３６】以上説明したように本実施の形態の半導体
装置によれば、多結晶シリコン膜、シリサイド膜、及び
シリコン窒化膜の順序で積層されたゲート電極などの電
極配線層の側面に形成されるサイドウォールが、タング
ステン酸化物（ＷＯ3 ）やモリブデン酸化物などの異常
酸化物を有せず、シリコン酸化膜のみからなることよ
り、前記シリサイド膜の側面に前記異常酸化膜が生成さ
れることによって生じる、ゲート電極の電気抵抗の上昇
や、この後の工程にて形成される金属配線膜と前記ゲー
ト電極とが短絡するのを防ぐことができる。As described above, according to the semiconductor device of the present embodiment, a polycrystalline silicon film, a silicide film, and a silicon nitride film are formed on the side surfaces of an electrode wiring layer such as a gate electrode laminated in this order. Since the side wall does not have an abnormal oxide such as tungsten oxide (WO 3 ) or molybdenum oxide and is made of only the silicon oxide film, the abnormal oxide film is generated on the side surface of the silicide film. This can prevent an increase in electric resistance of the gate electrode and a short circuit between the metal wiring film formed in a subsequent step and the gate electrode.
【００３７】したがって、本実施の形態の半導体装置及
びその製造方法によれば、電極配線層を有する半導体装
置の電気特性、及び製品歩留まりを向上させることがで
き、電極配線層を有するメモリ製品等に広く適用するこ
とが可能である。Therefore, according to the semiconductor device of the present embodiment and the method of manufacturing the same, the electrical characteristics and the product yield of the semiconductor device having the electrode wiring layer can be improved, and the semiconductor device having the electrode wiring layer can be used for a memory product or the like. It can be widely applied.
【００３８】[0038]
【発明の効果】以上述べたように本発明によれば、半導
体基板上のシリサイド膜、シリコン窒化膜を含むゲート
電極などの電極配線層の側面に、異常酸化物を発生させ
ずにシリコン酸化膜のみを形成することができ、これに
より前記シリサイド膜の異常酸化による電極配線層の電
気抵抗の上昇や、電極配線層上に形成される配線膜と前
記電極配線層との短絡を防ぐことができる半導体装置及
びその製造方法を提供することが可能である。As described above, according to the present invention, the silicon oxide film is formed on the side surface of the electrode wiring layer such as the gate electrode including the silicide film and the silicon nitride film on the semiconductor substrate without generating an abnormal oxide. It is possible to prevent only an increase in the electrical resistance of the electrode wiring layer due to abnormal oxidation of the silicide film and a short circuit between the wiring film formed on the electrode wiring layer and the electrode wiring layer. A semiconductor device and a method for manufacturing the same can be provided.
【図１】実施の形態の半導体装置の製造方法を示す各製
造工程の断面図である。FIG. 1 is a cross-sectional view of each manufacturing step showing a method of manufacturing a semiconductor device according to an embodiment.
【図２】実施の形態の半導体装置の製造方法を示す各製
造工程の断面図である。FIG. 2 is a cross-sectional view of each manufacturing step showing the method for manufacturing a semiconductor device of the embodiment.
【図３】実施の形態の半導体装置の製造方法に用いられ
るＣＶＤ装置の概要を示す図である。FIG. 3 is a diagram showing an outline of a CVD apparatus used in the method for manufacturing a semiconductor device of the embodiment.
【図４】従来の半導体装置の製造方法を示す各製造工程
の断面図である。FIG. 4 is a cross-sectional view of each manufacturing step showing a conventional method for manufacturing a semiconductor device.
【図５】従来の半導体装置の製造方法を示す各製造工程
の断面図である。FIG. 5 is a cross-sectional view of each manufacturing step showing a conventional method of manufacturing a semiconductor device.
２…半導体基板 ４…フィールド酸化膜 ６…ゲート酸化膜 ８…多結晶シリコン膜 １０…タングステンシリサイド（ＷＳｉｘ）膜 １２…シリコン窒化膜 ２０…ＳｉＨ4 ／ＮＨ3 ガス（またはＳｉ2 Ｈ6 ／ＮＨ
3 ガス） ２２…ヒータ ３０…安定なシリコン酸化膜（ＳｉＯ2 ） ３２…シリコン酸化膜（後酸化膜）2 semiconductor substrate 4 field oxide film 6 gate oxide film 8 polycrystalline silicon film 10 tungsten silicide (WSix) film 12 silicon nitride film 20 SiH 4 / NH 3 gas (or Si 2 H 6 / NH)
3 gas) 22 heater 30 stable silicon oxide film (SiO 2 ) 32 silicon oxide film (post-oxide film)
Claims (12)
ン膜と、この多結晶シリコン膜上に形成された１次結晶
化（六方晶）の状態を有するシリサイド膜と、このシリ
サイド膜上に形成されたシリコン窒化膜とを有する電極
配線層と、 前記多結晶シリコン膜の側面及びシリサイド膜の側面に
形成された絶縁膜と、 を具備することを特徴とする半導体装置。1. A polycrystalline silicon film formed on a semiconductor substrate, a silicide film having a primary crystallization (hexagonal) state formed on the polycrystalline silicon film, and a polycrystalline silicon film formed on the silicide film. A semiconductor device comprising: an electrode wiring layer having a formed silicon nitride film; and an insulating film formed on a side surface of the polycrystalline silicon film and a side surface of the silicide film.
コン膜と、この多結晶シリコン膜上に形成された１次結
晶化（六方晶）の状態を有するシリサイド膜と、このシ
リサイド膜上に形成されたシリコン窒化膜とを有するゲ
ート電極と、 前記多結晶シリコン膜の側面及びシリサイド膜の側面に
形成された絶縁膜サイドウォールと、 を具備することを特徴とする半導体装置。2. A polycrystalline silicon film formed on a gate insulating film, a silicide film having a primary crystallization (hexagonal) state formed on the polycrystalline silicon film, and a polycrystalline silicon film formed on the silicide film. A semiconductor device, comprising: a gate electrode having a formed silicon nitride film; and an insulating film sidewall formed on a side surface of the polycrystalline silicon film and a side surface of the silicide film.
サイド膜あるいはモリブデンシリサイド膜であることを
特徴とする請求項１又は２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the silicide film is a tungsten silicide film or a molybdenum silicide film.
工程と、 前記シリサイド膜上にこのシリサイド膜が１次結晶（六
方晶）化する温度でシリコン窒化膜を形成する工程と、 前記シリコン窒化膜、及びシリサイド膜を含む導電膜を
パターニングして電極配線層を形成する工程と、 前記シリサイド膜の側面に熱酸化法によりシリコン酸化
膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。4. A step of forming a silicide film on a semiconductor substrate; a step of forming a silicon nitride film on the silicide film at a temperature at which the silicide film becomes a primary crystal (hexagonal); A step of patterning a conductive film including a silicide film to form an electrode wiring layer; and a step of forming a silicon oxide film on a side surface of the silicide film by a thermal oxidation method. Manufacturing method.
る工程と、 前記シリサイド膜上にこのシリサイド膜が１次結晶（六
方晶）化する温度でシリコン窒化膜を形成する工程と、 前記シリコン窒化膜、及びシリサイド膜を含む導電膜を
パターニングしてゲート電極を形成する工程と、 前記シリサイド膜の側面に、熱酸化法によりシリコン酸
化膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。5. A step of forming a silicide film on a gate oxide film; a step of forming a silicon nitride film on the silicide film at a temperature at which the silicide film becomes a primary crystal (hexagonal); Forming a gate electrode by patterning a film and a conductive film including a silicide film; and forming a silicon oxide film on a side surface of the silicide film by a thermal oxidation method. Device manufacturing method.
成する工程と、 この多結晶シリコン膜上にシリサイド膜を形成する工程
と、 前記シリサイド膜上にこのシリサイド膜が１次結晶（六
方晶）化する温度でシリコン窒化膜を形成する工程と、 前記シリコン窒化膜、シリサイド膜、及び多結晶シリコ
ン膜をパターニングしてゲート電極を形成する工程と、 前記シリサイド膜の側面及び多結晶シリコン膜の側面
に、熱酸化法によりシリコン酸化膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。6. A step of forming a polycrystalline silicon film on a gate oxide film, a step of forming a silicide film on the polycrystalline silicon film, and forming a primary crystal (hexagonal crystal) on the silicide film. A) forming a silicon nitride film at a temperature at which the silicon nitride film, the silicide film, and the polycrystalline silicon film are patterned to form a gate electrode; Forming a silicon oxide film on a side surface by a thermal oxidation method.
て形成するシリサイド膜はアモルファスであることを特
徴とする請求項４、５又は６に記載の半導体装置の製造
方法。7. The method of manufacturing a semiconductor device according to claim 4, wherein the silicide film formed in the step of forming the silicide film is amorphous.
温度で形成することを特徴とする請求項４乃至７のいず
れかに記載の半導体装置の製造方法。8. The method for manufacturing a semiconductor device according to claim 4, wherein said silicon nitride film is formed at a temperature lower than 650 ° C.
いて、シリコン窒化膜の形成に用いられるガスは、シラ
ン系ガスとアンモニア系ガスの混合ガスであることを特
徴とする請求項４乃至８のいずれかに記載の半導体装置
の製造方法。9. The method according to claim 4, wherein in the step of forming the silicon nitride film, a gas used for forming the silicon nitride film is a mixed gas of a silane-based gas and an ammonia-based gas. 13. A method for manufacturing a semiconductor device according to
おいて、シリコン窒化膜の形成に用いられるガスは、Ｓ
ｉＨ4 とＮＨ3 の混合ガス、またはＳｉ2 Ｈ6 とＮＨ3
の混合ガスであることを特徴とする請求項４乃至９のい
ずれかに記載の半導体装置の製造方法。10. In the step of forming the silicon nitride film, a gas used for forming the silicon nitride film is S
mixed gas of iH 4 and NH 3 , or Si 2 H 6 and NH 3
10. The method for manufacturing a semiconductor device according to claim 4, wherein the mixed gas is a mixed gas of the following.
おいて、シリコン窒化膜の形成時には、前記半導体基板
が１０００〜１００００回転／分で高速に回転されるこ
とを特徴とする請求項４乃至１０のいずれかに記載の半
導体装置の製造方法。11. The method according to claim 4, wherein in the step of forming the silicon nitride film, the semiconductor substrate is rotated at a high speed of 1000 to 10000 revolutions / minute during the formation of the silicon nitride film. 13. A method for manufacturing a semiconductor device according to
リサイド膜あるいはモリブデンシリサイド膜であること
を特徴とする請求項４乃至１１のいずれかに記載の半導
体装置の製造方法。12. The method according to claim 4, wherein the silicide film is a tungsten silicide film or a molybdenum silicide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20153297A JPH1145991A (en) | 1997-07-28 | 1997-07-28 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20153297A JPH1145991A (en) | 1997-07-28 | 1997-07-28 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145991A true JPH1145991A (en) | 1999-02-16 |
Family
ID=16442615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20153297A Pending JPH1145991A (en) | 1997-07-28 | 1997-07-28 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1145991A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399943B1 (en) * | 2001-12-29 | 2003-09-29 | 주식회사 하이닉스반도체 | Method of forming gate for semiconductor device |
| JP2007013104A (en) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | Semiconductor device manufacturing method |
-
1997
- 1997-07-28 JP JP20153297A patent/JPH1145991A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399943B1 (en) * | 2001-12-29 | 2003-09-29 | 주식회사 하이닉스반도체 | Method of forming gate for semiconductor device |
| JP2007013104A (en) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615390B2 (en) | Method of manufacturing silicon carbide field effect transistor | |
| JP4748484B2 (en) | Method for forming gate electrode of semiconductor element | |
| WO1986005321A1 (en) | A method in the manufacture of integrated circuits | |
| JPH1055981A (en) | Method for supplying si by preventing abnormal oxidization of wsix and forming homogeneous six when producing integrated circuit device | |
| JP2830705B2 (en) | Method for manufacturing semiconductor device | |
| JP3486118B2 (en) | Method for manufacturing semiconductor device | |
| JPH1145991A (en) | Semiconductor device and manufacture thereof | |
| JPH10223893A (en) | Formation of silicide layer and integrated circuit | |
| JPH0613402A (en) | Manufacture of semiconductor device | |
| KR100469503B1 (en) | How to crystallize amorphous film | |
| JPH0621390A (en) | Manufacture of semiconductor device | |
| JP3357456B2 (en) | Method of manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device | |
| JPH08293580A (en) | Manufacture of ferroelectric thin film capacitor | |
| JPH0766421A (en) | Thin-film transistor and its manufacture | |
| KR100480907B1 (en) | Gate electrode formation method of semiconductor device | |
| JP3274659B2 (en) | Method of manufacturing polycide gate having cap layer made of amorphous silicon | |
| JP3597275B2 (en) | Method for manufacturing semiconductor device | |
| JPH10223561A (en) | Manufacture of semiconductor device | |
| JPH07226507A (en) | Semiconductor device and manufacture thereof | |
| JPH04266031A (en) | Manufacture of semiconductor device | |
| KR100525085B1 (en) | method for forming gate electrode in semiconductor device | |
| JPH07122752A (en) | Manufacture of thin film transistor | |
| KR0141166B1 (en) | Fabrication method of semiconductor device using polycide gate | |
| JP2699625B2 (en) | Method for manufacturing semiconductor device | |
| JPS61135156A (en) | Semiconductor device and manufacture thereof |