JPH1145908A - 半導体装置実装体 - Google Patents
半導体装置実装体Info
- Publication number
- JPH1145908A JPH1145908A JP9215544A JP21554497A JPH1145908A JP H1145908 A JPH1145908 A JP H1145908A JP 9215544 A JP9215544 A JP 9215544A JP 21554497 A JP21554497 A JP 21554497A JP H1145908 A JPH1145908 A JP H1145908A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- external connection
- chip
- insulator
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 チップサイズパッケージの組立てコストを低
減し、また、チップサイズパッケージの信頼性を向上す
る。 【構成】 ＩＣチップ１は能動素子面を下向きにして、
半田ボール４３によりプリント基板９に実装されてい
る。ＩＣチップ１上のボンディングパッド１７は配線２
１、バンプ３３、配線３９、外部接続端子３１及び半田
ボール４３を介してプリント基板上のプリント板電極１
１に電気的に接続されている。これらの導電体はポリイ
ミド層１９，２３、絶縁性接着剤４１、及び配線テープ
２９により固定されている。ポリイミド層１９，２３、
及び配線２１はウエハ状態で形成され、配線テープ２９
もウエハ状態で接着され、半田ボール４３もウエハ状態
で形成される。
減し、また、チップサイズパッケージの信頼性を向上す
る。 【構成】 ＩＣチップ１は能動素子面を下向きにして、
半田ボール４３によりプリント基板９に実装されてい
る。ＩＣチップ１上のボンディングパッド１７は配線２
１、バンプ３３、配線３９、外部接続端子３１及び半田
ボール４３を介してプリント基板上のプリント板電極１
１に電気的に接続されている。これらの導電体はポリイ
ミド層１９，２３、絶縁性接着剤４１、及び配線テープ
２９により固定されている。ポリイミド層１９，２３、
及び配線２１はウエハ状態で形成され、配線テープ２９
もウエハ状態で接着され、半田ボール４３もウエハ状態
で形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体実装技術に
関し、特にチップサイズパッケージ方式の半導体実装技
術に関するものである。
関し、特にチップサイズパッケージ方式の半導体実装技
術に関するものである。
【０００２】
【従来の技術】チップサイズパッケージ方式の従来方式
は、シリコンウエハ上に製作された半導体集積回路装置
（以下ＩＣという）を個々のチップに切断してから、バ
ンプ電極の取り付けやＩＣ表面保護の樹脂封止を行な
う。また、ワイヤーボンド方式でＩＣ側のボンディング
パッドと外部接続電極を結線する場合においても、ウエ
ハ上に製作されたＩＣを個々のチップに切断してからＡ
ｕワイヤーなどで結線を実施している。図１に、従来方
式によりチップサイズパッケージ方式でＩＣチップをプ
リント基板上に実装したときの断面図を示す。（Ａ）は
ストレートウォール型のバンプと半田を用いて実装した
ときの断面図、（Ｂ）はボール（マッシュルーム）型の
バンプと導電性樹脂を用いて実装したときの断面図であ
る。
は、シリコンウエハ上に製作された半導体集積回路装置
（以下ＩＣという）を個々のチップに切断してから、バ
ンプ電極の取り付けやＩＣ表面保護の樹脂封止を行な
う。また、ワイヤーボンド方式でＩＣ側のボンディング
パッドと外部接続電極を結線する場合においても、ウエ
ハ上に製作されたＩＣを個々のチップに切断してからＡ
ｕワイヤーなどで結線を実施している。図１に、従来方
式によりチップサイズパッケージ方式でＩＣチップをプ
リント基板上に実装したときの断面図を示す。（Ａ）は
ストレートウォール型のバンプと半田を用いて実装した
ときの断面図、（Ｂ）はボール（マッシュルーム）型の
バンプと導電性樹脂を用いて実装したときの断面図であ
る。
【０００３】図１（Ａ）において、ＩＣチップ１の能動
素子面に備えられたボンディングパッド３にストレート
ウォール型のバンプ５が形成されている。ＩＣチップ１
は、そのバンプ５とプリント基板９上に備えられたプリ
ント板電極１１を接続する半田７を介してプリント基板
９に実装されている。図１（Ｂ）において、ＩＣチップ
１の能動素子面に備えられたボンディングパッド３にボ
ール（マッシュルーム）型のバンプ６が形成されてい
る。ＩＣチップ１は、そのバンプ６とプリント基板９上
に備えられたプリント板電極１１を接続する導電性樹脂
８を介してプリント基板９に実装されている。このよう
に、ＩＣチップ１のボンディングパッド３上に直接、プ
リント板電極１１との接続端子であるバンプ５又は６を
設け、そのバンプ５又は６をプリント基板９上のプリン
ト板電極１１に接続している。
素子面に備えられたボンディングパッド３にストレート
ウォール型のバンプ５が形成されている。ＩＣチップ１
は、そのバンプ５とプリント基板９上に備えられたプリ
ント板電極１１を接続する半田７を介してプリント基板
９に実装されている。図１（Ｂ）において、ＩＣチップ
１の能動素子面に備えられたボンディングパッド３にボ
ール（マッシュルーム）型のバンプ６が形成されてい
る。ＩＣチップ１は、そのバンプ６とプリント基板９上
に備えられたプリント板電極１１を接続する導電性樹脂
８を介してプリント基板９に実装されている。このよう
に、ＩＣチップ１のボンディングパッド３上に直接、プ
リント板電極１１との接続端子であるバンプ５又は６を
設け、そのバンプ５又は６をプリント基板９上のプリン
ト板電極１１に接続している。
【０００４】
【発明が解決しようとする課題】このような場合、個々
に切断されたチップ（１０ｍｍ×１０ｍｍ前後）の状態
でバンプ形成や結線などを実施しなければならないた
め、半導体装置実装体を組み立てにくく、また、そのコ
ストも高価となっている。ワイヤーボンド方式にて、Ｉ
Ｃボンディングパッドと外部電極とを接続する場合、電
極ごとに１本ずつＡｕワイヤーなどで結線しているが、
電極数が増加すると、その接続に時間がかかり、そのコ
ストもピン数に比例して上昇する。配線テープを用いて
半導体装置実装体を製作する場合、ＩＣのレイアウトが
変更されたとき、ボンディングパッドの位置も変わるの
で、それに適した配線テープを製作しなければならない
という欠点があった。
に切断されたチップ（１０ｍｍ×１０ｍｍ前後）の状態
でバンプ形成や結線などを実施しなければならないた
め、半導体装置実装体を組み立てにくく、また、そのコ
ストも高価となっている。ワイヤーボンド方式にて、Ｉ
Ｃボンディングパッドと外部電極とを接続する場合、電
極ごとに１本ずつＡｕワイヤーなどで結線しているが、
電極数が増加すると、その接続に時間がかかり、そのコ
ストもピン数に比例して上昇する。配線テープを用いて
半導体装置実装体を製作する場合、ＩＣのレイアウトが
変更されたとき、ボンディングパッドの位置も変わるの
で、それに適した配線テープを製作しなければならない
という欠点があった。
【０００５】また、図１に示すように、ＩＣチップのボ
ンディングパッド上に直接、プリント基板上のプリント
板電極との接続端子を設け、その接続端子を介してＩＣ
チップをプリント基板に実装した場合、ＩＣチップとプ
リント基板との熱膨張率の差により、接続部（接続端
子）にクラックが発生するなど、破断しやすい。そこ
で、本発明はチップサイズパッケージの組立てコストを
低減し、また、チップサイズパッケージの信頼性を向上
させることを目的とするものである。
ンディングパッド上に直接、プリント基板上のプリント
板電極との接続端子を設け、その接続端子を介してＩＣ
チップをプリント基板に実装した場合、ＩＣチップとプ
リント基板との熱膨張率の差により、接続部（接続端
子）にクラックが発生するなど、破断しやすい。そこ
で、本発明はチップサイズパッケージの組立てコストを
低減し、また、チップサイズパッケージの信頼性を向上
させることを目的とするものである。
【０００６】
【課題を解決するための手段】本発明により製作される
チップサイズパッケージ方式の半導体装置実装体は、ウ
エハ上にマトリクス状に並べられた状態、すなわち、個
々のチップに切断される前に、チップサイズパッケージ
として必要な配線形式やバンプ形成などを行なわれる。
すなわち、本発明は、ウエハ上に製作された複数の半導
体チップを個々の半導体チップに切断する前のウエハ状
態の半導体装置において、各半導体チップが、その半導
体チップの能動素子面を覆い、ボンディングパッド上に
開口を持つ第一の絶縁体、その第一の絶縁体上に配線さ
れ、一端がボンディングパッドに接続され、他端が外部
接続用パッドとなる金属配線、及び、第一の絶縁体及び
金属配線上を覆い、外部接続用パッド上に開口を持つ第
二の絶縁体、を備える半導体装置実装体である。本発明
による半導体装置実装体の製造工程は、写真製版やエッ
チングやスパッタリングなどの一般の半導体プロセスに
より構成されている。
チップサイズパッケージ方式の半導体装置実装体は、ウ
エハ上にマトリクス状に並べられた状態、すなわち、個
々のチップに切断される前に、チップサイズパッケージ
として必要な配線形式やバンプ形成などを行なわれる。
すなわち、本発明は、ウエハ上に製作された複数の半導
体チップを個々の半導体チップに切断する前のウエハ状
態の半導体装置において、各半導体チップが、その半導
体チップの能動素子面を覆い、ボンディングパッド上に
開口を持つ第一の絶縁体、その第一の絶縁体上に配線さ
れ、一端がボンディングパッドに接続され、他端が外部
接続用パッドとなる金属配線、及び、第一の絶縁体及び
金属配線上を覆い、外部接続用パッド上に開口を持つ第
二の絶縁体、を備える半導体装置実装体である。本発明
による半導体装置実装体の製造工程は、写真製版やエッ
チングやスパッタリングなどの一般の半導体プロセスに
より構成されている。
【０００７】第二の絶縁体の外部接続用パッド上の開口
により露出している外部接続パッドの面積は、ボンディ
ングパッドのそれより大きいことが好ましい。外部接続
用パッドをボンディングパッドより大きく形成すること
で、配線テープと接続がしやすくなる。
により露出している外部接続パッドの面積は、ボンディ
ングパッドのそれより大きいことが好ましい。外部接続
用パッドをボンディングパッドより大きく形成すること
で、配線テープと接続がしやすくなる。
【０００８】
【発明の実施の形態】２層以上の絶縁基材からなり、そ
の絶縁基材内に金属配線を持つ配線テープであって、一
方の面には、ウエハ上に形成された外部接続用パッドの
位置に合わせて形成された開口部を持ち、その開口部に
は金属配線の一端側が露出しており、その露出部の金属
配線には金属バンプが設けられており、他方の表面に
は、金属配線の他端側に接続された外部接続端子を持
つ、半導体チップのサイズと同等又はわずかに小さい配
線テープが各半導体チップ上に配置され、外部接続用パ
ッドと金属バンプは導電性ペーストを介して接続されて
いる。プリント基板に実装した場合、第一、第二の絶縁
体及びテープ配線が、ＩＣチップとプリント基板との熱
膨張率の差により発生し、外部接続用パッドと金属バン
プに加わる応力を緩和することができる。
の絶縁基材内に金属配線を持つ配線テープであって、一
方の面には、ウエハ上に形成された外部接続用パッドの
位置に合わせて形成された開口部を持ち、その開口部に
は金属配線の一端側が露出しており、その露出部の金属
配線には金属バンプが設けられており、他方の表面に
は、金属配線の他端側に接続された外部接続端子を持
つ、半導体チップのサイズと同等又はわずかに小さい配
線テープが各半導体チップ上に配置され、外部接続用パ
ッドと金属バンプは導電性ペーストを介して接続されて
いる。プリント基板に実装した場合、第一、第二の絶縁
体及びテープ配線が、ＩＣチップとプリント基板との熱
膨張率の差により発生し、外部接続用パッドと金属バン
プに加わる応力を緩和することができる。
【０００９】配線テープの金属バンプを備える面と半導
体チップ上に形成された第二の絶縁体とが絶縁性接着剤
により接着されていることが好ましい。これにより、外
部接続用パッドと金属バンプに加わる応力をさらに緩和
することができる。
体チップ上に形成された第二の絶縁体とが絶縁性接着剤
により接着されていることが好ましい。これにより、外
部接続用パッドと金属バンプに加わる応力をさらに緩和
することができる。
【００１０】
【実施例】図２（Ａ）はシリコンウエハ上にマトリクス
状にＩＣが並べられた状態、すなわち、個々のＩＣチッ
プに切断される前の平面図である。シリコンウエハ１３
上に切断用溝１５が縦横方向に設けられており、１マス
が１個のＩＣ１４を構成している。図２（Ｂ）は斜線部
の２個のＩＣチップ１４，１４の間の切断面（破線で示
されたもの）を含む、ＩＣチップの概略断面図である。
各ＩＣチップ１４には、一辺が約１００μｍの正方形
で、外部と電気的接触を得るためのボンディングパッド
１７が設けられている。シリコンウエハ１３に垂直な方
向の破線はチップ切断面であり、その位置のシリコンウ
エハ１３には切断用溝１５が設けられている。
状にＩＣが並べられた状態、すなわち、個々のＩＣチッ
プに切断される前の平面図である。シリコンウエハ１３
上に切断用溝１５が縦横方向に設けられており、１マス
が１個のＩＣ１４を構成している。図２（Ｂ）は斜線部
の２個のＩＣチップ１４，１４の間の切断面（破線で示
されたもの）を含む、ＩＣチップの概略断面図である。
各ＩＣチップ１４には、一辺が約１００μｍの正方形
で、外部と電気的接触を得るためのボンディングパッド
１７が設けられている。シリコンウエハ１３に垂直な方
向の破線はチップ切断面であり、その位置のシリコンウ
エハ１３には切断用溝１５が設けられている。
【００１１】図３（ａ）から図４（ｆ）は本発明による
チップサイズパッケージ方式の半導体装置実装体の一実
施例の製造工程の断面図、図３（ａ’）は工程（ａ）で
の上面図である。これらの図を用いて、実施例を製造工
程を追って説明する。図２と同一部分には同一符号を付
す。 （ａ）ＩＣ回路が形成されたシリコンウエハ１３上全面
に、厚さ５〜２０μｍ程度のポリイミド樹脂膜１９をス
ピンコート方式により塗布する。その後、切断用溝１５
上とボンディングパッド１７上のポリイミド樹脂膜１９
を写真製版とエッチングにより除去した後、Ａｕ−Ｓｉ
−Ｃｕ、Ｃｕ又はＡｕをシリコンウエハ１３上の全面に
０．５〜２μｍ程度の厚さにスパッタリングし、写真製
版とエッチングによりパターン化して配線２１を形成す
る。配線２１の一端はボンディングパッド１７に接続さ
れており、図３（ａ’）に示すように、他端側にはボン
ディングパッド１７の面積より大きい面積を持つ外部接
続用パッド２５を形成する。
チップサイズパッケージ方式の半導体装置実装体の一実
施例の製造工程の断面図、図３（ａ’）は工程（ａ）で
の上面図である。これらの図を用いて、実施例を製造工
程を追って説明する。図２と同一部分には同一符号を付
す。 （ａ）ＩＣ回路が形成されたシリコンウエハ１３上全面
に、厚さ５〜２０μｍ程度のポリイミド樹脂膜１９をス
ピンコート方式により塗布する。その後、切断用溝１５
上とボンディングパッド１７上のポリイミド樹脂膜１９
を写真製版とエッチングにより除去した後、Ａｕ−Ｓｉ
−Ｃｕ、Ｃｕ又はＡｕをシリコンウエハ１３上の全面に
０．５〜２μｍ程度の厚さにスパッタリングし、写真製
版とエッチングによりパターン化して配線２１を形成す
る。配線２１の一端はボンディングパッド１７に接続さ
れており、図３（ａ’）に示すように、他端側にはボン
ディングパッド１７の面積より大きい面積を持つ外部接
続用パッド２５を形成する。
【００１２】（ｂ）再度、シリコンウエハ１３上の全面
に、厚さ５〜２０μｍ程度のポリイミド樹脂膜２３をス
ピンコート方式により塗布する。 （Ｃ）切断用溝１５上とボンディングパッド１７上のポ
リイミド樹脂膜２３を写真製版とエッチングにより除去
し、外部接続用パッド２５を露出させる。 （ｄ）外部接続用パッド２５に導電性ペースト２７を印
刷又は転写方式により塗布する。
に、厚さ５〜２０μｍ程度のポリイミド樹脂膜２３をス
ピンコート方式により塗布する。 （Ｃ）切断用溝１５上とボンディングパッド１７上のポ
リイミド樹脂膜２３を写真製版とエッチングにより除去
し、外部接続用パッド２５を露出させる。 （ｄ）外部接続用パッド２５に導電性ペースト２７を印
刷又は転写方式により塗布する。
【００１３】（ｅ）各ＩＣチップ用に配線テープ２９を
用意する。配線テープ２９は一方の面に外部接続端子３
１を備え、他方の面に金属バンプ３３を備えている。こ
の配線テープ２９の金属バンプ３３と、シリコンウエハ
１３上に形成された外部接続用パッド２５とを熱圧着法
により導電性ペースト２７を介して接合する。配線テー
プ２９の詳しい構造は、例えば２層のポリイミド層３
５，３７からなり、ポリイミド層３５とポリイミド層３
７との間に金属配線３９を持つ。ポリイミド層３５の表
面には、外部接続用パッド２５の位置に合わせて形成さ
れた開口を持ち、その開口には金属配線３９の一端側が
露出しており、その露出部の金属配線３９には金属バン
プ３３が設けられている。ポリイミド層３７の表面に
は、金属配線３９の他端側に接続された外部接続端子３
１が設けられている。配線テープ２９は半導体チップの
サイズと同等又はわずかに小さい。
用意する。配線テープ２９は一方の面に外部接続端子３
１を備え、他方の面に金属バンプ３３を備えている。こ
の配線テープ２９の金属バンプ３３と、シリコンウエハ
１３上に形成された外部接続用パッド２５とを熱圧着法
により導電性ペースト２７を介して接合する。配線テー
プ２９の詳しい構造は、例えば２層のポリイミド層３
５，３７からなり、ポリイミド層３５とポリイミド層３
７との間に金属配線３９を持つ。ポリイミド層３５の表
面には、外部接続用パッド２５の位置に合わせて形成さ
れた開口を持ち、その開口には金属配線３９の一端側が
露出しており、その露出部の金属配線３９には金属バン
プ３３が設けられている。ポリイミド層３７の表面に
は、金属配線３９の他端側に接続された外部接続端子３
１が設けられている。配線テープ２９は半導体チップの
サイズと同等又はわずかに小さい。
【００１４】（ｆ）配線テープ２９のポリイミド層３５
とシリコンウエハ１３上のポリイミド層２３を絶縁性接
着剤４１により接着するが、絶縁性接着剤４１は金属バ
ンプ３３と外部接続用パッド２５を接合する前に塗布し
てもよいし、接合後、金属バンプ３３と外部接続用パッ
ド２５の隙間に流し込んでもよい。外部接続端子３１に
プリント基板との実装部となる半田ボール４３を形成
し、切断用溝１５に沿ってシリコンウエハ１３を切断
し、チップサイズパッケージの半導体装置実装体とす
る。絶縁性接着剤４１にはポリイミド系又はエキシポ系
樹脂を用いることが好ましい。配線テープ２９の接着
は、ウエハテスト後、良品半導体チップのみに行なうこ
とが好ましい。
とシリコンウエハ１３上のポリイミド層２３を絶縁性接
着剤４１により接着するが、絶縁性接着剤４１は金属バ
ンプ３３と外部接続用パッド２５を接合する前に塗布し
てもよいし、接合後、金属バンプ３３と外部接続用パッ
ド２５の隙間に流し込んでもよい。外部接続端子３１に
プリント基板との実装部となる半田ボール４３を形成
し、切断用溝１５に沿ってシリコンウエハ１３を切断
し、チップサイズパッケージの半導体装置実装体とす
る。絶縁性接着剤４１にはポリイミド系又はエキシポ系
樹脂を用いることが好ましい。配線テープ２９の接着
は、ウエハテスト後、良品半導体チップのみに行なうこ
とが好ましい。
【００１５】図５に本発明によるチップサイズパッケー
ジの半導体装置実装体の一実施例をプリント基板に実装
した一例の断面図を示す。図１〜４と同一部分には同一
符号を付す。ＩＣチップ１は能動素子面を下向きにし
て、半田ボール４３によりプリント基板９に実装されて
いる。ＩＣチップ１上のボンディングパッド１７は配線
２１、バンプ３３、配線３９、外部接続端子３１及び半
田ボール４３を介してプリント基板９上のプリント板電
極１１に電気的に接続されている。これらの導電体はポ
リイミド層１９，２３、絶縁性接着剤４１、及び配線テ
ープ２９により固定されている。ＩＣチップ１とプリン
ト基板９の膨張率の差により発生する、半田ボール４３
とプリント板電極１１及び外部接続端子３１との接合面
に加わる応力は、ポリイミド層１９，２３，３５及び３
７に吸収される。
ジの半導体装置実装体の一実施例をプリント基板に実装
した一例の断面図を示す。図１〜４と同一部分には同一
符号を付す。ＩＣチップ１は能動素子面を下向きにし
て、半田ボール４３によりプリント基板９に実装されて
いる。ＩＣチップ１上のボンディングパッド１７は配線
２１、バンプ３３、配線３９、外部接続端子３１及び半
田ボール４３を介してプリント基板９上のプリント板電
極１１に電気的に接続されている。これらの導電体はポ
リイミド層１９，２３、絶縁性接着剤４１、及び配線テ
ープ２９により固定されている。ＩＣチップ１とプリン
ト基板９の膨張率の差により発生する、半田ボール４３
とプリント板電極１１及び外部接続端子３１との接合面
に加わる応力は、ポリイミド層１９，２３，３５及び３
７に吸収される。
【００１６】
【発明の効果】本発明において、ウエハ上にてチップサ
イズパッケージとして必要な配線形式、バンプ形成をウ
エハプロセスを応用して実施することにより、パッケー
ジ製作設備が不要であることなど、組立てコストの大幅
な削減が可能となる。本発明は、ウエハ上に形成されマ
トリクス状に配されたＩＣチップ上にポリイミドを塗布
し、ＩＣチップのボンディングパッド部分をエッチング
により露出させ、そのポリイミド上に金属（ＡｌやＣｕ
など）をスパッタ方式により成膜し、写真製版とエッチ
ングにより配線及び外部接続用パッドを任意の位置に形
成し、再度ＩＣチップ上にポリイミドを塗布し、外部接
続用パッド部分を写真製版とエッチングにより露出させ
るので、外部接続用パッドをボンディングパッドより大
きく形成することができ、配線テープと一括接続がしや
すくなる。また、任意の位置に外部接続用パッドを設け
ることができるので、配線テープに合わせた位置に外部
接続用パッドのレイアウトができ、配線テープの規格化
を実施することができる。
イズパッケージとして必要な配線形式、バンプ形成をウ
エハプロセスを応用して実施することにより、パッケー
ジ製作設備が不要であることなど、組立てコストの大幅
な削減が可能となる。本発明は、ウエハ上に形成されマ
トリクス状に配されたＩＣチップ上にポリイミドを塗布
し、ＩＣチップのボンディングパッド部分をエッチング
により露出させ、そのポリイミド上に金属（ＡｌやＣｕ
など）をスパッタ方式により成膜し、写真製版とエッチ
ングにより配線及び外部接続用パッドを任意の位置に形
成し、再度ＩＣチップ上にポリイミドを塗布し、外部接
続用パッド部分を写真製版とエッチングにより露出させ
るので、外部接続用パッドをボンディングパッドより大
きく形成することができ、配線テープと一括接続がしや
すくなる。また、任意の位置に外部接続用パッドを設け
ることができるので、配線テープに合わせた位置に外部
接続用パッドのレイアウトができ、配線テープの規格化
を実施することができる。
【００１７】本発明による半導体装置実装体をプリント
基板に実装したとき、ＩＣチップとプリント基板の膨張
率の差により発生する、その接合部（半田ボールとプリ
ント板電極及び外部接続端子との接合面、ＩＣチップと
配線テープとを電気的に接合する内部金属バンプ、ボン
ディングパット部）に加わる力は、絶縁体の層（ポリイ
ミド層）により緩和されるので、接合部のクラックなど
による破断が発生しなくなり、信頼性が向上する。ま
た、外部接続用パッドと金属バンプを導電性ペーストを
介して接続すれば、外部接続用パッドと金属バンプに加
わる応力をさらに緩和することができる。
基板に実装したとき、ＩＣチップとプリント基板の膨張
率の差により発生する、その接合部（半田ボールとプリ
ント板電極及び外部接続端子との接合面、ＩＣチップと
配線テープとを電気的に接合する内部金属バンプ、ボン
ディングパット部）に加わる力は、絶縁体の層（ポリイ
ミド層）により緩和されるので、接合部のクラックなど
による破断が発生しなくなり、信頼性が向上する。ま
た、外部接続用パッドと金属バンプを導電性ペーストを
介して接続すれば、外部接続用パッドと金属バンプに加
わる応力をさらに緩和することができる。
【図１】 従来方式によりチップサイズパッケージをプ
リント基板上に実装したときの断面図であり、（Ａ）は
ストレートウォール型のバンプと半田を用いて実装した
ときの断面図、（Ｂ）はボール（マッシュルーム）型の
バンプと導電性樹脂を用いて実装したときの断面図であ
る。
リント基板上に実装したときの断面図であり、（Ａ）は
ストレートウォール型のバンプと半田を用いて実装した
ときの断面図、（Ｂ）はボール（マッシュルーム）型の
バンプと導電性樹脂を用いて実装したときの断面図であ
る。
【図２】 シリコンウエハ上にマトリクス状にＩＣが並
べられた状態の（Ａ）は平面図、（Ｂ）は（Ａ）での斜
線部の２個のＩＣチップの間の切断面を含む、ＩＣチッ
プの概略断面図である。
べられた状態の（Ａ）は平面図、（Ｂ）は（Ａ）での斜
線部の２個のＩＣチップの間の切断面を含む、ＩＣチッ
プの概略断面図である。
【図３】 （ａ）〜（ｃ）はチップサイズパッケージの
半導体装置実装体の一実施例の製造工程の前半部の断面
図であり、（ａ’）は工程（ａ）での上面図である。
半導体装置実装体の一実施例の製造工程の前半部の断面
図であり、（ａ’）は工程（ａ）での上面図である。
【図４】 同製造工程の後半部の断面図である。
【図５】 同実施例をプリント基板に実装した一例の断
面図である。
面図である。
１ ＩＣチップ ９ プリント基板 １１ プリント板電極 １７ ボンディングパッド １９，２３，３５，３７ ポリイミド層 ２１，３９ 配線 ２９ 配線テープ ３１ 外部接続端子 ３３ バンプ ４１ 絶縁性接着剤 ４３ 半田ボール
Claims (4)
- 【請求項１】 ウエハ上に製作された複数の半導体チッ
プを個々の前記半導体チップに切断する前のウエハ状態
の半導体装置において、 各半導体チップが、前記半導体チップの能動素子面を覆
い、ボンディングパッド上に開口を持つ第一の絶縁体、 前記第一の絶縁体上に配線され、一端が前記ボンディン
グパッドに接続され、他端が外部接続用パッドとなる金
属配線、 及び、前記第一の絶縁体及び前記金属配線上を覆い、前
記外部接続用パッド上に開口を持つ第二の絶縁体、を備
えたことを特徴とする半導体装置実装体。 - 【請求項２】 前記第二の絶縁体の開口により露出して
いる前記外部接続用パッドの面積は、前記ボンディング
パッドのそれより大きい請求項１に記載の半導体装置実
装体。 - 【請求項３】 ２層以上の絶縁基材からなり、前記絶縁
基材内に金属配線を持つ配線テープであって、一方の面
には、前記ウエハ上に形成された前記外部接続用パッド
の位置に合わせて形成された開口部を持ち、その開口部
には前記金属配線の一端側が露出しており、その露出部
の前記金属配線には金属バンプが設けられており、他方
の表面には、前記金属配線の他端側に接続された外部接
続端子を持つ、前記半導体チップのサイズと同等又はわ
ずかに小さい配線テープが各半導体チップ上に配置さ
れ、前記外部接続用パッドと前記金属バンプは導電性ペ
ーストを介して接続されている請求項１又は２に記載の
半導体装置実装体。 - 【請求項４】 前記配線テープの前記金属バンプを備え
る面と前記半導体チップ上に形成された前記第二の絶縁
体とが絶縁性接着剤により接着されている請求項３に記
載の半導体装置実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9215544A JPH1145908A (ja) | 1997-07-25 | 1997-07-25 | 半導体装置実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9215544A JPH1145908A (ja) | 1997-07-25 | 1997-07-25 | 半導体装置実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145908A true JPH1145908A (ja) | 1999-02-16 |
Family
ID=16674194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9215544A Pending JPH1145908A (ja) | 1997-07-25 | 1997-07-25 | 半導体装置実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1145908A (ja) |
-
1997
- 1997-07-25 JP JP9215544A patent/JPH1145908A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100368698B1 (ko) | 반도체패키지와,그것을이용한반도체장치및그제조방법 | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JP3772066B2 (ja) | 半導体装置 | |
| JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| US5367763A (en) | TAB testing of area array interconnected chips | |
| JP2001077293A (ja) | 半導体装置 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JPH1154649A (ja) | 半導体装置およびその製造方法 | |
| JP2003068806A (ja) | 半導体装置及びその製造方法 | |
| JP3627428B2 (ja) | 半導体装置 | |
| JP3559554B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| US20020125568A1 (en) | Method Of Fabricating Chip-Scale Packages And Resulting Structures | |
| JP4498336B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JPH1145908A (ja) | 半導体装置実装体 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP3485424B2 (ja) | Ｉｃパッケージ | |
| JP3757895B2 (ja) | 半導体装置 |