JPH1141969A - モータ駆動用インバータのドライブ回路 - Google Patents
モータ駆動用インバータのドライブ回路Info
- Publication number
- JPH1141969A JPH1141969A JP9226962A JP22696297A JPH1141969A JP H1141969 A JPH1141969 A JP H1141969A JP 9226962 A JP9226962 A JP 9226962A JP 22696297 A JP22696297 A JP 22696297A JP H1141969 A JPH1141969 A JP H1141969A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- motor
- inverter
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 インバータを構成するパワースイッチング素
子のＯＮ／ＯＦＦ動作の高速化とＯＦＦ時の動作の安定
化を図る。 【解決手段】 インバータを構成する複数のパワースイ
ッチング素子を動作させる信号を、モータの回転子の回
転位置に基づいて生成する信号生成部と、この信号生成
部で生成された信号に応答して動作し、かつ複数のパワ
ースイッチング素子のうち、直流電力の高電位端に接続
したパワースイッチング素子に、これらを直接動作させ
る出力を供給するスイッチング素子と、このスイッチン
グ素子の出力を、直流電力の高電位端に接続する抵抗と
コンデンサとからなる並列回路とを設ける。
子のＯＮ／ＯＦＦ動作の高速化とＯＦＦ時の動作の安定
化を図る。 【解決手段】 インバータを構成する複数のパワースイ
ッチング素子を動作させる信号を、モータの回転子の回
転位置に基づいて生成する信号生成部と、この信号生成
部で生成された信号に応答して動作し、かつ複数のパワ
ースイッチング素子のうち、直流電力の高電位端に接続
したパワースイッチング素子に、これらを直接動作させ
る出力を供給するスイッチング素子と、このスイッチン
グ素子の出力を、直流電力の高電位端に接続する抵抗と
コンデンサとからなる並列回路とを設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、モータの回転を
インバータ制御するモータ駆動用インバータのドライブ
回路に関するものである。
インバータ制御するモータ駆動用インバータのドライブ
回路に関するものである。
【０００２】
【従来の技術】モータ駆動用インバータのドライブ回路
として、特開平６−２２５５８３号公報に記載されてい
るようなものが知られている。この公報には、図３に示
すように、インバータのパワースイッチング素子として
用いるＦＥＴ１のドライブ回路が示され、ＦＥＴ１は、
ソースの電位レベルに対してＨＩＧＨレベルの電圧信号
をゲートに印加することにより通電状態になり、ＦＥＴ
１のスイッチング素子としてフォトカプラ２を用い、マ
イコン等による信号生成部から出力される低出力のＯＮ
／ＯＦＦ信号を、ＦＥＴ１をドライブ可能なレベルまで
電力増幅するものである。３組の固定子巻線を備えるモ
ータを駆動するインバータは、通常こうしたＦＥＴをハ
イサイド側３個、ロウサイド側３個を３相ブリッジ状に
結線して構成され、ＦＥＴのスイッチング動作で直流電
力を断続的に固定子巻線へ供給してモータを駆動する。
なお、３相以上の多相においてもＦＥＴを多相ブリッジ
状に接続すればよく、ＦＥＴに代わり、バイポーラ型の
パワートランジスタを用いてインバータを構成すること
も一般に行われている。
として、特開平６−２２５５８３号公報に記載されてい
るようなものが知られている。この公報には、図３に示
すように、インバータのパワースイッチング素子として
用いるＦＥＴ１のドライブ回路が示され、ＦＥＴ１は、
ソースの電位レベルに対してＨＩＧＨレベルの電圧信号
をゲートに印加することにより通電状態になり、ＦＥＴ
１のスイッチング素子としてフォトカプラ２を用い、マ
イコン等による信号生成部から出力される低出力のＯＮ
／ＯＦＦ信号を、ＦＥＴ１をドライブ可能なレベルまで
電力増幅するものである。３組の固定子巻線を備えるモ
ータを駆動するインバータは、通常こうしたＦＥＴをハ
イサイド側３個、ロウサイド側３個を３相ブリッジ状に
結線して構成され、ＦＥＴのスイッチング動作で直流電
力を断続的に固定子巻線へ供給してモータを駆動する。
なお、３相以上の多相においてもＦＥＴを多相ブリッジ
状に接続すればよく、ＦＥＴに代わり、バイポーラ型の
パワートランジスタを用いてインバータを構成すること
も一般に行われている。
【０００３】
【発明が解決しようとする課題】こうしたモータ駆動用
インバータでは、同相を構成する直列に接続したＦＥＴ
の同時ＯＮによる短絡を防止するため、信号生成部の出
力信号は、同相のＦＥＴに必ず相反するＯＮ／ＯＦＦ信
号を出力する必要がある。この信号は、互いにＯＮ／Ｏ
ＦＦが反転した信号でなければならないが、同時に回路
構成の簡略化を図るため、同相のＦＥＴへの信号を同じ
ＯＮ／ＯＦＦ信号を用いて生成したものも多数の例があ
る。
インバータでは、同相を構成する直列に接続したＦＥＴ
の同時ＯＮによる短絡を防止するため、信号生成部の出
力信号は、同相のＦＥＴに必ず相反するＯＮ／ＯＦＦ信
号を出力する必要がある。この信号は、互いにＯＮ／Ｏ
ＦＦが反転した信号でなければならないが、同時に回路
構成の簡略化を図るため、同相のＦＥＴへの信号を同じ
ＯＮ／ＯＦＦ信号を用いて生成したものも多数の例があ
る。
【０００４】しかし、このようにＦＥＴへのＯＮ／ＯＦ
Ｆの信号を同じＯＮ／ＯＦＦ信号から生成した場合、イ
ンバータのハイサイド側又はロウサイド側の信号のＯＮ
／ＯＦＦを、ドライブ回路で反転させないと同相のＦＥ
Ｔの短絡が起こる。一般に、ロウサイド側のＦＥＴのＯ
Ｎ／ＯＦＦを基準に設計するため、ハイサイド側にＯＮ
／ＯＦＦの反転を兼ねたドライブ回路を設ける必要があ
った。
Ｆの信号を同じＯＮ／ＯＦＦ信号から生成した場合、イ
ンバータのハイサイド側又はロウサイド側の信号のＯＮ
／ＯＦＦを、ドライブ回路で反転させないと同相のＦＥ
Ｔの短絡が起こる。一般に、ロウサイド側のＦＥＴのＯ
Ｎ／ＯＦＦを基準に設計するため、ハイサイド側にＯＮ
／ＯＦＦの反転を兼ねたドライブ回路を設ける必要があ
った。
【０００５】本出願人は、こうした回路構成の簡略化を
目的とした研究開発の段階で、図４に示すモータ駆動用
インバータのドライブ回路を開発した。これは、Ｕ、
Ｖ、Ｗの３相からなる固定子巻線Ｕ、Ｖ、Ｗへ供給され
る電流を、ドレイン−ソース間のＯＮ／ＯＦＦで直接Ｏ
Ｎ／ＯＦＦさせるハイサイド側のＭＯＳ型ＦＥＴと、エ
ミッタに印加される信号生成部からのＯＮ／ＯＦＦ信号
（ＬＯＷ／ＨＩＧＨの電圧）でＯＮ／ＯＦＦし、抵抗Ｒ
１、Ｒ２を直列に介してハイサイド側ＦＥＴのソースの
電位（＋３６Ｖ）と同電位にコレクタを接続し、ベース
を＋１２Ｖの電位に接続したトランジスタＴｒと、ハイ
サイド側ＦＥＴのゲートを抵抗Ｒ１と抵抗Ｒ２との接続
点に接続する結線とを備えたドライブ回路と、同じく固
定子巻線Ｕ、Ｖ、Ｗへ供給される電流を、ドレイン−ソ
ース間のＯＮ／ＯＦＦで直接ＯＮ／ＯＦＦさせるロウサ
イド側のＭＯＳ型ＦＥＴとからなる１相分の回路を、３
相分用いて構成したものである。
目的とした研究開発の段階で、図４に示すモータ駆動用
インバータのドライブ回路を開発した。これは、Ｕ、
Ｖ、Ｗの３相からなる固定子巻線Ｕ、Ｖ、Ｗへ供給され
る電流を、ドレイン−ソース間のＯＮ／ＯＦＦで直接Ｏ
Ｎ／ＯＦＦさせるハイサイド側のＭＯＳ型ＦＥＴと、エ
ミッタに印加される信号生成部からのＯＮ／ＯＦＦ信号
（ＬＯＷ／ＨＩＧＨの電圧）でＯＮ／ＯＦＦし、抵抗Ｒ
１、Ｒ２を直列に介してハイサイド側ＦＥＴのソースの
電位（＋３６Ｖ）と同電位にコレクタを接続し、ベース
を＋１２Ｖの電位に接続したトランジスタＴｒと、ハイ
サイド側ＦＥＴのゲートを抵抗Ｒ１と抵抗Ｒ２との接続
点に接続する結線とを備えたドライブ回路と、同じく固
定子巻線Ｕ、Ｖ、Ｗへ供給される電流を、ドレイン−ソ
ース間のＯＮ／ＯＦＦで直接ＯＮ／ＯＦＦさせるロウサ
イド側のＭＯＳ型ＦＥＴとからなる１相分の回路を、３
相分用いて構成したものである。
【０００６】このドライブ回路を用い、図５に示すよう
なモード１からモード６までが順に繰り返されるＯＮ／
ＯＦＦ信号（ハイサイド側はＬＯＷ電圧でＦＥＴがＯＮ
し、ロウサイド側はＨＩＧＨ電圧でＦＥＴがＯＮする。
電圧に置き換えるとハイサイド側及びロウサイド側に
は、同じＨＩＧＨ／ＬＯＷの電圧信号が出力される。）
で、インバータを構成する６個のＦＥＴ（Ｕ、Ｖ、Ｗの
各相に対応して、ハイサイド側をＦＥＴｕｈ、ＦＥＴｖ
ｈ、ＦＥＴｗｈ、ロウサイド側をＦＥＴｕｌ、ＦＥＴｖ
ｌ、ＦＥＴｗｌ）を駆動した。なお、ロウサイド側ＦＥ
ＴのＯＮ信号が出力される期間を、ＨＩＧＨ電圧（ＯＮ
信号）を出力するＴｏｎの期間と、ＬＯＷ電圧（ＯＦＦ
信号）を出力するＴｏｆｆの期間とからなる周期Ｔでチ
ョッピングし、このＴｏｎ／Ｔｏｆｆのデューティ比を
変えてモータの回転速度を変えるように構成している。
また、抵抗Ｒ１、Ｒ２の値は、ＦＥＴのＲｄｓ（ＯＮ）
抵抗を小さくするために、ＦＥＴのＶｇｓｓの最大定格
電圧にＶｇｓが近づくように選定した。
なモード１からモード６までが順に繰り返されるＯＮ／
ＯＦＦ信号（ハイサイド側はＬＯＷ電圧でＦＥＴがＯＮ
し、ロウサイド側はＨＩＧＨ電圧でＦＥＴがＯＮする。
電圧に置き換えるとハイサイド側及びロウサイド側に
は、同じＨＩＧＨ／ＬＯＷの電圧信号が出力される。）
で、インバータを構成する６個のＦＥＴ（Ｕ、Ｖ、Ｗの
各相に対応して、ハイサイド側をＦＥＴｕｈ、ＦＥＴｖ
ｈ、ＦＥＴｗｈ、ロウサイド側をＦＥＴｕｌ、ＦＥＴｖ
ｌ、ＦＥＴｗｌ）を駆動した。なお、ロウサイド側ＦＥ
ＴのＯＮ信号が出力される期間を、ＨＩＧＨ電圧（ＯＮ
信号）を出力するＴｏｎの期間と、ＬＯＷ電圧（ＯＦＦ
信号）を出力するＴｏｆｆの期間とからなる周期Ｔでチ
ョッピングし、このＴｏｎ／Ｔｏｆｆのデューティ比を
変えてモータの回転速度を変えるように構成している。
また、抵抗Ｒ１、Ｒ２の値は、ＦＥＴのＲｄｓ（ＯＮ）
抵抗を小さくするために、ＦＥＴのＶｇｓｓの最大定格
電圧にＶｇｓが近づくように選定した。
【０００７】この試験において、モータの回転速度を変
えるためにデューティ比を変えたところ、ハイサイド側
ＦＥＴのドレイン−ソース間に設けたフライホイールダ
イオード３の追従性が遅く、トランジスタＴｒの異常加
熱やモータからの異音が発生した。また、ハイサイド側
ＦＥＴにＯＦＦ信号を与えているにもかかわらず、これ
らがＯＮ状態になる異常現象が起こるなどの問題が生じ
た。
えるためにデューティ比を変えたところ、ハイサイド側
ＦＥＴのドレイン−ソース間に設けたフライホイールダ
イオード３の追従性が遅く、トランジスタＴｒの異常加
熱やモータからの異音が発生した。また、ハイサイド側
ＦＥＴにＯＦＦ信号を与えているにもかかわらず、これ
らがＯＮ状態になる異常現象が起こるなどの問題が生じ
た。
【０００８】この発明は、これらの問題を解消すること
を目的とするもので、フライホイールダイオード３のス
イッチング特性に影響されることなく、パワースイッチ
ング素子のＯＮ／ＯＦＦ動作の高速化とＯＦＦ時の動作
の安定化を図ることを目的とするものである。
を目的とするもので、フライホイールダイオード３のス
イッチング特性に影響されることなく、パワースイッチ
ング素子のＯＮ／ＯＦＦ動作の高速化とＯＦＦ時の動作
の安定化を図ることを目的とするものである。
【０００９】
【課題を解決するための手段】この発明はかかる課題を
解決するため、複数のパワースイッチング素子をブリッ
ジ状に接続してインバータを構成し、これらのパワース
イッチング素子のＯＮ／ＯＦＦ動作で、直流電力を断続
的にモータの固定子巻線へ供給するモータ駆動用インバ
ータのドライブ回路において、上記複数のパワースイッ
チング素子を動作させる信号を、モータの回転子の回転
位置に基づいて生成する信号生成部と、この信号生成部
で生成された信号に応答して動作し、かつ上記複数のパ
ワースイッチング素子のうち、直流電力の高電位端に接
続したパワースイッチング素子に、これらを直接動作さ
せる出力を供給するスイッチング素子と、このスイッチ
ング素子の出力を、直流電力の高電位端に接続する抵抗
とコンデンサとからなる並列回路とを備えたことを特徴
とするものである。
解決するため、複数のパワースイッチング素子をブリッ
ジ状に接続してインバータを構成し、これらのパワース
イッチング素子のＯＮ／ＯＦＦ動作で、直流電力を断続
的にモータの固定子巻線へ供給するモータ駆動用インバ
ータのドライブ回路において、上記複数のパワースイッ
チング素子を動作させる信号を、モータの回転子の回転
位置に基づいて生成する信号生成部と、この信号生成部
で生成された信号に応答して動作し、かつ上記複数のパ
ワースイッチング素子のうち、直流電力の高電位端に接
続したパワースイッチング素子に、これらを直接動作さ
せる出力を供給するスイッチング素子と、このスイッチ
ング素子の出力を、直流電力の高電位端に接続する抵抗
とコンデンサとからなる並列回路とを備えたことを特徴
とするものである。
【００１０】また、上記信号生成部を、直流電力の高電
位端の電位より低い電位で動作するように構成し、低出
力型のスイッチング素子の利用を図るものである。以下
に、この発明の構成を図面を用いて詳細に説明する。
位端の電位より低い電位で動作するように構成し、低出
力型のスイッチング素子の利用を図るものである。以下
に、この発明の構成を図面を用いて詳細に説明する。
【００１１】
【発明の実施の形態】図１は、この発明の具体的な実施
の形態を示す電気回路図であり、４極の回転子５と３相
の固定子巻線Ｕ、Ｖ、Ｗからなる直流ブラシレスモータ
６に適用したものである。したがって、回転子の極数は
２の倍数で任意に選択可能であり、固定子巻線Ｕ、Ｖ、
Ｗを巻く歯の数も３の倍数で任意に選択可能であり、３
相をさらに多相化することも可能である。
の形態を示す電気回路図であり、４極の回転子５と３相
の固定子巻線Ｕ、Ｖ、Ｗからなる直流ブラシレスモータ
６に適用したものである。したがって、回転子の極数は
２の倍数で任意に選択可能であり、固定子巻線Ｕ、Ｖ、
Ｗを巻く歯の数も３の倍数で任意に選択可能であり、３
相をさらに多相化することも可能である。
【００１２】７は、６個のパワースイッチング素子（Ｍ
ＯＳ型ＦＥＴ）を３相ブリッジ状に結線したインバータ
であり、ハイサイド側にＰチャンネルのＦＥＴｗｈ、ｖ
ｈ、ｕｈを配置し、ロウサイド側にＮチャンネルのＦＥ
Ｔｗｌ、ｖｌ、ｕｌを配置し、それぞれのＦＥＴには、
ドレイン−ソース間にフライホイールダイオードが設け
られている。ハイサイド側ＦＥＴのソースは、＋３６Ｖ
の直流電力の高電位端に接続され、ロウサイド側ＦＥＴ
のソースは、抵抗４を介して接地電位に接続されてい
る。このような構成の等価回路を持つインバータ用半導
体としては、東芝製のＭＰ６４０３を用いることができ
る。なお、パワースイッチング素子はＦＥＴに限るもの
ではなく、バイポーラ型のパワートランジスタを用いる
こともでき、例えば、６個のパワートランジスタ（Ｐチ
ャンネル３個、Ｎチャンネル３個）を３相ブリッジ状に
結線した等価回路を持つ、東芝製のインバータ用半導体
ＭＰ６４０１等を用いてもよい。
ＯＳ型ＦＥＴ）を３相ブリッジ状に結線したインバータ
であり、ハイサイド側にＰチャンネルのＦＥＴｗｈ、ｖ
ｈ、ｕｈを配置し、ロウサイド側にＮチャンネルのＦＥ
Ｔｗｌ、ｖｌ、ｕｌを配置し、それぞれのＦＥＴには、
ドレイン−ソース間にフライホイールダイオードが設け
られている。ハイサイド側ＦＥＴのソースは、＋３６Ｖ
の直流電力の高電位端に接続され、ロウサイド側ＦＥＴ
のソースは、抵抗４を介して接地電位に接続されてい
る。このような構成の等価回路を持つインバータ用半導
体としては、東芝製のＭＰ６４０３を用いることができ
る。なお、パワースイッチング素子はＦＥＴに限るもの
ではなく、バイポーラ型のパワートランジスタを用いる
こともでき、例えば、６個のパワートランジスタ（Ｐチ
ャンネル３個、Ｎチャンネル３個）を３相ブリッジ状に
結線した等価回路を持つ、東芝製のインバータ用半導体
ＭＰ６４０１等を用いてもよい。
【００１３】８は、図５に示したモード１からモード６
のサイクルでＯＮ／ＯＦＦ信号を生成する信号生成部で
あり、回転子５の回転で固定子巻線Ｕ、Ｖ、Ｗに生じる
誘起電圧の変化から回転子５の位置を求め、この回転子
位置に基づいてそれぞれの固定子巻線Ｕ、Ｖ、Ｗへの通
電を断続的に行わせるＯＮ／ＯＦＦ信号を出力し、同時
にチョッピング周期Ｔのデューティ比を変えて回転数を
制御する。この信号生成部８としては、例えばＭｉｃｒ
ｏ Ｌｉｎｅａｒ社製の半導体（ＢＬＤＣ ＰＷＭ Ｍ
ｏｔｏｒ Ｃｏｎｔｒｏｌｌｅｒ）ＭＬ４４３３（又は
ＭＬ４４２５）等を用いることができる。この信号生成
部８の内部構成は、図２のブロック図に示すように構成
され、１４〜１６番ピンに与えられる固定子巻線Ｕ、
Ｖ、Ｗに生じる誘起電圧の変化を検出し、その変化に対
応する信号を出力する「ＢＡＣＫＥＭＦ ＳＡＭＰＬＥ
Ｒ」部と、この信号と５番ピンに与えられるスピード
（回転数）信号とに基づき、かつＰＷＭ（パルス幅変
調）でチョッピングして固定子巻線Ｕ、Ｖ、Ｗへの通電
パターンを決定する「ＰＷＭ ＳＰＥＥＤ ＣＯＮＴＲ
ＯＬ」部と、この通電パターンに基づいてインバータを
構成する６個のパワースイッチング素子のＯＮ／ＯＦＦ
を決め、その信号を「ＨＩＧＨ ＳＩＤＥ ＧＡＴＥ
ＤＲＩＶＥ」と「ＬＯＷ ＳＩＤＥ ＧＡＴＥ ＤＲＩ
ＶＥ」に出力する「ＣＯＭＭＵＴＡＴＩＯＮ ＆ ＣＯ
ＮＴＲＯＬ ＬＯＧＩＣ」等を備え、「ＨＩＧＨ ＳＩ
ＤＥ ＧＡＴＥ ＤＲＩＶＥ」と「ＬＯＷ ＳＩＤＥ
ＧＡＴＥＤＲＩＶＥ」から７〜９番ピン及び１１〜１３
番ピンを介してＯＮ／ＯＦＦ信号（ＨＩＧＨ／ＬＯＷの
電位又はＬＯＷ／ＨＩＧＨの電位）を出力するものであ
る。
のサイクルでＯＮ／ＯＦＦ信号を生成する信号生成部で
あり、回転子５の回転で固定子巻線Ｕ、Ｖ、Ｗに生じる
誘起電圧の変化から回転子５の位置を求め、この回転子
位置に基づいてそれぞれの固定子巻線Ｕ、Ｖ、Ｗへの通
電を断続的に行わせるＯＮ／ＯＦＦ信号を出力し、同時
にチョッピング周期Ｔのデューティ比を変えて回転数を
制御する。この信号生成部８としては、例えばＭｉｃｒ
ｏ Ｌｉｎｅａｒ社製の半導体（ＢＬＤＣ ＰＷＭ Ｍ
ｏｔｏｒ Ｃｏｎｔｒｏｌｌｅｒ）ＭＬ４４３３（又は
ＭＬ４４２５）等を用いることができる。この信号生成
部８の内部構成は、図２のブロック図に示すように構成
され、１４〜１６番ピンに与えられる固定子巻線Ｕ、
Ｖ、Ｗに生じる誘起電圧の変化を検出し、その変化に対
応する信号を出力する「ＢＡＣＫＥＭＦ ＳＡＭＰＬＥ
Ｒ」部と、この信号と５番ピンに与えられるスピード
（回転数）信号とに基づき、かつＰＷＭ（パルス幅変
調）でチョッピングして固定子巻線Ｕ、Ｖ、Ｗへの通電
パターンを決定する「ＰＷＭ ＳＰＥＥＤ ＣＯＮＴＲ
ＯＬ」部と、この通電パターンに基づいてインバータを
構成する６個のパワースイッチング素子のＯＮ／ＯＦＦ
を決め、その信号を「ＨＩＧＨ ＳＩＤＥ ＧＡＴＥ
ＤＲＩＶＥ」と「ＬＯＷ ＳＩＤＥ ＧＡＴＥ ＤＲＩ
ＶＥ」に出力する「ＣＯＭＭＵＴＡＴＩＯＮ ＆ ＣＯ
ＮＴＲＯＬ ＬＯＧＩＣ」等を備え、「ＨＩＧＨ ＳＩ
ＤＥ ＧＡＴＥ ＤＲＩＶＥ」と「ＬＯＷ ＳＩＤＥ
ＧＡＴＥＤＲＩＶＥ」から７〜９番ピン及び１１〜１３
番ピンを介してＯＮ／ＯＦＦ信号（ＨＩＧＨ／ＬＯＷの
電位又はＬＯＷ／ＨＩＧＨの電位）を出力するものであ
る。
【００１４】９は、信号生成部８の１番ピンへ印加され
る電圧の検出回路で、抵抗とコンデンサで構成され、抵
抗４に生じる電圧（抵抗４に流れる電流、すなわちモー
タ６に流れる電流に相当する電圧）が印加される。信号
生成部８は、この電圧が設定値を超えないようにスイッ
チング素子のＯＮ／ＯＦＦの比率（デューティ比）に制
限を加え、モータ６に流れる電流の電流制御を行う。１
０は、信号生成部８を動作させる回路であり、電解コン
デンサとコンデンサで構成され、＋１２Ｖの直流電圧を
安定化している。１１は、１７、１８番ピンに接続され
る回路で、電解コンデンサ、２個のコンデンサ及び２個
の抵抗で構成され、ＶＣＯの周波数と回転数の上昇速度
を設定する。１２は、３、４番ピンに接続される回路
で、電解コンデンサ、２個のコンデンサ及び抵抗で構成
され、モータ６の停止レベルと回転方向を設定する。１
３は、可変抵抗で構成した回路で５、６番ピンに接続さ
れ、モータ６の目標回転数を設定する。
る電圧の検出回路で、抵抗とコンデンサで構成され、抵
抗４に生じる電圧（抵抗４に流れる電流、すなわちモー
タ６に流れる電流に相当する電圧）が印加される。信号
生成部８は、この電圧が設定値を超えないようにスイッ
チング素子のＯＮ／ＯＦＦの比率（デューティ比）に制
限を加え、モータ６に流れる電流の電流制御を行う。１
０は、信号生成部８を動作させる回路であり、電解コン
デンサとコンデンサで構成され、＋１２Ｖの直流電圧を
安定化している。１１は、１７、１８番ピンに接続され
る回路で、電解コンデンサ、２個のコンデンサ及び２個
の抵抗で構成され、ＶＣＯの周波数と回転数の上昇速度
を設定する。１２は、３、４番ピンに接続される回路
で、電解コンデンサ、２個のコンデンサ及び抵抗で構成
され、モータ６の停止レベルと回転方向を設定する。１
３は、可変抵抗で構成した回路で５、６番ピンに接続さ
れ、モータ６の目標回転数を設定する。
【００１５】１４は、７〜９番、１１〜１６番ピンに接
続される回路で、信号生成部８とのインターフェース用
の抵抗がそれぞれの端子に対応して接続されている。１
４〜１６番ピンは、それぞれ抵抗を介してモータ６の固
定子巻線Ｕ、Ｖ、Ｗの各相に接続されるとともに、イン
バータ７のＵ、Ｖ、Ｗ出力に接続され、固定子巻線Ｕ、
Ｖ、Ｗに生じる誘起電圧を検出する。１１〜１３番ピン
は、それぞれの抵抗を介してロウサイド側ＦＥＴの各ゲ
ートに接続され、「ＬＯＷ ＳＩＤＥ ＧＡＴＥ ＤＲ
ＩＶＥ」により１１〜１３番ピンから出力されるＯＮ／
ＯＦＦ信号（ＨＩＧＨ／ＬＯＷ電圧）で、ロウサイド側
ＦＥＴのＯＮ／ＯＦＦを制御する。
続される回路で、信号生成部８とのインターフェース用
の抵抗がそれぞれの端子に対応して接続されている。１
４〜１６番ピンは、それぞれ抵抗を介してモータ６の固
定子巻線Ｕ、Ｖ、Ｗの各相に接続されるとともに、イン
バータ７のＵ、Ｖ、Ｗ出力に接続され、固定子巻線Ｕ、
Ｖ、Ｗに生じる誘起電圧を検出する。１１〜１３番ピン
は、それぞれの抵抗を介してロウサイド側ＦＥＴの各ゲ
ートに接続され、「ＬＯＷ ＳＩＤＥ ＧＡＴＥ ＤＲ
ＩＶＥ」により１１〜１３番ピンから出力されるＯＮ／
ＯＦＦ信号（ＨＩＧＨ／ＬＯＷ電圧）で、ロウサイド側
ＦＥＴのＯＮ／ＯＦＦを制御する。
【００１６】１５、１６、１７は、ハイサイド側ＦＥＴ
のスイッチング素子であるトランジスタで、各エミッタ
がそれぞれの抵抗を介して７〜９番ピンに接続され、
「ＨＩＧＨ ＳＩＤＥ ＧＡＴＥ ＤＲＩＶＥ」により
７〜９番ピンから出力されるＯＮ／ＯＦＦ信号（ＬＯＷ
／ＨＩＧＨ電圧）で、トランジスタ１５〜１７のＯＮ／
ＯＦＦが制御される。トランジスタ１５〜１７の各コレ
クタは、直列に接続された抵抗１８と抵抗１９、抵抗２
０と抵抗２１、抵抗２２と抵抗２３を介してハイサイド
側ＦＥＴのソースと同じく＋３６Ｖの直流電力の高電位
端に接続されている。２４、２５、２６は、抵抗１９、
２１、２３と並列に接続されたコンデンサで、その容量
は、５．６ｋΩの抵抗１９、２１、２３に対して０．０
１μＦである。トランジスタ１５〜１７の各ベースは、
＋１２Ｖの直流電力に接続されてその電位が常時＋１２
Ｖに保たれている。ハイサイド側ＦＥＴの各ゲートは、
各相に応じた抵抗１８と抵抗１９、抵抗２０と抵抗２
１、抵抗２２と抵抗２３の接続点に接続されている。
のスイッチング素子であるトランジスタで、各エミッタ
がそれぞれの抵抗を介して７〜９番ピンに接続され、
「ＨＩＧＨ ＳＩＤＥ ＧＡＴＥ ＤＲＩＶＥ」により
７〜９番ピンから出力されるＯＮ／ＯＦＦ信号（ＬＯＷ
／ＨＩＧＨ電圧）で、トランジスタ１５〜１７のＯＮ／
ＯＦＦが制御される。トランジスタ１５〜１７の各コレ
クタは、直列に接続された抵抗１８と抵抗１９、抵抗２
０と抵抗２１、抵抗２２と抵抗２３を介してハイサイド
側ＦＥＴのソースと同じく＋３６Ｖの直流電力の高電位
端に接続されている。２４、２５、２６は、抵抗１９、
２１、２３と並列に接続されたコンデンサで、その容量
は、５．６ｋΩの抵抗１９、２１、２３に対して０．０
１μＦである。トランジスタ１５〜１７の各ベースは、
＋１２Ｖの直流電力に接続されてその電位が常時＋１２
Ｖに保たれている。ハイサイド側ＦＥＴの各ゲートは、
各相に応じた抵抗１８と抵抗１９、抵抗２０と抵抗２
１、抵抗２２と抵抗２３の接続点に接続されている。
【００１７】このドライブ回路において、信号生成部８
の９番ピンがＯＮ信号（ＬＯＷレベル電圧）を出力する
とトランジスタ１７がＯＮとなり、インバータ７のＦＥ
Ｔｕｈのゲートに、抵抗２３による分圧電圧（３６−１
２＝２４Ｖを抵抗２２と抵抗２３で分圧し、抵抗２３に
相当する分の電圧）が印加され、ＦＥＴｕｈがＯＮとと
なる。９番ピンの出力がＯＦＦ（ＨＩＧＨレベル電圧）
になると、トランジスタ１７がＯＦＦとなり、抵抗２３
による分圧電圧が０Ｖになり、ＦＥＴｕｈがＯＦＦにな
る。他のハイサイド側ＦＥＴｖｈ、ＦＥＴｗｈも同様
に、信号生成部８の７、８番ピンの出力信号によりＯＮ
／ＯＦＦが制御される。
の９番ピンがＯＮ信号（ＬＯＷレベル電圧）を出力する
とトランジスタ１７がＯＮとなり、インバータ７のＦＥ
Ｔｕｈのゲートに、抵抗２３による分圧電圧（３６−１
２＝２４Ｖを抵抗２２と抵抗２３で分圧し、抵抗２３に
相当する分の電圧）が印加され、ＦＥＴｕｈがＯＮとと
なる。９番ピンの出力がＯＦＦ（ＨＩＧＨレベル電圧）
になると、トランジスタ１７がＯＦＦとなり、抵抗２３
による分圧電圧が０Ｖになり、ＦＥＴｕｈがＯＦＦにな
る。他のハイサイド側ＦＥＴｖｈ、ＦＥＴｗｈも同様
に、信号生成部８の７、８番ピンの出力信号によりＯＮ
／ＯＦＦが制御される。
【００１８】ハイサイド側ＦＥＴｕｈ、ロウサイド側Ｆ
ＥＴｕｌがともにＯＦＦの場合の電流の流れは、まずＦ
ＥＴｕｌがＦＥＴｕｈに続いてＯＦＦになると（図５の
モード６）、固定子巻線Ｕが解放状態（電圧が印加され
ていない状態）になり、回転子５の回転によって生じて
いる誘起電圧の変化による電流のみが流れる。この誘起
電圧による電流は、主に固定子巻線ＵからＦＥＴｕｈの
フライホイールダイオードの順方向、＋３６Ｖの直流電
力の高電位端に流れ、一部は、ＦＥＴｕｈのドレイン−
ゲート間から、逆方向に充電されて電位が低くなってい
るコンデンサ２６へ流れ、このコンデンサ２６に蓄積さ
れる。このように、ＦＥＴｕｈのフライホイールダイオ
ードの動作遅れの間、固定子巻線Ｕに生じた誘起電圧に
よる電流は、ＦＥＴｕｈのドレイン−ゲート間を介して
コンデンサ２６に蓄積される。なお、ＦＥＴｕｌのドレ
イン−ソース間のＯＦＦ抵抗は大きいので、ＦＥＴｕｌ
のドレイン−ソース間には誘起電圧による電流は実質的
に流れない。
ＥＴｕｌがともにＯＦＦの場合の電流の流れは、まずＦ
ＥＴｕｌがＦＥＴｕｈに続いてＯＦＦになると（図５の
モード６）、固定子巻線Ｕが解放状態（電圧が印加され
ていない状態）になり、回転子５の回転によって生じて
いる誘起電圧の変化による電流のみが流れる。この誘起
電圧による電流は、主に固定子巻線ＵからＦＥＴｕｈの
フライホイールダイオードの順方向、＋３６Ｖの直流電
力の高電位端に流れ、一部は、ＦＥＴｕｈのドレイン−
ゲート間から、逆方向に充電されて電位が低くなってい
るコンデンサ２６へ流れ、このコンデンサ２６に蓄積さ
れる。このように、ＦＥＴｕｈのフライホイールダイオ
ードの動作遅れの間、固定子巻線Ｕに生じた誘起電圧に
よる電流は、ＦＥＴｕｈのドレイン−ゲート間を介して
コンデンサ２６に蓄積される。なお、ＦＥＴｕｌのドレ
イン−ソース間のＯＦＦ抵抗は大きいので、ＦＥＴｕｌ
のドレイン−ソース間には誘起電圧による電流は実質的
に流れない。
【００１９】次に、このようなＦＥＴｕｈ、ＦＥＴｕｌ
がともにＯＦＦの状態からＦＥＴｕｈにＯＮ信号が与え
られる場合（図５のモード１）は、まずトランジスタ１
７がＯＮになるが、このときトランジスタ１７のコレク
タの電位は、＋３６ｖの直流電力の電圧にコンデンサ２
４の電圧が加えられた電位が印加されているので、この
分トランジスタ１７のスイッチング速度が速くなり、し
たがって、ＦＥＴｕｈのＯＮ速度も加速される。トラン
ジスタ１７がＯＮした後は、コンデンサ２６が＋３６Ｖ
の直流電圧で誘起電圧に対して逆方向に充電される。こ
のコンデンサ２６の充電は、ＦＥＴｕｈのソース−ゲー
ト間を逆バイアスするので、図５のモード３〜５の間
は、ＦＥＴｕｈがＯＦＦ信号にもかかわらずノイズで誤
動作するのを防止している。
がともにＯＦＦの状態からＦＥＴｕｈにＯＮ信号が与え
られる場合（図５のモード１）は、まずトランジスタ１
７がＯＮになるが、このときトランジスタ１７のコレク
タの電位は、＋３６ｖの直流電力の電圧にコンデンサ２
４の電圧が加えられた電位が印加されているので、この
分トランジスタ１７のスイッチング速度が速くなり、し
たがって、ＦＥＴｕｈのＯＮ速度も加速される。トラン
ジスタ１７がＯＮした後は、コンデンサ２６が＋３６Ｖ
の直流電圧で誘起電圧に対して逆方向に充電される。こ
のコンデンサ２６の充電は、ＦＥＴｕｈのソース−ゲー
ト間を逆バイアスするので、図５のモード３〜５の間
は、ＦＥＴｕｈがＯＦＦ信号にもかかわらずノイズで誤
動作するのを防止している。
【００２０】以上の動作は、他のハイサイド側ＦＥＴｖ
ｈ、ＦＥＴｗｈにおいても同様であり、ＦＥＴの代わり
にバイポーラ型パワートランジスタをインバータに用い
た場合も同様な動作が得られる。
ｈ、ＦＥＴｗｈにおいても同様であり、ＦＥＴの代わり
にバイポーラ型パワートランジスタをインバータに用い
た場合も同様な動作が得られる。
【００２１】
【発明の効果】以上のようにこの発明は、モータ駆動用
インバータのハイサイド側のパワースイッチング素子の
ＯＮ／ＯＦＦ信号の入力端と、このパワースイッチング
素子の直流電力の高電位端との間に、抵抗とコンデンサ
とからなる並列回路を設けることにより、このコンデン
サの放充電作用を利用し、フライホイールダイオードの
追従性の遅さによる影響を取り除き、パワースイッチン
グ素子のＯＮ／ＯＦＦ動作の高速化を図るとともに、Ｏ
ＦＦ時の安定化を同時に実現することができるものであ
る。
インバータのハイサイド側のパワースイッチング素子の
ＯＮ／ＯＦＦ信号の入力端と、このパワースイッチング
素子の直流電力の高電位端との間に、抵抗とコンデンサ
とからなる並列回路を設けることにより、このコンデン
サの放充電作用を利用し、フライホイールダイオードの
追従性の遅さによる影響を取り除き、パワースイッチン
グ素子のＯＮ／ＯＦＦ動作の高速化を図るとともに、Ｏ
ＦＦ時の安定化を同時に実現することができるものであ
る。
【００２２】また、直流電力の高電位端の電位より低い
電位で信号生成部を動作するように構成し、低出力型の
スイッチング素子を利用可能とするものである。
電位で信号生成部を動作するように構成し、低出力型の
スイッチング素子を利用可能とするものである。
【図１】この発明を直流ブラシレスモータに適用した回
路図。
路図。
【図２】信号生成部のブロック図。
【図３】従来のモータ駆動用インバータのドライブ回路
図。
図。
【図４】本発明者の開発段階のモータ駆動用インバータ
のドライブ回路図。
のドライブ回路図。
【図５】パワースイッチング素子のＯＮ／ＯＦＦのサイ
クルを示すタイムチャート図。
クルを示すタイムチャート図。
５ 回転子 ６ モータ ８ 信号生成部 １９ 抵抗 ２１ 抵抗 ２３ 抵抗 ２４ コンデンサ ２５ コンデンサ ２６ コンデンサ
Claims (2)
- 【請求項１】 複数のパワースイッチング素子をブリッ
ジ状に接続してインバータを構成し、これらのパワース
イッチング素子のＯＮ／ＯＦＦ動作で、直流電力を断続
的にモータの固定子巻線へ供給するモータ駆動用インバ
ータのドライブ回路において、 上記複数のパワースイッチング素子を動作させる信号
を、モータの回転子の回転位置に基づいて生成する信号
生成部と、 この信号生成部で生成された信号に応答して動作し、か
つ上記複数のパワースイッチング素子のうち、直流電力
の高電位端に接続したパワースイッチング素子に、これ
らを直接動作させる出力を供給するスイッチング素子
と、 このスイッチング素子の出力を、直流電力の高電位端に
接続する抵抗とコンデンサとからなる並列回路とを備え
たことを特徴とするモータ駆動用インバータのドライブ
回路。 - 【請求項２】 上記信号生成部は、直流電力の高電位端
の電位より低い電位で動作する請求項１記載のモータ駆
動用インバータのドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9226962A JPH1141969A (ja) | 1997-07-19 | 1997-07-19 | モータ駆動用インバータのドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9226962A JPH1141969A (ja) | 1997-07-19 | 1997-07-19 | モータ駆動用インバータのドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1141969A true JPH1141969A (ja) | 1999-02-12 |
Family
ID=16853358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9226962A Pending JPH1141969A (ja) | 1997-07-19 | 1997-07-19 | モータ駆動用インバータのドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1141969A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1384650A3 (en) * | 2002-07-26 | 2004-09-29 | Toyoda Koki Kabushiki Kaisha | Vehicle steering control system |
| WO2005109616A1 (ja) * | 2004-05-11 | 2005-11-17 | Rohm Co., Ltd | Pwm駆動回路 |
| DE202008008563U1 (de) * | 2008-06-19 | 2009-10-29 | Ebm-Papst St. Georgen Gmbh & Co. Kg | Elektromotor |
-
1997
- 1997-07-19 JP JP9226962A patent/JPH1141969A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1384650A3 (en) * | 2002-07-26 | 2004-09-29 | Toyoda Koki Kabushiki Kaisha | Vehicle steering control system |
| WO2005109616A1 (ja) * | 2004-05-11 | 2005-11-17 | Rohm Co., Ltd | Pwm駆動回路 |
| JPWO2005109616A1 (ja) * | 2004-05-11 | 2008-03-21 | ローム株式会社 | Ｐｗｍ駆動回路 |
| DE202008008563U1 (de) * | 2008-06-19 | 2009-10-29 | Ebm-Papst St. Georgen Gmbh & Co. Kg | Elektromotor |
| US8054020B2 (en) | 2008-06-19 | 2011-11-08 | Ebm-Papst St. Georgen Gmbh & Co. Kg | Electric motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3304129B2 (ja) | モータ駆動装置及び方法 | |
| CN101361260B (zh) | 电机驱动电路、驱动方法、电机装置及使用了它的电子设备 | |
| US5382890A (en) | Integrated circuit driver having current limiter for brushless motor | |
| US6528968B2 (en) | Brushless-motor driver in PWM mode | |
| KR100404782B1 (ko) | 모터구동방법및그것을사용한전기기기 | |
| US5614797A (en) | Stator coil driver circuit for a brushless DC motor | |
| KR100331008B1 (ko) | 작은 시상수 재생 전류로를 갖는 스테핑 모터 구동 장치 | |
| JPH1080182A (ja) | モータ駆動制御装置 | |
| US5771166A (en) | Asymmetrical bridge inverter circuit for driving a switched reluctance motor | |
| US6323609B1 (en) | Alternate high-side/low-side PWM operation of brushless motors | |
| JP2005269855A (ja) | 直流モータ駆動回路 | |
| KR100924924B1 (ko) | 게이트 드라이버 및 이를 이용한 모터 구동 장치 | |
| US6222751B1 (en) | Driver circuit for a polyphase DC motor with minimized voltage spikes | |
| JPH1141969A (ja) | モータ駆動用インバータのドライブ回路 | |
| JP2755057B2 (ja) | 直流ブラシレスモータの駆動回路 | |
| JPH09331692A (ja) | モータの駆動回路 | |
| JPH0534916B2 (ja) | ||
| JPH11235078A (ja) | 直流センサレスモータの運転方法 | |
| JP3883662B2 (ja) | モータ制御回路 | |
| JP3039591B2 (ja) | インバータ回路 | |
| JPS6359789A (ja) | ステツピングモ−タの駆動回路 | |
| KR20010003860A (ko) | 모터의 구동방법 | |
| EP0964507A1 (en) | A control circuit for an electric motor without commutator | |
| JPH09308288A (ja) | 直流モータの駆動回路 | |
| JPH0731167A (ja) | ３相モータ駆動回路 |