JPH113955A - Semiconductor chip mounting board - Google Patents

Semiconductor chip mounting board

Info

Publication number
JPH113955A
JPH113955A JP15520997A JP15520997A JPH113955A JP H113955 A JPH113955 A JP H113955A JP 15520997 A JP15520997 A JP 15520997A JP 15520997 A JP15520997 A JP 15520997A JP H113955 A JPH113955 A JP H113955A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
wiring pattern
mounting board
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15520997A
Other languages
Japanese (ja)
Inventor
Yukiharu Takeuchi
之治 竹内
Hidenori Takayanagi
秀則 高柳
Kuniyuki Tanaka
邦幸 田中
Takehiko Arai
剛彦 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP15520997A priority Critical patent/JPH113955A/en
Publication of JPH113955A publication Critical patent/JPH113955A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/365Assembling flexible printed circuits with other printed circuits by abutting, i.e. without alloying process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip mounting board which can facilitate bonding of semiconductor chip for its mounting thereon. SOLUTION: In the chip mounting board, a semiconductor chip 30 is mounted on one or both sides of a substrate 22 and a plurality of external connection terminals are formed as arranged at one end edge side of the substrate 22. In this case bonded one surface of the substrate 22 is one end side of a wiring pattern film 24 which has a wiring pattern formed on a surface of an electrically insulating base film, the other end of the pattern film 24 is folded back along an outer surface of an elastomer 28 formed at one end edge of the substrate 22 and then bonded onto the other surface of the substrate 22, whereby the wiring pattern at the folded-back area of the pattern film 24 is formed on an external connection terminal 24c.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はメモリボード等のボ
ード上に半導体チップあるいは半導体デバイスを搭載し
た半導体チップ搭載ボードに関する。
The present invention relates to a semiconductor chip mounting board in which a semiconductor chip or a semiconductor device is mounted on a board such as a memory board.

【0002】[0002]

【従来の技術】図7はSIMMあるいはDIMMとよば
れるメモリボードの一般的な形状を示す。このメモリボ
ードは基板10の片面あるいは両面にデバイス12を搭
載し、基板の一方の端縁に沿って外部接続端子14を並
列に配置して成るものである。メモリボードはコンピュ
ータのRAMの増設等に応じて、適宜マザーボード等に
装着して使用される。従来、メモリボードの装着にはソ
ケットが用いられており、メモリボードの接続端子を設
けた端縁をソケットに挿入することにより接続端子がソ
ケットのコンタクトと電気的に接続されるようになって
いる。
2. Description of the Related Art FIG. 7 shows a general shape of a memory board called a SIMM or a DIMM. This memory board has devices 12 mounted on one or both sides of a substrate 10 and external connection terminals 14 arranged in parallel along one edge of the substrate. The memory board is used by being appropriately mounted on a motherboard or the like according to the addition of a RAM of a computer or the like. Conventionally, a socket is used for mounting a memory board, and the connection terminal is electrically connected to a contact of the socket by inserting an edge provided with a connection terminal of the memory board into the socket. .

【0003】[0003]

【発明が解決しようとする課題】このように従来のメモ
リボードはソケットに基板10を差し込んで装着する方
式によっているから、接続部分の構造としてソケットが
必要でありそのためコストアップにつながるという問題
がある。また、メモリボードの基板10にはプリント基
板が用いられているから、配線パターンを高密度に形成
することが難しく、たとえばフリップチップ接続といっ
た半導体チップの搭載方法を採用することが困難であっ
た。また、半導体チップを封止したデバイスを基板10
に搭載する方式のため配線が長くなり高周波特性の点で
不利になること、半導体チップで発生する熱を放散させ
るためにヒートスプレッダが別に必要になるといった問
題点があった。
As described above, since the conventional memory board employs a system in which the board 10 is inserted into a socket and mounted, a socket is required as a structure of a connecting portion, which leads to a problem that the cost is increased. . In addition, since a printed board is used as the substrate 10 of the memory board, it is difficult to form a wiring pattern with high density, and it is difficult to adopt a semiconductor chip mounting method such as flip chip connection. Further, the device in which the semiconductor chip is sealed is mounted on the substrate 10.
However, there is a problem that the wiring is long and disadvantageous in terms of high-frequency characteristics due to the method of mounting on a semiconductor chip, and a separate heat spreader is required to dissipate heat generated in the semiconductor chip.

【0004】本発明は基板の端縁に沿って実装用の接続
端子を配列したメモリボード等の半導体チップ搭載ボー
ドの構成に係るものであり、ソケットを使用せずに実装
することを可能とし、配線を高密度に形成して電気的特
性のすぐれた半導体チップ搭載ボードとして提供するこ
とを目的とする。
The present invention relates to a configuration of a semiconductor chip mounting board such as a memory board in which connection terminals for mounting are arranged along an edge of a substrate, and enables mounting without using sockets. It is an object of the present invention to provide a semiconductor chip mounting board having excellent electrical characteristics by forming wirings at high density.

【0005】[0005]

【課題を解決するための手段】本発明は、上記目的を達
成するために次の構成を備える。すなわち、基板の片面
あるいは両面に半導体チップが搭載され、外部接続端子
が前記基板の一方の端縁側に複数個並べて形成された半
導体チップ搭載ボードにおいて、前記基板の一方の面
に、電気的絶縁性を有する基材フィルムの表面に配線パ
ターンが形成された配線パターンフィルムの一端側が接
着され、該配線パターンフィルムの他端側が、前記基板
の一方の端縁に形成されたエラストマーの外面に沿って
折り返されて前記基板の他方の面に接着され、前記配線
パターンフィルムの折り返し部分の配線パターンが外部
接続端子に形成されたことを特徴とする。また、前記基
板の一方の面と前記基板の一方の端縁の折り返し部分に
配線パターンフィルムが接着され、前記基板の他方の面
が露出されたことを特徴とする。また、前記半導体チッ
プと前記配線パターンがボンディングワイヤを介して電
気的に接続されたことを特徴とする。また、前記半導体
チップがポッティングにより樹脂封止されたことを特徴
とする。また、前記半導体チップと前記配線パターンが
フリップチップ接続されて電気的に接続されたことを特
徴とする。また、前記基板の半導体チップを搭載する領
域に対応する部位に凹部が設けられ、該凹部内にエラス
トマーが充填されたことを特徴とする。また、前記基板
の半導体チップを搭載する領域に対応する部位に貫通孔
が設けられ、該貫通孔内にエラストマーが充填されたこ
とを特徴とする。また、前記基板が金属板またはセラミ
ック板であることを特徴とする。また、前記外部接続端
子に硬質金めっきが施されたことを特徴とする。
The present invention has the following arrangement to achieve the above object. That is, in a semiconductor chip mounting board in which a semiconductor chip is mounted on one or both surfaces of a substrate, and a plurality of external connection terminals are arranged on one edge side of the substrate, one surface of the substrate has an electrically insulating property. One end of a wiring pattern film having a wiring pattern formed thereon is adhered to the surface of a base film having the same, and the other end of the wiring pattern film is folded along the outer surface of the elastomer formed on one edge of the substrate. And bonding to the other surface of the substrate, and a wiring pattern at a folded portion of the wiring pattern film is formed on an external connection terminal. Also, a wiring pattern film is adhered to a folded portion of one surface of the substrate and one edge of the substrate, and the other surface of the substrate is exposed. Further, the semiconductor chip and the wiring pattern are electrically connected via bonding wires. Further, the semiconductor chip is sealed with a resin by potting. Further, the semiconductor chip and the wiring pattern are flip-chip connected and electrically connected. Further, a concave portion is provided in a portion of the substrate corresponding to a region where the semiconductor chip is mounted, and the concave portion is filled with an elastomer. Further, a through hole is provided in a portion of the substrate corresponding to a region where the semiconductor chip is mounted, and the through hole is filled with an elastomer. Further, the substrate is a metal plate or a ceramic plate. Further, the external connection terminal is plated with hard gold.

【0006】[0006]

【発明の実施の形態】以下、本発明に係る半導体チップ
搭載ボードの好適な実施形態について添付図面と共に詳
細に説明する。図1は半導体チップ搭載ボード20の第
1の実施形態についての構成を示す正面図、図2は側断
面図である。図1および図2は半導体チップ搭載ボード
20を実装ボード16に搭載した状態で示し、図1では
説明上、半導体チップ30を正面方向から透視した状態
で示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a semiconductor chip mounting board according to the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a front view showing a configuration of a first embodiment of a semiconductor chip mounting board 20, and FIG. 2 is a side sectional view. 1 and 2 show a state in which the semiconductor chip mounting board 20 is mounted on the mounting board 16, and FIG. 1 shows the semiconductor chip 30 as seen through from the front for the sake of explanation.

【0007】本実施形態の半導体チップ搭載ボード20
は半導体チップ30を支持する基板22を銅、アルミニ
ウム、窒化アルミニウムといった熱伝導性の良い素材を
用いて形成する。これは、基板22に搭載した半導体チ
ップ30から熱を放散させるために基板22をヒートス
プレッダとしても作用させるためである。メモリ用の半
導体チップからの発熱は通常はさほど大きいものではな
い。しかしながら、メモリ用の半導体チップであっても
将来的にはかなり発熱量の大きな製品が使用される可能
性があり、またメモリ用以外の発熱量の大きな半導体チ
ップを搭載する場合に熱伝導性の高い基板22を利用す
ることは有効である。
The semiconductor chip mounting board 20 of the present embodiment
The substrate 22 supporting the semiconductor chip 30 is formed using a material having good thermal conductivity such as copper, aluminum, and aluminum nitride. This is because the substrate 22 also functions as a heat spreader to dissipate heat from the semiconductor chip 30 mounted on the substrate 22. The heat generated from the semiconductor chip for memory is usually not so large. However, there is a possibility that products that generate a large amount of heat will be used in the future even for semiconductor chips for memory. It is effective to use a high substrate 22.

【0008】基板22に半導体チップ30を搭載するた
め、本実施形態では基板22の一方の面上の略全面に配
線パターンフィルム24を接着し、基板22の一方の端
縁から配線パターンフィルム24の端部を延出させ、こ
の延出部分を基板22の他方の面側に折り返してこの折
り返した部分を基板22に接着して支持する。26は配
線パターンフィルム24を基板22に接着する接着剤で
ある。配線パターンフィルム24はポリイミドフィルム
等の電気的絶縁性を有する基材フィルム24aの表面に
配線パターン24bを形成して成る。
In order to mount the semiconductor chip 30 on the substrate 22, in the present embodiment, a wiring pattern film 24 is adhered to substantially the entire surface on one surface of the substrate 22, and the wiring pattern film 24 is bonded from one edge of the substrate 22. The end portion is extended, the extended portion is folded back to the other surface side of the substrate 22, and the folded portion is adhered to the substrate 22 and supported. 26 is an adhesive for bonding the wiring pattern film 24 to the substrate 22. The wiring pattern film 24 is formed by forming a wiring pattern 24b on the surface of an electrically insulating base film 24a such as a polyimide film.

【0009】配線パターン24bには半導体チップ搭載
ボード20を実装ボード16に実装した際に実装ボード
16の表面に形成した接続パッド18とコンタクトさせ
る外部接続端子24cを形成する。図1に示すように、
この外部接続端子24cは半導体チップ搭載ボード20
を立設して実装ボード16に押接する端縁に沿って並列
させて形成する。これらの外部接続端子24cの配置間
隔は接続パッド18の配置間隔と一致するように設けら
れる。
External connection terminals 24c are formed on the wiring pattern 24b so as to make contact with the connection pads 18 formed on the surface of the mounting board 16 when the semiconductor chip mounting board 20 is mounted on the mounting board 16. As shown in FIG.
The external connection terminal 24c is connected to the semiconductor chip mounting board 20.
And are formed side by side along the edge pressed against the mounting board 16. The arrangement intervals of these external connection terminals 24 c are provided so as to match the arrangement intervals of the connection pads 18.

【0010】外部接続端子24cは基板22の端縁で折
り返した部分を通過するように形成し、図2に示すよう
にこの折り返し部分の外面に設けられた外部接続端子2
4cが実装ボード16上に形成された接続パッド18に
押接されるように形成する。実施形態の半導体チップ搭
載ボード20では基板22の端面22aと配線パターン
フィルム24の背面との間に柔軟性を有するエラストマ
ー28を充填し、エラストマー28を介して配線パター
ンフィルム24を接着している。
The external connection terminal 24c is formed so as to pass through a portion folded at the edge of the substrate 22, and as shown in FIG. 2, the external connection terminal 2c provided on the outer surface of the folded portion.
4c is formed so as to be pressed against the connection pad 18 formed on the mounting board 16. In the semiconductor chip mounting board 20 of the embodiment, a flexible elastomer 28 is filled between the end face 22a of the substrate 22 and the back surface of the wiring pattern film 24, and the wiring pattern film 24 is bonded via the elastomer 28.

【0011】エラストマー28は基板22の端面と配線
パターンフィルム24の背面との間隙を充填して配線パ
ターンフィルム24が滑らかに折り返されるようにする
とともに、基板22の端面部分で配線パターンフィルム
24が側面形状で円弧状に支持し、外部接続端子24c
を形成した部位が基板22の端面から外側に突出するよ
うにする。このように、基板22の端面22aから外部
接続端子24cを外側に突出させることにより、半導体
チップ搭載ボード20を実装ボード16に実装した際に
外部接続端子24cが接続パッド18に確実に押接され
外部接続端子24cと接続パッド18との電気的接続が
確実になされる。
The elastomer 28 fills the gap between the end surface of the substrate 22 and the back surface of the wiring pattern film 24 so that the wiring pattern film 24 is smoothly folded back. The external connection terminal 24c
Is formed so as to protrude outward from the end face of the substrate 22. As described above, by projecting the external connection terminals 24c outward from the end surface 22a of the substrate 22, the external connection terminals 24c are securely pressed against the connection pads 18 when the semiconductor chip mounting board 20 is mounted on the mounting board 16. Electrical connection between the external connection terminal 24c and the connection pad 18 is ensured.

【0012】なお、配線パターンフィルム24に設けた
配線パターン24bは基材フィルム面から導体層(銅
箔)の厚さ分だけ突出する。したがって、半導体チップ
搭載ボード20を実装ボード16に位置合わせして押接
するだけで外部接続端子24cが接続パッド18に当接
する。エラストマー28は半導体チップ搭載ボード20
を実装ボード16に実装する際の押接力によって基板2
2の端面から側面形状で円弧状に突出する外部接続端子
24cをやや平坦化させ接続パッド18に外部接続端子
24cが確実に押接させる作用をなす。また、外部接続
端子24cあるいは接続パッド18の高さ寸法にばらつ
きがあったような場合でもエラストマー28の緩衝作用
によって、これらのばらつきを吸収して確実な接続を可
能とする。また、半導体チップ搭載ボード20を実装ボ
ード16から取り外して何回か装着しなおすような場合
でも外部接続端子24cと接続パッド18とが確実に押
接されるように所要の耐久性を保持するという作用を有
する。
The wiring pattern 24b provided on the wiring pattern film 24 protrudes from the surface of the base film by the thickness of the conductor layer (copper foil). Therefore, the external connection terminal 24c abuts on the connection pad 18 simply by aligning and pressing the semiconductor chip mounting board 20 with the mounting board 16. The elastomer 28 is the semiconductor chip mounting board 20
The substrate 2 is pressed by a pressing force when the substrate 2 is mounted on the mounting board 16.
The external connection terminal 24c which protrudes in an arc shape in a side surface shape from the end face 2 is slightly flattened so that the external connection terminal 24c reliably presses the connection pad 18 against the connection pad 18. Even if there is a variation in the height of the external connection terminals 24c or the connection pads 18, the buffering action of the elastomer 28 absorbs these variations to enable reliable connection. Further, even when the semiconductor chip mounting board 20 is detached from the mounting board 16 and re-attached several times, required durability is maintained so that the external connection terminals 24c and the connection pads 18 are securely pressed against each other. Has an action.

【0013】配線パターンフィルム24に形成する配線
パターン24bは、上記の外部接続端子24cと外部接
続端子24cと半導体チップ30との間を接続する引回
し用の配線パターン24dとからなる。本実施形態では
ワイヤボンディングによって半導体チップ30と配線パ
ターン24dとを接続するから、配線パターン24dの
端部にボンディング部を形成している。32はボンディ
ング部と半導体チップ30とを接続するボンディングワ
イヤである。半導体チップ30は導電性樹脂等により配
線パターンフィルム24に接着して搭載する。半導体チ
ップ30とボンディング部とのワイヤボンディング接続
は通常のワイヤボンディング法による。
The wiring pattern 24b formed on the wiring pattern film 24 includes the above-mentioned external connection terminals 24c, and wiring wiring 24d for connection between the external connection terminals 24c and the semiconductor chip 30. In the present embodiment, since the semiconductor chip 30 and the wiring pattern 24d are connected by wire bonding, a bonding portion is formed at an end of the wiring pattern 24d. Reference numeral 32 denotes a bonding wire that connects the bonding portion and the semiconductor chip 30. The semiconductor chip 30 is mounted on the wiring pattern film 24 by bonding with a conductive resin or the like. The wire bonding connection between the semiconductor chip 30 and the bonding portion is performed by a normal wire bonding method.

【0014】半導体チップ30と配線パターン24dと
をワイヤボンディングした後、半導体チップ30とワイ
ヤボンディング部分とを樹脂封止する。樹脂封止方法は
とくに限定されないが本実施形態ではポッティング法に
よる。34がポッティング樹脂である。樹脂封止する際
には外部接続端子24cを被覆しないようにすればよ
い。こうして半導体チップ30と外部接続端子24cと
が配線パターン24bを介して電気的に接続され、実装
ボード16に立設して実装する半導体チップ搭載ボード
20が得られる。
After the semiconductor chip 30 and the wiring pattern 24d are wire-bonded, the semiconductor chip 30 and the wire-bonded portion are resin-sealed. Although the resin sealing method is not particularly limited, in the present embodiment, a potting method is used. 34 is a potting resin. When performing resin sealing, the external connection terminals 24c may not be covered. In this manner, the semiconductor chip 30 and the external connection terminals 24c are electrically connected via the wiring patterns 24b, and the semiconductor chip mounting board 20 mounted upright on the mounting board 16 is obtained.

【0015】なお、半導体チップ30を搭載する方法と
しては、上記例のように配線パターンフィルム24に半
導体チップ30を接着して搭載する方法と基板22に直
接半導体チップ30を搭載する方法がある。半導体チッ
プ30を搭載する場合に電位の制限がない場合あるいは
半導体チップ30の背面電位を積極的に接地電位とする
といった場合には半導体チップ30をじかに基板22に
搭載するのがよい。基板22に直接半導体チップ30を
接合することによって半導体チップ30からの熱放散性
も向上させることができる。
As a method of mounting the semiconductor chip 30, there are a method of bonding the semiconductor chip 30 to the wiring pattern film 24 as in the above example and a method of mounting the semiconductor chip 30 directly on the substrate 22. When there is no restriction on the potential when the semiconductor chip 30 is mounted, or when the back potential of the semiconductor chip 30 is positively set to the ground potential, the semiconductor chip 30 is preferably mounted directly on the substrate 22. By directly bonding the semiconductor chip 30 to the substrate 22, heat dissipation from the semiconductor chip 30 can be improved.

【0016】基板22と配線パターンフィルム24とを
アセンブリする場合は、半導体チップ30を搭載して樹
脂封止した配線パターンフィルム24を基板22に接着
してもよいし、基板22に配線パターンフィルム24を
接着した後に半導体チップ30を搭載して樹脂封止する
ようにしてもよい。基板22にじかに半導体チップ30
を搭載する場合は後者の方法による。
When assembling the substrate 22 and the wiring pattern film 24, the wiring pattern film 24 on which the semiconductor chip 30 is mounted and resin-sealed may be bonded to the substrate 22, or the wiring pattern film 24 may be attached to the substrate 22. After bonding, the semiconductor chip 30 may be mounted and resin-sealed. Semiconductor chip 30 directly on substrate 22
In the case of mounting, follow the latter method.

【0017】基板22の端面22aと配線パターンフィ
ルム24との間に充填するエラストマー28は、配線パ
ターンフィルム24を基板22に接着する際に充填する
ことも可能であるが、基板22を形成する大判の基板に
あらかじめ基板22の端面位置に合わせてエラストマー
28を充填するスリットを設けておき、スリット内にエ
ラストマー28を充填して固化させた後、個片の基板2
2に切り出しするようにすると能率的である。
The elastomer 28 filled between the end face 22a of the substrate 22 and the wiring pattern film 24 can be filled when the wiring pattern film 24 is bonded to the substrate 22. A slit for filling the elastomer 28 is provided in advance in the substrate in accordance with the position of the end face of the substrate 22, and the elastomer 28 is filled in the slit and solidified.
It is efficient to cut out to two.

【0018】半導体チップ搭載ボード20で使用する配
線パターンフィルム24はTABテープ等の製造方法と
同様な方法によって製造することができる。すなわち、
ポリイミドフィルム等のの基材フィルムの片面に導体層
として銅箔を被着した片面銅張りフィルムを使用し、こ
の銅張りフィルムの銅箔を所定のパターンにエッチング
することにより配線パターン24bを有する配線パター
ンフィルム24が得られる。
The wiring pattern film 24 used in the semiconductor chip mounting board 20 can be manufactured by a method similar to a method of manufacturing a TAB tape or the like. That is,
A wiring having a wiring pattern 24b is obtained by using a single-sided copper-clad film in which a copper foil is applied as a conductor layer on one surface of a base film such as a polyimide film and etching the copper foil of the copper-clad film into a predetermined pattern. The pattern film 24 is obtained.

【0019】配線パターンフィルム24に形成する外部
接続端子24cの外面には保護用として硬質金めっきを
施すのがよい。接続部分の被膜の安定性を維持するため
と、半導体チップ搭載ボード20を取り外して何回か装
着しなおすといったような場合でも電気的接続が確実に
なされるようにするためである。配線パターンフィルム
24は製法上、きわめて高密度に配線パターン24bを
形成することが容易に可能であり、多ピンの半導体チッ
プ30を搭載する半導体チップ搭載ボード20が容易に
製造できるという利点がある。
The outer surfaces of the external connection terminals 24c formed on the wiring pattern film 24 are preferably plated with hard gold for protection. This is to maintain the stability of the coating at the connection portion and to ensure the electrical connection even when the semiconductor chip mounting board 20 is removed and re-attached several times. The wiring pattern film 24 has an advantage that the wiring pattern 24b can be easily formed at a very high density due to the manufacturing method, and the semiconductor chip mounting board 20 on which the multi-pin semiconductor chip 30 is mounted can be easily manufactured.

【0020】上記実施形態では基板22に接着する配線
パターンフィルム24として外面に露出する面にのみ配
線パターン24bを設けた形態のものを使用している
が、配線パターン24bを基材フィルムの両面に設けた
配線パターンフィルム24を使用することも可能であ
る。すなわち、基材フィルムの両面に配線パターン24
bを設け、ビア等で両面間の配線パターン24bを電気
的に接続した配線パターンフィルム24を使用してもよ
い。この場合は配線パターンフィルム24で基板22に
接する側にも配線パターン24bが位置するから、接着
剤26によって配線パターン24bと基板22とを電気
的に絶縁するかあるいは基板22として電気的絶縁性の
ものを使用すればよい。また、基板22を共通の接地電
位として利用するといった場合には配線パターン24b
と基板22とが電気的に接続されることは問題にならな
い。
In the above-described embodiment, the wiring pattern film 24 adhered to the substrate 22 has a configuration in which the wiring pattern 24b is provided only on the surface exposed to the outside, but the wiring pattern 24b is provided on both surfaces of the base film. It is also possible to use the wiring pattern film 24 provided. That is, the wiring patterns 24 are formed on both sides of the base film.
b, and a wiring pattern film 24 in which a wiring pattern 24b between both surfaces is electrically connected by a via or the like may be used. In this case, the wiring pattern 24b is also located on the side of the wiring pattern film 24 that is in contact with the substrate 22, so that the wiring pattern 24b and the substrate 22 are electrically insulated by the adhesive 26 or electrically insulative as the substrate 22. You just have to use something. When the substrate 22 is used as a common ground potential, the wiring pattern 24b
It does not matter that the substrate and the substrate 22 are electrically connected.

【0021】図1、2に示した半導体チップ搭載ボード
20は基板20の一方の面にのみ半導体チップ30を搭
載して基板20の他方の面が外部に露出する。このよう
に基板22の他方の面を露出させたことにより、この半
導体チップ搭載ボード20はきわめて熱放散性の良好な
製品となっている。
In the semiconductor chip mounting board 20 shown in FIGS. 1 and 2, the semiconductor chip 30 is mounted only on one surface of the substrate 20, and the other surface of the substrate 20 is exposed to the outside. By exposing the other surface of the substrate 22 in this manner, the semiconductor chip mounting board 20 is a product having extremely excellent heat dissipation.

【0022】なお、図3に示すように基板22の両面に
半導体チップ30を搭載する形態とすることももちろん
可能である。このように両面に半導体チップ30を搭載
した場合は、半導体チップ30の搭載効率を高めること
ができるという利点がある。本実施形態の半導体チップ
搭載ボード20では配線パターンフィルム24を利用し
て半導体チップ30を搭載しているから、複数個の半導
体チップ30を搭載することによって配線パターン24
bが複雑なパターンになるような場合でも容易に製造可
能である。
As shown in FIG. 3, it is of course possible to mount the semiconductor chips 30 on both sides of the substrate 22. When the semiconductor chips 30 are mounted on both sides as described above, there is an advantage that the mounting efficiency of the semiconductor chips 30 can be improved. Since the semiconductor chip 30 is mounted on the semiconductor chip mounting board 20 of the present embodiment using the wiring pattern film 24, the mounting of the plurality of semiconductor chips 30 allows the wiring pattern 24 to be mounted.
Even when b has a complicated pattern, it can be easily manufactured.

【0023】図1で40は半導体チップ搭載ボード20
を実装ボード16に搭載するためのクリップ治具であ
る。基板22の側面にはクリップ治具40の爪が係合す
る係合凹部23が設けられる。クリップ治具40はバネ
性を有し、半導体チップ搭載ボード20を実装ボード1
6に位置合わせして立て、半導体チップ搭載ボード20
の両側面に設置した爪を係合凹部23に係止させること
により、半導体チップ搭載ボード20を実装ボード16
に装着することができる。
In FIG. 1, reference numeral 40 denotes a semiconductor chip mounting board 20.
Is a clip jig for mounting on the mounting board 16. On the side surface of the substrate 22, an engagement recess 23 is provided in which the claw of the clip jig 40 is engaged. The clip jig 40 has a spring property, and the semiconductor chip mounting board 20 is mounted on the mounting board 1.
6 and the semiconductor chip mounting board 20
The semiconductor chip mounting board 20 is mounted on the mounting board 16
Can be attached to

【0024】図4、5、6は半導体チップ30をフリッ
プチップ法により搭載した半導体チップ搭載ボード20
の実施形態を示す。フリップチップ法により半導体チッ
プ30を搭載する場合は配線パターン24bを半導体チ
ップ30の搭載領域内にまで引き込んで形成する。基板
22として熱伝導性の良い金属等を使用すること、基板
22に配線パターンフィルム24を接着する構成は上記
実施形態とまったく同様である。半導体チップ30をフ
リップチップ接続した後、半導体チップ30と配線パタ
ーンフィルム24との接合面をシール樹脂36によって
シールする。
FIGS. 4, 5, and 6 show a semiconductor chip mounting board 20 on which a semiconductor chip 30 is mounted by a flip chip method.
An embodiment will be described. When the semiconductor chip 30 is mounted by the flip chip method, the wiring pattern 24b is formed by being drawn into the mounting area of the semiconductor chip 30. The configuration in which a metal or the like having good heat conductivity is used as the substrate 22 and the configuration in which the wiring pattern film 24 is bonded to the substrate 22 are exactly the same as those in the above embodiment. After the semiconductor chip 30 is flip-chip connected, the joining surface between the semiconductor chip 30 and the wiring pattern film 24 is sealed with a sealing resin 36.

【0025】図4に示す実施形態は、基板22の表面に
単に配線パターンフィルム24を接着して半導体チップ
30を搭載したものである。図5に示す実施形態は半導
体チップ30を搭載する領域に対応して基板22に凹部
22bを設け、凹部22b内にエラストマー38を充填
したものである。図6に示す実施形態は半導体チップ3
0を搭載する領域に対応して基板22に貫通孔22cを
設け、貫通孔22c内にエラストマー38を充填したも
のである。
In the embodiment shown in FIG. 4, a semiconductor chip 30 is mounted by simply bonding a wiring pattern film 24 to the surface of a substrate 22. In the embodiment shown in FIG. 5, a concave portion 22b is provided in the substrate 22 corresponding to the region where the semiconductor chip 30 is mounted, and the concave portion 22b is filled with an elastomer 38. The embodiment shown in FIG.
A through-hole 22c is provided in the substrate 22 corresponding to the area where 0 is mounted, and the through-hole 22c is filled with the elastomer 38.

【0026】図4、5に示す実施形態は、大形の半導体
チップ30を搭載するような場合で、半導体チップ30
と基板22に使用する金属板等との熱膨張係数の差が大
きく、半導体チップ30を基板22に搭載した際に過大
な熱応力が半導体チップ30に作用するような場合に好
適な構成である。エラストマー38は柔軟性を有するか
ら、基板22に半導体チップ30の搭載領域と同じかあ
るいは若干大きな範囲でエラストマー38を充填し、エ
ラストマー38を介して半導体チップ30を支持するよ
うに構成することによって半導体チップ30に作用する
熱応力を緩和することができる。
The embodiment shown in FIGS. 4 and 5 is a case where a large semiconductor chip 30 is mounted.
This is a configuration suitable for a case where the difference in thermal expansion coefficient between the semiconductor chip 30 and the metal plate used for the substrate 22 is large and excessive thermal stress acts on the semiconductor chip 30 when the semiconductor chip 30 is mounted on the substrate 22. . Since the elastomer 38 has flexibility, the semiconductor 22 is filled by filling the substrate 22 with the elastomer 38 in the same or slightly larger area as the mounting area of the semiconductor chip 30 and supporting the semiconductor chip 30 via the elastomer 38. The thermal stress acting on the chip 30 can be reduced.

【0027】本実施形態の場合も基板22にエラストマ
ー38を充填する場合、大判の基板の段階で基板22の
配置位置に合わせて凹部22bあるいは貫通孔22cを
設けて、これらの凹部22bあるいは貫通孔22cにエ
ラストマー38を充填して固化させた後、個別の基板2
2に切り出しすることによって、効率的に基板22を作
成することができる。また、図4、5、6に示す実施形
態では基板22の片面にのみ半導体チップ30を搭載し
ているが、図3に示す場合と同様に基板22の両面にフ
リップチップ接続により半導体チップ30を搭載するよ
うにすることも可能である。
Also in the case of this embodiment, when the substrate 22 is filled with the elastomer 38, the concave portion 22b or the through hole 22c is provided at the stage of the large-sized substrate in accordance with the position of the substrate 22, and the concave portion 22b or the through hole 22c is provided. After filling and solidifying the elastomer 38 in the substrate 22c, the individual substrates 2
By cutting into two, the substrate 22 can be efficiently created. In the embodiments shown in FIGS. 4, 5 and 6, the semiconductor chip 30 is mounted on only one surface of the substrate 22, but the semiconductor chip 30 is connected to both surfaces of the substrate 22 by flip-chip connection in the same manner as shown in FIG. It is also possible to mount it.

【0028】[0028]

【発明の効果】本発明に係る半導体チップ搭載ボード
は、上述したように、基板の一方の端縁で配線パターン
フィルムを折り返し、配線パターンフィルムの折り返し
部分の配線パターンを外部接続端子に形成したことによ
り、実装ボードに半導体チップ搭載ボードを押接するだ
けで実装することができ、ソケット等を使用することな
く容易に半導体チップ搭載ボードを実装可能とする。ま
た、高密度の配線パターンを有する半導体チップ搭載ボ
ードの製造が容易にでき、高集積化等にも好適に対応す
ることができる。また、基板に金属板、セラミック板を
使用することによって熱放散性の優れた半導体チップ搭
載ボードとして提供することができる等の著効を奏す
る。
As described above, in the semiconductor chip mounting board according to the present invention, the wiring pattern film is folded at one edge of the substrate, and the wiring pattern at the folded portion of the wiring pattern film is formed on the external connection terminal. Accordingly, the semiconductor chip mounting board can be mounted simply by pressing the mounting board against the mounting board, and the semiconductor chip mounting board can be easily mounted without using a socket or the like. Further, it is possible to easily manufacture a semiconductor chip mounting board having a high-density wiring pattern, and it is possible to suitably cope with high integration and the like. Further, by using a metal plate or a ceramic plate for the substrate, it is possible to provide a semiconductor chip mounting board having an excellent heat dissipation property.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体チップ搭載ボードを実装ボ
ードに実装した状態の正面図である。
FIG. 1 is a front view of a state where a semiconductor chip mounting board according to the present invention is mounted on a mounting board.

【図2】本発明に係る半導体チップ搭載ボードを実装ボ
ードに実装した状態の側断面図である。
FIG. 2 is a side sectional view showing a state where the semiconductor chip mounting board according to the present invention is mounted on a mounting board.

【図3】基板の両面に半導体チップを搭載した実施形態
の側断面図である。
FIG. 3 is a side sectional view of an embodiment in which semiconductor chips are mounted on both surfaces of a substrate.

【図4】半導体チップをフリップチップ法により搭載し
た半導体チップ搭載ボードの実施形態を示す側断面図で
ある。
FIG. 4 is a side sectional view showing an embodiment of a semiconductor chip mounting board on which semiconductor chips are mounted by a flip chip method.

【図5】半導体チップをフリップチップ法により搭載し
た半導体チップ搭載ボードの他の実施形態を示す側断面
図である。
FIG. 5 is a side sectional view showing another embodiment of a semiconductor chip mounting board on which a semiconductor chip is mounted by a flip chip method.

【図6】半導体チップをフリップチップ法により搭載し
た半導体チップ搭載ボードのさらに他の実施形態を示す
側断面図である。
FIG. 6 is a side sectional view showing still another embodiment of a semiconductor chip mounting board on which a semiconductor chip is mounted by a flip chip method.

【図7】従来使用されているメモリボードの斜視図であ
る。
FIG. 7 is a perspective view of a conventionally used memory board.

【符号の説明】[Explanation of symbols]

14 外部接続端子 16 実装ボード 18 接続パッド 20 半導体チップ搭載ボード 22 基板 22a 端面 22b 凹部 22c 貫通孔 23 係合凹部 24 配線パターンフィルム 24a 基材フィルム 24b 配線パターン 24c 外部接続端子 24d 配線パターン 26 接着剤 28 エラストマー 30 半導体チップ 32 ボンディングワイヤ 34 封止樹脂 36 シール樹脂 38 エラストマー 14 external connection terminal 16 mounting board 18 connection pad 20 semiconductor chip mounting board 22 substrate 22a end face 22b recess 22c through hole 23 engagement recess 24 wiring pattern film 24a base film 24b wiring pattern 24c external connection terminal 24d wiring pattern 26 adhesive 28 Elastomer 30 Semiconductor chip 32 Bonding wire 34 Sealing resin 36 Sealing resin 38 Elastomer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/12 H (72)発明者 荒井 剛彦 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01L 23/12 H (72) Inventor Takehiko Arai 711 Kurita, Shata, Nagano City, Nagano Prefecture Inside Shinko Electric Industries Co., Ltd.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板の片面あるいは両面に半導体チップ
が搭載され、外部接続端子が前記基板の一方の端縁側に
複数個並べて形成された半導体チップ搭載ボードにおい
て、 前記基板の一方の面に、電気的絶縁性を有する基材フィ
ルムの表面に配線パターンが形成された配線パターンフ
ィルムの一端側が接着され、該配線パターンフィルムの
他端側が、前記基板の一方の端縁に形成されたエラスト
マーの外面に沿って折り返されて前記基板の他方の面に
接着され、 前記配線パターンフィルムの折り返し部分の配線パター
ンが外部接続端子に形成されたことを特徴とする半導体
チップ搭載ボード。
1. A semiconductor chip mounting board in which a semiconductor chip is mounted on one or both surfaces of a substrate, and a plurality of external connection terminals are formed side by side on one edge side of the substrate. One end of a wiring pattern film in which a wiring pattern is formed is adhered to the surface of a base film having electrical insulation, and the other end of the wiring pattern film is attached to the outer surface of an elastomer formed on one edge of the substrate. A semiconductor chip mounting board, wherein the wiring pattern is folded back and adhered to the other surface of the substrate, and a wiring pattern of a folded portion of the wiring pattern film is formed on an external connection terminal.
【請求項2】 前記基板の一方の面と前記基板の一方の
端縁の折り返し部分に配線パターンフィルムが接着さ
れ、前記基板の他方の面が露出されたことを特徴とする
請求項1記載の半導体チップ搭載ボード。
2. The substrate according to claim 1, wherein a wiring pattern film is adhered to one surface of the substrate and a folded portion of one edge of the substrate, and the other surface of the substrate is exposed. Semiconductor chip mounting board.
【請求項3】 前記半導体チップと前記配線パターンが
ボンディングワイヤを介して電気的に接続されたことを
特徴とする請求項1または2記載の半導体チップ搭載ボ
ード。
3. The semiconductor chip mounting board according to claim 1, wherein said semiconductor chip and said wiring pattern are electrically connected via bonding wires.
【請求項4】 前記半導体チップがポッティングにより
樹脂封止されたことを特徴とする請求項3記載の半導体
チップ搭載ボード。
4. The semiconductor chip mounting board according to claim 3, wherein said semiconductor chip is resin-sealed by potting.
【請求項5】 前記半導体チップと前記配線パターンが
フリップチップ接続されて電気的に接続されたことを特
徴とする請求項1または2記載の半導体チップ搭載ボー
ド。
5. The semiconductor chip mounting board according to claim 1, wherein said semiconductor chip and said wiring pattern are flip-chip connected and electrically connected.
【請求項6】 前記基板の半導体チップを搭載する領域
に対応する部位に凹部が設けられ、該凹部内にエラスト
マーが充填されたことを特徴とする請求項5記載の半導
体チップ搭載ボード。
6. The semiconductor chip mounting board according to claim 5, wherein a concave portion is provided in a portion of the substrate corresponding to a region where the semiconductor chip is mounted, and the concave portion is filled with an elastomer.
【請求項7】 前記基板の半導体チップを搭載する領域
に対応する部位に貫通孔が設けられ、該貫通孔内にエラ
ストマーが充填されたことを特徴とする請求項5記載の
半導体チップ搭載ボード。
7. The semiconductor chip mounting board according to claim 5, wherein a through hole is provided in a portion of the substrate corresponding to a region where the semiconductor chip is mounted, and the through hole is filled with an elastomer.
【請求項8】 前記基板が金属板またはセラミック板で
あることを特徴とする請求項1、2、3、4、5、6ま
たは7記載の半導体チップ搭載ボード。
8. The semiconductor chip mounting board according to claim 1, wherein said substrate is a metal plate or a ceramic plate.
【請求項9】 前記外部接続端子に硬質金めっきが施さ
れたことを特徴とする請求項1、2、3、4、5、6、
7または8記載の半導体チップ搭載ボード。
9. The external connection terminal according to claim 1, wherein hard gold plating is applied to the external connection terminal.
9. The semiconductor chip mounting board according to 7 or 8.
JP15520997A 1997-06-12 1997-06-12 Semiconductor chip mounting board Pending JPH113955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15520997A JPH113955A (en) 1997-06-12 1997-06-12 Semiconductor chip mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15520997A JPH113955A (en) 1997-06-12 1997-06-12 Semiconductor chip mounting board

Publications (1)

Publication Number Publication Date
JPH113955A true JPH113955A (en) 1999-01-06

Family

ID=15600900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15520997A Pending JPH113955A (en) 1997-06-12 1997-06-12 Semiconductor chip mounting board

Country Status (1)

Country Link
JP (1) JPH113955A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417836A (en) * 2004-09-03 2006-03-08 Staktek Group Lp Circuit module for memory expansion
KR101204869B1 (en) 2007-10-16 2012-11-26 삼성테크윈 주식회사 Memory card package and method therefor
EP2670225A1 (en) * 2012-05-30 2013-12-04 BlackBerry Limited Flexible printed circuit connector
US9119314B2 (en) 2012-05-30 2015-08-25 Blackberry Limited Flexible printed circuit connector
JP6522243B1 (en) * 2017-07-14 2019-05-29 新電元工業株式会社 Electronic module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417836A (en) * 2004-09-03 2006-03-08 Staktek Group Lp Circuit module for memory expansion
GB2453064A (en) * 2004-09-03 2009-03-25 Staktek Group Lp Circuit module for memory expansion
GB2417836B (en) * 2004-09-03 2009-08-26 Staktek Group Lp Circuit module system and method
KR101204869B1 (en) 2007-10-16 2012-11-26 삼성테크윈 주식회사 Memory card package and method therefor
EP2670225A1 (en) * 2012-05-30 2013-12-04 BlackBerry Limited Flexible printed circuit connector
US9119314B2 (en) 2012-05-30 2015-08-25 Blackberry Limited Flexible printed circuit connector
JP6522243B1 (en) * 2017-07-14 2019-05-29 新電元工業株式会社 Electronic module
US10510636B2 (en) 2017-07-14 2019-12-17 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Similar Documents

Publication Publication Date Title
EP0004148B1 (en) Electrical connector for use in mounting an electronic device on a substrate
JPH0661606A (en) Circuit package structure
JPH0669402A (en) Printed-circuit board and its manufacture
JP2006060128A (en) Semiconductor device
US5926376A (en) Printed circuit board card for mounting packages in faces thereof
JP2007109932A (en) Semiconductor device
JP3016910B2 (en) Semiconductor module structure
JP4020795B2 (en) Semiconductor device
US7310224B2 (en) Electronic apparatus with thermal module
JPH113955A (en) Semiconductor chip mounting board
JP3714808B2 (en) Semiconductor device
JP2748771B2 (en) Film carrier semiconductor device and method of manufacturing the same
JP3331146B2 (en) Manufacturing method of BGA type semiconductor device
TW432643B (en) Low pin-count chip package structure and its manufacturing method
JP3117688B2 (en) Semiconductor package for surface mounting
JP2946361B2 (en) Substrate for mounting electronic components
JPH0519974Y2 (en)
JPH1117094A (en) Semiconductor chip mounting board and its mounting structure
JPH0778903A (en) Method of bias voltage application in hybrid integrated circuit
JP2936845B2 (en) Integrated circuit mounting structure
JPH07122677A (en) Semiconductor device and manufacture thereof
JP2532400Y2 (en) Hybrid IC
JP2813587B2 (en) Semiconductor device and manufacturing method thereof
JPH0751794Y2 (en) Semiconductor mounting structure
JP3039485B2 (en) Semiconductor package for surface mounting and method of manufacturing the same