JPH1139060A - 活線挿抜システム - Google Patents
活線挿抜システムInfo
- Publication number
- JPH1139060A JPH1139060A JP9198772A JP19877297A JPH1139060A JP H1139060 A JPH1139060 A JP H1139060A JP 9198772 A JP9198772 A JP 9198772A JP 19877297 A JP19877297 A JP 19877297A JP H1139060 A JPH1139060 A JP H1139060A
- Authority
- JP
- Japan
- Prior art keywords
- hard disk
- disk device
- circuit unit
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 標準コネクタを使用するハードディスク装置
の活線挿抜システムを得る。 【解決手段】 ＣＰＵのハードディスク装置が故障した
ことを、検出するシーケンスをフローチャートに示す。
すなわち、ＣＰＵが該ハードディスク装置をアクセスし
たとき（１１）、一定時間内に該ハードディスク装置か
ら、応答が戻ったかどうかを判定し（１２）、ＹＥＳの
場合は正常として終了する。該ハードディスク装置がエ
ラーステータスを、ＣＰＵに出力した場合（１３）、あ
るいはステップ１２がＮＯの場合は、ＣＰＵは該ハード
ディスク装置に異常が発生したと判定し、該ハードディ
スク装置の電源を切断する（１４）。
の活線挿抜システムを得る。 【解決手段】 ＣＰＵのハードディスク装置が故障した
ことを、検出するシーケンスをフローチャートに示す。
すなわち、ＣＰＵが該ハードディスク装置をアクセスし
たとき（１１）、一定時間内に該ハードディスク装置か
ら、応答が戻ったかどうかを判定し（１２）、ＹＥＳの
場合は正常として終了する。該ハードディスク装置がエ
ラーステータスを、ＣＰＵに出力した場合（１３）、あ
るいはステップ１２がＮＯの場合は、ＣＰＵは該ハード
ディスク装置に異常が発生したと判定し、該ハードディ
スク装置の電源を切断する（１４）。
Description
【０００１】
【発明の属する技術分野】本発明は活線挿抜システムに
関し、特にコンピュータシステムにおけるハードディス
ク装置の活線挿抜システム関するものである。
関し、特にコンピュータシステムにおけるハードディス
ク装置の活線挿抜システム関するものである。
【０００２】
【従来の技術】コンピュータシステムにおいて、例えば
ハードディスク装置に異常が発生した場合、このハード
ディスク装置を、活線挿抜（コンピュータシステムを活
かした状態で、異常が発生した装置をシステムから外し
たり、挿入したりする）する必要が生じる。
ハードディスク装置に異常が発生した場合、このハード
ディスク装置を、活線挿抜（コンピュータシステムを活
かした状態で、異常が発生した装置をシステムから外し
たり、挿入したりする）する必要が生じる。
【０００３】ハードディスク装置は同一インタフェース
で駆動可能で、情報処理装置（コンピュータ；ＣＰＵ）
にパラレルに複数台接続される。ハードディスク装置は
記憶装置として使用される。このハードディスク装置を
ディスクアレイ構成にて使用した場合、情報処理装置が
稼働中でも、故障したハードディスク装置単独で交換
（活線挿抜）することが必要である。しかし、単純に装
置を活線挿抜すると、電源や接地端子の接断時に、ノイ
ズ（ショック）が発生して回路を破壊する可能性があ
る。
で駆動可能で、情報処理装置（コンピュータ；ＣＰＵ）
にパラレルに複数台接続される。ハードディスク装置は
記憶装置として使用される。このハードディスク装置を
ディスクアレイ構成にて使用した場合、情報処理装置が
稼働中でも、故障したハードディスク装置単独で交換
（活線挿抜）することが必要である。しかし、単純に装
置を活線挿抜すると、電源や接地端子の接断時に、ノイ
ズ（ショック）が発生して回路を破壊する可能性があ
る。
【０００４】特開平５−３２４１４３号公報には、活線
挿抜のノイズを除去する方法として、カード（ボード）
の接続端子（エッジコネクタ）部に、長さの異なる（長
いものはエッジコネクタの端部までパターン接点があ
り、短いものはエッジコネクタの端部との間に隙間を設
け、エッジコネクタをバックボードにあるコネクタに挿
入、あるいは抜去するときに、エッジコネクタとバック
ボードのコネクタとの接触／非接触に時間間隔を与え
る）挿抜検知端子（２端子）と電源端子、ＧＮＤ（接
地）端子、信号端子を設ける。
挿抜のノイズを除去する方法として、カード（ボード）
の接続端子（エッジコネクタ）部に、長さの異なる（長
いものはエッジコネクタの端部までパターン接点があ
り、短いものはエッジコネクタの端部との間に隙間を設
け、エッジコネクタをバックボードにあるコネクタに挿
入、あるいは抜去するときに、エッジコネクタとバック
ボードのコネクタとの接触／非接触に時間間隔を与え
る）挿抜検知端子（２端子）と電源端子、ＧＮＤ（接
地）端子、信号端子を設ける。
【０００５】これらすべての端子について、コンタクト
部の長さを変えることと、挿抜検知端子により作成する
挿入信号及びカード引き抜き信号と、カード側回路状態
を表す信号及び通信異常を表す信号とにより、信号線経
路切り替え用リレーコイルをオン／オフ制御して、カー
ドの挿入時は通信の初期化が完了した後、リレーコイル
の駆動信号をオンし、カードの引き抜き時はリレーコイ
ルの駆動信号をオフして信号路を遮断した後、カード側
とマザーボード側の信号線が切り離されることが提案さ
れている。
部の長さを変えることと、挿抜検知端子により作成する
挿入信号及びカード引き抜き信号と、カード側回路状態
を表す信号及び通信異常を表す信号とにより、信号線経
路切り替え用リレーコイルをオン／オフ制御して、カー
ドの挿入時は通信の初期化が完了した後、リレーコイル
の駆動信号をオンし、カードの引き抜き時はリレーコイ
ルの駆動信号をオフして信号路を遮断した後、カード側
とマザーボード側の信号線が切り離されることが提案さ
れている。
【０００６】
【発明が解決しようとする課題】特開平５−３２４１４
３号公報記載の提案の場合、活線挿抜時の前後に信号線
のみを遮断するため、挿抜検出信号のみならず、電源端
子、ＧＮＤ端子、信号端子のコンタクト部分のすべての
長さを変える必要があり、嵌合部の構造が複雑となるこ
とは避けられない。また、これを実現するために、コン
タクト部分の構造が限られ、特に挿抜される方（装置）
のコネクタ部分は、エッジコネクタタイプに限られるこ
とから、嵌合部のコネクタ構造に制約が生じ汎用性に欠
ける。
３号公報記載の提案の場合、活線挿抜時の前後に信号線
のみを遮断するため、挿抜検出信号のみならず、電源端
子、ＧＮＤ端子、信号端子のコンタクト部分のすべての
長さを変える必要があり、嵌合部の構造が複雑となるこ
とは避けられない。また、これを実現するために、コン
タクト部分の構造が限られ、特に挿抜される方（装置）
のコネクタ部分は、エッジコネクタタイプに限られるこ
とから、嵌合部のコネクタ構造に制約が生じ汎用性に欠
ける。
【０００７】特に、汎用製品であるハードディスク装置
のコネクタ仕様では、ピンタイプ等の嵌合する方（プラ
グ）も、される方（レセプタクル）も両方共コネクタの
タイプ（エッジコネクタではなく、ピンタイプ）が標準
であるために、実現が困難であるという問題がある。
のコネクタ仕様では、ピンタイプ等の嵌合する方（プラ
グ）も、される方（レセプタクル）も両方共コネクタの
タイプ（エッジコネクタではなく、ピンタイプ）が標準
であるために、実現が困難であるという問題がある。
【０００８】本発明の目的は、標準コネクタを使用する
ハードディスク装置の活線挿抜システムを提供すること
である。
ハードディスク装置の活線挿抜システムを提供すること
である。
【０００９】
【課題を解決するための手段】本発明による活線挿抜シ
ステムは、ＣＰＵを含むコンピュータシステムにおける
回路ユニットの活線挿抜システムであって、前記ＣＰＵ
による前記回路ユニットの異常検出に応答して、前記ハ
ードディスク装置の電源を切断する電源切断手段と、前
記ハード回路ユニットの挿入／抜去を検出する装置挿入
／抜去検出手段と、前記回路ユニットの挿入が検出され
たとき前記回路ユニットの電源を接続する電源接続手段
とを含むことを特徴とする。
ステムは、ＣＰＵを含むコンピュータシステムにおける
回路ユニットの活線挿抜システムであって、前記ＣＰＵ
による前記回路ユニットの異常検出に応答して、前記ハ
ードディスク装置の電源を切断する電源切断手段と、前
記ハード回路ユニットの挿入／抜去を検出する装置挿入
／抜去検出手段と、前記回路ユニットの挿入が検出され
たとき前記回路ユニットの電源を接続する電源接続手段
とを含むことを特徴とする。
【００１０】そして、前記装置挿入／抜去検出手段は、
前記回路ユニットにおける接続コネクタのピンの電位状
態に応じて前記挿入／抜去を検出するようにしたことを
特徴としており、また、前記電源切断手段と前記電源接
続手段は、リレー接点と、前記リレー接点を接／断制御
する手段とを有することを特徴とする。
前記回路ユニットにおける接続コネクタのピンの電位状
態に応じて前記挿入／抜去を検出するようにしたことを
特徴としており、また、前記電源切断手段と前記電源接
続手段は、リレー接点と、前記リレー接点を接／断制御
する手段とを有することを特徴とする。
【００１１】本発明の作用を述べる。複数台のハードデ
ィスク装置等の回路ユニットが、バックボード上にパラ
レル接続される構成において、バックボードに次のよう
な機能をもたせる。回路ユニットがホストＣＰＵとのコ
マンド／データ通信を行うためのインタフェースと、同
一インタフェーストをバックボード上にも設ける。各回
路ユニットとのインタフェースに、回路ユニットが挿抜
されたことを検出する機能を設ける。また、各回路ユニ
ットそのものの電源をオン／オフするリレーと、制御回
路トを設ける。その結果、各回路ユニットの挿抜状態を
検出し、各回路ユニットの電源オン／オフをホストＣＰ
Ｕとの通信制御より実施する。
ィスク装置等の回路ユニットが、バックボード上にパラ
レル接続される構成において、バックボードに次のよう
な機能をもたせる。回路ユニットがホストＣＰＵとのコ
マンド／データ通信を行うためのインタフェースと、同
一インタフェーストをバックボード上にも設ける。各回
路ユニットとのインタフェースに、回路ユニットが挿抜
されたことを検出する機能を設ける。また、各回路ユニ
ットそのものの電源をオン／オフするリレーと、制御回
路トを設ける。その結果、各回路ユニットの挿抜状態を
検出し、各回路ユニットの電源オン／オフをホストＣＰ
Ｕとの通信制御より実施する。
【００１２】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１３】図１は本発明による活線挿抜システムの実
施例の構成を示すブロック図である。図１において、本
発明による活線挿抜システムは、データ等を記憶するハ
ードディスク装置１−０〜１−ｎと、ハードディスク装
置１−０〜１−ｎをホストＣＰＵ（図示せず）に接続す
るバックボード２と、リレー制御回路４を制御するコマ
ンドデータ制御回路３と、リレー（接点）５−０〜５−
ｎを制御するリレー制御回路４と、ハードディスク装置
１−０〜１−ｎの電源（Ｖcc）ｆを接断するリレー（接
点）５−０〜５−ｎとを有する。
施例の構成を示すブロック図である。図１において、本
発明による活線挿抜システムは、データ等を記憶するハ
ードディスク装置１−０〜１−ｎと、ハードディスク装
置１−０〜１−ｎをホストＣＰＵ（図示せず）に接続す
るバックボード２と、リレー制御回路４を制御するコマ
ンドデータ制御回路３と、リレー（接点）５−０〜５−
ｎを制御するリレー制御回路４と、ハードディスク装置
１−０〜１−ｎの電源（Ｖcc）ｆを接断するリレー（接
点）５−０〜５−ｎとを有する。
【００１４】また、コマンドデータバスａをハードディ
スク装置１−０〜１−ｎに接続するコネクタピン１−０
−１〜１−ｎ−１と、ＩＤ信号ｂをハードディスク装置
１−０〜１−ｎに接続するコネクタピン１−０−２〜１
−ｎ−２と、ハードディスク装置１−０〜１−ｎからの
接地信号ｉ，ｊ等を挿抜検出信号ｄとしてリレー制御回
路４に接続するコネクタピン１−０−３〜１−ｎ−３
と、ハードディスク装置１−０〜１−ｎに電源を接続す
るコネクタピン１−０−４〜１−ｎ−４とが設けられて
いる。
スク装置１−０〜１−ｎに接続するコネクタピン１−０
−１〜１−ｎ−１と、ＩＤ信号ｂをハードディスク装置
１−０〜１−ｎに接続するコネクタピン１−０−２〜１
−ｎ−２と、ハードディスク装置１−０〜１−ｎからの
接地信号ｉ，ｊ等を挿抜検出信号ｄとしてリレー制御回
路４に接続するコネクタピン１−０−３〜１−ｎ−３
と、ハードディスク装置１−０〜１−ｎに電源を接続す
るコネクタピン１−０−４〜１−ｎ−４とが設けられて
いる。
【００１５】複数台のハードディスク装置１−０〜１−
ｎがバックボード２上にパラレル接続される構成におい
て、バックボードに次のような機能を設ける。ハードデ
ィスク装置１−０〜１−ｎと同様に、バックボード２が
ホストＣＰＵと通信するためのコマンドデータ制御回路
３を設ける。また、コマンドデータ制御回路３がホスト
ＣＰＵとの通信制御において必要なＩＤ番号を決める入
力ピンｄを設ける。ホストＣＰＵとの通信は、各ハード
ディスク装置１−０〜１−ｎと同一のコマンドデータバ
スａとＩＤ信号ｂとで制御される。
ｎがバックボード２上にパラレル接続される構成におい
て、バックボードに次のような機能を設ける。ハードデ
ィスク装置１−０〜１−ｎと同様に、バックボード２が
ホストＣＰＵと通信するためのコマンドデータ制御回路
３を設ける。また、コマンドデータ制御回路３がホスト
ＣＰＵとの通信制御において必要なＩＤ番号を決める入
力ピンｄを設ける。ホストＣＰＵとの通信は、各ハード
ディスク装置１−０〜１−ｎと同一のコマンドデータバ
スａとＩＤ信号ｂとで制御される。
【００１６】各ハードディスク装置１−０〜１−ｎへの
電源信号ｇ，ｈ等のオン／オフを制御するためのリレー
（接点）５−０〜５−ｎを各ハードディスク装置１−０
〜１−ｎ毎に設け、このリレー（接点）５−０〜５−ｎ
はリレー制御回路４から出力される各ハードディスク装
置１−０〜１−ｎ毎のリレー制御信号ｅにより制御され
る。リレー制御信号ｅが”ハイ”のときは、リレー（接
点）５−０〜は”オン”となり、”ロー”のときは、”
オフ”となる。
電源信号ｇ，ｈ等のオン／オフを制御するためのリレー
（接点）５−０〜５−ｎを各ハードディスク装置１−０
〜１−ｎ毎に設け、このリレー（接点）５−０〜５−ｎ
はリレー制御回路４から出力される各ハードディスク装
置１−０〜１−ｎ毎のリレー制御信号ｅにより制御され
る。リレー制御信号ｅが”ハイ”のときは、リレー（接
点）５−０〜は”オン”となり、”ロー”のときは、”
オフ”となる。
【００１７】リレー制御回路４は各ハードディスク装置
毎に設けた挿抜検出信号ｄと、コマンドデータ制御回路
３を経由したホストＣＰＵからの命令により、各ハード
ディスク装置１−０〜１−ｎ用のリレー制御信号ｅを制
御する。
毎に設けた挿抜検出信号ｄと、コマンドデータ制御回路
３を経由したホストＣＰＵからの命令により、各ハード
ディスク装置１−０〜１−ｎ用のリレー制御信号ｅを制
御する。
【００１８】図２に示すハードディスク装置１−０の挿
抜シーケンスを説明する。ハードディスク装置１−０に
故障が発生した場合、ハードディスク装置１−０はコマ
ンドデータバスａとＩＤ信号ｂとによりホストＣＰＵに
異常を通知する。ホストＣＰＵの解析結果より、ハード
ディスク装置１−０の復旧が困難と判断された場合、ホ
ストＣＰＵはハードディスク装置１−０の電源切断命令
をコマンドデータバスａとＩＤ信号ｂとによりコマンド
データ制御回路３に発行する。
抜シーケンスを説明する。ハードディスク装置１−０に
故障が発生した場合、ハードディスク装置１−０はコマ
ンドデータバスａとＩＤ信号ｂとによりホストＣＰＵに
異常を通知する。ホストＣＰＵの解析結果より、ハード
ディスク装置１−０の復旧が困難と判断された場合、ホ
ストＣＰＵはハードディスク装置１−０の電源切断命令
をコマンドデータバスａとＩＤ信号ｂとによりコマンド
データ制御回路３に発行する。
【００１９】切断命令を受信したコマンドデータ制御回
路３は、ハードディスク装置１−０の電源切断をリレー
制御回路４に伝達し、リレー制御回路４がハードディス
ク装置１−０用のリレー制御信号ｅを”ロー”にし、リ
レー（接点）５−０がオフされ、ハードディスク装置１
−０の電源信号ｇがオフされる。これでハードディスク
装置１−０のすべての電源が切断されたことになる。
路３は、ハードディスク装置１−０の電源切断をリレー
制御回路４に伝達し、リレー制御回路４がハードディス
ク装置１−０用のリレー制御信号ｅを”ロー”にし、リ
レー（接点）５−０がオフされ、ハードディスク装置１
−０の電源信号ｇがオフされる。これでハードディスク
装置１−０のすべての電源が切断されたことになる。
【００２０】ホストＣＰＵは電源切断命令発行後、充分
な時間が経過したあと、ＣＰＵ（情報処理装置）に接続
されている、表示機能（ＬＥＤ、ＬＣＤあるいはモニタ
等）に、ハードディスク装置１−０の引き抜き可能なこ
とを表示する。
な時間が経過したあと、ＣＰＵ（情報処理装置）に接続
されている、表示機能（ＬＥＤ、ＬＣＤあるいはモニタ
等）に、ハードディスク装置１−０の引き抜き可能なこ
とを表示する。
【００２１】その後、ハードディスク装置１−０が抜去
されたことを、ハードディスク装置１−０のＧＮＤ信号
ｉが嵌合部から離れたことで、ハードディスク装置１−
０の挿抜検出信号ｄが”ハイ”になったことにより認識
したリレー制御回路４は、コマンドデータ制御回路３に
伝達し、コマンドデータ制御回路３を経由して、コマン
ドデータバスａとｌＤ信号ｄによりホストＣＰＵに通知
される。
されたことを、ハードディスク装置１−０のＧＮＤ信号
ｉが嵌合部から離れたことで、ハードディスク装置１−
０の挿抜検出信号ｄが”ハイ”になったことにより認識
したリレー制御回路４は、コマンドデータ制御回路３に
伝達し、コマンドデータ制御回路３を経由して、コマン
ドデータバスａとｌＤ信号ｄによりホストＣＰＵに通知
される。
【００２２】ハードディスク装置１−０が正常なハード
ディスク装置に交換されて挿入された場合は、上記同
様、ハードディスク装置１−０のＧＮＤ信号ｉが嵌合部
に接続されたことで、ハードディスク装置１−０の挿抜
検出信号ｄが”ロー”になったことにより、ハードディ
スク装置１−０が挿入されたことを認識したリレー制御
回路４は、コマンドデータ制御回路３に伝達し、コマン
ドデータ制御回路３を経由して、コマンドデータバスａ
とＩＤ信号ｂとにより、ホストＣＰＵにハードディスク
装置１−０が挿入されたことを通知する。
ディスク装置に交換されて挿入された場合は、上記同
様、ハードディスク装置１−０のＧＮＤ信号ｉが嵌合部
に接続されたことで、ハードディスク装置１−０の挿抜
検出信号ｄが”ロー”になったことにより、ハードディ
スク装置１−０が挿入されたことを認識したリレー制御
回路４は、コマンドデータ制御回路３に伝達し、コマン
ドデータ制御回路３を経由して、コマンドデータバスａ
とＩＤ信号ｂとにより、ホストＣＰＵにハードディスク
装置１−０が挿入されたことを通知する。
【００２３】ホストＣＰＵは上記通知を受信後、ハード
ディスク装置１−０の電源再投入命令を、コマンドデー
タバスａとＩＤ信号ｂとにより、コマンドデータ制御回
路３に発行する。ハードディスク装置１−０の電源投入
命令を受信したコマンドデータ制御回路３は、ハードデ
ィスク装置１−０の電源投入をリレー制御回路４に伝達
し、リレー制御回路４がハードディスク装置１−０用の
リレー制御信号ｅを”ハイ”にし、リレー（接点）５−
０がオンされ、ハードディスク装置１−０の電源信号ｇ
がオンとなり、ハードディスク装置１−０の電源が投入
される。
ディスク装置１−０の電源再投入命令を、コマンドデー
タバスａとＩＤ信号ｂとにより、コマンドデータ制御回
路３に発行する。ハードディスク装置１−０の電源投入
命令を受信したコマンドデータ制御回路３は、ハードデ
ィスク装置１−０の電源投入をリレー制御回路４に伝達
し、リレー制御回路４がハードディスク装置１−０用の
リレー制御信号ｅを”ハイ”にし、リレー（接点）５−
０がオンされ、ハードディスク装置１−０の電源信号ｇ
がオンとなり、ハードディスク装置１−０の電源が投入
される。
【００２４】上記の動作により、ハードディスク装置１
−０の活線挿抜が実施されるが、ハードディスク装置挿
抜前後で、充分な時間が経過したあとに、ハードディス
ク装置そのものの電源をオン／オフすることにより、信
号ラインの安定した状態でハードディスク装置の電源投
入／切断が可能となり、最低限のノイズに抑制できる。
−０の活線挿抜が実施されるが、ハードディスク装置挿
抜前後で、充分な時間が経過したあとに、ハードディス
ク装置そのものの電源をオン／オフすることにより、信
号ラインの安定した状態でハードディスク装置の電源投
入／切断が可能となり、最低限のノイズに抑制できる。
【００２５】ＣＰＵの例えばハードディスク装置１−０
に異常が発生したことを検出するシーケンスを図３のフ
ローチャートに示す。すなわち、ＣＰＵが該ハードディ
スク装置１−０をアクセスしたとき（ステップ１１）、
一定時間内に該ハードディスク装置１−０から、応答が
戻ったかどうかを判定し（ステップ１２）、ＹＥＳの場
合は正常（異常がない）として終了する。
に異常が発生したことを検出するシーケンスを図３のフ
ローチャートに示す。すなわち、ＣＰＵが該ハードディ
スク装置１−０をアクセスしたとき（ステップ１１）、
一定時間内に該ハードディスク装置１−０から、応答が
戻ったかどうかを判定し（ステップ１２）、ＹＥＳの場
合は正常（異常がない）として終了する。
【００２６】該ハードディスク装置１−０がエラーステ
ータスを、ＣＰＵに出力した場合（ステップ１３）、あ
るいはステップ１２がＮＯの場合は、ＣＰＵは該ハード
ディスク装置１−０に異常が発生したと判定し、該ハー
ドディスク装置１−０の電源を切断する（ステップ１
４）。
ータスを、ＣＰＵに出力した場合（ステップ１３）、あ
るいはステップ１２がＮＯの場合は、ＣＰＵは該ハード
ディスク装置１−０に異常が発生したと判定し、該ハー
ドディスク装置１−０の電源を切断する（ステップ１
４）。
【００２７】尚、上記においては、ハードディスク装置
の例を示したが、他の回路のユニットについても同様に
適用可能である。
の例を示したが、他の回路のユニットについても同様に
適用可能である。
【００２８】
【発明の効果】以上説明したように本発明によれば、ハ
ードディスク装置等の回路ユニットあるいはそれを接続
するバックボードに、各回路ユニットの電源をオン／オ
フ制御する機能と、専用のインタフェースを有すること
なく、回路ユニットが挿抜されたことを検出する機能を
設けることで、有効な活線挿抜が実現できる効果があ
る。
ードディスク装置等の回路ユニットあるいはそれを接続
するバックボードに、各回路ユニットの電源をオン／オ
フ制御する機能と、専用のインタフェースを有すること
なく、回路ユニットが挿抜されたことを検出する機能を
設けることで、有効な活線挿抜が実現できる効果があ
る。
【図１】本発明の実施例のブロック図である。
【図２】本発明の実施例のハードディスク装置の挿抜シ
ーケンスである。
ーケンスである。
【図３】本発明の実施例のＣＰＵのハードディスク装置
の異常検出フローチャートである。
の異常検出フローチャートである。
１−０〜１−ｎ ハードディスク装置 １−０−１〜１−ｎ−４ コネクタピン ２ バックボード ３ コマンドデータ制御回路 ４ リレー制御回路 ５−０〜５−ｎ リレー接点
Claims (4)
- 【請求項１】 ＣＰＵを含むコンピュータシステムにお
ける回路ユニットの活線挿抜システムであって、前記Ｃ
ＰＵによる前記回路ユニットの異常検出に応答して、前
記ハードディスク装置の電源を切断する電源切断手段
と、前記ハード回路ユニットの挿入／抜去を検出する装
置挿入／抜去検出手段と、前記回路ユニットの挿入が検
出されたとき前記回路ユニットの電源を接続する電源接
続手段とを含むことを特徴とする活線挿抜システム。 - 【請求項２】 前記装置挿入／抜去検出手段は、前記回
路ユニットにおける接続コネクタのピンの電位状態に応
じて前記挿入／抜去を検出するようにしたことを特徴と
する請求項１記載の活線挿抜システム。 - 【請求項３】 前記電源切断手段と前記電源接続手段
は、リレー接点と、前記リレー接点を接／断制御する手
段とを有することを特徴とする請求項１あるいは２記載
の活線挿抜システム。 - 【請求項４】 前記回路ユニットはハードディスク装置
であることを特徴とする請求項１〜３いずれか記載の活
線挿抜システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9198772A JPH1139060A (ja) | 1997-07-24 | 1997-07-24 | 活線挿抜システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9198772A JPH1139060A (ja) | 1997-07-24 | 1997-07-24 | 活線挿抜システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1139060A true JPH1139060A (ja) | 1999-02-12 |
Family
ID=16396681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9198772A Pending JPH1139060A (ja) | 1997-07-24 | 1997-07-24 | 活線挿抜システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1139060A (ja) |
-
1997
- 1997-07-24 JP JP9198772A patent/JPH1139060A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6408343B1 (en) | Apparatus and method for failover detection | |
| US6062480A (en) | Hot docking system and methods for detecting and managing hot docking of bus cards | |
| US6591324B1 (en) | Hot swap processor card and bus | |
| JP2000056871A (ja) | Ｕｓｂシステム用のｅｍｓエンハンスメント回路 | |
| US5758101A (en) | Method and apparatus for connecting and disconnecting peripheral devices to a powered bus | |
| US6438639B1 (en) | Computer system bus network providing concurrent communication and connection transition of peripheral devices | |
| US6378084B1 (en) | Enclosure processor with failover capability | |
| US6789149B1 (en) | Scheme to detect correct plug-in function modules in computers | |
| CN103176885A (zh) | 网卡故障提示系统 | |
| CN111881074B (zh) | 电子系统、主机端装置及控制方法 | |
| US6943463B2 (en) | System and method of testing connectivity between a main power supply and a standby power supply | |
| CN113946530A (zh) | 扩展卡的控制方法及装置、非易失性存储介质 | |
| US20040168008A1 (en) | High speed multiple ported bus interface port state identification system | |
| US20070204088A1 (en) | Modularized circuit board bus connection control method and system | |
| US6801973B2 (en) | Hot swap circuit module | |
| JP2002244775A (ja) | Ｕｓｂデバイス | |
| JPH1139060A (ja) | 活線挿抜システム | |
| CN114116315A (zh) | 一种应用于工业信息安全主板的usb失效恢复方法及系统 | |
| JP4459408B2 (ja) | ホットスワップバス | |
| JPH05233110A (ja) | 活線挿抜方式 | |
| JP3110125B2 (ja) | 活線挿抜制御方式 | |
| JP4615413B2 (ja) | 活線挿抜可能な電子機器システム | |
| JP3371760B2 (ja) | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 | |
| EP1176514A1 (en) | Hot swap processor card and bus | |
| JP2002278913A (ja) | 情報処理システムおよびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |