JPH113572A

JPH113572A - ディジタル信号処理装置および方法

Info

Publication number: JPH113572A
Application number: JP15493997A
Authority: JP
Inventors: Minoru Kawahara; 実河原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-06-12
Filing date: 1997-06-12
Publication date: 1999-01-06

Abstract

(57)【要約】【課題】ＥＣＣデコーダＩＣにおいて、不定な遅延が
存在するような場合でもＩＤの再現が可能とする。【解決手段】ヘッド切替信号ＳＷＰが遅延回路１１１
によって遅延され、端子１００から供給された再生信号
に同期される。遅延された信号ＳＷＰがエッジ検出され
ヘッド切替パルスとされる。１シンク毎に出力されヘッ
ド切替パルスでクリアされる信号ｃｙが、所定のフォー
マットに基づきカウントを行ないヘッド切替パルスでク
リアされるカウンタ１１６に供給される。カウンタ１１
６で、信号ｃｙおよびヘッド切替パルスに基づき、ＩＤ
０の期待値であるｐｉｄ０がカウントされ生成されるｐ
ｉｄ０は、再生信号から作成されるパケットに埋め込ま
れる。後段のＩＤ再現回路において、前後のパケットの
ＩＤからＩＤ再現が行なえない場合には、このｐｉｄ０
がＩＤ０の代わりに用いられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積符号を用いて
エラー訂正符号化されたディジタルデータを復号化する
ようなディジタル信号処理装置および方法に関し、特
に、信号に不定な遅延が伴う場合にもＩＤの再現が可能
なディジタル信号処理装置および方法に関する。

【０００２】

【従来の技術】ビデオ信号をディジタル方式で処理する
ような信号処理装置、例えば高解像度ビデオ信号を記録
再生するディジタルＶＴＲ（ビデオテープレコーダ）に
用いられる信号処理装置では、入力された映像信号に対
して画像圧縮符号化が施される。そして、この圧縮符号
化されたビデオ信号が例えばビデオテープに対して記録
される。高データレートの記録データを記録／再生する
ために、磁気テープを回転ドラムに斜めに巻付け、回転
ドラムに磁気ヘッドが取り付けられたヘリカルスキャン
型の記録／再生装置が知られている。この装置では、磁
気テープ上に斜めのトラックを形成するように、記録デ
ータが順次記録される。

【０００３】例えばディジタルビデオ信号からなる記録
データが所定の方法で圧縮符号化され、さらにエラー訂
正符号化される。エラー訂正符号化には、積符号による
符号化が多く用いられる。この積符号による符号化で
は、１シンボル（例えば１バイト）単位でマトリクス状
に配列されたデータに対して、その列方向に対して例え
ばリードソロモン符号によってそれぞれ符号化がなさ
れ、外符号パリティが生成される。そして、データおよ
び外符号パリティに対して、行方向に対して符号化がな
され、内符号パリティが生成される。このように、列方
向に対して外符号パリティが生成され、行方向に対して
内符号パリティが生成されることによって、積符号によ
るエラー訂正符号化が行われる。このとき、データの時
系列の順序は、例えば行方向に一致している。

【０００４】内符号方向の１行のデータが１シンクブロ
ックに対応する。このエラー訂正符号化を行うエラー訂
正エンコーダにおいて、シンクブロック毎に識別信号
（ＩＤ）が付される。

【０００５】エラー訂正符号化された記録データがイコ
ライザや記録アンプなどを介して、磁気ヘッドによって
磁気テープに記録される。このときの記録は、例えば、
回転ドラム上に設けられた記録用磁気ヘッドによって磁
気テープに対して斜めにトラックを形成するような、ヘ
リカルスキャン方式で以て行われ、さらに、互いに異な
る角度を有する１組の記録用磁気ヘッドによって、隣接
するトラックにおいてアジマスが異ならされ記録され
る、アジマス方式が用いられる。１トラックに対して複
数のシンクブロックが記録される。また、１トラックに
は、それぞれ複数のビデオセクタとオーディオセクタと
が含まれる。

【０００６】再生用磁気ヘッドによって磁気テープから
記録データが読み出され、再生アンプやイコライザを介
して再生データとされる。再生データは、ＥＣＣ(Error
Correcting Code) デコーダに供給される。ＥＣＣデコ
ーダでは、例えば１シンクブロックのデータが１パケッ
トとして扱われ、パケット毎に付されたＩＤに基づき再
生データの復号化が行われる。

【０００７】ＥＣＣデコーダに接続されたＲＡＭに対し
て、再生データが書き込まれる。この再生データが内符
号方向に読み出され、内符号によるエラー訂正（以下、
内符号訂正と称する）がなされる。次に、外符号による
エラー訂正（以下、外符号訂正と称する）を行うため
に、内符号訂正がなされた再生データが再びＲＡＭに書
き込まれる。このＲＡＭにおいて、ＩＤから計算された
アドレスに対してパケットが書き込まれる。

【０００８】ＲＡＭに書き込まれた再生データがアドレ
ス順に従って読み出され外符号訂正がなされる。このと
き、内符号によってエラー訂正しきれないパケットが発
生する場合がある。このような場合、そのパケットのＩ
Ｄは信用できない。そのため、ＲＡＭに対して正しいア
ドレスにパケットを書き込むことができず、正しく外符
号訂正をすることができない可能性がある。

【０００９】そのため、ＥＣＣデコーダにおいて、内符
号訂正がなされた後に、ＩＤの再現が行われる。例え
ば、その前後のパケットを参照して、エラーを含むパケ
ットのＩＤを予測し、予測されたＩＤとエラーを含むパ
ケットのＩＤとを差し替える。ＩＤ再現を行うことで、
内符号訂正処理でエラーとされたパケットでも、外符号
の系列に正しく組み込むことができるようになる。

【００１０】こうして外符号訂正がなされた再生データ
は、再びＲＡＭに書き込まれる。そして、このＲＡＭに
書き込まれた再生データが内符号方向に向けて読み出さ
れることによって、時系列に従った再生データが得られ
る。ＥＣＣデコーダから出力された再生データは、記録
時に施された圧縮符号化を解かれ出力される。

【００１１】

【発明が解決しようとする課題】ところで、上述のＩＤ
再現の際に、エラーを含むパケットの前後に信用できる
ＩＤが存在しない場合、ＩＤの再現を行なうことができ
ない。すなわち、ＩＤの位置は、トラックフォーマット
的には一定とされているため、例えば回転ヘッドの１８
０°の回転毎に生じる、ヘッド切り替えのタイミングを
知ることによってＩＤを予測し、この予測に基づきＩＤ
の再現を行なうことは、可能である。しかしながら、磁
気ヘッドで再生された信号がＩＤ再現を行なう回路に到
達するまでに、遅延が生じる。この遅延は一定ではない
ため、ＩＤ再現の段階以前では、ＩＤの正確な予測が出
来ないという問題点があった。

【００１２】一方、磁気テープ上で、トラック中には、
エデッィトギャップなどのフォーマット的に無効な部分
が設定されている。この無効部分は、例えばビデオなら
びにオーディオセクタのマージンを確保するために設定
される。この無効部分から再生されたデータに対して内
符号によるエラー訂正を行なうと、訂正結果が必ずエラ
ーとなる。

【００１３】装置のチェックなどの際には、例えば、こ
の内符号によるエラー訂正の結果に基づくエラー数をエ
ラーモニタに表示させる。このときに、フォーマット上
の無効部分によるエラーがモニタに表示されてしまう
と、真のエラーが発見されにくくなるという問題点があ
った。

【００１４】また、チェックの際に、エラー箇所に対し
てオシロスコープでトリガを掛けるといったようなこと
が困難になってしまうという問題点があった。同様に、
エラー計数の対象に無効部分に起因するエラーが混ざる
と、真のエラー数を計測することが困難になるという問
題点があった。

【００１５】したがって、この発明の目的は、不定な遅
延が存在するような場合でもＩＤの再現が可能なディジ
タル信号処理装置および方法を提供することにある。

【００１６】また、この発明の他の目的は、フォーマッ
ト上無効であるような箇所を予測し、その箇所で得られ
たエラー訂正結果をエラー表示やエラー計測の対象から
除外するようなディジタル信号処理装置および方法を提
供することにある。

【００１７】

【発明が解決しようとする課題】この発明は、上述した
課題を解決するために、磁気テープに対してエラー訂正
符号化されたデータとデータ単位毎に設けられたＩＤと
が記録され、記録された信号を回転ドラム上に設けられ
たヘッドで以て再生し、再生された信号を処理するディ
ジタル信号処理装置において、再生信号に基づきデータ
単位毎にパケットを作成するパケット作成手段と、再生
位相に同期したタイミング信号に基づきデータ単位毎の
ＩＤを予測するＩＤ予測手段とを有し、パケット作成手
段は、ＩＤ予測手段によって得られた予測ＩＤをパケッ
トに折り込むことを特徴とするディジタル信号処理装置
である。

【００１８】また、この発明は、上述した課題を解決す
るために、磁気テープに対してエラー訂正符号化された
データとデータ単位毎に設けられたＩＤとが記録され、
記録された信号を回転ドラム上に設けられたヘッドで以
て再生し、再生された信号を処理するディジタル信号処
理方法において、再生信号に基づきデータ単位毎にパケ
ットを作成するパケット作成のステップと、再生位相に
同期したタイミング信号に基づきデータ単位毎のＩＤを
予測するＩＤ予測のステップとを有し、パケット作成の
ステップは、ＩＤ予測のステップによって得られた予測
ＩＤをパケットに折り込むことを特徴とするディジタル
信号処理方法である。

【００１９】また、この発明は、上述した課題を解決す
るために、磁気テープに対してエラー訂正符号化された
データが記録され、記録された信号を回転ドラム上に設
けられたヘッドで以て再生し、再生された信号をシンク
ブロック単位で処理するディジタル信号処理装置におい
て、再生信号からシンクブロック単位でパケットを作成
するパケット作成手段と、ヘッド切り替え情報に基づき
シンクブロック毎のＩＤを予測すると共に、フォーマッ
ト上無効とされるシンクブロックに対応するパケットに
は、無効を示す情報を折り込むＩＤ予測手段とを有する
ことを特徴とするディジタル信号処理装置である。

【００２０】また、この発明は、上述した課題を解決す
るために、磁気テープに対してエラー訂正符号化された
データが記録され、記録された信号を回転ドラム上に設
けられたヘッドで以て再生し、再生された信号をシンク
ブロック単位で処理するディジタル信号処理方法におい
て、再生信号からシンクブロック単位でパケットを作成
するパケット作成のステップと、ヘッド切り替え情報に
基づきシンクブロック毎のＩＤを予測すると共に、フォ
ーマット上無効とされるシンクブロックに対応するパケ
ットには、無効を示す情報を折り込むＩＤ予測のステッ
プとを有することを特徴とするディジタル信号処理方法
である。

【００２１】上述したように、この発明は、再生位相に
同期したタイミング信号に基づきデータ単位毎にＩＤが
予測され、この予測されたＩＤがパケットに折り込まれ
るため、エラーがあるパケットの前後に信用できるパケ
ットが存在しないような場合でも、この予測ＩＤを用い
てＩＤの再現を行なうことができる。

【００２２】また、この発明は、フォーマット上無効で
あるとされるシンクブロックからなるパケットに対して
無効を示す情報が折り込まれるため、エラー観測などに
おいて無効なパケットを除外することができる。

【００２３】

【発明の実施の形態】以下、この発明の実施の一形態
を、図面を参照しながら説明する。先ず、理解を容易と
するために、この発明を適用することができるディジタ
ルＶＴＲについて説明する。このディジタルＶＴＲは、
高解像度ビデオ信号を磁気テープに記録し、磁気テープ
から高解像度ビデオ信号を再生する。図１は、かかるデ
ィジタルＶＴＲの記録・再生系の構成の一例を示す。図
１は、４個の記録ヘッドおよび４個の再生ヘッドを備え
た４ヘッドシステムである。

【００２４】図１において、入力端子１には、高解像度
ディジタルビデオ信号が入力される。このディジタルビ
デオ信号が入力フィルタ２に供給される。入力フィルタ
２では、（４：２：２）信号を（３：１：１）信号に圧
縮するフィルタリング処理がなされる。また、クロック
周波数が７４．２５ＭＨｚから４６．４０６２５ＭＨｚ
へ乗せ替えられる。

【００２５】さらに、入力フィルタ２では、（３：１：
１）信号を２チャンネルのデータに変換する。各チャン
ネルのデータは、４６．４０６２５ＭＨｚのデータレー
トを有する。この２チャンネルのデータに対して、ＢＲ
Ｒ(Bit Rate Reduction)エンコーダ３，４による圧縮符
号化、エラー訂正エンコーダ（ＥＣＣエンコーダ）５，
６によるエラー訂正の符号化処理がなされる。

【００２６】この例では、ＢＲＲエンコーダ３，４で
は、フィールド内圧縮とフレーム内圧縮とを適応的に切
り替えるように構成され、さらに、ＤＣＴブロックを単
位とするシャッフリングがなされる。フィールド間の動
きが多い場合では、フィールド内のデータによりＤＣＴ
ブロックが構成され、一方、フィールド間の動きが少な
い場合では、フレーム内のデータによりＤＣＴブロック
が構成される。フィールド内圧縮符号化とフレーム内圧
縮符号化との切り替えは、例えば１フレームを最小の単
位としてなされる。

【００２７】ＥＣＣエンコーダ５，６では、積符号の符
号化が行われ、また、シンクブロックが連続する記録デ
ータの生成がなされる。まず、外符号の符号化が行わ
れ、ついでテープ上に記録されているシンクブロック単
位に、シンクブロックの順番や各種フラグ類が含まれる
ＩＤ部が付加される。そして、内符号の符号化が行われ
る。内符号の符号化範囲は、このＩＤ部分を含む。内符
号のパリティとシンクブロックの先頭部分を示すシンク
信号を含めて１シンクブロックが構成される。１シンク
ブロックが記録／再生されるデータの最小単位である。

【００２８】ＥＣＣエンコーダ５，６の出力は、記録イ
コライザ７に供給される。記録イコライザ７からの２チ
ャンネルの記録データが回転トランス８を介して記録ヘ
ッドドライバ９Ｒに供給される。記録ヘッドドライバ９
Ｒは、記録アンプおよびヘッドへの記録信号の供給を切
り替えるスイッチング回路を有する。記録ヘッドドライ
バ９Ｒには、記録ヘッド１０，１１，１２，１３が接続
され、記録ヘッド１０〜１３により記録データが磁気テ
ープ１４上に記録される。

【００２９】次に、再生側の構成について説明する。磁
気テープ１４に記録された信号が再生ヘッド１５〜１８
によって再生される。再生信号が再生ヘッドドライバ９
Ｐに供給され、再生ヘッドドライバ９Ｐから２チャンネ
ルの再生信号が得られる。この再生信号が回転トランス
８を介して再生イコライザ２０に供給される。再生イコ
ライザ２０によって再生等化され、再生シリアルデータ
が完成する。同時に再生イコライザ２０では、再生信号
に同期したクロックが発生され、データと共にＥＣＣデ
コーダ２１，２２に供給される。

【００３０】再生イコライザ２０の各チャンネルの出力
信号（再生シリアルデータ）がＥＣＣデコーダ２１，２
２に供給される。このＥＣＣデコーダ２１，２２では、
入力データの同期検出をして、記録レートからシステム
クロックに乗り替え、さらに、テープ上で発生する各種
エラーを訂正する。すなわち、ＥＣＣデコーダ２１，２
２では、予め構成されていた誤り訂正符号の内符号の訂
正が行われる。内符号は１シンクブロック中に完結す
る。エラーの大きさが内符号の訂正能力内ならば、訂正
が行われ、それ以上のものならば、エラー位置にエラー
フラグをセットする。ついで、外符号の訂正に移り、エ
ラーフラグを参照してイレージャー訂正が行われる。大
部分のエラーはこれによって訂正しきれてしまうが、テ
ープ長手方向に渡る長大エラーのような場合には、まれ
にエラー訂正しきれない時がある。その時には、外符号
の検出能力範囲での検出が行われて、エラーワードの位
置にエラーフラグをセットする。

【００３１】ＥＣＣデコーダ２１，２２からは、４６．
４０６２５ＭＨｚのクロックに乗せられ、シンクブロッ
ク単位でデータが出力され、また、ワードエラーフラグ
が出力される。ＥＣＣデコーダ２１，２２の出力がＢＲ
Ｒデコーダ２３，２４にそれぞれ供給される。ＢＲＲデ
コーダ２３，２４では、可変長符号化の復号、逆ＤＣＴ
変換並びにデシャフリングを行い、圧縮符号の復号化を
行う。さらに、ＢＲＲエンコーダ２３，２４でなされた
フィールド内符号化／フレーム内符号化と対応して、Ｂ
ＲＲデコーダ２３，２４において、フィールド内復号／
フレーム内復号がなされる。

【００３２】ＢＲＲデコーダ２３，２４の出力信号がコ
ンシール用のエラーフラグと共にコンシール回路２５に
供給される。コンシール回路２５では、再生信号におい
てＥＣＣデコーダ２１，２２のエラー訂正能力を超えた
エラーのコンシールを行う。例えばエラー訂正がなされ
ずに欠損した部分を、所定の方法で補間することでなさ
れる。例えばＢＲＲデコーダ２３，２４において、圧縮
を解く際に、エラー位置にセットされているワードエラ
ーフラグからＤＣＴ係数のどの次数のものにエラーが生
じているのか判断される。比較的重要度が高い、ＤＣ係
数や低次のＡＣ係数にエラーが生じている場合は、その
ＤＣＴブロックの復号をあきらめ、次段のコンシール回
路２５にコンシールフラグを渡し、そのＤＣＴブロック
部分の補間処理が行われる。

【００３３】コンシール回路２５の出力信号が出力フィ
ルタ２６に供給される。出力フィルタ４６では、クロッ
ク周波数の乗り換え（４６．４０６２５ＭＨｚから７
４．２５ＭＨｚへ）がなされ、また、２チャンネルの
（３：１：１）信号を（４：２：２）信号に変換する。
出力フィルタ２６から再生ビデオ信号が出力される。

【００３４】入力オーディオデータは、オーディオプロ
セッサ１９で所定の処理を施され、ＥＣＣデコーダ５，
６に供給される。ビデオデータと同様に、１トラックに
記録される１チャンネルのオーディオデータ毎に積符号
の符号化がされている。また、再生時には、オーディオ
データは、ＥＣＣデコーダ２１，２２から取り出され、
オーディオプロセッサ１９で所定の処理を施され出力さ
れる。

【００３５】上述した記録ヘッド１０〜１３は、例えば
９０Ｈｚで回転する回転ドラム上に取り付けられる。記
録ヘッド１０および１２の対、並びに記録ヘッド１１お
よび１３の対は、近接した位置に設けられる。また、記
録ヘッド１０および１２のアジマスは、異なるものとさ
れる。同様に、記録ヘッド１１および１３のアジマス
は、異なるものとされる。さらに、１８０°で対向する
記録ヘッド１０，１１の対が同一アジマスとされる。さ
らに、回転ドラムには、再生ヘッド１５，１６，１７お
よび１８が設けられる。これら再生ヘッド１５，１６，
１７および１８の配置ならびにアジマスの関係は、上述
の記録ヘッド１０，１１，１２および１３のものと同様
である。

【００３６】回転ドラムに対して、１８０°の巻き付け
角で以て磁気テープが巻き付けられ、記録データは、磁
気テープ上に斜めのトラックとして順次記録される。記
録ヘッドドライバ９Ｒには、記録アンプと共に、ヘッド
の回転と同期して記録信号を切り替えるスイッチング回
路が設けられている。再生ヘッドドライバ９Ｐにも、同
様に、再生アンプおよびスイッチング回路が設けられて
いる。ヘッドの回転と同期したスイッチングパルスＳＷ
Ｐが破線で示すように、サーボ回路２８から供給され
る。このスイッチングパルスＳＷＰは、ＥＣＣエンコー
ダ５，６，ＥＣＣデコーダ２１，２２にも供給される。

【００３７】記録ヘッド１０〜１３および再生ヘッド１
５〜１８にそれぞれ対応して、図１に示すように、Ａ，
Ｂ，Ｃ，Ｄの符号を付した場合、記録ヘッド１０，１２
により、記録ヘッドＡ，Ｂと対応するトラックが同時に
形成され、次に記録ヘッド１１，１３により、記録ヘッ
ドＣ，Ｄと対応するトラックＣ，Ｄが同時に形成され
る。この発明の実施の一形態では、ビデオ信号の１フレ
ーム（１／３０秒）の記録データは、連続する１２トラ
ックに記録される。互いにアジマスの異なる、隣接した
２トラック（ＡおよびＢチャンネル、並びにＣおよびＤ
チャンネル）を１組としてセグメントが構成される。従
って、ビデオ信号の１フレームは、６セグメントからな
る。これら６個のセグメントのそれぞれには、０〜５ま
でのセグメント番号が付される。なお、４チャンネルあ
るオーディオデータは、例えば、各トラックの中央部
に、ビデオデータに挟まれるように記録される。

【００３８】図２は、この発明を適用できるディジタル
ＶＴＲの他の例を示す。図２は、ビデオカメラとディジ
タルＶＴＲとが一体構成のもので、記録ヘッドおよび再
生ヘッドをそれぞれ８個有する８ヘッドシステムであ
る。１２０で示すＣＣＤによってカラー画像が撮像さ
れ、Ａ／Ｄ変換およびカメラプロセッサ１２１により２
チャンネルのビデオ信号に変換される。各チャンネルの
ビデオ信号がＢＲＲエンコーダ１２２，１２３で圧縮符
号化され、ＥＣＣエンコーダ３０，３１に供給される。

【００３９】ＥＣＣエンコーダ３０，３１によって、各
チャンネルがさらに２チャンネルに分割され、４チャン
ネルの記録データが形成される。記録イコライザ３２、
回転トランス３３および記録ヘッドドライバ３４Ｒを介
して、８個の記録ヘッド３５，３６，３７，３８，３
９，４０，４１，４２に記録データが供給され、磁気テ
ープ１４上に斜めのトラックとして記録される。

【００４０】記録ヘッドと同様の再生ヘッド４３，４
４，４５，４６，４７，４８，４９，５０が設けられ、
再生ヘッドの出力信号が再生ヘッドドライバ３４Ｐにて
４チャンネルの再生信号とされる。この再生信号が回転
トランス３３を介して再生イコライザ５２に供給され
る。再生イコライザ５２の出力がＥＣＣデコーダ５３，
５４に供給され、エラー訂正処理がなされる。ＥＣＣデ
コーダ５３，５４の出力では、２チャンネルの再生デー
タが発生し、これらがＢＲＲデコーダ５５，５６で復号
される。

【００４１】サーボ回路５８からのスイッチングパルス
ＳＷＰがＥＣＣエンコーダ３０，３１、ＥＣＣデコーダ
５３，５４、記録ヘッドドライバ３４Ｒおよび再生ヘッ
ドドライバ３４Ｐに供給され、ヘッドの回転と同期した
タイミング制御がなされる。

【００４２】ＢＲＲデコーダ５５，５６で圧縮符号化が
解かれた再生データがコンシール回路５９に供給され、
訂正できないエラーの補間がなされる。コンシール回路
５９の出力が出力フィルタ１２７に供給される。出力フ
ィルタ１２７によって、（３：１：１）信号が（４：
２：２）信号へ変換され、出力ビデオ信号として取り出
される。

【００４３】入力オーディオデータは、オーディオプロ
セッサ１２６で所定の処理を施され、ＥＣＣエンコーダ
３０，３１に供給される。ビデオデータと同様に、１ト
ラックに記録される１チャンネルのオーディオデータ毎
に積符号の符号化がされている。また、再生時には、オ
ーディオデータは、ＥＣＣデコーダ５３，５４から取り
出され、オーディオプロセッサ１２６で所定の処理を施
され出力される。

【００４４】この図２に示す構成では、記録ヘッドおよ
び再生ヘッドが図１の構成の場合の２倍の個数（すなわ
ち、８個）設けられている。これは、ドラムの回転数を
図１の４ヘッドシステムの場合のものの半分とし、騒音
の発生を抑えるためである。すなわち、図２における４
個の記録ヘッド３５〜３８は、同一アジマスであり、記
録ヘッド３９〜４２も同一アジマスである。記録ヘッド
３５〜３８の組と記録ヘッド３９〜４２の組とは逆アジ
マスである。記録ヘッド３５（Ａ）および３６（Ｅ）の
対、記録ヘッド３７（Ｃ）および３８（Ｇ）の対、記録
ヘッド３９（Ｂ）および４０（Ｆ）の対、記録ヘッド４
１（Ｄ）および４２（Ｈ）の対は、それぞれ１８０°対
向で回転ドラム上に取り付けられている。

【００４５】そして、記録ヘッド３５，３７，３９，４
１がほぼ同時に磁気テープ１４をトレースし、次に、記
録ヘッド３６，３８，４０，４２がほぼ同時に磁気テー
プ１４をトレースする。ドラム回転数を１／２とし、ヘ
ッドの個数を２倍とするので、４ヘッドシステムと同一
のトラックパターンがテープ上に形成される。このよう
に、同時に記録されるトラックは４本ずつである。従っ
て、回転トランス３３を通る記録信号は４系統となり、
サーボ回路５８から供給されるスイッチングパルスＳＷ
Ｐによって対向ヘッドが選択される。再生ヘッド４３〜
５０も記録ヘッドと同様の関係を有する。

【００４６】図２の８ヘッドシステムでは、再生信号は
４系統で、図１の構成の倍の本数であるが、データレー
トは半分なので、入力段を追加すれば、それ以降は図１
の場合と全く同じ回路で処理できる。また、逆アジマス
についても同様の回路で良いので、結局、ＥＣＣデコー
ダ２１，２２（図１）とＥＣＣデコーダ５３，５４は、
全て同じＩＣで実現できる。この発明は、上述した４ヘ
ッドシステムのディジタルＶＴＲ（図１）および８ヘッ
ドシステムのディジタルＶＴＲ（図２）の何れに対して
も適用することができる。以下の説明は、４ヘッドのデ
ィジタルＶＴＲに対してこの発明を適用した場合であ
る。

【００４７】磁気テープ上に形成される１トラックのフ
ォーマットを図３に示す。このトラックは、ヘッドがト
レースする方向に沿って、データ配置を表している。１
トラックは、ビデオセクタＶ１、Ｖ２とオーディオセク
タＡ１〜Ａ４とに大別される。１トラック内に記録され
るビデオデータおよびオーディオデータを単位として積
符号の符号化がされる。ＯＰ１、ＯＰ２は、ビデオデー
タを積符号化した時に発生する外符号のパリティを示
す。オーディオデータを積符号化した時に発生する外符
号のパリティは、オーディオセクタ内に記録される。各
トラックは等間隔２３３バイトに区切られていて、その
ひとつひとつをシンクブロックと称す。

【００４８】１トラック内に記録される各データの長さ
の一例を図３に示す。この例では、１トラック内に、２
７５シンクブロック＋１２４バイトのデータが記録され
る。ビデオセクタは、２２６シンクブロックである。ま
た、１トラックの時間長は約５．６ｍｓである。セクタ
間の隙間に無記録部分が挟まっている。この隙間は、エ
ディットギャップと称され、セクタ単位の記録をする際
に、隣のセクタを消去してしまうことのないように設け
られている。

【００４９】図４Ａは、ビデオデータに対するエラー訂
正符号の構成の一例である。１トラックに記録される量
のビデオデータ毎にエラー訂正符号化がなされる。すな
わち、この１トラック分のビデオデータが（２１７×２
２６）に配列される。この配列の垂直方向に整列する２
２６ワード（１ワードは、ここでは１バイト）に対して
（２５０，２２６）リード・ソロモン符号の符号化（外
符号の符号化）がなされる。２４ワードの外符号のパリ
ティが付加される。外符号を用いることによって、一例
として、１０ワードまでの通常エラー訂正、並びに２４
ワードまでのイレージャ訂正を行うようにしている。

【００５０】また、２次元配列の水平方向に整列する２
１７ワード（ビデオデータまたは外符号のパリティ）に
対して、２ワードのＩＤが付加される。そして、水平方
向に整列する（２１７＋２＝２１９）ワードに対して
（２３１，２１９）リード・ソロモン符号の符号化（内
符号の符号化）がなされる。その結果、１２ワードの内
符号のパリティが発生する。内符号を用いることによっ
て、一例として、４ワードまでのエラー訂正を行い、ま
た、外符号のエラー訂正のためのイレージャフラグが生
成される。

【００５１】なお、オーディオデータに対しても、１ト
ラック中のデータ量は異なるが、ビデオデータと同様に
積符号の符号化がなされる。

【００５２】外符号の符号化がされ、ＩＤを含む外符号
の符号化出力に対して内符号の符号化がなされる。内符
号の符号化方向にデータが切り出され、ブロックシンク
が付加されることによって、図４Ｂに示すように、２３
３バイト長の１シンクブロックが構成される。すなわ
ち、図４Ａの配列の各行の（２＋２１７＋１２＝２３
１）ワードに対して２ワードのブロックシンクが付加さ
れる。磁気テープ上には、シンクブロックが連続するデ
ータがスクランブルの処理を受けてから記録される。

【００５３】各シンクブロックには、シンクパターンの
後に、２バイトのＩＤ（ＩＤ０およびＩＤ１）が挿入さ
れる。図５は、これらＩＤ０およびＩＤ１の構成を示
す。ＩＤ０は、シンクブロック番号を示す（図５Ａ）。
１トラック内のシンクブロックは、シンクブロック番号
によって、区別可能とされている。また、ＩＤ１には、
オーディオセクタ／ビデオセクタを区別するフラグＳｅ
ｃｔｏｒａ／ｖ、アジマスが異なる隣接するトラック
を区別するためのトラック番号Ｔｒａｃｋｂ／ａ、０
〜５のセグメント番号の情報が挿入される。さらに、圧
縮符号化のパラメータ（フレーム内符号化／フィールド
内符号化：Ｆｒｍ／Ｆｌｄ、高画質／標準画質：ＨＱ／
ＳＱ、シャッフリングパターンＳＦＰ）のフラグもＩＤ
１に挿入される（図５Ｂ）。

【００５４】さらに、各シンクブロック中の２１７ワー
ドのデータ中の先頭の１ワード（ＨＤで示す）は、デー
タヘッダである。このデータヘッダ中には、データの量
子化特性等を示す情報と共に、１ビットのシンクエラー
フラグ挿入される。

【００５５】次に図６を用いて、ＥＣＣデコーダ２１ま
たは２２のより詳細な構成を説明する。８ヘッドシステ
ムにおけるＥＣＣデコーダ５３（または５４）も、入力
系統が２倍となるのみで、図６と同様の構成である。図
６において、６０は、ＥＣＣデコーダのＩＣ回路の部分
を示す。このＥＣＣデコーダＩＣ６０は、内符号エラー
訂正機能、外符号エラー訂正機能、オーディオ信号処理
機能、エラーカウント機能、補助データ読出し機能を基
本的に有している。

【００５６】このＥＣＣデコーダＩＣ６０に対して、９
４Ｍｂｐｓの記録レートで再生されるシリアルデータ
と、それから生成したクロックがパラレルで入力され、
Ｓ／Ｐ変換器６１に入力され、シリアルからパラレルデ
ータへ変換された８ビット幅のデータと、１／８分周さ
れたクロックになる。

【００５７】この段階のデータは、高速の１ビット幅の
データが単純に１１Ｍｂｐｓレートの８ビット幅に低速
化されただけなので、バイト単位およびシンクブロック
単位の切れ目が適当であり、同期検出回路６２の同期検
出機能によって、それらが正規のデータ列に変換され
る。バイトの切れ目は、同期検出回路６２の出力端子の
ビットアサインに規定され、また、シンクブロックの切
れ目は、同期検出回路６２で追加されるストローブパル
スＳＴＢで規定される。次にレート変換器６３によっ
て、システムクロック４６ＭHzに乗せ替えられる。

【００５８】なお、ＥＣＣデコーダＩＣ６０は、８ヘッ
ドシステムに対応するため、メイン系とサブ系との２系
統の入力を有する。以上は、メイン系を通った入力に対
する回路であるが、サブ系の入力に対しても同様の構成
が設けられている。サブ系の再生データを処理するため
に、メイン系と同様にＳ／Ｐ変換器６５、同期検出回路
６６、レート変換器６７が設けられている。これらの回
路が出力するデータパケットは、混合器６８のＯＲ回路
で１系統に混合される。もともと１１Ｍｂｐｓのレート
で来た信号が４６Ｍｂｐｓのレートに変換される。従っ
て、各パケット間に隙間が空くので、サブ系とメイン系
のデータの混合が可能である。但し、無造作に混合処理
を行うと、両方の系のデータが衝突するため、二つのレ
ート変換器６３，６７は互いにビジーを参照に調歩して
いて、相手の出力中は出力を留めるようにしている。こ
のとき同時に、パケットの出所が判別できるように、サ
ブ／メインという１ビットのフラグをパケット中に埋め
込む。

【００５９】入力されるスイッチングパルスＳＷＰは、
内部回路の遅延時間分、タイミング生成器６４にて遅延
され、また、テープ走行方向を示す情報等が同様に遅延
され、レート変換器６３，６７にてパケットに埋め込ま
れる。レート変換器６３，６７は、ヘッド切替えのタイ
ミングで初期化され、ストローブパルスＳＴＢでカウン
トされるカウンタを有し、このカウンタによって、フォ
ーマット的にデータ無記録区間（以下ギャップと称す
る）であるか否かを判別し、その情報もパケットに折り
込む。

【００６０】混合器６８から出力されたパケットは、内
符号デコーダ６９によって内符号訂正される。内符号デ
コーダ６９からのデータには、エラー訂正情報がパケッ
ト上にも埋め込まれて、ＩＤ再現回路７１に入力され
る。内符号デコーダ６９で内符号訂正不能だった場合、
ＩＤを信用できない。しかしながら、後述するメモリコ
ントローラ７４では、そのＩＤを参考にして外符号訂正
の系列や順番を決めるので、ＩＤを再現する必要があ
る。前後の訂正不能でないパケットのＩＤなどから予想
して、訂正不能のパケットのＩＤを再現するのが、ＩＤ
再現回路７１の機能である。このＩＤ再現回路７１は、
後から来るパケットも参照するために、３個のパケット
を格納できるＲＡＭを、メイン系とサブ系とでそれぞれ
に持っている。そのＲＡＭを流用して、１６ビット幅へ
の変換、並びにビデオ外符号デコーダ７６との調歩を行
っている。

【００６１】なお、内符号デコーダ６９から得られる、
例えば訂正不能か否か、何バイト訂正したかといった、
エラー訂正情報は、図示されないエラーモニタに入力さ
れる。エラーモニタで、エラー訂正情報とその他の情報
とが併せてエンコードされ、メイン／サブそれぞれの信
号に集約され、ＥＣＣデコーダＩＣ６０の外部に出力さ
れる。この出力をＤ／Ａ変換することで、エラー訂正の
状態を観測することができる。

【００６２】ＩＤ再現回路７１から出力されるデータ
は、デスクランブル回路７２によって、デスクランブル
処理などが加えられる。デスクランブル回路７２から出
力された本線データは、メモリコントローラ７４を介し
てＩＣに外付けのＳＤＲＡＭ（Synchronous Dynamic Ra
ndom Access Memory) ７５に蓄えられていく。

【００６３】この際、メモリコントローラ７４は、デス
クランブル回路７２からくるデータのタイミングコント
ロールおよびＳＤＲＡＭ７５へのセグメント別にビデオ
データ、オーディオデータに分けて書込むためのアドレ
スコントロールを行う。

【００６４】メイン系のビデオデータが１エラー訂正符
号ブロック（１トラック分）溜まったところで、ビデオ
外符号デコーダ７６による外符号訂正処理を行うため
に、ＳＤＲＡＭ７５に対して読出しコントロールを行
い、外符号方向にデータを読み込み、ビデオ外符号デコ
ーダ７６へデータを送る。メモリコントローラ７４は、
外符号の処理が終わったデータから再びＳＤＲＡＭ７５
に戻すための書き込みを行う。

【００６５】１トラック分の外符号の復号処理が終わっ
たデータに対して、メモリコントローラ７４がメイン／
サブデータの選択を行って、内符号方向に読出して、図
示されないＩＤリナンバ回路を介して圧縮デコーダとの
インターフェイスのためにＩＤを付け替えられ、端子７
７から出力される。

【００６６】一方、オーディオデータは、１フィールド
分（オーディオデータの１つのエラー訂正符号化単位）
がＳＤＲＡＭ７５に溜まると、オーディオ処理回路７８
に供給される。オーディオ処理回路７８で外符号訂正，
デシャッフリング，エラー補間などの所定の処理がなさ
れた後、シリアルデータに変換され、端子７９から出力
される。

【００６７】以上説明した他に、システムコントロール
のマイコン（以下、シスコンと称する）とのインターフ
ェース８０が設けられ、シスコンによって各種設定をし
たり、エラー情報を読み取ったりすることが可能とされ
ている。さらに、図示しないが、ビデオデータ以外のビ
デオ補助データを抽出する回路と、オーディオデータ以
外のオーディオ補助データを抽出する回路とが設けら
れ、抽出された補助データがインターフェース８０を介
してシスコンへ送られる。さらに、エラー数を計数する
エラーカウンタ７３も設けられている。

【００６８】なお、シスコンとのデータのやりとりは、
インターフェイス８０，タイミング生成回路６４，エラ
ーカウンタ７３，メモリコントローラ７４，外符号デコ
ーダ７６，オーディオ処理回路７８，インターフェイス
８０の順に、所定のデータ幅のバスを用いデータが流さ
れる。各部において、バスから必要なデータが取り出さ
れる。また、各部において、インターフェイス８０で読
み出されるためのデータがバスに対して流される。

【００６９】次に、磁気テープ１４上のデータがＳＤＲ
ＡＭ７５に書き込まれるまで、どのように変化していく
かを、図７〜図１３を用いて説明する。図７は、テープ
上の記録パターンを示す。図３を参照して、上述したよ
うに、１トラックは６個のセクタに分割されており、Ｉ
Ｄ０という、セクター内で連続した通し番号が振られる
（１６進表記）。各セクタの間は、エディットギャップ
と称される無記録部分が設けられる。このエディットギ
ャップは、セクタ単位の記録をするとき、記録しないセ
クタを破壊しないためのマージンとして設けられる。実
際には、このエディットギャップに対して同期検出のた
めに同期パターンＳＹ０，ＳＹ１，およびＩＤ０，ＩＤ
１が記録される。また、全セクタを記録する際には、残
りをサブナイキスト周波数の信号で満たすことになって
いる。

【００７０】この信号が再生され、同期検出回路６２で
同期検出まで終了すると、図８のようなデータ列ができ
る。これは記録時のデータ列と全く同じであり、先頭か
ら、同期検出に使う固定パターンＳＹ０，ＳＹ１，シン
クブロックの特定に使うＩＤ０，ＩＤ１，２１７ｂｙｔ
ｅのデータ本体Ｄ０〜Ｄ２１６，内符号訂正のための１
２ｂｙｔｅのパリティｉｐ０〜ｉｐ１１という構成とさ
れる。

【００７１】このデータ列がレート変換器６３に供給さ
れ、図９に示されるようなパケットとされる。レートが
高くなるため、それまで間断なく連なっていたパケット
は、不連続とされる。このとき、ＳＹ０，ＳＹ１は除去
され、代わりにｐｉｄ０とｉｄ２というデータが組み込
まれる。

【００７２】ｐｉｄ０は図７に示された値を取る。図１
０Ａは、ｐｉｄ０の構成を示す。このｐｉｄ０は、ヘッ
ド切替えを示す信号ＳＷＰからの時間で予測したＩＤ０
の期待値である。従って、基本的にＩＤ０と同じ値を取
る。しかしながら、エディットギャップの区間では不要
であるため、この区間では’ｆｆｈ’が代入される。ま
た、これにより、その区間がエディットギャップである
ことが示されると共に、位置的に無効であることが示さ
れる。ここで、「ｈ」が付された数値は、１６進表記で
あることを表す。各図中では、煩雑さを避けるために
「ｈ」の表記は省略されている。

【００７３】なお、この例では、’ｆｆｈ’によって位
置的に無効であることを示しているが、これはこの例に
限定されず、正規のＩＤ０と異なる値であれば他の値を
代入するようにもできる。また、別の位置に例えば１ｂ
ｉｔのフラグとして乗せるようにしてもよい。

【００７４】図１０Ｂは、ｉｄ２の構成を示す。このｉ
ｄ２は、先に述べたヘッドの切替えを示すフラグＯｐｐ
Ｈｅａｄ，Ｓｕｂ／Ｍａｉｎの判別に使うフラグＳｕｂ
Ｈｅａｄ，テープ走行方向を示すフラグＴａｐｅＤｉ
ｒ，ＤＴＪｕｍｐを示すフラグＪｕｍｐ，ＳＹ０とＳ
Ｙ１が正しい値だったかどうかを示すフラグＦａｂＳｙ
ｎｃといった情報を含む。他のビットは、この段階では
未定とされ’０’が代入される。

【００７５】図９に戻り、レート変換器６３では、トラ
ックの切り替わり目、すなわちスイッチングパルスＳＷ
Ｐに基づくタイミング９０や９１（図７を参照）で、Ｎ
ｕｌｌパケット９２が付加される。このＮｕｌｌパケッ
ト９２でｉｄ２が伝送される。このＮｕｌパケット９２
は、図９に示されるように、２ｂｙｔｅからなる短いパ
ケットであり、先頭のｐｉｄ０が’００ｈ’であること
で特定できる。

【００７６】次いで、内符号デコーダ６９で内符号訂正
され、図１１に示されるデータ列を得る。ｉｐ０〜ｉｐ
１１は、内符号訂正処理が済むと不要となるので除去さ
れ、代わりに’０’で満たされる。また、内符号訂正の
結果がｃ１ｅｆとされ、そのパケットに組み込まれる。
図１０Ｃは、ｃ１ｅｆの構成を示す。このように、ｃ１
ｅｆは、３ｂｉｔの内符号訂正による実訂正数Ｔｔｌ，
それぞれ１ｂｉｔずつからなる、訂正不能を表すフラグ
Ｅｒｒｏｒおよびｉｄ２から書き写したフラグＦａｂＳ
ｙｎｃを含む。

【００７７】続くＩＤ再現回路７１において、ＳＤＲＡ
Ｍ７５のデータ幅に合わせるため、データ列の幅が１６
ｂｉｔとされる。同時に、メモリコントローラ７４がＳ
ＤＲＡＭ７５のアドレスを計算するための時間を確保す
るため、ＩＤ０，ＩＤ１の期間を延ばす処置も加わる。
これは、メモリコントローラ７４から出力される信号ｂ
ｕｓｙを参照してなされる。図１２は、ＩＤ再現回路７
１から出力されるパケットを示す。パケットの先頭に配
されるｐｉｄ０，ｉｄ２は、図１２に示されるように、
パケットの後端側に転写され、ＳＤＲＡＭ７５に書き込
めるようにされる。

【００７８】データＤ０〜Ｄ２１６は、記録時に、ＥＣ
Ｃエンコーダ５によってスクランブルされている。これ
らのデータは、デスクランブラ７２を介して元の値に戻
される。図１３は、デスクランブラ７２から出力される
パケットを示す。デスクランブラ７２では、さらに、Ｓ
ＤＲＡＭ７５のチェック用のＣＲＣＣ(Cyclic Redun-da
ncy Check Code) が後端側に埋め込まれる。このパケッ
トは、メモリコントローラ７４を介してＳＤＲＡＭ７５
に蓄えられる。

【００７９】次に、上述のｉｄ２の生成について説明す
る。この機能は、図６のレート変換器６３，６７と、タ
イミング生成回路６４に搭載されているので、まず、レ
ート変換器６３（６７）によるレート変換機能を、概略
的に説明する。図１４は、レート変換器６３（６７）の
構成の一例を示す。同期検出回路６３から出力されたパ
ケットが端子１００から入力される。パケットは、セレ
クタ１０１を経て、１パケット長の容量を有するＲＡＭ
１０２ａに書き込まれる。ＲＡＭ１０２ａに対して１パ
ケット分のデータが書き込まれた段階で、読み出しが開
始される。

【００８０】ＲＡＭ１０２ａからの読み出し時には、通
常は、次のパケットが供給されている。そのため、ＲＡ
Ｍ１０２ａと同様なＲＡＭ１０２ｂが設けられ、この供
給された次のパケットは、ＲＡＭ１０２ｂに対して書き
込まれる。この書き込みのためのライト・イネーブル信
号ｗｅとアドレスは、ライト・コントロール回路１０３
によって発生される。このライト・コントロール回路１
０３によって発生された終了パルス信号ｔｅｒｍによっ
て、リード・コントロール回路１０４が起動される。リ
ード・コントロール回路１０４から、アドレスならびに
ＲＡＭ１０２ａおよび１０２ｂのうち読み出す対象のＲ
ＡＭを選択するための選択信号が発生される。この選択
信号に基づき、ＲＡＭ１０２ａおよび１０２ｂの出力を
選択するセレクタ１０５が切り替えられると共に、ＲＡ
Ｍ１０２ａおよび１０２ｂの選択された側から読み出さ
れたパケットが出力される。

【００８１】ＲＡＭ１０２ａあるいは１０２ｂに対する
書き込みを、再生ＲＦ信号に基づく約１１ＭＨｚのクロ
ック行い、読み出しをシステムクロックである４６ＭＨ
ｚで行なうことにより、レート変換が実現される。ま
た、２つのＲＡＭ１０２ａおよび１０２ｂとを交互に読
み書きすることで、連続した入力データに対応できる。

【００８２】パケットに対して、同期パターンＳＹ０，
ＳＹ１の代わりに付加されるｐｉｄ０，ｉｄ２は、回路
１５１〜１５６によって発生され、セレクタ１０１に対
して供給される。そして、セレクタ１０１の選択に基づ
き、ＲＡＭ１０２ａあるいは１０２ｂに対するパケット
の書き込み時に、上述の図９に示した、所定の位置に埋
め込まれ、同期パターンＳＹ０，ＳＹ１とすげ替えられ
る。後述するが、ｐｉｄ０およびｉｄ２は、基本的に、
データの内容に関係なく、供給されるフラグＳＷＰ，Ｒ
ｅｖ，およびＪｕｍｐと、再生クロック１１ＭＨｚに基
づき作成される。

【００８３】端子１１０からＳＷＰ遅延回路１１１に対
して供給された信号ＳＷＰは、同期検出などの、所定の
遅延時間だけ遅らされて出力される。また、磁気テープ
の走行方向を示すフラグＲｅｖ（ＴａｐｅＤｉｒ）およ
びＤＴＪｕｍｐを示すフラグＪｕｍｐもＳＷ遅延回路
１１１に供給され、同様にして、所定の遅延時間だけ遅
らされて出力される。

【００８４】ＳＷＰ遅延回路１１１で遅延された信号Ｓ
ＷＰは、ｉｄ２コンポーザ１１２に供給され、ＯｐｐＨ
ｅａｄとして、上述の図１０Ｂに示したように、ｉｄ２
のＬＳＢに置かれる。他のフラグＲｅｖおよびＪｕｍｐ
も同様に遅らされてｉｄ２コンポーザ１１２に供給さ
れ、図１０ＢにそれぞれフラグＴａｐｅＤｉｒおよびＪ
ｕｍｐで示されるように並べられる。また、Ｓｕｂ／Ｍ
ａｉｎを示すフラグＳｕｂＨｅａｄも加えられる。こう
して、遅延が一定である段階で各種信号がパケットに乗
せられるので、入力ＲＦ信号との同期が取れる。

【００８５】一方、端子１００から入力されたパケット
は、比較器１１３にも供給される。比較器１１３では、
パケットに含まれる同期パターンＳＹ０，ＳＹ１と、同
期パターンのタイミングでＳＹ０，ＳＹ１を示す定数と
比較され、不一致ならば’Ｈ’、一致ならば’Ｌ’がフ
ラグＦａｂＳｙｎｃとして出力される。例えば、この実
施の一形態においては、ＳＹ０，ＳＹ１がそれぞれ’２
Ｅｈ’，’Ｄ３ｈ’と定められているので、比較器１１
３において、供給されたパケットに含まれる同期パター
ンＳＹ０，ＳＹ１とこれらの値とが比較される。こうし
て得られたフラグＦａｂＳｙｎｃは、ｉｄ２コンポーザ
１１２に供給され、図１０Ｂに示した所定の位置に埋め
込まれる。

【００８６】このようにｉｄ２コンポーザ１１２で生成
されたｉｄ２は、セレクタ１０１に供給される。そし
て、セレクタ１０１の選択に基づき、ＲＡＭ１０２ａあ
るいは１０２ｂに対するパケットの書き込み時に、上述
の図９に示した所定の位置に埋め込まれる。

【００８７】ＳＷＰ遅延回路１１１から出力された信号
ＳＷＰは、エッジ検出回路１１４にも供給される。エッ
ジ検出回路１１４で、信号ＳＷＰが微分されヘッド切替
パルスが生成される。このヘッド切替パルスは、シンク
長回路１１５およびｐｉｄ０カウンタ１１６に共に供給
される。シンク長回路１１５では、１シンク毎に信号ｃ
ｙが出力される。この出力は、ヘッド切替パルスによっ
てクリアされる。信号ｃｙは、ｐｉｄ０カウンタ１１６
に供給される。

【００８８】ｐｉｄ０カウンタ１１６は、ヘッド切替パ
ルスによってクリアされ、信号ｃｙに基づき、上述の図
７に示されるｐｉｄ０の順番でカウントを行なうカウン
タである。すなわち、このｐｉｄ０カウンタ１１６によ
って、ヘッド切り替えのタイミングを基準として予測さ
れた、ＩＤ０の期待値がｐｉｄ０として得られる。この
ｐｉｄ０がセレクタ１０１に供給され、セレクタ１０１
の選択に基づき、ＲＡＭ１０２ａあるいは１０２ｂに対
するパケットの書き込み時に、上述の図９に示した所定
の位置に埋め込まれる。

【００８９】セレクタ１０５から出力されたパケット
は、セレクタ１０６に供給される。また、セレクタ１０
６の他の端子には、ｉｄ２コンポーザ１１２で作成され
たｉｄ２が共に供給される。セレクタ１０６のさらに他
の端子は、接地されている。このセレクタ１０６は、リ
ード・コントロール回路１０４から供給される、他の選
択信号によって切り替えを制御される。

【００９０】リード・コントロール回路１０４に対し
て、ヘッド切替パルスが供給される。ヘッド切替パルス
に基づき、リード・コントロール回路１０４からセレク
タ１０６に対して他の選択信号が供給される。回路１０
４では、ヘッド切替パルスの入力があると、セレクタ１
０６に対して、まず接地端子を選択し、次にｉｄ２入力
端子を選択するように、他の選択信号を出力する。これ
により、’００ｈ’に続けてｉｄ２が出力され、２ｂｙ
ｔｅからなる短いパケットが生成される。このパケット
をＮｕｌｌパケットと称する。

【００９１】図１５は、このレート変換器６３（６７）
での各信号のタイミングチャートの一例を示す。ＥＣＣ
デコーダ２１（２２，５１，あるいは５２）に対して、
再生ＲＦ信号および信号ＳＷＰがそれぞれ図１５Ａおよ
び図１５Ｂのように供給される。信号ＳＷＰは、トラッ
クとトラックとの間のブランク区間に切り替わる。図１
５Ｃは、シンク検出回路６２（６６）の出力の一例を示
す。各パケット中に記された数値は、ＩＤ０である。再
生ＲＦ信号に対して、５シンクブロック分だけ遅延して
いるのがわかる。それに伴い、信号ＳＷＰがＳＷＰ遅延
回路１１１で５シンクブロック分だけ遅延される（図１
５Ｄ）。この遅延された信号ＳＷＰから、図１５Ｅに示
されるヘッド切替パルスが生成される。ｐｉｄ０のカウ
ントがこのヘッド切替パルスによってクリアされる。そ
して、同じくヘッド切替パルスによりクリアされた信号
ｃｙに基づき、ｐｉｄ０カウンタ１１６でｐｉｄ０のカ
ウントが開始される（図１５Ｆ）。

【００９２】また、図１５Ｇは、このレート変換器６３
（６７）から出力されるパケットを示す。タイミングＰ
に示されるように、同期検出回路６２の出力が１パケッ
ト終了した直後に、レート変換器６３からのパケット出
力がなされる。また、ヘッド切替パルスに対応してＮｕ
ｌｌパケットが出力される。このＮｕｌｌパケットの出
力は、若し、ヘッド切替パルスが供給されたときに、ｂ
ｕｓｙｉｎが’Ｈ’であったり、ＲＡＭ１０２ａある
いは１０２ｂからパケットを読み出し出力中である場合
には、保留される。図１５Ｇは後者の例であり、ヘッド
切替パルスのタイミングで’ｆｆｈ’というパケットが
出力されている。このパケットの出力が終了した時点で
Ｎｕｌｌパケットが出力されている。なお、この図１５
Ｇで、パケット中に記されている数値は、ｐｉｄ０であ
る。

【００９３】ところで、レート変換器６３および６７に
おいて、ＲＡＭ１０２ａあるいは１０２ｂから読み出し
が行なわれている間、リード・コントロール回路１０４
から、ｂｕｓｙ中であることを示す信号ｂｕｓｙが出力
される（ｂｕｓｙｏｕｔ）。この信号ｂｕｓｙは、も
う一方のレート変換器のリード・コントロール回路１０
４に対して供給される。また、ＲＡＭ１０２ａあるいは
１０２ｂからの読み出しが行なわれていない場合には、
リード・コントロール回路１０４から出力される制御信
号に基づきセレクタ１０６において接地側の端子が選択
され、出力データが全て’Ｌ’となるようにされる。こ
れらにより、レート変換器６３および６７の間での調歩
がなされる。

【００９４】例えば、サブ側のｂｕｓｙｏｕｔは、デ
ータ出力中の期間だけ’Ｈ’になる。それに伴い、メイ
ン側のｂｕｓｙｉｎは、’Ｈ’とされる。その間にメ
イン側のパケットが入力し終えた場合、出力が保留さ
れ、ｂｕｓｙｉｎが’Ｌ’になった時点で出力を開始
する。この保留処理があるために、パケットの遅延が一
定にならない。したがって、出力を待たされた場合、パ
ケットは、遅れて後段に到達する。

【００９５】次に、ＩＤ再現回路７１について説明す
る。ＩＤ再現回路７１の詳細な説明に先立って、ＩＤ再
現方法について図１６を参照して説明する。なお、図１
６の各図において、斜線が付された部分は、エラーがあ
ることを示す。図１６Ａは、イナーシャと称される方法
を示す。これは、フライホイールとも称され、正常なパ
ケットのＩＤ０をプリセットし、プリセットされたＩＤ
０に対して、パケットが来る度に１ずつ加算する。そし
て、加算された値で、エラーしたＩＤ０を置き換える方
法である。この例では、ＩＤ０の値が’５２ｈ’である
パケットがエラー無しなので、それを参照に、以降のパ
ケットに対して’５３ｈ’，’５４ｈ’，’５５
ｈ’，’５６ｈ’というＩＤ０を付けている。

【００９６】図１６Ｂは、前値と不連続になるセクタの
先頭で主に使われる、遡りという方法を示す。この方法
では、後から来るエラー無しのＩＤ０から演算してい
き、その値で置き換える。後から来るものを参照するの
だから、上述のイナーシャと異なり、例えばＲＡＭにパ
ケットを保留する必要がある。元となるＩＤ０の候補が
多いほど、再現できる可能性が高くなるが、その分保留
されるデータが増え、ＲＡＭの容量が増加することにな
る。そのため、この実施の一形態では、遡り量を２パケ
ットに抑えている。この例では、ＩＤ０の値が’０３
ｈ’であるパケットがエラー無しであることから、パケ
ットを遡り、’０１ｈ’および’０２ｈ’というＩＤ０
を得ている。

【００９７】図１６Ｃは、遡りの守備範囲を越えてエラ
ーがある場合の、ＩＤ再現の例である。上述したよう
に、ヘッド切替パルスからタイミング的に予想したＩＤ
０であるｐｉｄ０がパケットに乗っている。そこで、こ
の場合には、再生ＲＦ信号においてＩＤ０の値が’０１
ｈ’であるパケットのＩＤ０は、このｐｉｄ０で置き換
えられる。

【００９８】この実施の一形態では、ＩＤの再現を、こ
れら図１６Ａ〜図１６Ｃに示された方法の中から、状況
に応じて適宜選択して行なう。これらの方法から何れの
方法を選択するかについてを、図１７および図１８に示
されるフローチャートに従い説明する。図１７におい
て、ステップＳ１で、参照されるパケットそれ自身がエ
ラーでなく使用可能であるかどうかが判断される。この
判断は、内符号訂正によるエラーフラグに基づきなされ
る。使用可能と判断されれば、処理はステップＳ２に移
行し、参照パケットのＩＤ０がそのまま使用される。使
用不能（ＮＧ）であると判断されたら、処理はステップ
Ｓ３に移行する。

【００９９】ステップＳ３では、イナーシャによるＩＤ
再現が可能であり、且つ、ＦａｂＳｙｎｃを用いてシン
クブロックの先頭にエラーが無いかどうかが判断され
る。イナーシャが使用可能であるかどうかは、参照パケ
ットのセクタにおける位置によって判断される。すなわ
ち、参照パケットがセクタの先頭に位置している場合に
は、イナーシャを用いることができない。また、Ｆａｂ
Ｓｙｎｃは、上述したように、パケットに含まれる同期
パターンＳＹ０，ＳＹ１の正誤を示す値であり、シンク
ブロックの先頭がエラーであるかどうかが判断される。
図中の「！」は、「ｎｏｔ」を表す。

【０１００】若し、ステップＳ３で、イナーシャによる
ＩＤ再現が可能であり、且つ、ＦａｂＳｙｎｃによって
シンクブロックの先頭にエラーが無いとされれば、ステ
ップＳ４でイナーシャによるＩＤ再現が行なわれる。す
なわち、参照パケットのＩＤ０は、前のパケットのＩＤ
０に１を加えたものとされる。一方、イナーシャによる
ＩＤ再現が不能であるとされたら、処理はステップＳ５
に移行する。

【０１０１】ステップＳ５では、参照パケットより１つ
後のパケットが使用可能であるかどうかが判断される。
若し、使用可能であると判断されたら、処理はステップ
Ｓ６に移行し、１つ後のパケットのＩＤを用いた遡りに
よるＩＤ再現が行なわれる。すなわち、１つ後のパケッ
トのＩＤから１引いた値が参照パケットのＩＤとされ
る。一方、１つ後のパケットが使用不能であるとされた
ら、処理はステップＳ７に移行する。

【０１０２】ステップＳ７では、参照パケットより２つ
後のパケットが使用可能であるかどうかが判断される。
若し、使用可能であると判断されたら、処理はステップ
Ｓ８に移行し、２つ後のパケットのＩＤを用いた遡りに
よるＩＤ再現が行なわれる。一方、２つ後のパケットが
使用不能であるとされたら、処理はステップＳ９に移行
する。

【０１０３】ステップＳ９では、イナーシャが使用可能
であるかどうかが判断される。ここでは、上述のステッ
プＳ３で行なったようなＦａｂＳｙｎｃによる判断は、
なされない。若し、イナーシャが使用可能であるとされ
たら、処理はステップＳ４に移行し、イナーシャによる
ＩＤ再現が行なわれる。若し、イナーシャが使用不能で
あるとされたら、処理はステップＳ１０に移行し、対応
するｐｉｄ０がＩＤ０として用いられる。

【０１０４】なお、この発明では、このように、最終的
にはｐｉｄ０で以てＩＤ０が置き替えられるため、ＳＤ
ＲＡＭ７５に対して必ず何らかのデータが書き込まれる
ことになる。これにより、外符号訂正の対象が広がり、
訂正不能に陥る確率を下げることができる。

【０１０５】図１８は、図１７のフローチャートの、ス
テップＳ３以下の各判断処理における、使用可能かＮＧ
であるかどうかを判断する際の処理を示す。最初のステ
ップＳ２０では、シスコンによる設定においてＩＤ再現
を許可しているかどうかが判断される。不許可であれ
ば、ＮＧとされる。許可されていれば、次のステップＳ
２１で、内符号訂正によるエラーフラグが参照される。
若し、エラーフラグが内符号訂正が不能であることを示
していれば、ＮＧとされる。エラー無しであるとされれ
ば、次のステップＳ２２で、参照パケットがセクタ境界
のパケットであるかどうかが判断される。若し、セクタ
境界のパケットであれば、ＮＧとされる。ステップＳ２
０〜Ｓ２２までの条件判断を全て満たしていれば、使用
可能と判断される。

【０１０６】図１９は、これらのフローチャートに基づ
きＩＤ再現を行なった場合の効果の一例を示す。これ
は、上述の従来例で示した、セクタの途中にエラーが存
在する場合の例である。ＩＤ０が’６４ｈ’および’６
５ｈ’のパケットは、共にシンクブロックの先頭がエラ
ーであるから、上述のステップＳ３でのＦａｂＳｙｎｃ
による判断に基づき、後から来る、ＩＤ０が’６６ｈ’
のパケットによってＩＤ０が再現される。このような場
合、従来方法のようにＩＤ０再現をイナーシャだけで行
なうと、相関の弱いＩＤ０が’６１ｈ’のパケットに基
づきＩＤ０の再現が行なわれてしまう。一方、ＩＤ０
が’６２ｈ’のパケットは、先頭がエラーではないの
で、イナーシャによりＩＤ０が’６１ｈ’のパケットに
基づきＩＤ０の再現が行なわれ、相関の強い方のパケッ
トが参照される。

【０１０７】なお、上述の図１７および図１８では図示
されていないが、フローチャートでｐｉｄ０による再現
まで行なった段階（ステップＳ１０）で、ｐｉｄ０を評
価し、値が’ｆｆｈ’である場合、そのパケットは、位
置的に無効とされ破棄される。上述したように、このｐ
ｉｄ０が’ｆｆｈ’であるパケットは、磁気テープ上で
エディットギャップの位置に対応するためである。この
ようなパケットは、外符号訂正の対象にならないので、
消費電力を抑えるためにも、この段階で捨ててしまうの
である。

【０１０８】また、同段階で、ｐｉｄ０と前値が一致し
たらやはりそのパケットは、破棄される。これは、ヘッ
ド切替のタイミングがずれた場合の対策である。例えば
セクタの最後が正常に得られたとして、そのＩＤ０と同
じｐｉｄ０を持つパケットが次に来たら、それを無理に
生かそうとすると、正常なパケットが上書きで消えてし
まうからである。なお、パケットを破棄すると説明した
が、実際には、ｉｄ２だけは生かしたいので、Ｎｕｌｌ
にする処理がなされる。

【０１０９】さらに、ｐｉｄ０が’ｆｆｈ’でありその
パケットが位置的に無効であるという情報は、上述した
エラーモニタでも用いられる。エディットギャップ部か
ら得られたパケットは、必ずエラーである。エラーモニ
タにおいて、このような箇所がエラーと表示されては、
測定の邪魔になるため、ミュートされる。

【０１１０】さらにまた、この情報は、デスクランブラ
７２内にある期待値比較によるエラー数カウントでも利
用される。この回路では、入力と期待値とを比較し、不
一致であったバイト数を数え、エラー総数をバイト単位
で求めている。ここで、位置的に無効なパケットは常に
不一致になるが、これをそのまま加算すると、真のエラ
ー数が読み取れなくなる。そこで、ｐｉｄ０が’ｆｆ
ｈ’であれば計測しないようにしている。

【０１１１】図２０は、このような処理を行なうため
の、ＩＤ再現回路７１の構成の一例を示す。このＩＤ再
現回路７１は、同一の構成からなるメイン用の回路とサ
ブ用の回路をそれぞれ有し、２系統の信号処理を行なえ
るようにされている。ここでは、メイン用の回路の説明
だけを行ない、サブ用の回路を構成する各部の符号に
は、にはメイン用回路との対応を示すダッシュ（’）を
付し、説明を省略する。

【０１１２】内符号デコーダ６９から入力された８ｂｉ
ｔ幅のデータは、入力処理回路２００によって１６ｂｉ
ｔ幅に並べられる。この段階では、データは、入出力の
レートが等しく、２クロックに１回だけが有効という間
欠データである。入力処理回路２００から１６ｂｉｔに
並び替えられたデータがＦＩＦＯ２０１およびＩＤ生成
回路２０３に共に供給される。

【０１１３】また、入力処理回路２００では、出力した
データの有効を示すライトイネーブル信号ｗｅが同時に
用意されると共に、ＦＩＦＯ２０１での書き込みバンク
を指定するためのバンク番号ｗｂａｓｅが生成される。
これら信号ｗｅおよびバンク番号ｗｂａｓｅとが上述の
データと共に、ＦＩＦＯ２０１およびＩＤ生成回路２０
３とに供給される。

【０１１４】ＦＩＦＯ２０１は、３パケット分のデータ
の書き込みが可能なＲＡＭ２０２からなる。信号ｗｅに
よって、このＲＡＭ２０２に対するデータの書き込みの
タイミングが規定される。

【０１１５】この実施の一形態においては、このＦＩＦ
Ｏ２０１は、一般の押し出し式ではなく、バンク指定方
式で制御される。ＲＡＭ２０２を３つの領域に分け、各
々の領域に対してバンク番号が割り当てられる。アクセ
スする際は、ＦＩＦＯ２０１の外部から与えられるバン
ク番号に基づき、ベースアドレス、すなわち、ＲＡＭア
ドレスの初期値を求める。

【０１１６】ＲＡＭ２０２に対するデータの書き込み時
は、入力処理回路２００からデータと共に与えられるバ
ンク番号ｗｂａｓｅに基づき、ベースアドレスが選択さ
れる。このバンク番号ｗｂａｓｅは、例えば０，１，
２，０，１，・・・という順に、ＲＡＭ２０２の３つの
バンクを順次選択するように繰り返される。

【０１１７】一方、ＩＤ生成回路２０３において、供給
された１６ｂｉｔ幅のデータからＩＤ０，ＩＤ１，ｐｉ
ｄ０，およびｉｄ２が抽出される。これらＩＤ０，ＩＤ
１，ｐｉｄ０，およびｉｄ２と、共に供給された信号ｗ
ｅおよびバンク番号ｗｂａｓｅとが、各段がパケットに
対応した３段のシフトレジスタ２０４に積まれる。ＩＤ
生成回路２０３では、このシフトレジスタ２０４に積ま
れた各データに基づきＩＤ０およびＩＤ１の再現がなさ
れる。再現されたＩＤは、出力処理回路２０５に供給さ
れる。

【０１１８】ＦＩＦＯ２０２からのデータの読み出し
は、次のようになされる。シフトレジスタ２０４に、Ｉ
Ｄ０などと共に積まれたバンク番号ｗｂａｓｅが、読み
出しバンクを指定するバンク番号ｒｂａｓｅとして、Ｉ
Ｄ０などと共に引き出される。引き出されたバンク番号
ｒｂａｓｅがＦＩＦＯ２０２に供給される。供給された
バンク番号ｒｂａｓｅに基づきＲＡＭ２０３のバンクが
指定され、ＲＡＭ２０３からデータの読み出しが行なわ
れる。ＲＡＭ２０２からのデータの読み出しは、連続的
に行なわれる。したがって、上述の図１２に示されるよ
うな、１６ｂｉｔ幅のパケットが得られる。このパケッ
トは、ＦＩＦＯ２０２から出力され出力処理回路２０５
に供給される。

【０１１９】このように、パケットを保持するＦＩＦＯ
２０２をバンク指定方式とし、ＩＤ０を溜め込むシフト
レジスタ２０４に対して、このＩＤ０に対応したパケッ
トのバンク番号を共に溜め込むことで、シフトレジスタ
２０４におけるＩＤ０とＦＩＦＯ２０１から読み出され
たパケットのＩＤ０との不整合が無くなる。また、パケ
ットを破棄することも容易となる。

【０１２０】なお、コントローラ２０６は、メモリコン
トローラ７４から供給された信号ｂｕｓｙに基づき、こ
のＩＤ再生回路７１の制御を行なう。また、エラーカウ
ンタ７３から制御信号ｆｕｎｃｔｉｏｎが入力処理回路
２００，ＩＤ生成回路２０３，ＩＤ生成回路２０３’，
およびコントローラ２０６に対して供給される。これ
は、シスコンから供給され、ＥＣＣデコーダＩＣ６０内
で、各部に対してバスを介して供給される信号である。

【０１２１】コントローラ２０６は、トリガ信号やステ
ータス信号などにより、入力処理回路２００，ＩＤ生成
回路２０３，２０３’の制御ならびに監視を行なう。同
様に、コントローラ２０６は、スタート信号やセンド信
号などにより、出力処理回路２０５の制御ならびに監視
を行なう。

【０１２２】図２１は、ＩＤ生成回路２０４のＩＤ生成
部の構成の一例を示す。入力処理回路２００から供給さ
れる１６ｂｉｔ幅のデータのうち、下位の８ｂｉｔがこ
の回路に供給される。このデータは、３段の８ビットシ
フトレジスタ２０４に供給される。シフトレジスタ２０
４の初段２０４ａによって、ＩＤ０若しくはｐｉｄ０が
抽出される。何方を保持するかは、ｉｄ２の’Ｅｒｒｏ
ｒ’に基づき判断される。先ず、先行して到達するｐｉ
ｄ０をラッチし、エラーでない場合は、ＩＤ０を上書き
する。ＩＤ再現の処理では、何れか一方だけが必要とな
るので、両者をシフトレジスタに溜め込む必要がなく、
こうして回路を節約している。

【０１２３】シフトレジスタ２０４の初段２０４ａに保
持されたＩＤ０は、１パケット毎に、シフトレジスタ２
０４の各段を順にシフトされていく。シフトレジスタ２
０４の各段からデータが抽出され、それぞれ減算器２１
１，２１２，およびセレクタ２１３の端子２１３ｃに供
給される。すなわち、初段２０４ａの出力が減算器２１
１に、２段目２０４ｂの出力が減算器２１２に、３段目
２０４ｃの出力が端子２１３ｃにそれぞれ供給される。

【０１２４】減算器２１１および２１２は、それぞれ’
２’および’１’の減算を行なう。これら減算器２１１
および２１２の出力は、それぞれセレクタ２１３の端子
２１３ａおよび２１３ｂに対して供給される。端子２１
３ｄには、’１’の加算を行なう加算器２１４の出力が
供給される。セレクタ２１３の出力は、ラッチ回路２１
６でラッチされ出力される。ラッチ回路２１４の出力
は、加算器２１４にも供給される。

【０１２５】ＩＤ０がシフトレジスタ２０４の３段目２
０４ｃに至った時点で、初めてこのＩＤ０に対するＩＤ
再現の作業が始まる。上述の図１７および図１８のフロ
ーチャートによる判断の結果、信号ｓｅｌｅｃｔが得ら
れる。この信号ｓｅｌｅｃｔに基づき、セレクタ２１３
が切り替えられる。、例えば、ステップＳ１で対象のパ
ケットがエラーでないとされれば、セレクタ２１３にお
いて端子２１３ｃが選択される。これにより、自身のＩ
Ｄ０であるシフトレジスタ２０４の３段目２０４ｃの出
力が選択される。選択されたＩＤ０は、セレクタ２１３
を介してラッチ回路２１６にラッチされ、確定したＩＤ
０として出力される。

【０１２６】若し、１つ後のパケットのＩＤ０が有効と
判断されれば（ステップＳ５）、減算器２１２の出力が
セレクタ２１３で選ばれ、また、２つ後のパケットが有
効と判断されれば（ステップＳ７）、減算器２１１の出
力が選択される。一方、イナーシャが有効という判断で
ある場合は（ステップＳ３あるいはステップＳ９）、前
値を保持しているラッチ回路２１６の出力に対して加算
器２１４で’１’だけ加えた結果がセレクタ２１３で選
択される。また、ｐｉｄ０を使う場合には（ステップＳ
９でＮＧとされた場合）、シフトレジスタ２０４の３段
目２０４ｃの出力が選択される。

【０１２７】こうして確定され得られたＩＤ０がＩＤ生
成回路２０３から出力処理回路２０５に対して供給され
る。そして、出力処理回路２０５でパケットの所定の位
置に挿入される。

【０１２８】なお、この図１７では説明のために、減算
器２１１，２１２，および加算器２１４を別個に表現し
たが、これはこの方法に限定されない。例えば、加算器
を１つだけ用意し、加数を選択する方法で実現すること
が可能である。

【０１２９】この実施の一形態においては、ＩＤ１にセ
グメント番号が入っている。これはトラックを特定する
ための情報で、各フレームで０，１，２，３，４，５と
いう値が入っている。これらのセグメント番号について
も、ＩＤ再現が必要とされる。この例では、エラーの無
いパケットのＩＤ１からセグメント番号を取り出し、ｉ
ｄ２のＯｐｐＨｅａｄから得たヘッド切り替えタイミン
グで取り出されたセグメント番号を増加させる。そし
て、増加されたセグメント番号が５になったら、再びセ
グメント番号を０に戻す。このような計算によってセグ
メント番号を得て、エラーしたＩＤ１の置き換えを行な
う。

【０１３０】なお、テープ走行が逆方向の場合、セグメ
ント番号の変化が５，４，３，２，１，０というように
逆向方向になる。テープ走行の方向を示す情報は、テー
プ走行方向情報ＴａｐｅＤｉｒとしてｉｄ２に乗ってい
るので、これに基づき逆方向の計算がなされる。

【０１３１】ＩＤ生成回路２０３のシフトレジスタ２０
４には、上述したように、ＩＤ０，１Ｄ１などと共に、
ｉｄ２も積まれる。このＩＤ１の再現は、例えば、シフ
トレジスタ２０４からｉｄ２およびＩＤ１とを取り出
し、図示されない加算器によって上述のセグメント番号
の加算を行なうことでなされる。

【０１３２】ところで、このＩＤ生成回路２０３には、
イナーシャ機能で置き換えるＩＤ０を流用して、パケッ
トの欠落を検出する機能がある。図２１において、シフ
トレジスタ２０４の３段目２０４ｃの出力は、自身のＩ
Ｄ０である。一方、加算器２１４の出力は、前値に’
１’を加えることによって得たＩＤ０の予測値である。
つまり、ＩＤ０が連続している場合の期待値であるか
ら、これらを比較器２２１に供給し比較することによっ
て、そのパケットのＩＤ０についての連続性の情報を信
号ｅｑｕａｌとして得ることができる。

【０１３３】一方、ＩＤ０は、デコーダ２２２にも供給
される。デコーダ２２２において、供給されたＩＤ０に
基づきトラック中の最初のビデオシンクブロックを示す
パルス(first of video)と、最後のビデオシンクブロッ
クを示すパルス(last of video) とをそれぞれ得る。最
初のビデオシンクブロックを示すパルスで’Ｈ’にセッ
トされるフリップフロップ２２３によって、１トラック
期間にわたり評価を続ける。

【０１３４】ＡＮＤゲート２２４に対して、フリップフ
ロップ２２３の出力と信号ｅｑｕａｌとが入力される。
ＡＮＤゲート２２４の出力がフリップフロップ２２３に
供給される。フリップフロップ２２３の出力は、一度で
も信号ｅｑｕａｌが’Ｌ’になれば’Ｌ’が持続され
る。すなわち、フリップフロップ２２３の出力がトラッ
クの最後まで’Ｈ’を持続すれば、そのトラックには不
連続が１つも無い、つまり、ビデオシンクブロックの欠
落が一切無いと判断できる。このフリップフロップ２２
３の出力がフリップフロップ２２５でラッチされる。こ
のフリップフロップ２２５には、最後のビデオシンクブ
ロックを示すパルスがトリガとして供給される。フリッ
プフロップ２２５の出力がフラグＲｅｑＣ２とされ、出
力処理回路２０５に供給される。

【０１３５】なお、上述のビデオシンクブロックの期間
は、外符号訂正のパリティを除いたデータ本体だけの期
間を指す。これはこの例に限られず、回路を簡略化する
ためにパリティを含んでもよい。また、オーディオデー
タを加えて、判定を厳しくすることも考えられる。さら
に、この例では、イナーシャの場合のＩＤ０を期待値と
しているが、遡りの場合のＩＤ０、すなわち減算器２１
１あるいは２１２の出力を用いても、同様の処理が実現
できる。

【０１３６】ＩＤ再現の際に、上述した方法のうち何れ
を用いるかは、コントローラ２０６において、図１７お
よび図１８のフローチャートの手順に従って選択され
る。また、信号ｆｕｎｃｔｉｏｎに含まれる情報である
フラグｄｅｐｔｈおよびフラグｕｓｅ＿ｐｉｄ０によっ
て、その項目の再現を禁止する機能も持っている。フラ
グｄｅｐｔｈは、ＩＤ再現の参照範囲を限定する。例え
ば、フラグｄｅｐｔｈの値が’０’ならｐｉｄ０のみで
の再現を行い、’１’ならイナーシャをさらに用いる。
さらにまた、’２’なら１パケット遡っての再現まで加
え、’３’なら２パケットまで遡った再現をさらに加え
る。これは、シスコンによって設定される。

【０１３７】上述したように、ＩＤ再現回路７１におい
て、出力処理回路２０５に対して、ＦＩＦＯ２０２から
読み出されたデータ本体が供給されると共に、ＩＤ再現
回路７１から出力された、データ本体と対応したＩＤ０
が供給される。これら供給されたＩＤ０とデータ本体と
が出力処理回路２０５において所定のタイミングで以て
切り替えられ、パケットとされ出力される。

【０１３８】ＩＤ再現回路７１から出力されたパケット
は、デスクランブラ７２を介してメモリコントローラ７
４に供給される。デスクランブラ７２での遅延は、一律
（この例では４クロックの遅延）であるため、ＩＤ再現
回路７１から出力されたパケットは、そのままメモリコ
ントローラ７４に対して供給されると見做せる。

【０１３９】また、ＩＤ再現回路７１のＩＤ生成回路２
０３から出力されたフラグＲｅｑＣ２は、後段のデスク
ランブラ７２で取り出される。そして、デスクランブラ
７２で、エラー条件の加味と、１トラック分の集計が施
される。この結果が再びフラグＲｅｑＣ２として同位置
に乗せられる。メモリコントローラ７４では、そのフラ
グＲｅｑＣ２をトラックの先頭で読んで、前トラックが
外符号訂正を必要としているか否かを知ることができ
る。外符号訂正が必要な場合には、外符号デコーダ７６
が起動され、外符号訂正が行なわれる。

【０１４０】デスクランブラ７２は、所謂エラーカウン
ト機能の前処理回路を有する。これは、正常なシンクブ
ロックの定義を選択するもので、一番緩い条件は、内符
号訂正不能以外を正常とするものである。それ以外に、
訂正数のしきい値も条件に加えることができる。例え
ば、このしきい値を’１’に設定すると、エラーが１つ
もない場合だけを正常と扱うことができる。また、この
条件にフラグＦａｂＳｙｎｃを加えて、さらにシンクパ
ターンも正常である場合だけを計数対象にすることがで
きる。

【０１４１】なお、上述した外符号訂正を省略する際の
条件にも、同様にフラグＦａｂＳｙｎｃの条件を加える
ことが可能である。これにより、外符号訂正が必要であ
るにも関わらず、省略してしまうという誤動作の起こる
確率を、下げることができる。

【０１４２】図２２は、ＩＤ再現回路７１およびメモリ
コントローラ７４における、信号の入出力に関するタイ
ミングチャートである。図２２Ａ〜図２２Ｃは、ＩＤ再
現回路７１での信号を示し、図２２Ｄ〜図２２Ｆは、メ
モリコントローラ７４によるＳＤＲＡＭ７５のアクセス
制御を示す。また、図２２Ｄ〜図２２Ｆは、時間軸が図
２２Ａ〜図２２Ｃに対して拡大されている。

【０１４３】図２２Ａおよび図２２Ｃは、それぞれ入力
および出力されるパケットを示し、図２２Ｂは、メモリ
コントローラ７４から供給される信号ｂｕｓｙを示す。
パケット２５０が入力されると、このパケットのＩＤ
０，ＩＤ１を参照する可能性のある、２つ前のパケット
２５１が出力される。パケット２５０は、２つ後のパケ
ット２５２が入力された後に出力される。しかしなが
ら、この例では、その時点で信号ｂｕｓｙが’Ｈ’であ
るので、’Ｌ’になった後、パケット２５０’として出
力される。

【０１４４】また、ヘッドの切り替わりを示すＮｕｌｌ
パケット２５３が入力されると、その時点でＦＩＦＯ２
０２内のＲＡＭ２０３に溜まっているパケットが、パケ
ット２５４のように連続して掃き出される。その後、パ
ケット２５５が入力される際には、ＲＡＭ２０３に対し
てパケットが溜まっていないため、パケットが出力され
ない。そして、２つ後のパケット２５６が入力された時
点で出力が再開される。パケット２５６が入力される
と、パケット２５５の内容がパケット２５５’とされ出
力される。

【０１４５】このように、この実施の一形態において
は、ヘッド切り替えのタイミングに基づき、ＦＩＦＯ２
０２に溜め込まれたパケットを掃き出すようにしてい
る。このヘッド切り替えによる掃き出しを、ｆｌｕｓｈ
と称する。このｆｌｕｓｈは、コントローラ２０６によ
って制御される。なお、この例では、Ｎｕｌｌパケット
に基づきｆｌｕｓｈが実行されるが、これに限らず、通
常パケットにおけるｉｄ２に含まれる、ＯｐｐＨｅａｄ
によって実行するようにできる。また、シスコンの設定
により、ｆｌｕｓｈを禁止することもできる。

【０１４６】若し、あるパケットが来て、出力を開始で
きないうちに次のパケットが来てしまい、ＦＩＦＯ２０
２が溢れてしまうような場合には、所定のパケットが破
棄されう。このパケットの破棄は、基本的には、古いパ
ケットから順になされる。加えて、コントローラ２０５
において、以下の優先順位で以て判断がなされ、この判
断に基づく指令がＩＤ生成回路２０３および２０３’に
対して出され、パケットが破棄される。第１に、最新の
パケットがＮｕｌｌパケットなら、これが破棄される。
第２に、最古のパケットがエラーなら、それが破棄され
る。第３に、入力されたパケットがＮｕｌｌパケットな
ら、それが破棄される。第４に、上述の第１〜第３以外
であれば、最古のパケットが破棄される。

【０１４７】最新のパケットの破棄は、入力されＦＩＦ
Ｏ２０２に到来したパケットを上書きすることでなされ
る。最古のパケットの破棄は、シフトレジスタ２０４を
空送りすることなされる。ＦＩＦＯ２０２に到来したパ
ケットの破棄は、このパケットを無視することでなされ
る。ＦＩＦＯ２０２はバンク指定方式であり、そのバン
ク番号はシフトレジスタ２０４に書かれている。そのた
め、ＦＩＦＯ２０２の空読みは不要で、シフトレジスタ
２０４の方の操作だけで済む。

【０１４８】メモリコントローラ７４は、図２２Ｆに示
される、１００８クロック周期で動作している。ビデオ
データの出力期間２６０，オーディオデータ出力期間２
６１，およびビデオデータの外符号訂正出力の期間２６
２の位置は、それぞれこの１００８クロック内で固定と
される。それらが使用しない５８２クロックの期間がＩ
Ｄ再現回路７１からデスクランブラ７２を介して入力さ
れるパケットのために解放される。この期間は、メモリ
コントローラ７４が受信開始不能とされる。メモリコン
トローラ７４から受信開始不能を示す信号ｂｕｓｙが出
力される。この、信号ｂｕｓｙは、ＩＤ再現回路７１に
供給される。これにより、上述のようなＳＤＲＡＭ７５
に対する調歩を行なうことが可能とされる。

【０１４９】なお、上述では、データ圧縮型のディジタ
ルＶＴＲとしてこの実施の一形態が説明されているが、
これは一例であって、この発明はこれに限定されるもの
ではない。例えば、この発明は、データが非圧縮である
装置にも適用することができる。さらに、ドラム回転数
やフレーム周波数が異なっても構わない。もちろん、Ｖ
ＴＲに限らず、一定の間隔のデータパケットにより構成
されるデータ伝送で、エラー訂正回路を有するあらゆる
システムにおいて、この発明の応用が可能である。

【０１５０】さらに、上述の実施の一形態では、テープ
フォーマットは、１トラック当たり、ビデオデータが２
セクタで全２５０シンクブロック、オーディオデータが
４セクタで全１６シンクブロックとされているが、これ
はこの例に限定されない。例えば、１トラック当たりの
シンクブロック数やセクタ数、構成が異なっていても、
全く問題なく実現可能である。

【０１５１】さらにまた、シンクブロック内のデータの
配列や、バイト数，ビットサイン，あるいは内部パケッ
トのそれらの条件も、この実施の一形態に示されたもの
以外でも実現可能である。例えば、ＩＤ０は、単調増加
である必要はなく、所定の規則に従い前後のパケットか
ら予測できるようなものであれば応用可能である。ま
た、信号源のデータにスクランブルが掛かっていなくて
もよい。

【０１５２】また、上述で示した各部のブロック図は、
それぞれ一例であり、これに限定されるものではなく、
例えばｐｉｄ０やｉｄ２の各種情報は、遅延時間が固定
である段階でパケットに乗せられればよい。また、上述
ではこれら各種情報の用途を幾つか示したが、これは一
例であって、必ずしも全てを実現する必要もない。

【０１５３】

【発明の効果】以上説明したように、この発明によれ
ば、ヘッド切り替えのタイミングに基づき予測した各種
情報がパケットに埋め込まれるため、これら情報が再生
信号に基づくデータ本体と全く同一の遅延時間で伝搬さ
れる。したがって、データ本体をパケットから取り出す
と同時にこれら各種情報を抽出することで、各段階での
タイミング調整が不要となる効果がある。

【０１５４】また、この発明によれば、ヘッド切り替え
のタイミングに基づき予測したＩＤ０の期待値（ｐｉｄ
０）がパケットに埋め込まれるため、エラーがあるパケ
ットの前後のパケットのＩＤが信用できないような場合
でも、エラーがあるパケットのＩＤを再現することがで
きる効果がある。

【０１５５】さらに、この発明によれば、ＩＤ０を最終
的にはｐｉｄ０で置き替えることができ、何らかのデー
タがＳＤＲＡＭに対して書き込まれる。そのため、例え
ばトラック全体にエラーがあるような場合でもＳＤＲＡ
Ｍが書き替えられていくため、更新されない古いデータ
が重複して送り出されることが無いという効果がある。

【０１５６】さらにまた、この発明では、フォーマット
的に無効であることを示す情報がパケットに折り込まれ
るので、例えばエラーモニタやエラー計数において、無
効部分を観測対象から除外することができる効果があ
る。

【図面の簡単な説明】

【図１】この発明に適用できる、４ヘッドシステムによ
るディジタルＶＴＲの記録・再生系の構成の一例を示す
ブロック図である。

【図２】この発明に適用できる、８ヘッドシステムによ
るディジタルＶＴＲの記録・再生系の構成の一例を示す
ブロック図である。

【図３】磁気テープ上に形成される１トラックのフォー
マットを示す略線図である。

【図４】積符号によるエラー訂正符号を説明するための
略線図である。

【図５】ＩＤ０およびＩＤ１の構成の一例を示す略線図
である。

【図６】ＥＣＣデコーダのＩＣ回路の一例を示すブロッ
ク図である。

【図７】磁気テープ上の記録パターンを示す略線図であ
る。

【図８】ＥＣＣデコーダ内部でのデータの変化を説明す
るための略線図である。

【図９】ＥＣＣデコーダ内部でのデータの変化を説明す
るための略線図である。

【図１１】ＥＣＣデコーダ内部でのデータの変化を説明
するための略線図である。

【図１２】ＥＣＣデコーダ内部でのデータの変化を説明
するための略線図である。

【図１３】ＥＣＣデコーダ内部でのデータの変化を説明
するための略線図である。

【図１４】レート変換器の構成の一例を示すブロック図
である。

【図１５】レート変換器での各信号の一例を示すタイミ
ングチャートである。

【図１６】ＩＤ再現の方法を説明するための略線図であ
る。

【図１７】ＩＤ再現の方法を説明するためのフローチャ
ートである。

【図１８】ＩＤ再現の方法を説明するためのフローチャ
ートである。

【図１９】この発明の方法でＩＤ再現を行なった際の効
果の一例を示す略線図である。

【図２０】ＩＤ再現回路の構成の一例を示すブロック図
である。

【図２１】ＩＤ再現回路におけるＩＤ生成部の構成の一
例を示すブロック図である。

【図２２】ＩＤ再現回路およびメモリコントローラにお
ける、信号の入出力に関するタイミングチャートである

【符号の説明】

１４・・・磁気テープ、２１，２２，５３，５４・・・
ＥＣＣデコーダ、６０・・・ＥＣＣデコーダＩＣ、６
３，６７・・・レート変換器、６９・・・内符号デコー
ダ、７１・・・ＩＤ再現回路、７２・・・デスクランブ
ラ、７４・・・メモリコントローラ、７５・・・ＳＤＲ
ＡＭ、７６・・・ビデオ外符号デコーダ、１０１，１０
５，１０６・・・セレクタ、１０３・・・ライト・コン
トローラ、１０４・・・リード・コントローラ、１１１
・・・ＳＷＰ遅延回路、１１３・・・比較器、２０１，
２０１’・・・ＦＩＦＯ、２０２，２０２’・・・ＲＡ
Ｍ、２０３，２０３’・・・ＩＤ生成回路、２０４，２
０４’・・・シフトレジスタ、２０６・・・コントロー
ラ、２１３・・・セレクタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年８月２１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】追加

【補正内容】

【図面の簡単な説明】

【図１０】ｐｉｄ０，ｉｄ２，およびｃ１ｅｆを説明す
るための略線図である。

【符号の説明】１４・・・磁気テープ、２１，２２，５３，５４・・・
ＥＣＣデコーダ、６０・・・ＥＣＣデコーダＩＣ、６
３，６７・・・レート変換器、６９・・・内符号デコー
ダ、７１・・・ＩＤ再現回路、７２・・・デスクランブ
ラ、７４・・・メモリコントローラ、７５・・・ＳＤＲ
ＡＭ、７６・・・ビデオ外符号デコーダ、１０１，１０
５，１０６・・・セレクタ、１０３・・・ライト・コン
トローラ、１０４・・・リード・コントローラ、１１１
・・・ＳＷＰ遅延回路、１１３・・・比較器、２０１，
２０１’・・・ＦＩＦＯ、２０２，２０２’・・・ＲＡ
Ｍ、２０３，２０３’・・・ＩＤ生成回路、２０４，２
０４’・・・シフトレジスタ、２０６・・・コントロー
ラ、２１３・・・セレクタ

Claims

【特許請求の範囲】

【請求項１】磁気テープに対してエラー訂正符号化さ
れたデータとデータ単位毎に設けられたＩＤとが記録さ
れ、該記録された信号を回転ドラム上に設けられたヘッ
ドで以て再生し、該再生された信号を処理するディジタ
ル信号処理装置において、再生信号に基づきデータ単位毎にパケットを作成するパ
ケット作成手段と、再生位相に同期したタイミング信号に基づき上記データ
単位毎のＩＤを予測するＩＤ予測手段とを有し、上記パケット作成手段は、上記ＩＤ予測手段によって得
られた予測ＩＤを上記パケットに折り込むことを特徴と
するディジタル信号処理装置。
【請求項２】請求項１に記載のディジタル信号処理装
置において、上記パケットが供給され、供給された該パケットにエラ
ーがある場合に上記供給されたパケットのＩＤを再現す
るＩＤ再現手段を有し、上記ＩＤ再現手段は、所定の方法で上記ＩＤの再現を行
なえない場合には、対応する上記予測ＩＤを上記エラー
があるパケットのＩＤとして用いることを特徴とするデ
ィジタル信号処理装置。
【請求項３】磁気テープに対してエラー訂正符号化さ
れたデータが記録され、該記録された信号を回転ドラム
上に設けられたヘッドで以て再生し、該再生された信号
をシンクブロック単位で処理するディジタル信号処理装
置において、再生信号からシンクブロック単位でパケットを作成する
パケット作成手段と、ヘッド切り替え情報に基づき上記シンクブロック毎のＩ
Ｄを予測すると共に、フォーマット上無効とされるシン
クブロックに対応するパケットには、上記無効を示す情
報を折り込むＩＤ予測手段とを有することを特徴とする
ディジタル信号処理装置。
【請求項４】請求項３に記載のディジタル信号処理装
置において、上記再生信号のエラー訂正符号の復号化の際に得られた
エラー訂正情報を観測するエラー観測手段をさらに有
し、上記エラー観測手段は、上記無効を示す情報が上記折り
込まれたパケットの上記エラー訂正情報を除外すること
を特徴とするディジタル信号処理装置。
【請求項５】磁気テープに対してエラー訂正符号化さ
れたデータとデータ単位毎に設けられたＩＤとが記録さ
れ、該記録された信号を回転ドラム上に設けられたヘッ
ドで以て再生し、該再生された信号を処理するディジタ
ル信号処理方法において、再生信号に基づきデータ単位毎にパケットを作成するパ
ケット作成のステップと、再生位相に同期したタイミング信号に基づき上記データ
単位毎のＩＤを予測するＩＤ予測のステップとを有し、上記パケット作成のステップは、上記ＩＤ予測のステッ
プによって得られた予測ＩＤを上記パケットに折り込む
ことを特徴とするディジタル信号処理方法。
【請求項６】磁気テープに対してエラー訂正符号化さ
れたデータが記録され、該記録された信号を回転ドラム
上に設けられたヘッドで以て再生し、該再生された信号
をシンクブロック単位で処理するディジタル信号処理方
法において、再生信号からシンクブロック単位でパケットを作成する
パケット作成のステップと、ヘッド切り替え情報に基づき上記シンクブロック毎のＩ
Ｄを予測すると共に、フォーマット上無効とされるシン
クブロックに対応するパケットには、上記無効を示す情
報を折り込むＩＤ予測のステップとを有することを特徴
とするディジタル信号処理方法。