JPH1116300A

JPH1116300A - ディジタル信号処理装置および方法

Info

Publication number: JPH1116300A
Application number: JP9170012A
Authority: JP
Inventors: Minoru Kawahara; 実河原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 1999-01-22

Abstract

(57)【要約】【課題】エラー訂正符号化された信号を扱うディジタ
ル信号処理装置において、厳密なエラーレートの測定が
容易に行なえるようにする。【解決手段】内符号デコーダで得られたエラー情報が
パケットに乗せられ、ＩＤ再現回路を介してデスクラン
ブラに供給される。デスクランブラ処理の後にエラー情
報が抽出され、エラーカウンタ７３に供給される。カウ
ンタ７３には、内符号デコーダから直接的に簡易なエラ
ー情報も供給される。これらのエラー情報は、選択的に
用いられる。エラー情報は、各信号系統に対応したカウ
ンタブロック１３２ａ〜１３２ｄにそれぞれ供給され
る。各ブロック１３２ａ〜１３２ｄは、訂正されたエラ
ー数，オーディオ並びにビデオの正常なシンクブロック
数，及び計数したトラック数の夫々を計数するカウンタ
を有する。各種パルス信号およびマスク信号で以て、有
効なカウンタだけを動作させるように制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積符号を用いて
エラー訂正符号化されたディジタルデータを復号化する
ようなディジタル信号処理装置に関し、特に、エラーレ
ートをより厳密に計測することが容易なディジタル信号
処理装置および方法に関する。

【０００２】

【従来の技術】ビデオ信号をディジタル方式で処理する
ような信号処理装置、例えば高解像度ビデオ信号を記録
再生するディジタルＶＴＲ（ビデオテープレコーダ）に
用いられる信号処理装置では、入力された映像信号に対
して画像圧縮符号化が施される。そして、この圧縮符号
化されたビデオ信号が例えばビデオテープに対して記録
される。高データレートの記録データを記録／再生する
ために、磁気テープを回転ドラムに斜めに巻付け、回転
ドラムに磁気ヘッドが取り付けられたヘリカルスキャン
型の記録／再生装置が知られている。この装置では、磁
気テープ上に斜めのトラックを形成するように、記録デ
ータが順次記録される。

【０００３】例えばディジタルビデオ信号からなる記録
データが所定の方法で圧縮符号化され、さらにエラー訂
正符号化される。エラー訂正符号化には、積符号による
符号化が多く用いられる。この積符号による符号化で
は、１シンボル（例えば１バイト）単位でマトリクス状
に配列されたデータに対して、その列方向に対して例え
ばリードソロモン符号によってそれぞれ符号化がなさ
れ、外符号パリティが生成される。そして、データおよ
び外符号パリティに対して、行方向に対して符号化がな
され、内符号パリティが生成される。このように、列方
向に対して外符号パリティが生成され、行方向に対して
内符号パリティが生成されることによって、積符号によ
るエラー訂正符号化が行われる。このとき、データの時
系列の順序は、例えば行方向に一致している。

【０００４】内符号方向の１行のデータが１シンクブロ
ックに対応する。このエラー訂正符号化を行うエラー訂
正エンコーダにおいて、シンクブロック毎に識別信号
（ＩＤ）が付される。

【０００５】エラー訂正符号化された記録データがイコ
ライザや記録アンプなどを介して、磁気ヘッドによって
磁気テープに記録される。このときの記録は、例えば、
回転ドラム上に設けられた記録用磁気ヘッドによって磁
気テープに対して斜めにトラックを形成するような、ヘ
リカルスキャン方式で以て行われ、さらに、互いに異な
る角度を有する１組の記録用磁気ヘッドによって、隣接
するトラックにおいてアジマスが異ならされ記録され
る、アジマス方式が用いられる。１トラックに対して複
数のシンクブロックが記録される。また、１トラックに
は、それぞれ複数のビデオセクタとオーディオセクタと
が含まれる。

【０００６】再生用磁気ヘッドによって磁気テープから
記録データが読み出され、再生アンプやイコライザを介
して再生データとされる。再生データは、ＥＣＣ(Error
Correcting Code) デコーダに供給される。ＥＣＣデコ
ーダでは、例えば１シンクブロックのデータが１パケッ
トとして扱われ、パケット毎に付されたＩＤに基づき再
生データの復号化が行われる。

【０００７】ＥＣＣデコーダに接続されたＲＡＭに対し
て、再生データが書き込まれる。この再生データが内符
号方向に読み出され、内符号によるエラー訂正（以下、
内符号訂正と称する）がなされる。次に、外符号による
エラー訂正（以下、外符号訂正と称する）を行うため
に、内符号訂正がなされた再生データが再びＲＡＭに書
き込まれる。このＲＡＭにおいて、ＩＤから計算された
アドレスに対してパケットが書き込まれる。

【０００８】ＲＡＭに書き込まれた再生データがアドレ
ス順に従って読み出され外符号訂正がなされる。このと
き、内符号によってエラー訂正しきれないパケットが発
生する場合がある。このような場合、そのパケットのＩ
Ｄは信用できない。そのため、ＲＡＭに対して正しいア
ドレスにパケットを書き込むことができず、正しく外符
号訂正をすることができない可能性がある。

【０００９】そのため、ＥＣＣデコーダにおいて、内符
号訂正がなされた後に、ＩＤの再現が行われる。例え
ば、その前後のパケットを参照して、エラーを含むパケ
ットのＩＤを予測し、予測されたＩＤとエラーを含むパ
ケットのＩＤとを差し替える。ＩＤ再現を行うことで、
内符号訂正処理でエラーとされたパケットでも、外符号
の系列に正しく組み込むことができるようになる。

【００１０】こうして外符号訂正がなされた再生データ
は、再びＲＡＭに書き込まれる。そして、このＲＡＭに
書き込まれた再生データが内符号方向に向けて読み出さ
れることによって、時系列に従った再生データが得られ
る。ＥＣＣデコーダから出力された再生データは、記録
時に施された圧縮符号化を解かれ出力される。

【００１１】

【発明が解決しようとする課題】ところで、このような
ディジタルＶＴＲでなされる評価、例えば、装置そのも
のの性能評価、使用される磁気テープや磁気ヘッドのデ
バイス評価、あるいはイコライザの性能評価では、再生
データのエラーレートが極めて重要な値として使用され
る。このエラーレートは、期待値比較によるエラーバイ
ト数から求めることによって、真の値が得られる。

【００１２】しかしながら、期待値のデータ列を発生す
るのが容易ではないため、実際には、この期待値比較に
よるエラーレートは、例えば装置の設計／開発者などの
手で独自に測定される程度である。そこで、一般的に
は、エラーを含むシンクブロック数を数えるという近似
的な測定で、エラーレートの測定を代用的に行なってい
る。この代用的な方法では、例えば装置のメンテナンス
でエラーレートを求める場合など、情報不足が否めない
という問題点があった。

【００１３】したがって、この発明の目的は、厳密なエ
ラーレートの測定が容易に行なえるディジタル信号処理
装置および方法を提供することにある。

【００１４】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、エラー訂正符号化されたデータか
らなるパケットを処理するディジタル信号処理装置にお
いて、エラー訂正符号を復号化することでエラー訂正を
行い、エラー訂正に基づくエラー情報をパケットに折り
込むエラー訂正手段と、パケットからエラー情報を取り
出してエラー計数を行なうエラー計数手段とを有するこ
とを特徴とするディジタル信号処理装置である。

【００１５】また、この発明は、上述した課題を解決す
るために、スクランブル処理されたデータに対してデス
クランブル処理を施すディジタル信号処理装置におい
て、全て’０’または全て’１’からなるデータにスク
ランブル処理が施された第１のデータが入力され、第１
のデータに対してデスクランブル処理を施すことによっ
て第２のデータを得、第２のデータ中の’０’または’
１’以外のデータを計数してエラー計数を行なうエラー
計数手段を有することを特徴とするディジタル信号処理
装置である。

【００１６】また、この発明は、上述した課題を解決す
るために、エラー訂正符号化されたデータからなるパケ
ットを処理するディジタル信号処理方法において、エラ
ー訂正符号を復号化することでエラー訂正を行い、エラ
ー訂正に基づくエラー情報をパケットに折り込むエラー
訂正のステップと、パケットからエラー情報を取り出し
てエラー計数を行なうエラー計数のステップとを有する
ことを特徴とするディジタル信号処理方法である。

【００１７】また、この発明は、上述した課題を解決す
るために、スクランブル処理されたデータに対してデス
クランブル処理を施すディジタル信号処理方法におい
て、全て’０’または全て’１’からなるデータにスク
ランブル処理が施された第１のデータが入力され、第１
のデータに対してデスクランブル処理を施すことによっ
て第２のデータを得、第２のデータ中の’０’または’
１’以外のデータを計数してエラー計数を行なうエラー
計数のステップを有することを特徴とするディジタル信
号処理方法である。

【００１８】上述したように、この発明は、エラー訂正
に基づくエラー情報がパケットに乗せられて送られ、後
段においてこのパケットからエラー情報を取り出してエ
ラー計数が行なわれると共に、全て’０’または’１’
からなるデータにスクランブル処理が施された第１のデ
ータが入力され、第１のデータに対してデスクランブル
処理を施すことによって第２のデータを得、第２のデー
タ中の’０’または’１’以外のデータを計数してエラ
ー計数を行なうため、期待値比較による厳密なエラー計
数を容易に行なうことができる。

【００１９】

【発明の実施の形態】以下、この発明の実施の一形態
を、図面を参照しながら説明する。先ず、理解を容易と
するために、この発明を適用することができるディジタ
ルＶＴＲについて説明する。このディジタルＶＴＲは、
高解像度ビデオ信号を磁気テープに記録し、磁気テープ
から高解像度ビデオ信号を再生する。図１は、かかるデ
ィジタルＶＴＲの記録・再生系の構成の一例を示す。図
１は、４個の記録ヘッドおよび４個の再生ヘッドを備え
た４ヘッドシステムである。

【００２０】図１において、入力端子１には、高解像度
ディジタルビデオ信号が入力される。このディジタルビ
デオ信号が入力フィルタ２に供給される。入力フィルタ
２では、（４：２：２）信号を（３：１：１）信号に圧
縮するフィルタリング処理がなされる。また、クロック
周波数が７４．２５ＭＨｚから４６．４０６２５ＭＨｚ
へ乗せ替えられる。

【００２１】さらに、入力フィルタ２では、（３：１：
１）信号を２チャンネルのデータに変換する。各チャン
ネルのデータは、４６．４０６２５ＭＨｚのデータレー
トを有する。この２チャンネルのデータに対して、ＢＲ
Ｒ(Bit Rate Reduction)エンコーダ３，４による圧縮符
号化、エラー訂正エンコーダ（ＥＣＣエンコーダ）５，
６によるエラー訂正の符号化処理がなされる。

【００２２】この例では、ＢＲＲエンコーダ３，４で
は、フィールド内圧縮とフレーム内圧縮とを適応的に切
り替えるように構成され、さらに、ＤＣＴブロックを単
位とするシャッフリングがなされる。フィールド間の動
きが多い場合では、フィールド内のデータによりＤＣＴ
ブロックが構成され、一方、フィールド間の動きが少な
い場合では、フレーム内のデータによりＤＣＴブロック
が構成される。フィールド内圧縮符号化とフレーム内圧
縮符号化との切り替えは、例えば１フレームを最小の単
位としてなされる。

【００２３】ＥＣＣエンコーダ５，６では、積符号の符
号化が行われ、また、シンクブロックが連続する記録デ
ータの生成がなされる。まず、外符号の符号化が行わ
れ、ついでテープ上に記録されているシンクブロック単
位に、シンクブロックの順番や各種フラグ類が含まれる
ＩＤ部が付加される。そして、内符号の符号化が行われ
る。内符号の符号化範囲は、このＩＤ部分を含む。内符
号のパリティとシンクブロックの先頭部分を示すシンク
信号を含めて１シンクブロックが構成される。１シンク
ブロックが記録／再生されるデータの最小単位である。

【００２４】ＥＣＣエンコーダ５，６の出力は、記録イ
コライザ７に供給される。記録イコライザ７からの２チ
ャンネルの記録データが回転トランス８を介して記録ヘ
ッドドライバ９Ｒに供給される。記録ヘッドドライバ９
Ｒは、記録アンプおよびヘッドへの記録信号の供給を切
り替えるスイッチング回路を有する。記録ヘッドドライ
バ９Ｒには、記録ヘッド１０，１１，１２，１３が接続
され、記録ヘッド１０〜１３により記録データが磁気テ
ープ１４上に記録される。

【００２５】次に、再生側の構成について説明する。磁
気テープ１４に記録された信号が再生ヘッド１５〜１８
によって再生される。再生信号が再生ヘッドドライバ９
Ｐに供給され、再生ヘッドドライバ９Ｐから２チャンネ
ルの再生信号が得られる。この再生信号が回転トランス
８を介して再生イコライザ２０に供給される。再生イコ
ライザ２０によって再生等化され、再生シリアルデータ
が完成する。同時に再生イコライザ２０では、再生信号
に同期したクロックが発生され、データと共にＥＣＣデ
コーダ２１，２２に供給される。

【００２６】再生イコライザ２０の各チャンネルの出力
信号（再生シリアルデータ）がＥＣＣデコーダ２１，２
２に供給される。このＥＣＣデコーダ２１，２２では、
入力データの同期検出をして、記録レートからシステム
クロックに乗り替え、さらに、テープ上で発生する各種
エラーを訂正する。すなわち、ＥＣＣデコーダ２１，２
２では、予め構成されていた誤り訂正符号の内符号の訂
正が行われる。内符号は１シンクブロック中に完結す
る。エラーの大きさが内符号の訂正能力内ならば、訂正
が行われ、それ以上のものならば、エラー位置にエラー
フラグをセットする。ついで、外符号の訂正に移り、エ
ラーフラグを参照してイレージャー訂正が行われる。大
部分のエラーはこれによって訂正しきれてしまうが、テ
ープ長手方向に渡る長大エラーのような場合には、まれ
にエラー訂正しきれない時がある。その時には、外符号
の検出能力範囲での検出が行われて、エラーワードの位
置にエラーフラグをセットする。

【００２７】ＥＣＣデコーダ２１，２２からは、４６．
４０６２５ＭＨｚのクロックに乗せられ、シンクブロッ
ク単位でデータが出力され、また、ワードエラーフラグ
が出力される。ＥＣＣデコーダ２１，２２の出力がＢＲ
Ｒデコーダ２３，２４にそれぞれ供給される。ＢＲＲデ
コーダ２３，２４では、可変長符号化の復号、逆ＤＣＴ
変換並びにデシャフリングを行い、圧縮符号の復号化を
行う。さらに、ＢＲＲエンコーダ２３，２４でなされた
フィールド内符号化／フレーム内符号化と対応して、Ｂ
ＲＲデコーダ２３，２４において、フィールド内復号／
フレーム内復号がなされる。

【００２８】ＢＲＲデコーダ２３，２４の出力信号がコ
ンシール用のエラーフラグと共にコンシール回路２５に
供給される。コンシール回路２５では、再生信号におい
てＥＣＣデコーダ２１，２２のエラー訂正能力を超えた
エラーのコンシールを行う。例えばエラー訂正がなされ
ずに欠損した部分を、所定の方法で補間することでなさ
れる。例えばＢＲＲデコーダ２３，２４において、圧縮
を解く際に、エラー位置にセットされているワードエラ
ーフラグからＤＣＴ係数のどの次数のものにエラーが生
じているのか判断される。比較的重要度が高い、ＤＣ係
数や低次のＡＣ係数にエラーが生じている場合は、その
ＤＣＴブロックの復号をあきらめ、次段のコンシール回
路２５にコンシールフラグを渡し、そのＤＣＴブロック
部分の補間処理が行われる。

【００２９】コンシール回路２５の出力信号が出力フィ
ルタ２６に供給される。出力フィルタ４６では、クロッ
ク周波数の乗り換え（４６．４０６２５ＭＨｚから７
４．２５ＭＨｚへ）がなされ、また、２チャンネルの
（３：１：１）信号を（４：２：２）信号に変換する。
出力フィルタ２６から再生ビデオ信号が出力される。

【００３０】入力オーディオデータは、オーディオプロ
セッサ１９で所定の処理を施され、ＥＣＣデコーダ５，
６に供給される。ビデオデータと同様に、１トラックに
記録される１チャンネルのオーディオデータ毎に積符号
の符号化がされている。また、再生時には、オーディオ
データは、ＥＣＣデコーダ２１，２２から取り出され、
オーディオプロセッサ１９で所定の処理を施され出力さ
れる。

【００３１】上述した記録ヘッド１０〜１３は、例えば
９０Ｈｚで回転する回転ドラム上に取り付けられる。記
録ヘッド１０および１２の対、並びに記録ヘッド１１お
よび１３の対は、近接した位置に設けられる。また、記
録ヘッド１０および１２のアジマスは、異なるものとさ
れる。同様に、記録ヘッド１１および１３のアジマス
は、異なるものとされる。さらに、１８０°で対向する
記録ヘッド１０，１１の対が同一アジマスとされる。さ
らに、回転ドラムには、再生ヘッド１５，１６，１７お
よび１８が設けられる。これら再生ヘッド１５，１６，
１７および１８の配置ならびにアジマスの関係は、上述
の記録ヘッド１０，１１，１２および１３のものと同様
である。

【００３２】回転ドラムに対して、１８０°の巻き付け
角で以て磁気テープが巻き付けられ、記録データは、磁
気テープ上に斜めのトラックとして順次記録される。記
録ヘッドドライバ９Ｒには、記録アンプと共に、ヘッド
の回転と同期して記録信号を切り替えるスイッチング回
路が設けられている。再生ヘッドドライバ９Ｐにも、同
様に、再生アンプおよびスイッチング回路が設けられて
いる。ヘッドの回転と同期したスイッチングパルスＳＷ
Ｐが破線で示すように、サーボ回路２８から供給され
る。このスイッチングパルスＳＷＰは、ＥＣＣエンコー
ダ５，６，ＥＣＣデコーダ２１，２２にも供給される。

【００３３】記録ヘッド１０〜１３および再生ヘッド１
５〜１８にそれぞれ対応して、図１に示すように、Ａ，
Ｂ，Ｃ，Ｄの符号を付した場合、記録ヘッド１０，１２
により、記録ヘッドＡ，Ｂと対応するトラックが同時に
形成され、次に記録ヘッド１１，１３により、記録ヘッ
ドＣ，Ｄと対応するトラックＣ，Ｄが同時に形成され
る。この発明の実施の一形態では、ビデオ信号の１フレ
ーム（１／３０秒）の記録データは、連続する１２トラ
ックに記録される。互いにアジマスの異なる、隣接した
２トラック（ＡおよびＢチャンネル、並びにＣおよびＤ
チャンネル）を１組としてセグメントが構成される。従
って、ビデオ信号の１フレームは、６セグメントからな
る。これら６個のセグメントのそれぞれには、０〜５ま
でのセグメント番号が付される。なお、４チャンネルあ
るオーディオデータは、例えば、各トラックの中央部
に、ビデオデータに挟まれるように記録される。

【００３４】図２は、この発明を適用できるディジタル
ＶＴＲの他の例を示す。図２は、ビデオカメラとディジ
タルＶＴＲとが一体構成のもので、記録ヘッドおよび再
生ヘッドをそれぞれ８個有する８ヘッドシステムであ
る。１２０で示すＣＣＤによってカラー画像が撮像さ
れ、Ａ／Ｄ変換およびカメラプロセッサ１２１により２
チャンネルのビデオ信号に変換される。各チャンネルの
ビデオ信号がＢＲＲエンコーダ１２２，１２３で圧縮符
号化され、ＥＣＣエンコーダ３０，３１に供給される。

【００３５】ＥＣＣエンコーダ３０，３１によって、各
チャンネルがさらに２チャンネルに分割され、４チャン
ネルの記録データが形成される。記録イコライザ３２、
回転トランス３３および記録ヘッドドライバ３４Ｒを介
して、８個の記録ヘッド３５，３６，３７，３８，３
９，４０，４１，４２に記録データが供給され、磁気テ
ープ１４上に斜めのトラックとして記録される。

【００３６】記録ヘッドと同様の再生ヘッド４３，４
４，４５，４６，４７，４８，４９，５０が設けられ、
再生ヘッドの出力信号が再生ヘッドドライバ３４Ｐにて
４チャンネルの再生信号とされる。この再生信号が回転
トランス３３を介して再生イコライザ５２に供給され
る。再生イコライザ５２の出力がＥＣＣデコーダ５３，
５４に供給され、エラー訂正処理がなされる。ＥＣＣデ
コーダ５３，５４の出力では、２チャンネルの再生デー
タが発生し、これらがＢＲＲデコーダ５５，５６で復号
される。

【００３７】サーボ回路５８からのスイッチングパルス
ＳＷＰがＥＣＣエンコーダ３０，３１、ＥＣＣデコーダ
５３，５４、記録ヘッドドライバ３４Ｒおよび再生ヘッ
ドドライバ３４Ｐに供給され、ヘッドの回転と同期した
タイミング制御がなされる。

【００３８】ＢＲＲデコーダ５５，５６で圧縮符号化が
解かれた再生データがコンシール回路５９に供給され、
訂正できないエラーの補間がなされる。コンシール回路
５９の出力が出力フィルタ１２７に供給される。出力フ
ィルタ１２７によって、（３：１：１）信号が（４：
２：２）信号へ変換され、出力ビデオ信号として取り出
される。

【００３９】入力オーディオデータは、オーディオプロ
セッサ１２６で所定の処理を施され、ＥＣＣエンコーダ
３０，３１に供給される。ビデオデータと同様に、１ト
ラックに記録される１チャンネルのオーディオデータ毎
に積符号の符号化がされている。また、再生時には、オ
ーディオデータは、ＥＣＣデコーダ５３，５４から取り
出され、オーディオプロセッサ１２６で所定の処理を施
され出力される。

【００４０】この図２に示す構成では、記録ヘッドおよ
び再生ヘッドが図１の構成の場合の２倍の個数（すなわ
ち、８個）設けられている。これは、ドラムの回転数を
図１の４ヘッドシステムの場合のものの半分とし、騒音
の発生を抑えるためである。すなわち、図２における４
個の記録ヘッド３５〜３８は、同一アジマスであり、記
録ヘッド３９〜４２も同一アジマスである。記録ヘッド
３５〜３８の組と記録ヘッド３９〜４２の組とは逆アジ
マスである。記録ヘッド３５（Ａ）および３６（Ｅ）の
対、記録ヘッド３７（Ｃ）および３８（Ｇ）の対、記録
ヘッド３９（Ｂ）および４０（Ｆ）の対、記録ヘッド４
１（Ｄ）および４２（Ｈ）の対は、それぞれ１８０°対
向で回転ドラム上に取り付けられている。

【００４１】そして、記録ヘッド３５，３７，３９，４
１がほぼ同時に磁気テープ１４をトレースし、次に、記
録ヘッド３６，３８，４０，４２がほぼ同時に磁気テー
プ１４をトレースする。ドラム回転数を１／２とし、ヘ
ッドの個数を２倍とするので、４ヘッドシステムと同一
のトラックパターンがテープ上に形成される。このよう
に、同時に記録されるトラックは４本ずつである。従っ
て、回転トランス３３を通る記録信号は４系統となり、
サーボ回路５８から供給されるスイッチングパルスＳＷ
Ｐによって対向ヘッドが選択される。再生ヘッド４３〜
５０も記録ヘッドと同様の関係を有する。

【００４２】図２の８ヘッドシステムでは、再生信号は
４系統で、図１の構成の倍の本数であるが、データレー
トは半分なので、入力段を追加すれば、それ以降は図１
の場合と全く同じ回路で処理できる。また、逆アジマス
についても同様の回路で良いので、結局、ＥＣＣデコー
ダ２１，２２（図１）とＥＣＣデコーダ５３，５４は、
全て同じＩＣで実現できる。この発明は、上述した４ヘ
ッドシステムのディジタルＶＴＲ（図１）および８ヘッ
ドシステムのディジタルＶＴＲ（図２）の何れに対して
も適用することができる。以下の説明は、４ヘッドのデ
ィジタルＶＴＲに対してこの発明を適用した場合であ
る。

【００４３】磁気テープ上に形成される１トラックのフ
ォーマットを図３に示す。このトラックは、ヘッドがト
レースする方向に沿って、データ配置を表している。１
トラックは、ビデオセクタＶ１、Ｖ２とオーディオセク
タＡ１〜Ａ４とに大別される。１トラック内に記録され
るビデオデータおよびオーディオデータを単位として積
符号の符号化がされる。ＯＰ１、ＯＰ２は、ビデオデー
タを積符号化した時に発生する外符号のパリティを示
す。オーディオデータを積符号化した時に発生する外符
号のパリティは、オーディオセクタ内に記録される。各
トラックは等間隔２３３バイトに区切られていて、その
ひとつひとつをシンクブロックと称す。

【００４４】１トラック内に記録される各データの長さ
の一例を図３に示す。この例では、１トラック内に、２
７５シンクブロック＋１２４バイトのデータが記録され
る。ビデオセクタは、２２６シンクブロックである。ま
た、１トラックの時間長は約５．６ｍｓである。セクタ
間の隙間に無記録部分が挟まっている。この隙間は、エ
ディットギャップと称され、セクタ単位の記録をする際
に、隣のセクタを消去してしまうことのないように設け
られている。

【００４５】図４Ａは、ビデオデータに対するエラー訂
正符号の構成の一例である。１トラックに記録される量
のビデオデータ毎にエラー訂正符号化がなされる。すな
わち、この１トラック分のビデオデータが（２１７×２
２６）に配列される。この配列の垂直方向に整列する２
２６ワード（１ワードは、ここでは１バイト）に対して
（２５０，２２６）リード・ソロモン符号の符号化（外
符号の符号化）がなされる。２４ワードの外符号のパリ
ティが付加される。外符号を用いることによって、一例
として、１０ワードまでの通常エラー訂正、並びに２４
ワードまでのイレージャ訂正を行うようにしている。

【００４６】また、２次元配列の水平方向に整列する２
１７ワード（ビデオデータまたは外符号のパリティ）に
対して、２ワードのＩＤが付加される。そして、水平方
向に整列する（２１７＋２＝２１９）ワードに対して
（２３１，２１９）リード・ソロモン符号の符号化（内
符号の符号化）がなされる。その結果、１２ワードの内
符号のパリティが発生する。内符号を用いることによっ
て、一例として、４ワードまでのエラー訂正を行い、ま
た、外符号のエラー訂正のためのイレージャフラグが生
成される。

【００４７】なお、オーディオデータに対しても、１ト
ラック中のデータ量は異なるが、ビデオデータと同様に
積符号の符号化がなされる。

【００４８】外符号の符号化がされ、ＩＤを含む外符号
の符号化出力に対して内符号の符号化がなされる。内符
号の符号化方向にデータが切り出され、ブロックシンク
が付加されることによって、図４Ｂに示すように、２３
３バイト長の１シンクブロックが構成される。すなわ
ち、図４Ａの配列の各行の（２＋２１７＋１２＝２３
１）ワードに対して２ワードのブロックシンクが付加さ
れる。磁気テープ上には、シンクブロックが連続するデ
ータがスクランブルの処理を受けてから記録される。

【００４９】各シンクブロックには、シンクパターンの
後に、２バイトのＩＤ（ＩＤ０およびＩＤ１）が挿入さ
れる。図５は、これらＩＤ０およびＩＤ１の構成を示
す。ＩＤ０は、シンクブロック番号を示す（図５Ａ）。
１トラック内のシンクブロックは、シンクブロック番号
によって、区別可能とされている。また、ＩＤ１には、
オーディオセクタ／ビデオセクタを区別するフラグＳｅ
ｃｔｏｒａ／ｖ、アジマスが異なる隣接するトラック
を区別するためのトラック番号Ｔｒａｃｋｂ／ａ、０
〜５のセグメント番号の情報が挿入される。さらに、圧
縮符号化のパラメータ（フレーム内符号化／フィールド
内符号化：Ｆｒｍ／Ｆｌｄ、高画質／標準画質：ＨＱ／
ＳＱ、シャッフリングパターンＳＦＰ）のフラグもＩＤ
１に挿入される（図５Ｂ）。

【００５０】さらに、各シンクブロック中の２１７ワー
ドのデータ中の先頭の１ワード（ＨＤで示す）は、デー
タヘッダである。このデータヘッダ中には、データの量
子化特性等を示す情報と共に、１ビットのシンクエラー
フラグ挿入される。

【００５１】次に図６を用いて、ＥＣＣデコーダ２１ま
たは２２のより詳細な構成を説明する。８ヘッドシステ
ムにおけるＥＣＣデコーダ５３（または５４）も、入力
系統が２倍となるのみで、図６と同様の構成である。図
６において、６０は、ＥＣＣデコーダのＩＣ回路の部分
を示す。このＥＣＣデコーダＩＣ６０は、内符号エラー
訂正機能、外符号エラー訂正機能、オーディオ信号処理
機能、エラーカウント機能、補助データ読出し機能を基
本的に有している。

【００５２】このＥＣＣデコーダＩＣ６０に対して、９
４Ｍｂｐｓの記録レートで再生されるシリアルデータ
と、それから生成したクロックがパラレルで入力され、
Ｓ／Ｐ変換器６１に入力され、シリアルからパラレルデ
ータへ変換された８ビット幅のデータと、１／８分周さ
れたクロックになる。

【００５３】この段階のデータは、高速の１ビット幅の
データが単純に１１Ｍｂｐｓレートの８ビット幅に低速
化されただけなので、バイト単位およびシンクブロック
単位の切れ目が適当であり、同期検出回路６２の同期検
出機能によって、それらが正規のデータ列に変換され
る。バイトの切れ目は、同期検出回路６２の出力端子の
ビットアサインに規定され、また、シンクブロックの切
れ目は、同期検出回路６２で追加されるストローブパル
スＳＴＢで規定される。次にレート変換器６３によっ
て、システムクロック４６ＭHzに乗せ替えられる。

【００５４】なお、ＥＣＣデコーダＩＣ６０は、８ヘッ
ドシステムに対応するため、メイン系とサブ系との２系
統の入力を有する。以上は、メイン系を通った入力に対
する回路であるが、サブ系の入力に対しても同様の構成
が設けられている。サブ系の再生データを処理するため
に、メイン系と同様にＳ／Ｐ変換器６５、同期検出回路
６６、レート変換器６７が設けられている。これらの回
路が出力するデータパケットは、混合器６８のＯＲ回路
で１系統に混合される。もともと１１Ｍｂｐｓのレート
で来た信号が４６Ｍｂｐｓのレートに変換される。従っ
て、各パケット間に隙間が空くので、サブ系とメイン系
のデータの混合が可能である。但し、無造作に混合処理
を行うと、両方の系のデータが衝突するため、二つのレ
ート変換器６３，６７は互いにビジーを参照に調歩して
いて、相手の出力中は出力を留めるようにしている。こ
のとき同時に、パケットの出所が判別できるように、サ
ブ／メインという１ビットのフラグをパケット中に埋め
込む。

【００５５】入力されるスイッチングパルスＳＷＰは、
内部回路の遅延時間分、タイミング生成器６４にて遅延
され、また、テープ走行方向を示す情報等が同様に遅延
され、レート変換器６３，６７にてパケットに埋め込ま
れる。レート変換器６３，６７は、ヘッド切替えのタイ
ミングで初期化され、ストローブパルスＳＴＢでカウン
トされるカウンタを有し、このカウンタによって、フォ
ーマット的にデータ無記録区間（以下ギャップと称す
る）であるか否かを判別し、その情報もパケットに折り
込む。

【００５６】混合器６８から出力されたパケットは、内
符号デコーダ６９によって内符号訂正される。内符号デ
コーダ６９からのデータには、例えば訂正不能か否か、
何バイト訂正したかといったエラー訂正情報がパケット
上にも埋め込まれて、ＩＤ再現回路７１に入力される。
内符号デコーダ６９で内符号訂正不能だった場合、ＩＤ
を信用できない。しかしながら、後述するメモリコント
ローラ７４では、そのＩＤを参考にして外符号訂正の系
列や順番を決めるので、ＩＤを再現する必要がある。前
後の訂正不能でないパケットのＩＤなどから予想して、
訂正不能のパケットのＩＤを再現するのが、ＩＤ再現回
路７１の機能である。このＩＤ再現回路７１は、後から
来るパケットも参照するために、３個のパケットを格納
できるＲＡＭを、メイン系とサブ系とでそれぞれに持っ
ている。そのＲＡＭを流用して、１６ビット幅への変
換、並びにビデオ外符号デコーダ７６との調歩を行って
いる。

【００５７】なお、内符号デコーダ６９から得られるエ
ラー訂正情報は、図示されないエラーモニタに入力され
る。エラーモニタで、エラー訂正情報とその他の情報と
が併せてエンコードされ、メイン／サブそれぞれの信号
に集約され、ＥＣＣデコーダＩＣ６０の外部に出力され
る。この出力をＤ／Ａ変換することで、エラー訂正の状
態を観測することができる。

【００５８】ＩＤ再現回路７１から出力されるデータ
は、デスクランブラ７２によって、デスクランブル処理
などが加えられる。デスクランブラ７２から出力された
本線データは、メモリコントローラ７４を介してＩＣに
外付けのＳＤＲＡＭ（Synchronous Dynamic Random Acc
ess Memory) ７５に蓄えられていく。

【００５９】この際、メモリコントローラ７４は、デス
クランブラ７２から来るデータのタイミングコントロー
ルおよびＳＤＲＡＭ７５へのセグメント別にビデオデー
タ、オーディオデータに分けて書込むためのアドレスコ
ントロールを行う。

【００６０】メイン系のビデオデータが１エラー訂正符
号ブロック（１トラック分）溜まったところで、ビデオ
外符号デコーダ７６による外符号訂正処理を行うため
に、ＳＤＲＡＭ７５に対して読出しコントロールを行
い、外符号方向にデータを読み込み、ビデオ外符号デコ
ーダ７６へデータを送る。メモリコントローラ７４は、
外符号の処理が終わったデータから再びＳＤＲＡＭ７５
に戻すための書き込みを行う。

【００６１】１トラック分の外符号の復号処理が終わっ
たデータに対して、メモリコントローラ７４がメイン／
サブデータの選択を行って、内符号方向に読出して、図
示されないＩＤリナンバ回路を介して圧縮デコーダとの
インターフェイスのためにＩＤを付け替えられ、端子７
７から出力される。

【００６２】一方、オーディオデータは、１フィールド
分（オーディオデータの１つのエラー訂正符号化単位）
がＳＤＲＡＭ７５に溜まると、オーディオ処理回路７８
に供給される。オーディオ処理回路７８で外符号訂正，
デシャッフリング，エラー補間などの所定の処理がなさ
れた後、シリアルデータに変換され、端子７９から出力
される。

【００６３】以上説明した他に、システムコントロール
のマイコン（以下、シスコンと称する）とのインターフ
ェース８０が設けられ、シスコンによって各種設定をし
たり、エラー情報を読み取ったりすることが可能とされ
ている。さらに、図示しないが、ビデオデータ以外のビ
デオ補助データを抽出する回路と、オーディオデータ以
外のオーディオ補助データを抽出する回路とが設けら
れ、抽出された補助データがインターフェース８０を介
してシスコンへ送られる。さらに、エラー数を計数する
エラーカウンタ７３も設けられている。

【００６４】なお、シスコンとのデータのやりとりは、
インターフェイス８０，タイミング生成回路６４，エラ
ーカウンタ７３，メモリコントローラ７４，外符号デコ
ーダ７６，オーディオ処理回路７８，インターフェイス
８０の順に、所定のビット幅のバス８１を用いデータが
流される。各部において、バス８１から必要なデータが
取り出される。また、各部において、インターフェイス
８０で読み出されるためのデータがバス８１に対して流
される。

【００６５】次に、磁気テープ１４上のデータがＳＤＲ
ＡＭ７５に書き込まれるまで、どのように変化していく
かを、図７〜図１３を用いて説明する。図７は、テープ
上の記録パターンを示す。図３を参照して、上述したよ
うに、１トラックは６個のセクタに分割されており、Ｉ
Ｄ０という、セクタ内で連続した通し番号が振られる
（１６進表記）。各セクタの間は、エディットギャップ
と称される無記録部分が設けられる。このエディットギ
ャップは、セクタ単位の記録をするとき、記録しないセ
クタを破壊しないためのマージンとして設けられる。実
際には、このエディットギャップに対して同期検出のた
めに同期パターンＳＹ０，ＳＹ１，およびＩＤ０，ＩＤ
１が記録される。また、全セクタを記録する際には、残
りをサブナイキスト周波数の信号で満たすことになって
いる。

【００６６】この信号が再生され、同期検出回路６２で
同期検出まで終了すると、図８のようなデータ列ができ
る。これは記録時のデータ列と全く同じであり、先頭か
ら、同期検出に使う固定パターンＳＹ０，ＳＹ１，シン
クブロックの特定に使うＩＤ０，ＩＤ１，２１７ｂｙｔ
ｅのデータ本体Ｄ０〜Ｄ２１６，内符号訂正のための１
２ｂｙｔｅのパリティｉｐ０〜ｉｐ１１という構成とさ
れる。

【００６７】このデータ列がレート変換器６３に供給さ
れ、図９に示されるようなパケットとされる。レートが
高くなるため、それまで間断なく連なっていたパケット
は、不連続とされる。このとき、ＳＹ０，ＳＹ１は除去
され、代わりにｐｉｄ０とｉｄ２というデータが組み込
まれる。

【００６８】ｐｉｄ０は図７に示された値を取る。図１
０Ａは、ｐｉｄ０の構成を示す。このｐｉｄ０は、ヘッ
ド切替えを示す信号ＳＷＰからの時間で予想したＩＤ０
の期待値である。従って、基本的にＩＤ０と同じ値を取
る。しかしながら、エディットギャップの区間では不要
であるため、この区間では’ｆｆｈ’が代入される。ま
た、これにより、その区間がエディットギャップである
ことが示される。なお、「ｈ」が付された数値は、１６
進表記であることを表す。各図中では、煩雑さを避ける
ために「ｈ」の表記は省略されている。

【００６９】図１０Ｂは、ｉｄ２の構成を示す。このｉ
ｄ２は、先に述べたヘッドの切替えを示すフラグＯｐｐ
Ｈｅａｄ，Ｓｕｂ／Ｍａｉｎの判別に使うフラグＳｕｂ
Ｈｅａｄ，テープ走行方向を示すフラグＴａｐｅＤｉ
ｒ，ＤＴＪｕｍｐを示すフラグＪｕｍｐ，ＳＹ０とＳ
Ｙ１が正しい値だったかどうかを示すフラグＦａｂＳｙ
ｎｃといった情報を含む。他のビットは、この段階では
未定とされ’０’が代入される。

【００７０】図９に戻り、レート変換器６３では、トラ
ックの切り替わり目、すなわちスイッチングパルスＳＷ
Ｐに基づくタイミング９０や９１（図７を参照）で、Ｎ
ｕｌｌパケット９２が付加される。このＮｕｌｌパケッ
ト９２でｉｄ２が伝送される。このＮｕｌパケット９２
は、図９に示されるように、２ｂｙｔｅからなる短いパ
ケットであり、先頭のｐｉｄ０が’００ｈ’であること
で特定できる。

【００７１】次いで、内符号デコーダ６９で内符号訂正
され、図１１に示されるデータ列を得る。ｉｐ０〜ｉｐ
１１は、内符号訂正処理が済むと不要となるので除去さ
れ、代わりに’０’で満たされる。また、内符号訂正の
結果がｃ１ｅｆとされ、そのパケットに組み込まれる。
図１０Ｃは、ｃ１ｅｆの構成を示す。このように、ｃ１
ｅｆは、３ビットからなる内符号訂正による実訂正数Ｔ
ｔｌＥＲＲ，それぞれ１ビットずつからなる、訂正不能
を表すフラグＥｒｒｏｒおよびｉｄ２から書き写したフ
ラグＦａｂＳｙｎｃを含む。

【００７２】続くＩＤ再現回路７１において、ＳＤＲＡ
Ｍ７５のビット幅に合わせるため、データ列の幅が１６
ビットとされる。同時に、メモリコントローラ７４がＳ
ＤＲＡＭ７５のアドレスを計算するための時間を確保す
るため、ＩＤ０，ＩＤ１の期間を延ばす処置も加わる。
これは、メモリコントローラ７４から出力される信号ｂ
ｕｓｙを参照してなされる。図１２は、ＩＤ再現回路７
１から出力されるパケットを示す。パケットの先頭に配
されるｐｉｄ０，ｉｄ２は、図１２に示されるように、
パケットの後端側に転写され、ＳＤＲＡＭ７５に書き込
めるようにされる。

【００７３】ここでは、ｉｄ２にＲｅｑＣ２と称される
フラグが加わる。これは、外符号訂正が省略可能か否か
を判断するためのフラグである。ＩＤ再現回路７１で
は、ＩＤ０の連続性が検出される。このＩＤ再現回路７
１は、エラーのＩＤ０を前のパケットのＩＤ０から求め
る回路を有する。この回路出力は、ＩＤ０の期待値と考
えることができる。正常に内符号訂正されたＩＤ０がこ
の期待値と異なる場合、パケットの欠落や重複があった
とされる。このようにしてＩＤ０の連続性が検出され、
その検出結果がＲｅｑＣ２に乗せられる。

【００７４】データＤ０〜Ｄ２１６は、記録時に、記録
周波数の分布を平坦化させるために、ＥＣＣエンコーダ
５によって、例えばＭ系列によってスクランブルが掛け
られている。これらのデータは、デスクランブラ７２を
介して元の値に戻される。図１３は、デスクランブラ７
２から出力されるパケットを示す。デスクランブラ７２
では、さらに、ＳＤＲＡＭ７５のチェック用のＣＲＣＣ
(Cyclic RedundancyCheck Code) が後端側に埋め込ま
れる。このパケットは、メモリコントローラ７４を介し
てＳＤＲＡＭ７５に蓄えられる。

【００７５】次に、デスクランブラ７２について説明す
る。図１４は、デスクランブラ７２の構成の一例を概略
的に示す。このデスクランブラ７２には、シスコンから
出された設定情報などがエラーカウンタ７３を介して供
給される。このシスコンからの設定情報は、図１４中で
「ｆｒｏｍＥＣ」として表されている。同様に、エラ
ーカウンタ７３とインターフェイス８０とを介してシス
コンに対して送られる情報を「ｔｏＥＣ」として表
す。

【００７６】デスクランブラ７２に対して、パケットと
共にストローブ信号ＳＴＢが供給される。パケットがデ
スクランブル回路１００，ＳＦＰ統一化回路１０１，お
よびＣＲＣＣ回路１０２を介して出力される。ＳＦＰ統
一化回路１０１は、変速再生時のデータ更新率を改善す
る回路である。ＣＲＣＣ回路１０２は、パケットに対し
てＣＲＣＣとフラグＲｅｑＣ２とを折り込む。デスクラ
ンブル回路１００については、後述する。

【００７７】パケットから抽出されたｐｉｄ０および信
号ＳＴＢとがコントローラ１０３に供給される。また、
コントローラ１０３に対して、シスコンからの設定情報
が供給される。コントローラ１０３は、デスクランブラ
７２の全体を制御するもので、コントローラ１０３によ
って、供給された信号ＳＴＢおよびシスコンからの設定
情報とに基づき、デスクランブラ７２内部で必要とされ
るタイミング信号や各種のステータス信号が生成され
る。タイミング信号がデスクランブル回路１００，ＳＦ
Ｐ統一化回路１０１，ＣＲＣＣ計算回路１０２，および
エラーカウント回路１０４に対して供給される。各種ス
テータス信号がＳＦＰ統一化回路１０１およびエラーカ
ウント回路１０４に対して供給される。

【００７８】デスクランブル回路１００から出力された
パケットは、ＳＦＰ統一化回路１０１に供給されると共
に、エラーカウント回路１０４に対して供給される。エ
ラーカウント回路１０４は、供給されたパケットから各
種エラー情報を抽出してまとめ、エラーカウンタ７３に
対して供給する。

【００７９】エラーカウント回路１０４において、ｉｄ
２からＳｕｂＨｅａｄおよびＯｐｐＨｅａｄとが抽出さ
れ、信号Ｈｅａｄとされる。ＩＤ１のＬＳＢが信号ａ／
ｖとされる。

【００８０】ｃ１ｅｆのフラグＥｒｒｏｒから正常シン
クブロックを表す信号ｃｏｒｒｅｃｔが生成される。エ
ラーカウント回路１０４には、シスコンにより設定され
た情報として、シスコン設定情報ｅｃｔａｒｇが供給さ
れる。このシスコン設定情報ｅｃｔａｒｇによって、信
号ｃｏｒｒｅｃｔの対象が選択される。例えば、「エデ
ィットギャップ以外」，「訂正されたエラーも無し」，
「エラーがｎ個（ｎ＝２〜５）未満，および「ＳＹ０，
ＳＹ１もエラー無し」といった条件から信号ｃｏｒｒｅ
ｃｔの対象が選択される。これらは、パケット内のｃ１
ｅｆから得られる情報である。

【００８１】ｃ１ｅｆの、実訂正数を表すＴｔｌＥＲＲ
から、エラーの小計を表す信号ｓｕｂｔｔｌが生成され
る。この信号ｓｕｂｔｔｌも、シスコン設定情報ｅｃｔ
ａｒｇに基づき、パケット中のデータＤ０〜Ｄ２１６の
中で値が０以外のバイト数を数えるようにすることが可
能とされる。そのため、この信号ｓｕｂｔｔｌは、例え
ば８ビットのビット幅を有する。

【００８２】これらの、信号Ｈｅａｄ，ａ／ｖ，ｃｏｒ
ｒｅｃｔ，およびｓｕｂｔｔｌがエラーカウンタ７３に
対して供給される。また、これらの信号は、１パケット
に付き１回更新される。この更新毎に、この更新を認識
するための信号ｖａｌｉｄが出力される。この信号ｖａ
ｌｉｄも、カウントパルスとしてエラーカウンタ７３に
対して供給される。

【００８３】エラーカウント回路１０４で抽出されたエ
ラー情報は、外符号訂正の要／不要を判断するＯＯＰＳ
判定回路１０５に供給される。このＯＯＰＳ判定回路１
０５には、シスコンにより設定された情報として、再生
品質に対応した条件によるシスコン設定情報ＯＯＰＳが
供給される。このシスコン設定情報ＯＯＰＳとエラーカ
ウント回路１０４から供給されＡエラー情報とに基づ
き、フラグＲｅｑＣ２が生成される。このフラグＲｅｑ
Ｃ２は、ＣＲＣＣ計算回路１０２に供給され、ｉｄ２の
フラグＲｅｑＣ２に反映される。

【００８４】上述したように、フラグＲｅｑＣ２は、メ
モリコントローラ７４に対して外符号訂正を要求するフ
ラグである。この実施の一形態では、通常再生におい
て、「パケットが全て連続である」という条件と、「内
符号訂正で訂正不能が一切無い」という条件とが共に満
たされた場合、外符号訂正が不要とされる。前者の、パ
ケットの連続性は、上述のようにＩＤ再現回路７１で検
出される。後者は、このデスクランブラ７２で加えら
れ、１トラック内で通しての情報としてＲｅｑＣ２に乗
せられる。

【００８５】このように、ＯＯＰＳ判定回路１０５で、
映像データのパケットについて、ＩＤ再現回路７１が付
加したＲｅｑＣ２が抽出され、パケットの連続性の有無
が検出され、エラーカウンタ回路１０４で、エラーの有
無が検出される。「パケットの連続性が無い」および
「エラーが有る」という条件のうち、何方か一方が満足
されれば、内部フラグがセットされる。双方共に満足す
る場合に、内部フラグが保持される。この評価が１トラ
ック中で繰り返しなされる。トラックが切り替わったと
ころで、内部フラグがレジスタに写される。そして、こ
の内部フラグは、フラグＲｅｑＣ２としてレジスタから
パケットに対して乗せられる。内部フラグは、パケット
にフラグが乗せられると同時にリセットされる。

【００８６】こうして、フラグＲｅｑＣ２は、１トラッ
ク通して、上述の２つの条件を満足しないパケットが１
つでもあればセットされた状態となり、このとき、メモ
リコントローラ７４により外符号デコーダ７６が起動さ
れ外符号訂正がなされる。勿論、この内部フラグは、メ
イン／サブ系統に対してそれぞれ用意されている。

【００８７】なお、このとき、上述の信号ｃｏｒｒｅｃ
ｔと同様に、「エラー有り」とする条件を変更・追加で
きる。これは、シスコン設定情報ＯＯＰＳに基づきなさ
れる。ここでは、「エラー有り」の条件として、「エラ
ー有り、若しくはＳＹ０，ＳＹ１にエラー有り」，「エ
ラー訂正不能、または訂正されたエラーがｎ個（ｎ＝２
〜５）以上」，および「エラー訂正不能有りだけ」が選
択できる。前に記されたものほど条件が緩く、外符号訂
正が省略できる確率が高まる反面、内符号訂正における
誤訂正に対する耐性が弱まる。

【００８８】次に、上述のデスクランブル回路１００の
構成について、より詳細に説明する。上述したように、
記録時には、記録周波数の分布を平坦化するために、記
録信号に対してスクランブルが掛かけられる。このスク
ランブルには、例えばＭ系列と称される乱数が用いられ
る。これは、 Polynominal Function: Ｘ⁸＋Ｘ⁴＋Ｘ³＋Ｘ²＋１・・・（１）このような原始多項式に基づき、この式と等価な回路で
生成される。再生時になされるデスクランブル処理は、
このスクランブル処理と全く同一の構成によって行なう
ことができる。

【００８９】図１５は、この数式（１）に基づきＭ系列
の乱数を生成し、デスクランブル処理を行なうための、
デスクランブル回路の基本的な構成の一例を示す。複数
のフリップフロップ２００ａ〜２００ｈおよび複数のＥ
ｘＯＲゲート２０１ａ〜２０１ｃとで、数式（１）と等
価な回路が構成される。フリップフロップ２００ａから
シリアルにＭ系列による乱数が出力される。このフリッ
プフロップ２００ａから出力されたＭ系列の乱数がＥｘ
ＯＲゲート２０２の一方の入力端に供給される。ＥｘＯ
Ｒゲート２０２の他方の入力端に対して、デスクランブ
ルを行なうシリアルデータが供給される。ＥｘＯＲゲー
ト２０２において、このシリアルデータとＭ系列の乱数
との排他論理和がとられ、デスクランブルされたデータ
として出力される。

【００９０】この図１５に示される構成では、シリアル
のレートで処理することにより動作周波数が高くなって
しまう。そこで、通常、図１６Ｂに示される生成多項式
Ｇと等価な、図１６Ａに示されるような構成によって８
ビット並列にデスクランブル処理を行なう。なお、図１
６Ａにおいて、接続線のそれぞれは、複数ビット幅を有
し、ＥｘＯＲゲート２１０ａ〜２１０ｈは、対応する入
力端をそれぞれ有する。この回路は、上述の図１５のフ
リップフロップ２００ａから出力されるシリアルの固定
パターンを、同時に８回分生成する回路である。入力端
２１１に対してＭ系列の開始位置の指示を与え、出力端
２１２からの出力とデスクランブル処理を行なうデータ
とで排他論理和をとる。

【００９１】この実施の一形態においては、信号処理が
ビット幅１６ビットで以て行なわれているため、デスク
ランブル回路１００も１６ビットデータを扱えるように
する必要がある。生成多項式Ｇを自乗して生成多項式Ｇ
²（図１７Ｂ）を得る。ここでは、上述の図１６Ａに示
される構成と共に、この生成多項式Ｇ²と等価な構成
（図１７Ａ）を用いて１６ビットデータを扱えるように
する。

【００９２】図１８は、上述の図１６Ａおよび図１７Ａ
に示された構成を用いて行なう１６ビットデータの処理
を概念的に示す。図１８中で、Ｇ²回路１１３が図１７
Ａに示される構成（生成多項式Ｇ²に基づく構成）に対
応し、Ｇ回路１１４が図１６Ａに示される構成（生成多
項式Ｇに基づく構成）に対応する。また、８ビットのデ
ータを並列的に扱えるフリップフロップ１１２は、図１
５のフリップフロップ２００ａ〜２００ｈに相当する。

【００９３】パケットは、上位８ビットと下位８ビット
とに分けられ、上位８ビットが入力端１１０ｂから、下
位８ビットが入力端１１０ａからそれぞれ供給される。
下位８ビットのデータが分岐し８ビットパラレルでの切
り替えができるようにされたスイッチ回路１１１の端子
１１１ａに供給される。スイッチ回路１１１は、例えば
コントローラ１０３から供給されるタイミング信号によ
って制御される。先ず、パケットの先頭でスイッチ回路
１１１において端子１１１ａが選択され、パケット先頭
に埋め込まれたＩＤ０が取り込まれる。取り込まれたＩ
Ｄ０がフリップフロップ１１２に供給され、Ｍ系列の初
期値とされる。これによりＭ系列の開始点が指定され
る。フリップフロップ１１２の出力がＧ²回路１１３お
よびＧ回路１１４に共に供給される。

【００９４】次のサイクルからは、スイッチ回路１１１
において端子１１１ｂが選択される。これにより、フリ
ップフロップ１１２の出力が供給されたＧ²回路１１３
の出力がフリップフロップ１１２に供給され、フィード
バックがなされる。これにより、１サイクルに付き１６
ステップ進むＭ系列が実現される。

【００９５】Ｇ²回路１１３の出力で得られるＭ系列
は、第９ステップから第１６ステップまでの８ビットで
ある。第１ステップから第８ステップまでの８ビット
は、Ｇ回路１１４で得られる。フリップフロップ１１２
の出力がＧ回路１１４に供給される。Ｇ回路１１４から
第１ステップから第８ステップまでのＭ系列が出力され
る。こうして、Ｇ²回路１１３およびＧ回路１１４とに
よって、１６ステップ分のＭ系列が揃う。

【００９６】Ｇ²回路１１３の出力が８ビットパラレル
処理ができるようにされたＥｘＯＲゲート１１５の一方
の入力端に供給される。ＥｘＯＲゲート１１５の出力が
８ビットパラレルでの切り替えができるようにされたス
イッチ回路１１７の入力端１１７ａに供給される。一
方、端子１１０ｂから供給されたパケットの上位側８ビ
ットは、スイッチ回路１１７の入力端１１７ｂに供給さ
れると共に、ＥｘＯＲゲート１１５の他方の入力端に供
給される。ＥｘＯＲゲート１１５で、一方の入力端に供
給された第９ステップから第１６ステップまでのＭ系列
に基づき、供給されたパケットの上位側８ビットのデス
クランブル処理がなされる。

【００９７】同様に、Ｇ回路１１４の出力が８ビットパ
ラレル処理ができるようにされたＥｘＯＲゲート１１６
の一方の入力端に供給される。ＥｘＯＲゲート１１６の
出力が８ビットパラレルでの切り替えができるようにさ
れたスイッチ回路１１８の入力端１１８ａに供給され
る。一方、端子１１０ａから供給されたパケットの下位
側８ビットは、スイッチ回路１１８の入力端１１８ｂに
供給されると共に、ＥｘＯＲゲート１１６の他方の入力
端に供給される。ＥｘＯＲゲート１１６で、一方の入力
端に供給された第１ステップから第８ステップまでのＭ
系列に基づき、供給されたパケットの下位側８ビットの
デスクランブル処理がなされる。

【００９８】このようにして、ＥｘＯＲゲート１１５お
よび１１６とで、１６ビット幅のデスクランブルが演算
される。なお、スクランブルが掛けられているのは、パ
ケット中のデータＤ０〜Ｄ２１６であるから、その期間
だけＥｘＯＲ１１５および１１６の出力をそれぞれ選択
し、それ以外の期間では端子１１０ｂおよび１１０ａ側
をそれぞれ選択するように、スイッチ回路１１７および
１１８が制御される。このスイッチ回路１１７および１
１８までが上述の図１４に示された、デスクランブル回
路１００に対応する。

【００９９】スイッチ回路１１７および１１８の出力
は、それぞれパケットの上位側８ビットおよび下位側８
ビットとされ、本線データとしてデスクランブル回路１
００から出力される。

【０１００】一方、スイッチ回路１１７および１１８の
出力は、エラーカウント回路１０４にも供給される。ス
イッチ回路１１７の出力がエラーカウント回路１０４に
含まれる、８入力を有するＯＲゲート１２０に供給され
る。同様に、スイッチ回路１１８の出力が８入力のＯＲ
ゲート１２１に供給される。これらＯＲゲート１２おお
よび１２１において、８入力のそれぞれに対してビット
毎に入力がなされる。すなわち、これらＯＲゲート１２
０および１２１では、パケットの上位側８ビットおよび
下位側８ビットとに対して、別個にバイト単位での”ｎ
ｏｔａｌｌｚｅｒｏ”検出がなされる。

【０１０１】ＯＲゲート１２０および１２１の出力は、
４入力を有し８ビットの加算を行なう加算器１２２の第
１および第２の入力端にそれぞれ供給される。加算器１
２２の出力がフリップフロップ１２３に供給され、フリ
ップフロップ１２３の出力が加算器１２２の第３の入力
端に供給される。これにより、加算器１２２とフリップ
フロップ１２３とで８ビットの積算器が構成される。こ
の積算器は、供給されるタイミング信号に基づき、各パ
ケットの先頭でリセットされる。加算器１２２の第４の
入力端に対して、経路１１９ｂのデータが分岐して供給
される。

【０１０２】このように、加算器１２２では、前値であ
るフリップフロップ１２３の出力と、上述のＯＲゲート
１２０および１２１からそれぞれ出力された”ｎｏｔ
ａｌｌｚｅｒｏ”検出結果と、パケットの末尾側に埋
め込まれているｃ１ｅｆ中のＴｔｌＥＲＲとが、それぞ
れタイミングを選ばれ加算される。こうして、パケット
の終了時には、”ａｌｌｚｅｒｏ”でなかったバイト
数と内符号訂正されたバイト数との和、つまりエラーバ
イト数の合計が信号ｓｕｂｔｔｌとしてフリップフロッ
プ１２３の出力から得ることができる。この信号ｓｕｂ
ｔｔｌは、８ビットのビット幅を有する。この信号ｓｕ
ｂｔｔｌは、フリップフロップ１２３から出力され、上
述したように、エラーカウンタ７３に対して供給され
る。なお、通常の使用状態では、”ｎｏｔａｌｌｚ
ｅｒｏ”の加算が禁止される。

【０１０３】次に、エラーカウンタ７３について説明す
る。図１９は、エラーカウンタ７３の構成の一例を示
す。このエラーカウンタ７３で、エラー情報の集計が行
なわれ、シスコンで読み取れる状態にされる。集計結果
は、バス８１に流されインターフェイス８０を介してシ
スコンに送られる。この図１９に示される構成におい
て、実際に計数が行なわれるのは、カウンタブロック１
３２ａ，１３２ｂ，１３２ｃ，および１３２ｄである。
これらカウンタブロック１３２ａ〜１３２ｄは、互いに
同一の構成を有し、それぞれは、各種計数のためのカウ
ンタと付随するレジスタとで構成される。カウンタブロ
ック１３２ａ〜１３２ｄは、例えばこのように、同アジ
マスで対向するヘッドの組毎に１ブロックずつ割り当て
られる。

【０１０４】なお、図１９中で、デスクランブラ７２か
ら供給される信号には、「ｆｒｏｍＤＳ」と記す。ま
た、内符号デコーダ６９から供給される信号には、「ｆ
ｒｏｍＩＤ」と記す。

【０１０５】上述のエラーカウント回路１０４から出力
された各種エラー情報は、入力セレクタ１３０に供給さ
れる。すなわち、入力セレクタ１３０に対して、デスク
ランブラ７２のエラーカウント回路１０４から、信号ｓ
ｕｂｔｔｌ，ｃｏｒｒｅｃｔ，Ｈｅａｄ，ａ／ｖ，ｖａ
ｌｉｄが供給される。それと共に、この入力セレクタ１
３０に対して、内符号デコーダ６９から、信号Ｈｅａ
ｄ，ａ／ｖ，およびｖａｌｉｄといった、簡易的なエラ
ー情報が供給される。これらデスクランブラ７２から供
給された信号と内符号デコーダ６９から供給された信号
との何方を用いるかは、シスコンの設定に基づき選択さ
れる。

【０１０６】このＥＣＣデコーダＩＣ６０には、シスコ
ン系の回路を除いた一部の回路だけしか動作させない動
作モードを有する。これは、バッテリ駆動を行なうカメ
ラ一体型ビデオテープレコーダにおける、記録中に異常
が発生した場合には、それをオペレータ（カメラマン）
にいち早く通知するRec Confi Alarm 機能を実行する際
に用いられる。Rec Confi Alarm 機能を実行する際に、
節電のため、不要な回路を停止させる。この動作モード
では、ＩＤ再現回路７１，デスクランブラ７２，メモリ
コントローラ７４，およびビデオ外符号デコーダ７６な
どの動作が停止される。このように、このモードではデ
スクランブラ７２が動作されないため、入力セレクタ１
３０の選択により内符号デコーダ６９からのエラー情報
が選択され用いられる。この場合、計数対象を訂正不能
でない正常なシンクブロック数だけに絞り、消費電力を
抑えている。

【０１０７】タイミングジェネレータ１３１では、カウ
ンタブロック１３２ａ〜１３２ｄのそれぞれに対してカ
ウントを許可する指示を出す信号ｍａｓｋと、カウンタ
のクリアと後述する読み出しレジスタの更新を指示する
ための信号ｕｐｄａｔｅとが生成される。これら信号ｍ
ａｓｋおよび信号ｕｐｄａｔｅは、各カウンタブロック
１３２ａ〜１３２ｄ毎に生成され、それぞれ供給され
る。これらの信号は、システムの基準タイミングである
基準フレーム信号とヘッド情報Ｈｅａｄ（ＯｐｐＨｅａ
ｄ，ＳｕｂＨｅａｄ）に基づき生成される。シスコン設
定によって、シスコンからのアクセスをトリガとして生
成することも可能である。

【０１０８】これら信号ｍａｓｋおよび信号ｕｐｄａｔ
ｅは、上述のヘッド切り替え信号のエッジの位置で発生
され、トラックの途中で更新しないようにされる。ま
た、若し通常のパケットが発生できないような場合で
も、ヘッド情報Ｈｅａｄは、Ｎｕｌｌパケットによって
正常に伝達される。

【０１０９】各カウンタブロック１３２ａ〜１３２ｄの
カウント結果は、それぞれシスコンモジュール１３３に
供給される。シスコンモジュール１３３に対して、バス
８１を介して汎用バス信号ＳＹＷＤ，選択信号ＳＹＳＴ
Ａ，およびＥＣＣデコーダＩＣ６０毎の選択信号ＳＹＣ
Ｓが供給される。シスコンモジュール１３３でこの各信
号が解読される。この解読結果に基づき、各カウンタブ
ロック１３２ａ〜１３２ｄからのカウント結果のうち、
シスコンから要求のあった情報が信号ＳＹＲＤに乗せら
れ、バス８１に対して流され、インターフェイス８０か
らシスコンによって読み出される。

【０１１０】なお、信号ＳＹＷＤ，ＳＹＳＴＡ，および
ＳＹＣＳは、シスコンモジュール１３３で解読された後
も、信号ＳＹＲＤと共にバス８１に対して流される。

【０１１１】図２０は、各カウンタブロック１３２ａ〜
１３２ｄの構成の一例を、カウンタブロック１３２ａを
代表例として示す。このカウンタブロック１３２ａは、
エラーアマウントカウンタ１４１，オーディオシンクカ
ウンタ１４２，ビデオシンクカウンタ１４３，およびト
ラック計数カウンタ１４４を有する。簡単な論理回路で
構成されるセレクタ１４０によって、カウンタ１４１，
１４２，および１４３のうちどのカウンタを動作させる
かが選択される。このカウンタの選択は、信号ａ／ｖお
よび信号ｍａｓｋによってカウントパルスとされる信号
ｖａｌｉｄがマスクされることによってなされる。

【０１１２】オーディオシンクカウンタ１４２およびビ
デオシンクカウンタ１４３には、信号ｃｏｒｒｅｃｔが
供給され、それぞれ正常なオーディオシンクブロックお
よび正常なビデオシンクブロックがカウントされる。こ
のオーディオとビデオとの振り分けは、信号ａ／ｖによ
ってなされる。

【０１１３】上述の図３ならびに図７に示されるよう
に、この実施の一形態によるフォーマットでは、ビデオ
セクタＶ１のＩＤ０が’０１ｈ’から’７ｂｈ’までで
１２３シンクブロック有り、ビデオセクタＶ２が’８０
ｈ’から’ｆｅｈ’までで１２７シンクブロック有る。
また、オーディオセクタは、オーディオセクタＡ１〜Ａ
４のそれぞれが４シンクブロックずつ有する。したがっ
て、１トラック当たりでは、ビデオデータが２５０シン
クブロック、オーディオデータが１６シンクブロックを
有する。つまり、１トラックについて、オーディオシン
クカウンタ１４２が’１６’、ビデオシンクカウンタ１
４３が’２５０’という値となった場合がエラー無しの
状態である。１フレーム毎にカウント値が読み出される
ようにした場合、これらのカウンタのビット数は、カウ
ンタ１４２が６ビット、カウンタ１４３が１０ビットと
される。

【０１１４】トラック計数カウンタ１４４には、信号ｍ
ａｓｋが供給される。信号ｍａｓｋが微分され、１トラ
ックの末尾に１発のパルスを得る。このパルスをカウン
トすることで、計数を行なったトラック数がわかる。１
フレームで３カウントされる。カウンタ１４４では、こ
の３カウントに対して余裕が持たされ、３ビットのビッ
ト幅を有する。当然、フルカウントである７カウントま
で計数されたら、それ以上のカウントが行なわれないよ
うにされる。

【０１１５】一方、エラーアマウントカウンタ１４１に
は信号ｓｕｂｔｔｌが供給され、エラーバイト数の合計
がカウントされる。信号ｓｕｂｔｔｌは、上述したよう
に８ビットのビット幅を有し、このカウンタ１４１で
は、８ビット入力が積算される。そのため、カウンタ１
４１は、例えば１６ビットのビット幅を有する。

【０１１６】各カウンタ１４１，１４２，１４３，およ
び１４４は、それぞれデータ読み出し用のレジスタ１４
５，１４６，１４７，および１４８を有する。各カウン
タ１４１，１４２，１４３，および１４４のカウント結
果は、更新周期毎にこれらレジスタ１４５，１４６，１
４７，および１４８に対してそれぞれ転記される。カウ
ント結果が転記されると同時に、各カウンタ１４１，１
４２，１４３，および１４４がリセットされ、次の計数
に備えられる。

【０１１７】以上によって、エラーバイト数をシスコン
から読み出せる構成が実現する。次に、この構成による
エラー計数の例について説明する。ところで、Ｍ系列に
よる信号は、周波数分布が平坦な信号であり、ディジタ
ル信号伝送の評価信号として最も一般的とされている。
この例でも、評価信号としてこのＭ系列による信号を用
いる。

【０１１８】上述したように、ＥＣＣエンコーダ５によ
ってスクランブルする信号は、Ｍ系列である。したがっ
て、スクランブルの直前で、データ本体Ｄ０〜Ｄ２１６
を例えば全て’０’にすると、そのＭ系列がそのまま磁
気テープ１４上に記録される。この記録信号を磁気テー
プ１４から再生することによって、Ｍ系列による一般的
な評価信号が注目する伝送路を通る。

【０１１９】再生時にエラーが無ければ、ＥＣＣデコー
ダ２１のデスクランブル回路１００での出力において、
値’０’が得られる。一方、この出力は、エラーがあれ
ば’０’以外の値となる。したがって、このデスクラン
ブル回路１００の出力の期待値は常時’０’であるとい
える。そのため、再生時の期待値比較が極めて簡単なＯ
Ｒゲート１２０，１２１とで実現され、これらＯＲゲー
ト１２０，１２１の出力を単に数えるだけでエラーバイ
ト数の総数が求められ、正確なエラーレートを得ること
ができる。

【０１２０】なお、評価のために磁気テープ１４に記録
するデータは、全て’０’であることに限定されない。
予め知られたデータ列であれば、他の値のデータ列を用
いることもできる。

【０１２１】この実施の一形態では、例えば治具モード
と称される動作モードを設定することにより、厳密なエ
ラー計数が行なわれる。この厳密なエラー計数では、上
述の、Ｍ系列による期待値比較が行なわれる。治具モー
ドが指定されたら、シスコンによって’０’値の記録と
再生検出とが設定される。この設定は、装置の各部に伝
達され、上述のＥＣＣデコーダＩＣにおいては、インタ
ーフェイス８０を介してバス８１に流され、ＥＣＣデコ
ーダＩＣ６０内部の各部に拾われる。これにより、エラ
ーレートの厳密な測定がなされ、測定結果は、例えば数
値として所定の表示手段に表示される。

【０１２２】通常の動作モードにおいては、通常のエラ
ーレート測定が行なわれるように、シスコンによって設
定がなされる。この通常のエラーレート測定は、通常の
再生時に、パケットに入っているデータをエラーカウン
タ７３がデスクランブラ７２から渡されることによって
行なわれるエラー計数である。シスコンは、この通常の
エラーレート計数を実行して、エラー数に応じて外符号
訂正の判定条件を設定する。エラー数が多いほど判定条
件が厳しくされる。これにより、誤訂正によって内符号
訂正をすり抜けてしまったエラーが画面にそのまま出て
しまうことが防がれる。エラーの多い場合は、所詮、外
符号訂正が不可欠なので、これによる損失は僅かである
といえる。

【０１２３】一方、エラー数の少ない場合には外符号訂
正の判定条件が緩められ、外符号訂正がなるべく省略さ
れるようになされる。誤訂正の確率は、エラーを分母に
して与えられるので、平均してエラーが少ない場合、こ
の確率は、低率である。したがって、エラー特性が良好
なら外符号訂正の判定条件を緩くでき、然も外符号訂正
に回されるエラーも少ない。そのため、ビデオ外符号デ
コーダ７６やその周辺の回路において一層の節電が可能
とされる。

【０１２４】また、ｃ１ｅｆをパケットに乗せることに
よって、Ｍ系列によるエラーカウントが簡単に実現でき
る。Ｍ系列によるエラーカウントは、上述したように、
デスクランブル処理を行なった後に、”ｎｏｔａｌｌ
ｚｅｒｏ”を数えることでなされる。さらに、デスク
ランブルの際に初期値としてＩＤ０が用いられるため、
既にＩＤの再現が行なわれている必要がある。このよう
に、このＭ系列によるエラーカウントは、内符号訂正の
後、さらにＩＤ再現およびデスクランブル処理が行なわ
れてからなされる。すなわち、内符号訂正を行なう回路
（内符号デコーダ６９）とこのＭ系列によるエラーカウ
ントを行なう回路（エラーカウンタ７３）とに間には、
これらＩＤ再現回路７１やデスクランブラ７２といっ
た、多くの回路が存在する。

【０１２５】一般的に、内符号デコーダ６９は、規模が
大きく、またそのために例えばＩＣのチップ上で配置が
限定される。この発明では、パケットにｃ１ｅｆが埋め
込まれているため、内符号デコーダ６９の近辺にエラー
集計のための回路や外符号訂正省略の判断を行なう回路
を配置する必然性が無いと共に、内符号訂正によるエラ
ー情報を伝達するために専用の配線を設ける必要が無
い。したがって、ＥＣＣデコーダＩＣ６０において、チ
ップ上のレイアウトの自由度が高まり、低コスト化やチ
ップの小型化などが図れる。また、エラー情報が本体デ
ータと共にパケットに埋め込まれて伝達されるため、例
えば専用の配線を介して信号の伝達を行なった場合のよ
うな、エラー情報と本体データとのタイミング調整の必
要も無い。

【０１２６】さらに、この実施の一形態では、カメラ一
体型ビデオテープレコーダなどのような省電力用途に対
応するため、内符号デコーダ６９からの最小限のエラー
情報を数える簡易エラーカウントモードも用意されてい
る。そのため、この簡易なモードと、後段での厳密なエ
ラーカウントのモードとが、パケットに埋め込まれたｃ
１ｅｆによって両立している。

【０１２７】なお、上述では、データ圧縮型のディジタ
ルＶＴＲとしてこの実施の一形態が説明されているが、
これは一例であって、この発明はこれに限定されるもの
ではない。例えば、この発明は、データが非圧縮である
装置にも適用することができる。さらに、ドラム回転数
やフレーム周波数が異なっても構わない。もちろん、Ｖ
ＴＲに限らず、一定の間隔のデータパケットにより構成
されるデータ伝送で、エラー訂正回路を有するあらゆる
システムにおいて、この発明の応用が可能である。

【０１２８】さらに、上述の実施の一形態では、テープ
フォーマットは、１トラック当たり、ビデオデータが２
セクタで全２５０シンクブロック、オーディオデータが
４セクタで全１６シンクブロックとされているが、これ
はこの例に限定されない。例えば、１トラック当たりの
シンクブロック数やセクタ数、構成が異なっていても、
全く問題なく実現可能である。

【０１２９】さらにまた、シンクブロック内のデータの
配列や、バイト数，ビットアサイン，あるいは内部パケ
ットのそれらの条件も、この実施の一形態に示されたも
の以外でも実現可能である。

【０１３０】また、この実施の一形態では、Ｍ系列によ
る期待値比較のエラー数に、内符号訂正による実訂正数
を加えているが、内符号訂正において訂正を禁止して使
用する場合、この加算は必要ない。デスクランブル処理
を８ビット幅で行なうようにすれば、加算器をさらに簡
単にすることができる。

【０１３１】さらに、この実施の一形態では、外符号訂
正の省略におけるパケットの連続性の検出をＩＤ再現回
路７１で行なっているが、これはこの例に限定されな
い。例えば、連続性の検出をデスクランブラ７２で行な
うことも可能である。また例えば、エラー判定の回路も
含めてメモリコントローラ７４やビデオ外符号デコーダ
７６などのブロックに含めることも可能である。この場
合、回路規模は多少増大するが、構成はシンプルにな
る。

【０１３２】さらにまた、この実施の一形態では、エラ
ー数や正常シンク数は、１トラック分をまとめて１本の
カウンタで計数しているが、これはこの例に限定されな
い。すなわち、１トラックをさらに細分化することによ
って、より緻密なエラー情報を得ることができる。例え
ば、１トラックを前部，中部，後部の３つに分け、各々
についてエラー計数を行なうことによって、テープガイ
ドの異常といった走行系の問題を検出することが可能に
なる。また、１トラックをセクタ毎に分割してエラー情
報を得るようにもできる。

【０１３３】

【発明の効果】以上説明したように、この発明によれ
ば、パケットに対して内符号訂正に基づくエラー情報が
埋め込まれることにより、エラー情報を後段に伝えるた
めの配線を専用に設ける必要が無い。そのため、ＥＣＣ
デコーダＩＣにおいてレイアウトの自由度が高まり、配
線のための面積も小さくでき、チップ上の利用効率が向
上し、コストが下がるという効果がある。

【０１３４】また、この実施の一形態によれば、外符号
訂正を省略するための判定条件を厳しくすることが自由
にできるため、内符号訂正の信頼性が低い場合にも、対
応可能であるという効果がある。

【０１３５】さらに、この実施の一形態によれば、内符
号訂正回路までしか動作させない簡易エラー測定の動作
モードが設けられているため、Rec Confi Alarm 機能を
少ない消費電力で実現できる効果がある。

【０１３６】さらにまた、この発明によれば、従来測定
するためには専用の設備等が必要であった真のエラーレ
ート値が本体の僅かな回路で測定できる。そのため、装
置の生産性やサービスが向上するという効果がある。

【図面の簡単な説明】

【図１】この発明に適用できる、４ヘッドシステムによ
るディジタルＶＴＲの記録・再生系の構成の一例を示す
ブロック図である。

【図２】この発明に適用できる、８ヘッドシステムによ
るディジタルＶＴＲの記録・再生系の構成の一例を示す
ブロック図である。

【図３】磁気テープ上に形成される１トラックのフォー
マットを示す略線図である。

【図４】積符号によるエラー訂正符号を説明するための
略線図である。

【図５】ＩＤ０およびＩＤ１の構成の一例を示す略線図
である。

【図６】ＥＣＣデコーダのＩＣ回路の一例を示すブロッ
ク図である。

【図７】磁気テープ上の記録パターンを示す略線図であ
る。

【図８】ＥＣＣデコーダ内部でのデータの変化を説明す
るための略線図である。

【図９】ＥＣＣデコーダ内部でのデータの変化を説明す
るための略線図である。

【図１１】ＥＣＣデコーダ内部でのデータの変化を説明
するための略線図である。

【図１２】ＥＣＣデコーダ内部でのデータの変化を説明
するための略線図である。

【図１３】ＥＣＣデコーダ内部でのデータの変化を説明
するための略線図である。

【図１４】デスクランブラの構成の一例を概略的に示す
ブロック図である。

【図１５】原始多項式に基づくデスクランブル回路の基
本的な構成の一例を示すブロック図である。

【図１６】生成多項式Ｇに基づきＭ系列を８ビットパラ
レルに生成するＧ回路の構成の一例を示す図である。

【図１７】生成多項式Ｇを自乗した生成多項式Ｇ²によ
るＧ²回路の構成の一例を示す図である。

【図１８】１６ビットのビット幅でＭ系列を扱う構成の
一例を示す概念図である。

【図１９】エラーカウンタの構成の一例を示すブロック
図である。

【図２０】エラーカウンタの各カウンタブロックの構成
の一例を示すブロック図である。

【符号の説明】

１４・・・磁気テープ、２１，２２，５３，５４・・・
ＥＣＣデコーダ、６０・・・ＥＣＣデコーダＩＣ、６
３，６７・・・レート変換器、６９・・・内符号デコー
ダ、７１・・・ＩＤ再現回路、７２・・・デスクランブ
ラ、７４・・・メモリコントローラ、７５・・・ＳＤＲ
ＡＭ、７６・・・ビデオ外符号デコーダ、１００・・・
デスクランブル回路、１０４・・・エラーカウント回
路、１０５・・・ＯＯＰＳ判定回路、１１３・・・生成
多項式Ｇに基づく回路Ｇ、１１４・・・生成多項式Ｇ²
に基づく回路Ｇ²、１２２・・・積算器を構成する加算
器、１２３・・・積算器を構成するフリップフロップ、
１３０・・・入力セレクタ、１３２ａ，１３２ｂ，１３
２ｃ，１３２ｄ・・・カウンタブロック、１３３・・・
シスコンモジュール

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年８月２１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】追加

【補正内容】

【図面の簡単な説明】

【図１０】ｐｉｄ０，ｉｄ２，およびｃ１ｅｆを説明す
るための略線図である。

【図１７】生成多項式Ｇを自乗した生成多項式Ｇ^２によ
るＧ^２回路の構成の一例を示す図である。

【符号の説明】１４・・・磁気テープ、２１，２２，５３，５４・・・
ＥＣＣデコーダ、６０・・・ＥＣＣデコーダＩＣ、６
３，６７・・・レート変換器、６９・・・内符号デコー
ダ、７１・・・ＩＤ再現回路、７２・・・デスクランブ
ラ、７４・・・メモリコントローラ、７５・・・ＳＤＲ
ＡＭ、７６・・・ビデオ外符号デコーダ、１００・・・
デスクランブル回路、１０４・・・エラーカウント回
路、１０５・・・ＯＯＰＳ判定回路、１１３・・・生成
多項式Ｇに基づく回路Ｇ、１１４・・・生成多項式Ｇ^２
に基づく回路Ｇ^２、１２２・・・積算器を構成する加算
器、１２３・・・積算器を構成するフリップフロップ、
１３０・・・入力セレクタ、１３２ａ，１３２ｂ，１３
２ｃ，１３２ｄ・・・カウンタブロック、１３３・・・
シスコンモジュール

Claims

【特許請求の範囲】

【請求項１】エラー訂正符号化されたデータからなる
パケットを処理するディジタル信号処理装置において、エラー訂正符号を復号化することでエラー訂正を行い、
上記エラー訂正の結果に基づき得られるエラー情報をパ
ケットに折り込むエラー訂正手段と、上記パケットから上記エラー情報を取り出してエラー計
数を行なうエラー計数手段とを有することを特徴とする
ディジタル信号処理装置。
【請求項２】スクランブル処理されたデータに対して
デスクランブル処理を施すディジタル信号処理装置にお
いて、全て’０’または全て’１’からなるデータにスクラン
ブル処理が施された第１のデータが入力され、上記第１
のデータに対してデスクランブル処理を施すことによっ
て第２のデータを得、上記第２のデータ中の’０’また
は’１’以外のデータを計数してエラー計数を行なうエ
ラー計数手段を有することを特徴とするディジタル信号
処理装置。
【請求項３】エラー訂正符号化されたデータからなる
パケットを処理するディジタル信号処理方法において、エラー訂正符号を復号化することでエラー訂正を行い、
上記エラー訂正の結果に基づき得られるエラー情報をパ
ケットに折り込むエラー訂正のステップと、上記パケットから上記エラー情報を取り出してエラー計
数を行なうエラー計数のステップとを有することを特徴
とするディジタル信号処理方法。
【請求項４】スクランブル処理されたデータに対して
デスクランブル処理を施すディジタル信号処理方法にお
いて、全て’０’または全て’１’からなるデータにスクラン
ブル処理が施された第１のデータが入力され、上記第１
のデータに対してデスクランブル処理を施すことによっ
て第２のデータを得、上記第２のデータ中の’０’また
は’１’以外のデータを計数してエラー計数を行なうエ
ラー計数のステップを有することを特徴とするディジタ
ル信号処理方法。