JPH11355015A - 電力分配回路、電力合成回路及び増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 偶モードの信号は、従来のアイソレーション
抵抗に消費されず、不必要な周波数の偶モードの信号に
対して十分な安定化を行うことができないという課題が
あった。 【解決手段】 増幅素子３、４を並列に複数個合成した
増幅器において、出力側の分岐線路間に、１つの線路２
４とその両端に接続された２つの抵抗２３，２５から構
成されたアイソレーション回路２２を有し、入力端子１
に入力した信号を前記複数個の増幅素子に分配する電力
分配回路２Ａと、前記複数個の増幅素子の出力を合成す
る電力合成回路５Ａとを備えた。 【効果】 ループ発振を抑制し、また特定の周波数の通
過利得を減衰させることが可能となり、安定な高出力の
増幅器を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、衛星通信、地上
マイクロ波通信、移動体通信などに使用する電力分配回
路、電力合成回路及び増幅器に関するものである。

【０００２】

【従来の技術】一般に、マイクロ波高出力増幅器におい
ては、高出力を得るためにＦＥＴ、ＨＢＴといった増幅
素子を並列動作させる。これら増幅素子を複数個並列合
成した場合は、電力分配回路と電力合成回路を用いるた
めに閉ループが形成され、増幅素子や回路素子のばらつ
きがあるときには、特定の周波数においてこの閉ループ
内でループ発振が起き、増幅器が不安定となってしまう
問題がある。

【０００３】従来の増幅器について図面を参照しながら
説明する。図１７は、例えば日刊新聞社刊行、小西良弘
監修、本城和彦著、「マイクロ波半導体回路 基礎と展
開」第１４０頁に示された従来のウイルキンソン型電力
分配回路と合成回路を用いた並列増幅器の構成を示す図
である。

【０００４】図１７において、１は入力端子、２はウイ
ルキンソン型電力分配回路、３及び４は増幅素子、５は
ウイルキンソン型電力合成回路、６は出力端子である。
また、２１及び５１はアイソレーション抵抗である。

【０００５】つぎに、前述した従来の増幅器の動作につ
いて図面を参照しながら説明する。

【０００６】入力端子１に入力した信号は、ウイルキン
ソン型電力分配回路２で分配された後、２個の増幅素子
３及び４で増幅され、ウイルキンソン型電力合成回路５
により合成され、出力端子６より出力される。

【０００７】その際、２個の増幅素子３及び４の特性に
ばらつきがある場合に、電力分配回路２と、電力合成回
路５と、２個の増幅素子３及び４によって形成される閉
ループ内で特定の周波数、特に基本周波数の１／２の周
波数において、ループ発振が発生し不安定となる。ルー
プ発振の条件は、ループ利得が０ｄＢ以上でループ位相
が０度となる周波数が存在することである。

【０００８】そのため、図１７の回路においてはアイソ
レーション抵抗２１及び５１を設けることにより、奇モ
ードの信号を消費し，閉ループのループ利得を０ｄＢ以
下にすることによって安定化を行っている。

【０００９】

【発明が解決しようとする課題】上述したような従来の
増幅器では、２つの平行線路に流れる奇モードの信号は
アイソレーション抵抗２１、５１に流れて電力が消費さ
れるため、ループ利得を抑制して安定化を行うことがで
きるが、偶モードの信号はアイソレーション抵抗２１，
５１に消費されず、不必要な周波数の偶モードの信号に
対して十分な安定化を行うことができないという問題点
があった。

【００１０】また、２つの平行線路の間隔が広い場合に
はアイソレーション抵抗２１、５１と平行線路の間を線
路で接続するが、この長さが不適当な場合には不要な信
号がアイソレーション抵抗２１，５１で十分消費されな
いことがあり、奇モードの発振に対しても十分な安定化
が行えないという問題点があった。

【００１１】この発明は、前述した問題点を解決するた
めになされたもので、安定な高出力の電力分配回路、電
力合成回路及び増幅器を得ることを目的とする。

【００１２】

【課題を解決するための手段】この発明に係る電力分配
回路は、出力側の分岐線路間に、１つの線路とその両端
に接続された２つの抵抗から構成されたアイソレーショ
ン回路を備えたものである。

【００１３】この発明に係る電力合成回路は、入力側の
分岐線路間に、１つの線路とその両端に接続された２つ
の抵抗から構成されたアイソレーション回路を備えたも
のである。

【００１４】この発明に係る増幅器は、増幅素子を並列
に複数個合成した増幅器において、出力側の分岐線路間
に、１つの線路とその両端に接続された２つの抵抗から
構成されたアイソレーション回路を有し、入力端子に入
力した信号を前記複数個の増幅素子に分配する電力分配
回路と、前記複数個の増幅素子の出力を合成する電力合
成回路とを備えたものである。

【００１５】また、この発明に係る増幅器は、増幅素子
を並列に複数個合成した増幅器において、入力端子に入
力した信号を前記複数個の増幅素子に分配する電力分配
回路と、入力側の分岐線路間に、１つの線路とその両端
に接続された２つの抵抗から構成されたアイソレーショ
ン回路を有し、前記複数個の増幅素子の出力を合成する
電力合成回路とを備えたものである。

【００１６】さらに、この発明に係る増幅器は、増幅素
子を並列に複数個合成した増幅器において、出力側の分
岐線路間に、１つの線路とその両端に接続された２つの
抵抗から構成された第１のアイソレーション回路を有
し、入力端子に入力した信号を前記複数個の増幅素子に
分配する電力分配回路と、入力側の分岐線路間に、１つ
の線路とその両端に接続された２つの抵抗から構成され
た第２のアイソレーション回路を有し、前記複数個の増
幅素子の出力を合成する電力合成回路とを備えたもので
ある。

【００１７】またさらに、この発明に係る増幅器は、多
段増幅器を並列合成した増幅器において、入力端子に入
力した信号を第１段の複数個の増幅素子に分配する電力
分配回路と、前記第１段の複数個の増幅素子の出力を増
幅する第２段の複数個の増幅素子と、前記第２段の複数
個の増幅素子の出力を合成する電力合成回路と、１つの
線路とその両端に接続された２つの抵抗から構成され、
前記第１段及び第２段の増幅素子間に挿入されたアイソ
レーション回路とを備えたものである。

【００１８】この発明に係る電力分配回路は、出力側の
分岐線路間に、２つの線路とその両端及び線路間に接続
された３つの抵抗から構成されたアイソレーション回路
を備えたものである。

【００１９】この発明に係る電力合成回路は、入力側の
分岐線路間に、２つの線路とその両端及び線路間に接続
された３つの抵抗から構成されたアイソレーション回路
を備えたものである。

【００２０】この発明に係る増幅器は、増幅素子を並列
に複数個合成した増幅器において、出力側の分岐線路間
に、２つの線路とその両端及び線路間に接続された３つ
の抵抗から構成されたアイソレーション回路を有し、入
力端子に入力した信号を前記複数個の増幅素子に分配す
る電力分配回路と、前記複数個の増幅素子の出力を合成
する電力合成回路とを備えたものである。

【００２１】また、この発明に係る増幅器は、増幅素子
を並列に複数個合成した増幅器において、入力端子に入
力した信号を前記複数個の増幅素子に分配する電力分配
回路と、入力側の分岐線路間に、２つの線路とその両端
及び線路間に接続された３つの抵抗から構成されたアイ
ソレーション回路を有し、前記複数個の増幅素子の出力
を合成する電力合成回路とを備えたものである。

【００２２】さらに、この発明に係る増幅器は、増幅素
子を並列に複数個合成した増幅器において、出力側の分
岐線路間に、２つの線路とその両端及び線路間に接続さ
れた３つの抵抗から構成された第１のアイソレーション
回路を有し、入力端子に入力した信号を前記複数個の増
幅素子に分配する電力分配回路と、入力側の分岐線路間
に、２つの線路とその両端及び線路間に接続された３つ
の抵抗から構成された第２のアイソレーション回路を有
し、前記複数個の増幅素子の出力を合成する電力合成回
路とを備えたものである。

【００２３】またさらに、この発明に係る増幅器は、多
段増幅器を並列合成した増幅器において、入力端子に入
力した信号を第１段の複数個の増幅素子に分配する電力
分配回路と、前記第１段の複数個の増幅素子の出力を増
幅する第２段の複数個の増幅素子と、前記第２段の複数
個の増幅素子の出力を合成する電力合成回路と、２つの
線路とその両端及び線路間に接続された３つの抵抗から
構成され、前記第１段及び第２段の増幅素子間に挿入さ
れたアイソレーション回路とを備えたものである。

【００２４】

【発明の実施の形態】実施の形態１．この発明の実施の
形態１に係る電力分配回路について図面を参照しながら
説明する。図１は、この発明の実施の形態１に係る電力
分配回路の構成を示す図である。なお、各図中、同一符
号は同一又は相当部分を示す。

【００２５】図１において、１は入力端子、２Ａは電力
分配回路である。また、２２はアイソレーション回路、
２３はアイソレーション抵抗、２４はマイクロストリッ
プ線路等の線路、２５はアイソレーション抵抗、２６及
び２７は出力端子である。

【００２６】つぎに、前述した実施の形態１に係る電力
分配回路の動作について図面を参照しながら説明する。
図２は、この発明の実施の形態１に係る電力分配回路の
回路特性を示す図面である。

【００２７】基本周波数をｆ_０、その周波数での波長を
λ_０、線路２４の長さをλ_０としたときの、回路特性の
計算結果の一例を示す。図２(ａ)は、入力端子１から出
力端子２６及び２７に通過する信号の通過利得の周波数
特性を示し、同図(ｂ)は、２つの出力端子２６及び２７
間のアイソレーションの周波数特性を示す。

【００２８】図２において、実線はアイソレーション回
路２２を用いた場合、破線は従来のアイソレーション抵
抗２１、５１を用いた場合である。図２より、アイソレ
ーション回路２２を用いた場合には、基本周波数ｆ_０で
ある１ＧＨｚで従来のアイソレーション抵抗を用いた場
合と同様の特性を示し、また、基本周波数の１／２、３
／２の周波数においては通過利得、アイソレーションと
もに従来のアイソレーション抵抗を用いた場合より大幅
に特性が向上することが分かる。これは線路２４の長さ
が基本周波数の１／２の周波数に対して１／２波長とな
っているためであり、同様の原理により、所望の周波数
での通過利得、アイソレーション特性を改善することが
できる。

【００２９】すなわち、この実施の形態１によれば、電
力分配回路において、分岐線路間に、１つの線路２４と
その両端の２つの抵抗２３、２５からなるアイソレーシ
ョン回路２２を挿入することにより、分岐線路間のアイ
ソレーションを十分に得ることができ、また特定の周波
数の通過利得を減衰させることができる。なお、電力合
成回路においても、アイソレーション抵抗５１の代わり
に上記のアイソレーション回路を挿入することで同様の
効果を得ることができる。

【００３０】実施の形態２．この発明の実施の形態２に
係る増幅器について図面を参照しながら説明する。図３
は、この発明の実施の形態２に係る増幅器の構成を示す
図である。

【００３１】図３において、１は入力端子、２Ａは電力
分配回路、３及び４は増幅素子，５Ａは電力合成回路、
６は出力端子である。また、２２はアイソレーション回
路、２３及び２５はアイソレーション抵抗、２４はマイ
クロストリップ線路等の線路である。

【００３２】つぎに、前述した実施の形態２に係る増幅
器の動作について図面を参照しながら説明する。図４
は、この発明の実施の形態２に係る増幅器の特性を示す
図である。

【００３３】増幅器の基本周波数をｆ_０、その周波数で
の波長をλ_０、線路２４の長さをλ_０としたときの、回
路特性の計算結果の一例を示す。図４(ａ)は、入力端子
１で観測したループ利得、ループ位相を示し、同図(ｂ)
は、出力端子６で観測したループ利得、ループ位相を示
し、また同図(ｃ)は、増幅器の通過利得を示す。図４に
おいて、実線はアイソレーション回路２２を用いた場
合、破線は従来のアイソレーション抵抗を用いた場合で
ある。

【００３４】図４より，アイソレーション回路２２を用
いた場合もループ利得が０ｄＢ以下に抑制されており、
また通過利得は増幅器の基本周波数の１／２、３／２の
周波数で大きく減衰していることが分かる。これは線路
２４の長さが基本周波数の１／２の周波数に対して１／
２波長となっているためであり、同様の原理により、所
望の周波数での通過利得、アイソレーション特性を改善
することができる。

【００３５】すなわち、この実施の形態２によれば，増
幅素子を並列に複数個合成した増幅器において、電力分
配回路、または電力合成回路、あるいは双方に、上記の
実施の形態１の回路を用いることにより、ループ発振を
抑制し、また特定の周波数の通過利得を減衰させること
が可能となるため、安定な高出力の増幅器を得ることが
できる。

【００３６】実施の形態３．この発明の実施の形態３に
係る増幅器について図面を参照しながら説明する。図５
は、この発明の実施の形態３に係る増幅器の構成を示す
図である。

【００３７】図５において、１は入力端子、２Ｂは電力
分配回路、３及び４は増幅素子，５Ｂは電力合成回路、
６は出力端子、７はアイソレーション回路である。ま
た、７１及び７３はアイソレーション抵抗、７２はマイ
クロストリップ線路等の線路である。

【００３８】つぎに、前述した実施の形態３に係る増幅
器の動作について図面を参照しながら説明する。

【００３９】増幅器の基本周波数をｆ_０、その周波数で
の波長をλ_０、線路７２の長さをλ_０としたとき、アイ
ソレーション回路７を増幅素子３，４の出力側に用いて
いるために、上記の実施の形態２と同様の効果により、
ループ利得が０ｄＢ以下に抑制され、また通過利得は増
幅器の基本周波数の１／２、３／２の周波数で大きく減
衰する。上記の実施の形態２と同様、所望の周波数での
通過利得、アイソレーション特性を改善することができ
る。

【００４０】実施の形態４．この発明の実施の形態４に
係る増幅器について図面を参照しながら説明する。図６
は、この発明の実施の形態４に係る増幅器の構成を示す
図である。

【００４１】図６において、１は入力端子、２Ｂは電力
分配回路、３及び４は増幅素子，５Ｂは電力合成回路、
６は出力端子、７及び８はアイソレーション回路であ
る。また、７１及び７３はアイソレーション抵抗、７２
はマイクロストリップ線路等の線路である。さらに、８
１及び８３はアイソレーション抵抗、８２はマイクロス
トリップ線路等の線路である。

【００４２】つぎに、前述した実施の形態４に係る増幅
器の動作について図面を参照しながら説明する。

【００４３】増幅器の基本周波数をｆ_０、その周波数で
の波長をλ_０、線路７２，８２の長さをλ_０としたと
き、アイソレーション回路７，８を増幅素子３及び４の
入出力両方に用いているために、上記の実施の形態２と
同様の効果により、ループ利得が０ｄＢ以下に抑制さ
れ、また通過利得は増幅器の基本周波数の１／２、３／
２の周波数で大きく減衰する。上記の実施の形態２と同
様、所望の周波数での通過利得、アイソレーション特性
を改善することができる。

【００４４】実施の形態５．この発明の実施の形態５に
係る増幅器について図面を参照しながら説明する。図７
は、この発明の実施の形態５に係る増幅器の構成を示す
図である。

【００４５】図７において、１は入力端子、２Ｂは電力
分配回路、３及び４は増幅素子，５Ｂは電力合成回路、
６は出力端子、７はアイソレーション回路、９及び１０
は増幅素子である。また、７１及び７３はアイソレーシ
ョン抵抗、７２はマイクロストリップ線路等の線路であ
る。

【００４６】つぎに、前述した実施の形態５に係る増幅
器の動作について図面を参照しながら説明する。図８
は、この発明の実施の形態５に係る増幅器の特性を示す
図である。

【００４７】増幅器の基本周波数をｆ_０、その周波数で
の波長をλ_０、線路７２の長さをλ_０としたときの、回
路特性の計算結果の一例を示す。図８(ａ)は、入力端子
で観測したループ利得、ループ位相を示し、同図(ｂ)
は、出力端子で観測したループ利得、ループ位相を示
し、また同図(ｃ)は、増幅器の通過利得を示す。図８に
おいて、実線がアイソレーション回路７を用いた場合、
破線が従来のアイソレーション抵抗を用いた場合であ
る。

【００４８】図８より、ループ利得が０ｄＢ以下に抑制
されており、また通過利得は増幅器の基本周波数の１／
２、３／２の周波数で大きく減衰していることが分か
る。これは線路７２の長さが基本周波数の１／２の周波
数に対して１／２波長となっているためであり、同様の
原理により、所望の周波数での通過利得、アイソレーシ
ョン特性を改善することができる。

【００４９】すなわち、この実施の形態５によれば，多
段増幅器を並列合成した増幅器において、並列合成した
多段増幅器の段間回路間に、１つの線路７２とその両端
の２つの抵抗７１，７３からなるアイソレーション回路
７を挿入することにより、ループ発振を抑制し、また特
定の周波数の通過利得を減衰させることが可能となるた
め、安定な高出力の増幅器を得ることができる。

【００５０】実施の形態６．この発明の実施の形態６に
係る電力分配回路について図面を参照しながら説明す
る。図９は、この発明の実施の形態６に係る電力分配回
路の構成を示す図である。

【００５１】図９において、１は入力端子、２Ｃは電力
分配回路である。また、２２Ａはアイソレーション回
路、２３はアイソレーション抵抗、２４はマイクロスト
リップ線路等の線路、２５はアイソレーション抵抗、２
６及び２７は出力端子、２８はマイクロストリップ線路
等の線路、２９はアイソレーション抵抗である。

【００５２】つぎに、前述した実施の形態６に係る電力
分配回路の動作について図面を参照しながら説明する。
図１０は、この発明の実施の形態６に係る電力分配回路
の回路特性を示す図面である。

【００５３】基本周波数をｆ_０、その周波数での波長を
λ_０、２つの線路６の長さをどちらも１／２λ_０とした
ときの、計算結果の一例を示す。図１０(ａ)は、入力端
子１から出力端子２６及び２７に通過する信号の通過利
得の周波数特性を示し、同図(ｂ)は、２つの出力端子２
６及び２７間のアイソレーションの周波数特性を示す。
図１０において、実線はアイソレーション回路２２Ａを
用いた場合、破線は従来のアイソレーション抵抗を用い
た場合である。

【００５４】図１０より、アイソレーション回路２２Ａ
を用いた場合には、基本周波数ｆ_０である１ＧＨｚで従
来のアイソレーション抵抗を用いた場合と同様の特性を
示し、また、基本周波数の１／２、３／２の周波数にお
いては通過利得、アイソレーションともに従来のアイソ
レーション抵抗を用いた場合より大幅に特性が向上する
ことが分かる。これは線路２４，２８の長さが基本周波
数の１／２の周波数に対して１／４波長となっているた
めであり、同様の原理により、所望の周波数での通過利
得、アイソレーション特性を改善することができる。

【００５５】すなわち、この実施の形態６によれば、電
力分配回路において、分岐線路間に、２つの線路２４，
２８とその両端および線路間に接続された３つの抵抗２
３，２５，２９からなるアイソレーション回路２２Ａを
挿入することにより、分岐線路間のアイソレーションを
十分に得ることができ、また特定の周波数の通過利得を
減衰させることができる。

【００５６】実施の形態７．この発明の実施の形態７に
係る増幅器について図面を参照しながら説明する。図１
１は、この発明の実施の形態７に係る増幅器の構成を示
す図である。

【００５７】図１１において、１は入力端子、２Ｃは電
力分配回路、３及び４は増幅素子，５Ｃは電力合成回
路、６は出力端子である。また、２２Ａはアイソレーシ
ョン回路、２３及び２５はアイソレーション抵抗、２４
はマイクロストリップ線路等の線路、２８はマイクロス
トリップ線路等の線路、２９はアイソレーション抵抗で
ある。

【００５８】つぎに、前述した実施の形態７に係る増幅
器の動作について図面を参照しながら説明する。図１２
は、この発明の実施の形態７に係る増幅器の特性を示す
図である。

【００５９】増幅器の基本周波数をｆ_０、その周波数で
の波長をλ_０、線路２４、２８の長さを１／２λ_０とし
たときの、回路特性の計算結果の一例を示す。図１２
(ａ)は、入力端子で観測したループ利得、ループ位相を
示し、同図(ｂ)は、出力端子で観測したループ利得、ル
ープ位相を示し、また同図(ｃ)は、増幅器の通過利得を
示す。図１２において、実線はアイソレーション回路２
２Ａを用いた場合、破線は従来のアイソレーション抵抗
を用いた場合である。

【００６０】図１２より，アイソレーション回路２２Ａ
を用いた場合もループ利得が０ｄＢ以下に抑制されてお
り、また通過利得は増幅器の基本周波数の１／２、３／
２の周波数で大きく減衰していることが分かる。これは
線路２４，２８の長さが基本周波数の１／２の周波数に
対して１／４波長となっているためであり、同様の原理
により、所望の周波数での通過利得、アイソレーション
特性を改善することができる。

【００６１】すなわち、この実施の形態７によれば，増
幅素子を並列に複数個合成した増幅器において、電力分
配回路、または電力合成回路、あるいは双方に、上記の
実施の形態６の回路を用いることにより、ループ発振を
抑制し、また特定の周波数の通過利得を減衰させること
が可能となるため、安定な高出力増幅器を得ることがで
きる。

【００６２】実施の形態８．この発明の実施の形態８に
係る増幅器について図面を参照しながら説明する。図１
３は、この発明の実施の形態８に係る増幅器の構成を示
す図である。

【００６３】図１３において、１は入力端子、２Ｂは電
力分配回路、３及び４は増幅素子、５Ｂは電力合成回
路、６は出力端子、７Ａはアイソレーション回路であ
る。また、７１、７３及び７５はアイソレーション抵
抗、７２及び７４はマイクロストリップ線路等の線路で
ある。

【００６４】つぎに、前述した実施の形態８に係る増幅
器の動作について図面を参照しながら説明する。

【００６５】増幅器の基本周波数をｆ_０、その周波数で
の波長をλ_０、線路７２，７４の長さを１／２λ_０とし
たとき、上記の実施の形態７と同様な効果が発生し、ル
ープ利得が０ｄＢ以下に抑制され、また通過利得は増幅
器の基本周波数の１／２、３／２の周波数で大きく減衰
する。さらに、上記の実施の形態７と同様、所望の周波
数での通過利得、アイソレーション特性を改善すること
ができる。

【００６６】実施の形態９．この発明の実施の形態９に
係る増幅器について図面を参照しながら説明する。図１
４は、この発明の実施の形態９に係る増幅器の構成を示
す図である。

【００６７】図１４において、１は入力端子、２Ｂは電
力分配回路、３及び４は増幅素子、５Ｂは電力合成回
路、６は出力端子、７Ａ及び８Ａはアイソレーション回
路である。また、７１、７３及び７５はアイソレーショ
ン抵抗、７２及び７４はマイクロストリップ線路等の線
路である。さらに、８１、８３及び８５はアイソレーシ
ョン抵抗、８２及び８４はマイクロストリップ線路等の
線路である。

【００６８】つぎに、前述した実施の形態９に係る増幅
器の動作について図面を参照しながら説明する。

【００６９】増幅器の基本周波数をｆ_０、その周波数で
の波長をλ_０、線路７２，７４，８２，８４の長さを１
／２λ_０としたとき、上記の実施の形態７と同様な効果
が発生し、ループ利得が０ｄＢ以下に抑制され、また通
過利得は増幅器の基本周波数の１／２、３／２の周波数
で大きく減衰する。さらに、上記の実施の形態７と同
様、所望の周波数での通過利得、アイソレーション特性
を改善することができる。

【００７０】実施の形態１０．この発明の実施の形態１
０に係る増幅器について図面を参照しながら説明する。
図１５は、この発明の実施の形態１０に係る増幅器の構
成を示す図である。

【００７１】図１５において、１は入力端子、２Ｂは電
力分配回路、３及び４は増幅素子、５Ｂは電力合成回
路、６は出力端子、７Ａはアイソレーション回路、９及
び１０は増幅素子である。また、７１、７３及び７５は
アイソレーション抵抗、７２及び７４はマイクロストリ
ップ線路等の線路である。

【００７２】つぎに、前述した実施の形態１０に係る増
幅器の動作について図面を参照しながら説明する。

【００７３】増幅器の基本周波数をｆ_０、その周波数で
の波長をλ_０、線路７２，７４の長さを１／２λ_０とし
たときの、計算結果の一例を示す。図１６(ａ)は、入力
端子で観測したループ利得、ループ位相を示し、同図
(ｂ)は、出力端子で観測したループ利得、ループ位相を
示し、また同図(ｃ)は、増幅器の通過利得を示す。図１
６において、実線はアイソレーション回路７Ａを用いた
場合、破線は従来のアイソレーション抵抗を用いた場合
である。

【００７４】図１６より、ループ利得が０ｄＢ以下に抑
制されており，また通過利得は増幅器の基本周波数の１
／２、３／２の周波数で大きく減衰していることが分か
る。これは線路７２，７４の長さが基本周波数の１／２
の周波数に対して１／４波長となっているためであり、
同様の原理により、所望の周波数での通過利得、アイソ
レーション特性を改善することができる。

【００７５】すなわち、この実施の形態１０によれば、
多段増幅器を並列合成した増幅器において、並列合成し
た多段増幅器の段間回路間に、２つの線路７２，７４と
その両端および線路間に接続された３つの抵抗７１，７
３，７５からなるアイソレーション回路７Ａを挿入する
ことにより、ループ発振を抑制し、また特定の周波数の
通過利得を減衰させることが可能となるため、安定な高
出力の増幅器を得ることができる。

【００７６】

【発明の効果】この発明に係る電力分配回路は、以上説
明したとおり、出力側の分岐線路間に、１つの線路とそ
の両端に接続された２つの抵抗から構成されたアイソレ
ーション回路を備えたので、分岐線路間のアイソレーシ
ョンを十分に得ることができ、また特定の周波数の通過
利得を減衰させることができるという効果を奏する。

【００７７】この発明に係る電力合成回路は、以上説明
したとおり、入力側の分岐線路間に、１つの線路とその
両端に接続された２つの抵抗から構成されたアイソレー
ション回路を備えたので、分岐線路間のアイソレーショ
ンを十分に得ることができ、また特定の周波数の通過利
得を減衰させることができるという効果を奏する。

【００７８】この発明に係る増幅器は、以上説明したと
おり、増幅素子を並列に複数個合成した増幅器におい
て、出力側の分岐線路間に、１つの線路とその両端に接
続された２つの抵抗から構成されたアイソレーション回
路を有し、入力端子に入力した信号を前記複数個の増幅
素子に分配する電力分配回路と、前記複数個の増幅素子
の出力を合成する電力合成回路とを備えたので、ループ
発振を抑制し、また特定の周波数の通過利得を減衰させ
ることが可能となり、安定な高出力の増幅器を得ること
ができるという効果を奏する。

【００７９】また、この発明に係る増幅器は、以上説明
したとおり、増幅素子を並列に複数個合成した増幅器に
おいて、入力端子に入力した信号を前記複数個の増幅素
子に分配する電力分配回路と、入力側の分岐線路間に、
１つの線路とその両端に接続された２つの抵抗から構成
されたアイソレーション回路を有し、前記複数個の増幅
素子の出力を合成する電力合成回路とを備えたので、ル
ープ発振を抑制し、また特定の周波数の通過利得を減衰
させることが可能となり、安定な高出力の増幅器を得る
ことができるという効果を奏する。

【００８０】さらに、この発明に係る増幅器は、以上説
明したとおり、増幅素子を並列に複数個合成した増幅器
において、出力側の分岐線路間に、１つの線路とその両
端に接続された２つの抵抗から構成された第１のアイソ
レーション回路を有し、入力端子に入力した信号を前記
複数個の増幅素子に分配する電力分配回路と、入力側の
分岐線路間に、１つの線路とその両端に接続された２つ
の抵抗から構成された第２のアイソレーション回路を有
し、前記複数個の増幅素子の出力を合成する電力合成回
路とを備えたので、ループ発振を抑制し、また特定の周
波数の通過利得を減衰させることが可能となり、安定な
高出力の増幅器を得ることができるという効果を奏す
る。

【００８１】またさらに、この発明に係る増幅器は、以
上説明したとおり、多段増幅器を並列合成した増幅器に
おいて、入力端子に入力した信号を第１段の複数個の増
幅素子に分配する電力分配回路と、前記第１段の複数個
の増幅素子の出力を増幅する第２段の複数個の増幅素子
と、前記第２段の複数個の増幅素子の出力を合成する電
力合成回路と、１つの線路とその両端に接続された２つ
の抵抗から構成され、前記第１段及び第２段の増幅素子
間に挿入されたアイソレーション回路とを備えたので、
ループ発振を抑制し、また特定の周波数の通過利得を減
衰させることが可能となり、安定な高出力の増幅器を得
ることができるという効果を奏する。

【００８２】この発明に係る電力分配回路は、以上説明
したとおり、出力側の分岐線路間に、２つの線路とその
両端及び線路間に接続された３つの抵抗から構成された
アイソレーション回路を備えたので、分岐線路間のアイ
ソレーションを十分に得ることができ、また特定の周波
数の通過利得を減衰させることができるという効果を奏
する。

【００８３】この発明に係る電力合成回路は、以上説明
したとおり、入力側の分岐線路間に、２つの線路とその
両端及び線路間に接続された３つの抵抗から構成された
アイソレーション回路を備えたので、分岐線路間のアイ
ソレーションを十分に得ることができ、また特定の周波
数の通過利得を減衰させることができるという効果を奏
する。

【００８４】この発明に係る増幅器は、以上説明したと
おり、増幅素子を並列に複数個合成した増幅器におい
て、出力側の分岐線路間に、２つの線路とその両端及び
線路間に接続された３つの抵抗から構成されたアイソレ
ーション回路を有し、入力端子に入力した信号を前記複
数個の増幅素子に分配する電力分配回路と、前記複数個
の増幅素子の出力を合成する電力合成回路とを備えたの
で、ループ発振を抑制し、また特定の周波数の通過利得
を減衰させることが可能となり、安定な高出力の増幅器
を得ることができるという効果を奏する。

【００８５】また、この発明に係る増幅器は、以上説明
したとおり、増幅素子を並列に複数個合成した増幅器に
おいて、入力端子に入力した信号を前記複数個の増幅素
子に分配する電力分配回路と、入力側の分岐線路間に、
２つの線路とその両端及び線路間に接続された３つの抵
抗から構成されたアイソレーション回路を有し、前記複
数個の増幅素子の出力を合成する電力合成回路とを備え
たので、ループ発振を抑制し、また特定の周波数の通過
利得を減衰させることが可能となり、安定な高出力の増
幅器を得ることができるという効果を奏する。

【００８６】さらに、この発明に係る増幅器は、以上説
明したとおり、増幅素子を並列に複数個合成した増幅器
において、出力側の分岐線路間に、２つの線路とその両
端及び線路間に接続された３つの抵抗から構成された第
１のアイソレーション回路を有し、入力端子に入力した
信号を前記複数個の増幅素子に分配する電力分配回路
と、入力側の分岐線路間に、２つの線路とその両端及び
線路間に接続された３つの抵抗から構成された第２のア
イソレーション回路を有し、前記複数個の増幅素子の出
力を合成する電力合成回路とを備えたので、ループ発振
を抑制し、また特定の周波数の通過利得を減衰させるこ
とが可能となり、安定な高出力の増幅器を得ることがで
きるという効果を奏する。

【００８７】またさらに、この発明に係る増幅器は、以
上説明したとおり、多段増幅器を並列合成した増幅器に
おいて、入力端子に入力した信号を第１段の複数個の増
幅素子に分配する電力分配回路と、前記第１段の複数個
の増幅素子の出力を増幅する第２段の複数個の増幅素子
と、前記第２段の複数個の増幅素子の出力を合成する電
力合成回路と、２つの線路とその両端及び線路間に接続
された３つの抵抗から構成され、前記第１段及び第２段
の増幅素子間に挿入されたアイソレーション回路とを備
えたので、ループ発振を抑制し、また特定の周波数の通
過利得を減衰させることが可能となり、安定な高出力の
増幅器を得ることができるという効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係る電力分配回路
の構成を示す図である。

【図２】 この発明の実施の形態１に係る電力分配回路
の特性を示す図である。

【図３】 この発明の実施の形態２に係る増幅器の構成
を示す図である。

【図４】 この発明の実施の形態２に係る増幅器の特性
を示す図である。

【図５】 この発明の実施の形態３に係る増幅器の構成
を示す図である。

【図６】 この発明の実施の形態４に係る増幅器の構成
を示す図である。

【図７】 この発明の実施の形態５に係る増幅器の構成
を示す図である。

【図８】 この発明の実施の形態５に係る増幅器の特性
を示す図である。

【図９】 この発明の実施の形態６に係る電力分配回路
の構成を示す図である。

【図１０】 この発明の実施の形態６に係る電力分配回
路の特性を示す図である。

【図１１】 この発明の実施の形態７に係る増幅器の構
成を示す図である。

【図１２】 この発明の実施の形態７に係る増幅器の特
性を示す図である。

【図１３】 この発明の実施の形態８に係る増幅器の構
成を示す図である。

【図１４】 この発明の実施の形態９に係る増幅器の構
成を示す図である。

【図１５】 この発明の実施の形態１０に係る増幅器の
構成を示す図である。

【図１６】 この発明の実施の形態１０に係る増幅器の
特性を示す図である。

【図１７】 従来の増幅器の構成を示す図である。

【符号の説明】

１ 入力端子、２Ａ、２Ｂ、２Ｃ 電力分配回路、３、
４ 増幅素子、５Ａ、５Ｂ、５Ｃ 電力合成回路、６
出力端子、７、７Ａ、８、８Ａ アイソレーション回
路、９、１０ 増幅素子、２２、２２Ａ アイソレーシ
ョン回路、２３アイソレーション抵抗、２４、２８ 線
路、２５、２９ アイソレーション抵抗、２６、２７
出力端子、７１、７３、７５ アイソレーション抵抗、
７２、７４ 線路、８１、８３、８５ アイソレーショ
ン抵抗、８２、８４ 線路。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 出力側の分岐線路間に、１つの線路とそ
   の両端に接続された２つの抵抗から構成されたアイソレ
   ーション回路を備えたことを特徴とする電力分配回路。
2. 【請求項２】 入力側の分岐線路間に、１つの線路とそ
   の両端に接続された２つの抵抗から構成されたアイソレ
   ーション回路を備えたことを特徴とする電力合成回路。
3. 【請求項３】 増幅素子を並列に複数個合成した増幅器
   において、 出力側の分岐線路間に、１つの線路とその両端に接続さ
   れた２つの抵抗から構成されたアイソレーション回路を
   有し、入力端子に入力した信号を前記複数個の増幅素子
   に分配する電力分配回路と、 前記複数個の増幅素子の出力を合成する電力合成回路と
   を備えたことを特徴とする増幅器。
4. 【請求項４】 増幅素子を並列に複数個合成した増幅器
   において、 入力端子に入力した信号を前記複数個の増幅素子に分配
   する電力分配回路と、 入力側の分岐線路間に、１つの線路とその両端に接続さ
   れた２つの抵抗から構成されたアイソレーション回路を
   有し、前記複数個の増幅素子の出力を合成する電力合成
   回路とを備えたことを特徴とする増幅器。
5. 【請求項５】 増幅素子を並列に複数個合成した増幅器
   において、 出力側の分岐線路間に、１つの線路とその両端に接続さ
   れた２つの抵抗から構成された第１のアイソレーション
   回路を有し、入力端子に入力した信号を前記複数個の増
   幅素子に分配する電力分配回路と、 入力側の分岐線路間に、１つの線路とその両端に接続さ
   れた２つの抵抗から構成された第２のアイソレーション
   回路を有し、前記複数個の増幅素子の出力を合成する電
   力合成回路とを備えたことを特徴とする増幅器。
6. 【請求項６】 多段増幅器を並列合成した増幅器におい
   て、 入力端子に入力した信号を第１段の複数個の増幅素子に
   分配する電力分配回路と、 前記第１段の複数個の増幅素子の出力を増幅する第２段
   の複数個の増幅素子と、 前記第２段の複数個の増幅素子の出力を合成する電力合
   成回路と、 １つの線路とその両端に接続された２つの抵抗から構成
   され、前記第１段及び第２段の増幅素子間に挿入された
   アイソレーション回路とを備えたことを特徴とする増幅
   器。
7. 【請求項７】 出力側の分岐線路間に、２つの線路とそ
   の両端及び線路間に接続された３つの抵抗から構成され
   たアイソレーション回路を備えたことを特徴とする電力
   分配回路。
8. 【請求項８】 入力側の分岐線路間に、２つの線路とそ
   の両端及び線路間に接続された３つの抵抗から構成され
   たアイソレーション回路を備えたことを特徴とする電力
   合成回路。
9. 【請求項９】 増幅素子を並列に複数個合成した増幅器
   において、 出力側の分岐線路間に、２つの線路とその両端及び線路
   間に接続された３つの抵抗から構成されたアイソレーシ
   ョン回路を有し、入力端子に入力した信号を前記複数個
   の増幅素子に分配する電力分配回路と、 前記複数個の増幅素子の出力を合成する電力合成回路と
   を備えたことを特徴とする増幅器。
10. 【請求項１０】 増幅素子を並列に複数個合成した増幅
    器において、 入力端子に入力した信号を前記複数個の増幅素子に分配
    する電力分配回路と、 入力側の分岐線路間に、２つの線路とその両端及び線路
    間に接続された３つの抵抗から構成されたアイソレーシ
    ョン回路を有し、前記複数個の増幅素子の出力を合成す
    る電力合成回路とを備えたことを特徴とする増幅器。
11. 【請求項１１】 増幅素子を並列に複数個合成した増幅
    器において、 出力側の分岐線路間に、２つの線路とその両端及び線路
    間に接続された３つの抵抗から構成された第１のアイソ
    レーション回路を有し、入力端子に入力した信号を前記
    複数個の増幅素子に分配する電力分配回路と、 入力側の分岐線路間に、２つの線路とその両端及び線路
    間に接続された３つの抵抗から構成された第２のアイソ
    レーション回路を有し、前記複数個の増幅素子の出力を
    合成する電力合成回路とを備えたことを特徴とする増幅
    器。
12. 【請求項１２】 多段増幅器を並列合成した増幅器にお
    いて、 入力端子に入力した信号を第１段の複数個の増幅素子に
    分配する電力分配回路と、 前記第１段の複数個の増幅素子の出力を増幅する第２段
    の複数個の増幅素子と、 前記第２段の複数個の増幅素子の出力を合成する電力合
    成回路と、 ２つの線路とその両端及び線路間に接続された３つの抵
    抗から構成され、前記第１段及び第２段の増幅素子間に
    挿入されたアイソレーション回路とを備えたことを特徴
    とする増幅器。