JPH11354692A - 半導体機器材料とその製造方法及びそれを用いてなる半導体装置 - Google Patents

半導体機器材料とその製造方法及びそれを用いてなる半導体装置

Info

Publication number
JPH11354692A
JPH11354692A JP16164098A JP16164098A JPH11354692A JP H11354692 A JPH11354692 A JP H11354692A JP 16164098 A JP16164098 A JP 16164098A JP 16164098 A JP16164098 A JP 16164098A JP H11354692 A JPH11354692 A JP H11354692A
Authority
JP
Japan
Prior art keywords
resin
composite
semiconductor device
device material
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16164098A
Other languages
English (en)
Inventor
Yoshiyuki Hirose
義幸 広瀬
Yoshiki Nishibayashi
良樹 西林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP16164098A priority Critical patent/JPH11354692A/ja
Publication of JPH11354692A publication Critical patent/JPH11354692A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 熱伝導性がよく、かつ機械強度が充分な半導
体機器材料及びそれを用いた半導体装置を提供する。 【解決手段】 素材にダイヤモンド粒子等の熱伝導性の
良い材料と金属マトリックスからなる材料基板を用いる
が、深さ１００μｍ以上の気孔や隙間が発生し、機械強
度が低下するので、隙間を樹脂で深さ１００μｍ以上ま
で埋め込む。用いる樹脂はエポキシ樹脂が好ましく、粘
度が室温で１０００ｃｐｓ以下が好ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品として用
いる放熱材料や基板としての半導体機器材料及びその製
造方法、さらにはそれを用いた半導体装置に関する。
【０００２】
【従来の技術】半導体機器材料には、その用途により種
々の特性が要求されるが、ここでは主として半導体機器
組立時などに発生するハンドリングの改善を試みてい
る。
【０００３】最近の半導体素子においては、高機能化に
伴い発生する熱量が格段に増大しており、それに応じて
より放熱性の高い材料が要求されている。
【０００４】この材料においては、半導体素子で発生し
た熱をいち早く拡散させる必要があり、熱伝導率の高い
材料が要求される。また、セラミックス、樹脂などとい
った様々な配線基板との接合が要求される場合もあり、
接合時の熱応力を小さくするため、配線基板に近い熱膨
張率が要求される。
【０００５】従来の放熱性の良い材料としては、Ｃｕ−
Ｗ、Ｃｕ−Ｍｏのような金属複合体、セラミックスで熱
伝導性の良いＡｌＮ、ＳｉＣ等が好まれて使われるとと
もに、Ｃｕ、Ａｌ、Ａｇのような金属及びその合金等が
用いられている。Ｃｕ−Ｗのような金属複合体はＣｕの
良熱伝導性、Ｗの低熱膨張率を組み合わせたことによ
り、低熱膨張率で高熱伝導率なる特性を有し、セラミッ
ク配線基板などの低熱膨張率基板に接合する放熱基板と
して好ましい材料である。
【０００６】また、最近では熱伝導率の大きい材料とし
てダイヤモンド粒子を用い、これらの粒子を金属マトリ
ックスで成形したものも開示されている。このような金
属複合体は、理論上大きな熱伝導率を有し、発熱の大き
い半導体の放熱基板として有用な材料に上げられる。
【０００７】
【発明が解決しようとする課題】ところが、金属複合体
としての弱点は、金属マトリックス中の粒子と周囲の金
属との間に熱膨張率の差があり、成形条件によっては粒
子とマトリックスの間に隙間が出来る。このような状態
が、表面に存在すると、この隙間が起点となり破壊が進
行しやすく、金属複合体としての機械強度が低下する。
また、隙間の形状により破壊の進行度合いが変化するた
め、ハンドリング中に機械強度が変わり、品質不安定と
なる。この隙間の深さが大きすぎれば、複合体製造時に
破壊し、小さければ問題とならないが、厚みが１ｍｍ程
度の基板などでは、１００μｍ以上になると機械強度の
低下や、ハンドリングにおける品質不安定が著しくな
り、半導体機器等に組み込む際に組み込み途中で破損す
る等の要因となる。
【０００８】これらの表面の改質には、電着塗装による
樹脂埋め込みやメッキ処理が考えられる。しかし、粒子
とマトリックス間の隙間は、１０μｍ以下と細くなる場
合が普通であり、これらの処理方法ではこの細い隙間を
充分に埋め込むことが出来ず、機械強度の低下を避ける
ことが出来ない。また、特に電着塗装を行った場合、塗
装後に複合体表面に２０μｍ以上の樹脂皮膜が被覆さ
れ、この皮膜により熱伝導率の低下を引き起こすと言う
問題も生ずる。
【０００９】
【課題を解決するための手段】本発明は、このような表
面欠陥を修正し、機械強度を向上させた半導体機器材料
を提供するものである。その材料としては、半導体用機
器に使用される基板やヒートシンク、パッケージ等の材
料であって、ダイヤモンド、セラミックス及び金属から
選ばれる粒子の１種以上を含む金属複合体であり、該複
合体の表面に存在する１００μｍ以上の深さを有する隙
間若しくは気孔に、表面から１００μｍ以上の深さの範
囲で、樹脂が埋め込まれていることを特徴とする。隙間
や気孔に樹脂が埋め込まれているため、破壊の起点がな
くなり機械強度が向上し、且つ安定するために、半導体
機器組み込み時にハンドリングが容易となり、組み込み
途中で折れたり欠けたりする不具合が解消される。
【００１０】樹脂を隙間に埋め込む操作の後、樹脂が表
面に残る場合は、該樹脂が平均厚みで１０μｍ以下かつ
該複合体の全表面積の５０％以下であると好ましい。ま
た、前記樹脂が、フィラーを含まないか、または隙間若
しくは気孔の幅以下のフィラーを含むエポキシ樹脂であ
るとより好ましい。フィラーを含む場合は、樹脂が表面
に残ると、フィラーの大きさ分が樹脂の厚みとなって残
るので、塗装後は余剰の樹脂を拭き取る操作が必要であ
る。
【００１１】さらには、材料表面が改修されることによ
り、前記複合体の表面がさらに金属層で覆われていると
半導体機器材料として好適である。このような素材を用
いて、放熱材料や基板材料を作成し、それらの材料を利
用した半導体装置は、放熱性も良く、且つ機械的強度も
安定しており、品質上好ましいものとなる。
【００１２】前記の基板材料を作成する手段は、ダイヤ
モンド、セラミックス及び金属から選ばれる粒子の１種
以上と金属粉末を混合成形し、さらに焼成した複合体と
し、これを板、ブロック及び箱体等に加工し、加工表面
に存在する隙間若しくは気孔に、室温で１０００ｃｐｓ
以下の粘度を有する樹脂を塗布浸透させ、前記複合体の
表面の隙間若しくは気孔を埋め、硬化させることを特徴
とする。前記樹脂を塗布し、浸透させる手段が、スプレ
ー塗布及びローラー塗布、スクリーン印刷、スピンコー
ト、ディスペンス塗布のいずれかによると好ましい結果
を得られる。ここでディスペンス塗布とは注射器状の容
器に樹脂を封入し、窒素圧などを利用して注射針先端か
ら樹脂を押しだしながら塗布する方法をいい、塗布する
樹脂量を精密に制御できる。また、樹脂を塗布浸透後、
複合体表面に残留する余剰の樹脂を除去することを加え
た方法は、特にフィラー等を含む樹脂を用いた場合等に
有効であり、表面の樹脂をできるだけ除去しておくこと
は、熱伝導性の観点からも好ましい。
【００１３】さらには、このような半導体基板の表面改
質による一部の樹脂が表面に存在すると、その後の工程
で導電性の金属部分と樹脂の絶縁性部分が存在すること
になり、不都合である。そこで樹脂を硬化させた後、複
合体表面にメッキ、蒸着等の手段により、金属層を設け
る操作を付加するのが好ましい。
【００１４】
【発明の実施の形態】図１に本発明の半導体機器材料の
断面模式図の一例を示す。ダイヤモンド、セラミックス
及び金属の粒子の１種以上を金属粉と混合し、焼成して
複合体としたものであり、粒子１の周囲を金属マトリッ
クス２が囲んでいる状態を示す。表面４より、粒子１と
金属マトリックス２の境界や、２つの粒子の間に発生し
た金属マトリックス２の欠落により隙間３が発生し、そ
の隙間３に樹脂が埋め込まれている。ここで粒子１の大
きさは、使用する半導体機器材料の厚みより小さく、従
って高々数十から数百μｍ程度であり、発生する隙間の
幅は１０μｍ以下である。このような狭い空間に樹脂を
埋め込むには、樹脂の形態として流れ性がよく、且つ硬
化反応でガス等の発生が少ないものが好ましい。半導体
機器材料に用いられる樹脂は、エポキシ系、シリコーン
系、ポリイミド系、フェノール系、ポリエステル系、ウ
レタン系等種々あるが、とくにこのような場合は、付加
重合による硬化反応をするエポキシ系を用いるのが好適
である。その他の樹脂でも使用が可能であるが、縮合反
応による副生成物を脱気する等の処置を取る必要があ
る。
【００１５】また、樹脂の流れ性は重要で、樹脂粘度が
大きいと隙間への浸透が十分でなく、必要充分な浸透深
さである１００μｍまで達しない場合がある。隙間の幅
が大きい場合とか、気孔のような開口の大きさに比して
深さの小なる場合は、樹脂粘度が大きくても良いが、幅
が１０μｍ以下の隙間である場合は、樹脂粘度を室温状
態で１０００ｃｐｓ以下とするのが良く、これによって
１００μｍ以上の深さまで充分浸透する。
【００１６】図２は、発明の半導体機器材料（複合材）
の熱伝導性（熱抵抗）を計測する手法の説明図である。
本発明の複合材２１の上にヒーター２２を接着剤２３で
接合し、複合体の反対側には、Ａｌフィン２４を樹脂２
５で貼り付け、ヒーターに通電し、複合材の表面温度を
計測する。ヒーター側の複合材表面温度からフィン側の
表面温度を差し引き、その値をヒーターの出力（Ｗ）で
割った値（℃／Ｗ）で熱抵抗を表す。熱抵抗の数値の小
さいほど熱伝導性が良いことを示す。図中、Ａ点とＢ点
を記載しているが、熱電対による温度計測点である。
【００１７】図３、図４、図５は本発明の半導体機器材
料を用いた半導体装置の例である。図３では、本発明に
なる放熱板５をパッケージ本体７に樹脂接合６し、パッ
ケージ本体７にはダイアタッチ部１０があり、そこに半
導体素子８を樹脂９で接続している。半導体素子８と外
部との電気的接続にはボンディングワイヤ１１が用いら
れ、パッケージ本体７に取り付けられた金属リードピン
１２により外部回路に接続される。半導体素子８が搭載
された後、蓋１３により封止される。図４は本発明にな
る放熱板５が凸形状をしており、パッケージ本体７を介
さず放熱板５が樹脂９を介して半導体素子８を搭載す
る。他の構成は図３と変わらない。
【００１８】図５は、本発明になる基板が、キャップを
形成する例である。本発明になる放熱板５は箱形形状を
なし、中央部に樹脂９で半導体素子８と接続している。
半導体素子８は配線基板１４と半田ボール１６で接続さ
れるが、半導体素子８と配線基板１４の熱膨張率の不整
合に起因する熱応力が半田ボール１６に付加されること
になる。この熱応力を緩和するため半田ボール１６は保
護樹脂１７でガードされる。また、放熱板５の端部は樹
脂接合６により配線基板１４と接続される。配線基板１
４の裏面には基板内部の配線を介して半田ボール１５が
別途置かれており、外部回路に接続される。
【００１９】
【作用】本発明の特徴は、金属マトリックス中に配置さ
れたダイヤモンド、セラミックス、金属等の粒子とマト
リックス金属との密着性が不十分であることに起因す
る。このように界面での密着性が不十分であると、その
部分が破壊起点となるために機械強度が大幅に劣化、不
安定化し、ハンドリングが困難になる。
【００２０】このような複合体の組み合わせは、ダイヤ
モンド粒子をＡｇ、Ｃｕ及びその合金のいずれかによる
金属マトリックスとしたもの、セラミックス粒子とし
て、ＳｉＣ、ＡｌＮ等をＡｇ、Ａｌ、Ｃｕ、銀鑞等のマ
トリックスで複合化したもの、Ｗ、Ｍｏ等のＡｇ、Ａ
ｌ、Ｃｕ等と合金化しない金属粒子を複合化したもの、
など多くの種類が存在する。これらの問題点は、粒子と
マトリックスの熱膨張率の違いにより、複合化する焼成
温度から冷却された時点で境界面に隙間や気孔となって
現れる。このような隙間は出来上がった複合材の機械的
強度に影響を及ぼし、特に表面からの深さが１００μｍ
となると、著しく機械的強度が低下し、品質が不安定に
なる。
【００２１】そこで本発明では、これらの隙間や気孔、
特に表面からの深さが１００μｍ以上の隙間や気孔を樹
脂を用いて埋めることで問題を解決した。その手段は、
液状の樹脂を塗布浸透させるものであり、浸透深さは表
面から１００μｍ以上必要とする。１００μｍ未満では
樹脂の補強が不十分で機械的強度を満足する状態にはな
らない。この深さまで浸透させるには、隙間が広い場合
は樹脂粘度が大きくても良いが、実態として１０μｍ以
下の幅の隙間に浸透させるためには、樹脂粘度を室温で
１０００ｃｐｓ以下にする必要がある。また、樹脂が浸
透した後に乾燥硬化させる場合、狭い隙間における樹脂
の反応による副生成物があると、ガスとなって隙間に残
る可能性があり、効果が付加重合反応によるエポキシ樹
脂がこのましいものとなる。同様に、樹脂を溶剤で希釈
することも硬化時に溶剤がガス化するので避ける方が好
ましい。
【００２２】樹脂を浸透させる塗布手段は、特に平面上
の塗布に好都合の、ディスペンス法、スプレー法、ロー
ラー法、スクリーン印刷、スピンコートなどが良い。凹
凸のある場合では、ローラー法、スクリーン印刷、スピ
ンコートはやや困難であるが、浸透した樹脂は毛細管現
象により隙間にトラップされるため、角度を変化させて
行えば可能である。
【００２３】樹脂の粘度は室温（２５℃）で１０００ｃ
ｐｓ以下がよいが、被処理物の温度を上昇させ５０℃程
度にすれば、より樹脂粘度の大きいものでも使用可能と
なる。
【００２４】樹脂の浸透後、表面に残る樹脂は、そのま
ま硬化させると、樹脂の層が出来て熱伝導性を妨げるた
め、除去することが好ましい。塗布後、すぐに機械的に
除去すれば容易であるが、硬化前の乾燥時点で除去して
も良い。硬化後に研磨することによっても除去は可能で
ある。ただし、この場合研磨後の樹脂埋め込み深さが１
００μｍ以上と深いので、可能な操作である。また、乾
燥時若しくは硬化後の樹脂除去においては平面構造のも
のが好ましい。
【００２５】樹脂硬化後の複合材表面の樹脂皮膜厚が１
０μｍ以下、かつ表面に残存する樹脂が全表面積の５０
％以下であると、熱伝導性に影響する度合いが少ない。
皮膜厚みが１０μｍを越えたり、表面を覆う樹脂が全表
面積の５０％を越えると、熱伝導が表面の残存樹脂によ
る影響を受け好ましくない。従って、塗布後にすばやく
表面に残る樹脂を取り除くのが好適である。若しくは、
樹脂を一旦乾燥後、表面をスクリーン印刷に用いるへら
等の平坦な道具で削ることで、樹脂のみを除去できる。
【００２６】樹脂は、単味の樹脂でも良いが、周囲の金
属マトリックスや粒子の熱膨張に合わせるためにフィラ
ーを添加するのも良い方法である。フィラーには、Ａ
ｇ、ＳｉＯ2、ＡｌＮ、ＢＮ等の微粉を使用するのがよ
い。特に高熱伝導性の材料が好ましい。これらのフィラ
ーの大きさは、細い隙間に入り込む必要性から、隙間の
幅以下の径のものを使用することが肝心である。
【００２７】
【実施例】（実験１） 平均粒径１００μｍのダイヤモ
ンド粒子を５０ｖｏｌ％、Ａｇ粉末を３０ｖｏｌ％、銀
鑞粉（Ａｇ：Ｃｕ：Ｔｉ＝０．７８：０．２：０．０
２）２０ｖｏｌ％を混合し、加圧成形した後、水素雰囲
気中、８３０℃の温度で焼成し、ダイヤモンド粒子を含
む複合材料を作成した。大きさは、６０ｍｍ×６０ｍｍ
×１ｍｍであった。これを３０ｍｍ×３０ｍｍの大きさ
に切断して、その表面を観察した。その結果、ダイヤモ
ンド／金属、ダイヤモンド／ダイヤモンドの間に隙間が
発生しており、隙間の幅は８〜５０μｍであり、その大
部分が１０μｍ以下の幅のものであった。さらに断面を
観察すると、１０μｍ以下の幅の隙間は最大で表面から
３００μｍの深さがあることが判った。
【００２８】これらの隙間が起点となり破壊が生じやす
いと考え、３点曲げ法により抗折強度を測定した。その
結果、６ｋｇｆ／ｍｍ2となった。一般的に半導体機器
材料には、組立工程時に自動機器などを採用するため
に、最低でも２０ｋｇｆ／ｍｍ2以上の強度が求められ
る。６ｋｇｆ／ｍｍ2はその仕様を満たしておらず、非
常に低い値と言える。
【００２９】この複合材の板を複数枚用意し、表面の隙
間に樹脂を浸透させた。樹脂は液状のエポキシ樹脂で、
室温で種々の粘度を持つ数種類を選び、それぞれを複合
材の板にディスペンサを用いて浸透させた。浸透後布で
余剰の樹脂を拭き取ってから１５０℃の大気雰囲気中で
１時間硬化させた。樹脂浸透後の複合材の抗折強度を前
記した３点曲げ法により測定した。結果を表１に示す。
この結果より室温で１０００ｃｐｓ以下の粘度の樹脂を
用いることにより、抗折強度が２０ｋｇｆ／ｍｍ2以上
と樹脂を浸透させない場合と比べ３倍以上に飛躍的に向
上していることが確認できる。このサンプルを取り、断
面観察により樹脂の浸透深さを観察した結果を表１に合
わせて示す。室温で１０００ｃｐｓ以下の粘度の樹脂
は、全ての隙間に対して１００μｍ以上樹脂が浸透して
いることが観察できた。
【００３０】
【表１】
【００３１】（実験２） 複合材表面の樹脂皮膜厚及び
樹脂皮膜面積が熱伝導性に与える影響を調査するため
に、以下の実験を試みた。即ち、前記実験で用いた樹脂
を浸透させた後、樹脂を硬化させる前に布で表面の余剰
樹脂を拭き取り、複合材表面の樹脂皮膜厚、及び樹脂皮
膜面積を変化させた。その後１５０℃の大気雰囲気中で
１時間硬化させた。この試料の熱抵抗を測定するため
に、図２に示したような形状で、１０ｍｍ×１０ｍｍ×
０．４ｍｍのＡｌＮヒータをＡｇ粉入りエポキシ接着剤
（熱伝導率１Ｗ／ｍＫ）で接着した。接着剤厚は２５μ
ｍであった。複合材のヒータを接続した反対側には５０
ｍｍ×５０ｍｍ×２０ｍｍのＡｌ製フィンをセラミック
フィラー入りシリコーン樹脂を用いて取り付けた。いず
れも各板状の中心位置を合わせるように接着してある。
複合材の板の両面には図２のＡ点Ｂ点の位置にＫ型熱電
対を取り付け、温度測定ができるようにした。測定条件
は、室温で風速が１ｍ／ｓｅｃ以内の場所で、ヒータに
一定電力を負荷し、複合材両面の温度差を取り、これを
負荷電力で割った値（℃／Ｗ）を熱抵抗として表現す
る。
【００３２】用意した複合材全てについて、この熱抵抗
値を測定した。結果を表１に示すが、余剰に付着した樹
脂を、複合材表面の樹脂皮膜厚を１０μｍ以下かつ樹脂
皮膜面積を複合材全表面積の５０％以下とすることによ
り、樹脂を浸透させる前の熱抵抗に比べて２０％以下の
熱抵抗の上昇で納めることができる。一般的な電子部品
の放熱板として本発明のような複合材を用いる場合、仕
様として２５％程度の変動が許容される範囲であり、２
０％以下の熱抵抗の上昇は許容範囲とすることができ
る。
【００３３】比較例として、複合材表面をエポキシ樹脂
で電着塗装し、乾燥硬化させた。樹脂皮膜厚は２０μｍ
であった。この試料の抗折強度、熱抵抗を測定し、その
後断面観察により、樹脂浸透深さを前記実験と同様に測
定した。結果を表１に付記した。電着塗装では複合材の
隙間に浸透が進んでおらず、樹脂皮膜も厚いため抗折強
度、熱抵抗共に不十分な値となった。
【００３４】（実験３） 平均粒径３０μｍのタングス
テン粒子を６０ｖｏｌ％、Ｃｕ粉を４０ｖｏｌ％の比率
で混合し、プレス成形したのち、水素雰囲気中で焼成し
た。出来上がった板状サンプルを、３０ｍｍ×３０ｍｍ
×１ｍｍの大きさに切断した。その断面を観察すると、
実験１と同様にタングステン／タングステン及びタング
ステン／Ｃｕの間に隙間が出来ており、隙間の幅は５〜
２０μｍであり、その大部分が１０μｍ以下の幅のもの
であった。更に断面を観察すると、１０μｍ以下の幅の
隙間は最大で表面から２００μｍの深さがあることが判
った。
【００３５】このサンプルを複数用意し、実験１及び２
と同様に実験を進めた。結果を表２に示す。この結果よ
り、樹脂埋め込みを行わないサンプルの抗折強度が１３
ｋｇｆ／ｍｍ2と２０ｋｇｆ／ｍｍ2以下なのに対し、室
温で１０００ｃｐｓ以下の粘度の樹脂を用いることによ
り、抗折強度が４０ｋｇｆ／ｍｍ2以上と３倍以上に飛
躍的に向上していることが判る。このサンプルを取り、
断面観察により樹脂の浸透深さを観察した結果を表２に
併記する。室温で１０００ｃｐｓ以下の粘度の樹脂を用
いると複合材の全ての隙間に対して１００μｍ以上浸透
している。又、余剰に付着した樹脂を、複合材表面の樹
脂皮膜厚１０μｍ以下かつ樹脂皮膜面積の５０％以下と
することにより、樹脂を浸透させる前の熱抵抗に比べて
２０％以下と、温度上昇を少なくすることができる。
【００３６】
【表２】
【００３７】（実験４） 実験１で用いた試料と同じ複
合材を作成し、樹脂浸透手段を変えた。室温で粘度５０
０ｃｐｓのエポキシ樹脂を使い、スプレー塗布、ローラ
ー塗布、スクリーン印刷及びスピンコートで複合材に樹
脂を塗布した。浸透後布で余剰の樹脂を拭き取ってか
ら、１５０℃で大気雰囲気中にて１時間硬化させた。樹
脂浸透後の複合材の抗折強度を前述の３点曲げ法により
測定した。結果を表３に示す。結果より、用いた手段全
てが、抗折強度２０ｋｇｆ／ｍｍ2以上の良好な結果を
もたらす。このサンプルをそれぞれ断面観察し、樹脂の
浸透深さを測定すると表３に併記した結果となった。こ
れより、塗布手段を変えても、樹脂の浸透深さが１００
μｍ以上に達してる結果を得た。
【００３８】
【表３】
【００３９】（実験５） 実験１で用いた試料と同じ複
合材を作成し、これにディスペンサを用いて室温で粘度
５００ｃｐｓのエポキシ樹脂を塗布し、樹脂を硬化させ
る前にスクリーン印刷に用いるへらで表面の残余樹脂を
除去した。その後、１５０℃の大気雰囲気中で１時間硬
化させた。硬化後の表面を観察すると、残存樹脂面積は
全表面積の１２％であった。また、粗さ計で残存した樹
脂の厚みを測定すると８μｍあった。
【００４０】この複合材の表面を亜鉛置換し、無電解ニ
ッケルーリンメッキを行った。この表面を金属で被覆し
た複合材の被覆強さをチェックするために、以下の条件
で試験した。１つは、耐熱試験であり、大気雰囲気中、
３５０℃で５分保持する。別に、耐食性試験を、３５℃
に保った濃度５％の中性塩水を４８時間噴霧する塩水噴
霧試験である。これらの実験を経ても、表面の変色や膨
れは発生せず、優れた耐食性を示した。
【００４１】前記金属を被覆した複合材の抗折強度、熱
抵抗を実験１及び２で行った方法で調べた。抗折強度は
２６ｋｇｆ／ｍｍ2、熱抵抗は０．０６℃／Ｗの値を得
た。また、断面観察によって樹脂浸透深さを測定した
が、３００μｍに達していた。
【００４２】（実験６） 実験１で用いたダイヤモンド
／金属複合材の表面に、フィラーを含むエポキシ樹脂を
ディスペンサで浸透させた。用いたフィラーはシリカで
あり、その平均サイズは表４に示す。浸透後、表面の残
余樹脂を取り除き、１５０℃の大気雰囲気中で１時間硬
化させた。このサンプルの抗折強度を表４に示す。用い
た複合材の最小隙間が８μｍであり、この隙間以下の粒
子径を含ませた樹脂によって浸透させた複合材は、抗折
強度が２０ｋｇｆ／ｍｍ2以上あった。この結果より、
樹脂に含むフィラーの平均サイズは、複合材の最小隙間
以下のものが好ましい。
【００４３】
【表４】
【００４４】（実験７） 実験１のダイヤモンド／金属
複合材の材料を用いて図３の放熱板５（平板状）、図４
の放熱板５（凸部を有する形状）及び図５の放熱板５
（凹部を有する形状）を作成した。これにディスペンサ
を用いてエポキシ樹脂を浸透させた。樹脂の粘度は室温
で５００ｃｐｓであった。浸透後、スクリーン印刷で用
いるへらで表面に残った余剰の樹脂を除去した。これを
１５０℃の大気雰囲気中で１時間硬化した。硬化後の観
察では、残存樹脂面積は全表面積の３２％であった。ま
た、粗さ計で残存樹脂の厚みを測定したところ、７μｍ
あった。
【００４５】できた放熱板をそれぞれの形状に合わせ
て、図３乃至５の半導体装置に実装した。内部に半導体
素子を搭載した後、パッケージの封止を行った。放熱板
５は、充分な抗折力を有しているため、組み込みの際に
破損などの不具合は一切認められなかった。この状態で
以下の試験を実施した。耐熱試験を大気雰囲気中で３０
０℃、５分の条件で行った。耐湿試験を、１２１℃、１
００％湿度、２気圧の雰囲気中に１００時間放置する条
件で行った。いずれの結果もＩＣの異常動作は見られ
ず、良好な結果が得られた。
【００４６】さらに、前記複合材試料を用いて、表面の
金属被覆を行った。手法は、表面の亜鉛置換と、無電解
ニッケルーリンメッキであり、その平均厚みは１μｍで
あった。この複合材を前記と同様の半導体装置に実装
し、耐熱試験と耐湿試験を行った。試験後、ＩＣの動作
異常羽認められず、良好な結果を得た。なお、表面の金
属被覆により、本発明の放熱板が、半田接合可能とな
り、種々の半導体装置への使用用途が広げられる。
【００４７】
【発明の効果】本発明になる半導体機器材料（複合材）
は抗折強度も十分にあり、ハンドリングが容易で、かつ
素材の熱伝導性を十分に発揮できるため、半導体装置に
用いられる放熱板や、熱放散性を重視する基板として有
用である。
【図面の簡単な説明】
【図１】本発明の半導体機器材料の拡大断面図の一部で
ある。
【図２】熱伝導性調査用の部品組立図である。
【図３】本発明の半導体機器材料を用いた半導体装置の
一例である。
【図４】本発明の半導体機器材料を用いた半導体装置の
別の例である。
【図５】本発明の半導体機器材料を用いた半導体装置の
さらなる別の例である。
【符号の説明】
１．粒子 ２．金属マトリックス ３．隙間 ４．表面 ５．放熱板 ６．樹脂接合 ７．パッケージ本体 ８．半導体素子 ９．樹脂 １０．ダイアタッチ部 １１．ボンディングワイヤ １２．金属リードピン １３．蓋 １４．配線基板 １５、１６．半田ボール １７．保護樹脂 ２１．複合材 ２２．ヒーター ２３．接着剤 ２４．Ａｌフィン ２５．樹脂、Ａ，Ｂ．温度計測点

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体用機器に使用される基板やヒート
    シンク、パッケージ等の材料であって、ダイヤモンド、
    セラミックス及び金属から選ばれる粒子の１種以上を含
    む金属複合体であり、該複合体の表面に存在する深さ１
    ００μｍ以上の隙間若しくは気孔に、表面から１００μ
    ｍ以上の深さの範囲で、樹脂が埋め込まれていることを
    特徴とする半導体機器材料。
  2. 【請求項２】 前記複合体の表面に樹脂が残存し、該残
    存する樹脂が、平均厚みで１０μｍ以下かつ該複合体の
    全表面積の５０％以下であることを特徴とする請求項１
    に記載の半導体機器材料。
  3. 【請求項３】 前記樹脂が、フィラーを含まないか、ま
    たは隙間若しくは気孔の幅以下のフィラーを含むエポキ
    シ樹脂である請求項１または２に記載の半導体機器材
    料。
  4. 【請求項４】 前記複合体の表面がさらに金属層で覆わ
    れている請求項１乃至３のいずれかに記載の半導体機器
    材料。
  5. 【請求項５】 ダイヤモンド、セラミックス及び金属か
    ら選ばれる粒子の１種以上と金属粉末を混合成形し、さ
    らに焼成した複合体とし、これを板、ブロック及び箱体
    等に加工し、加工表面に存在する隙間若しくは気孔に、
    室温で１０００ｃｐｓ以下の粘度を有する樹脂を塗布浸
    透させ、前記複合体の表面の隙間若しくは気孔を埋め、
    硬化させることを特徴とする半導体機器材料の製造方
    法。
  6. 【請求項６】 前記樹脂を塗布し、浸透させる手段が、
    スプレー塗布及びローラー塗布、スクリーン印刷、スピ
    ンコート、ディスペンス塗布のいずれかによる請求項５
    に記載の半導体機器材料の製造方法。
  7. 【請求項７】 樹脂を塗布浸透後、複合体表面に残留す
    る余剰の樹脂を除去することを加えた請求項５または６
    に記載の半導体機器材料の製造方法。
  8. 【請求項８】 樹脂を硬化させた後、複合体表面にメッ
    キ、蒸着等の手段により、金属層を設けたことを特徴と
    する請求項５乃至７のいずれかに記載の半導体機器材料
    の製造方法。
  9. 【請求項９】 前記請求項１乃至４のいずれかに記載の
    半導体機器材料を放熱材料や基板材料として用いてなる
    半導体装置。
JP16164098A 1998-06-10 1998-06-10 半導体機器材料とその製造方法及びそれを用いてなる半導体装置 Pending JPH11354692A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16164098A JPH11354692A (ja) 1998-06-10 1998-06-10 半導体機器材料とその製造方法及びそれを用いてなる半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16164098A JPH11354692A (ja) 1998-06-10 1998-06-10 半導体機器材料とその製造方法及びそれを用いてなる半導体装置

Publications (1)

Publication Number Publication Date
JPH11354692A true JPH11354692A (ja) 1999-12-24

Family

ID=15739035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16164098A Pending JPH11354692A (ja) 1998-06-10 1998-06-10 半導体機器材料とその製造方法及びそれを用いてなる半導体装置

Country Status (1)

Country Link
JP (1) JPH11354692A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065603A1 (de) * 2000-02-29 2001-09-07 Siemens Aktiengesellschaft Wärmeleitende klebstoffverbindung und verfahren zum herstellen einer wärmeleitenden klebstoffverbindung
WO2007052860A1 (en) * 2005-11-02 2007-05-10 Korea Institute Of Science And Technology Hollow diamond shells filled compostte materials
JP2010141180A (ja) * 2008-12-12 2010-06-24 Nichicon Corp 固体電解コンデンサおよびその製造方法
CN111727266A (zh) * 2018-02-14 2020-09-29 住友电气工业株式会社 复合部件以及复合部件的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065603A1 (de) * 2000-02-29 2001-09-07 Siemens Aktiengesellschaft Wärmeleitende klebstoffverbindung und verfahren zum herstellen einer wärmeleitenden klebstoffverbindung
US6823915B2 (en) 2000-02-29 2004-11-30 Siemens Aktiengesellschaft Heat-conducting adhesive joint with an adhesive-filled, porous heat conductor
KR100735933B1 (ko) * 2000-02-29 2007-07-06 지멘스 악티엔게젤샤프트 열전도성 접착 결합부 및 상기 접착 결합부의 제작 방법
WO2007052860A1 (en) * 2005-11-02 2007-05-10 Korea Institute Of Science And Technology Hollow diamond shells filled compostte materials
JP2010141180A (ja) * 2008-12-12 2010-06-24 Nichicon Corp 固体電解コンデンサおよびその製造方法
CN111727266A (zh) * 2018-02-14 2020-09-29 住友电气工业株式会社 复合部件以及复合部件的制造方法

Similar Documents

Publication Publication Date Title
JP4080030B2 (ja) 半導体基板材料、半導体基板、半導体装置、及びその製造方法
Bai et al. Processing and characterization of nanosilver pastes for die-attaching SiC devices
KR101237578B1 (ko) 열전도율이 높은 금속기질 복합체
US5834337A (en) Integrated circuit heat transfer element and method
US6570099B1 (en) Thermal conductive substrate and the method for manufacturing the same
EP1093882B1 (en) Adhesive composition for bonding different members, bonding method using the composition and composite members bonded by the bonding method
US20050263877A1 (en) Laminated radiation member, power semiconductor apparatus, and method for producing the same
CN102066488A (zh) 热互连和界面材料、它们的制造方法和用途
JPH10223812A (ja) 半導体用ヒートシンクおよびその製造方法ならびにそれを用いた半導体パッケージ
KR102454589B1 (ko) 반도체 모듈 및 그 제조 방법
US7433187B2 (en) Heat spreader module
KR20170048614A (ko) 접착제 조성물 및 그것을 사용한 반도체 장치
JP2016169411A (ja) 多孔質銀製シート及び多孔質銀製シートを用いた金属製部材接合体
EP3608951A1 (en) Ceramic metal circuit board and semiconductor device using same
EP3093882B1 (en) Electronic circuit device
CN108807301B (zh) 使用烧结附着的封装微电子组件安装
JPH11354692A (ja) 半導体機器材料とその製造方法及びそれを用いてなる半導体装置
US7161807B2 (en) Heat spreader module
US5780162A (en) Aluminum nitride substrate and method of producing the same
WO2004008530A1 (ja) 半導体装置用部材
JP5480320B2 (ja) 電子装置およびその製造方法
JP3835949B2 (ja) 熱伝導樹脂組成物構造体及びその製造方法、並びに、それを用いた熱伝導基板の製造方法
JP3449683B2 (ja) セラミックス回路基板とその製造方法
JP3655207B2 (ja) 電子機器用放熱部材およびその製造方法
TW201541572A (zh) 陶瓷佈線基板及半導體裝置