JPH11352509A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH11352509A JPH11352509A JP16353198A JP16353198A JPH11352509A JP H11352509 A JPH11352509 A JP H11352509A JP 16353198 A JP16353198 A JP 16353198A JP 16353198 A JP16353198 A JP 16353198A JP H11352509 A JPH11352509 A JP H11352509A
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- circuit board
- connection
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 本発明は、フレームと回路基板とのＧＮＤ接
続、インターフェースケーブルのシールドＧＮＤと回路
基板ＧＮＤとの接続といった多数ある様々なＧＮＤとの
接続箇所数・位置を、ＥＭＩ評価時にチップ部品の実装
の有無を選択することにより最適化することのできる液
晶表示装置を提供する。 【解決手段】 本発明の液晶表示装置は、回路基板上の
筐体とのＧＮＤ接続箇所を複数持ち、その接続箇所と回
路基板上のＧＮＤとを０Ω抵抗などのチップ部品の実装
のみを介することによって回路基板全体と筐体とがＧＮ
Ｄ接続されてなることを特徴とする。
続、インターフェースケーブルのシールドＧＮＤと回路
基板ＧＮＤとの接続といった多数ある様々なＧＮＤとの
接続箇所数・位置を、ＥＭＩ評価時にチップ部品の実装
の有無を選択することにより最適化することのできる液
晶表示装置を提供する。 【解決手段】 本発明の液晶表示装置は、回路基板上の
筐体とのＧＮＤ接続箇所を複数持ち、その接続箇所と回
路基板上のＧＮＤとを０Ω抵抗などのチップ部品の実装
のみを介することによって回路基板全体と筐体とがＧＮ
Ｄ接続されてなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置と回
路基板の接続方法に関するものである。
路基板の接続方法に関するものである。
【０００２】
【従来の技術】液晶表示装置においては、液晶表示にか
かわる電源や電気信号の制御のための制御回路などが備
えられている種々の回路基板が含まれている。これらの
回路基板は、電磁不要輻射ノイズ（Electro-Magnetic I
nterference）（以下、「ＥＭＩ」という）低減のため
に、多数設けられている回路基板上のＧＮＤと導電性筐
体（以下、「フレーム」と表記する）とのＧＮＤ接続の
最適化は通常、回路基板の試作時の評価において試行錯
誤的に行われる。その結果によっては、評価時には導体
パターンにて接続されていた回路基板とフレームとのＧ
ＮＤ接続を回路基板上の全箇所で、あるいは部分的に絶
縁する必要が生じる場合がある。絶縁する方法は、
（ア）回路基板とフレームとがネジにて組み立てられる
場合には、金属製ネジではなく樹脂製ネジを用いる、あ
るいは（イ）スルーホール化されているネジ穴と回路基
板ＧＮＤとを非接続とするように導体パターンが分離さ
れて形成された別基板を用意する、といったことによっ
て行われている。樹脂製ネジのばあいには金属製に比べ
て、（ｉ）強度が劣るためにネジ山がつぶれやすい（特
に電動ドライバーを用いるばあいは顕著）、（ii）ネジ
自体がコスト高である、または（iii）ネジ種類が増え
組み立て時の作業性が悪くなる（金属製ネジと混在した
ばあい、作業者が間違う可能性が高くなる）といった問
題があるために採用しづらい（量産には不向き）。その
ため、回路基板とフレームとの組み立てには金属製ネジ
を用いており、回路基板とフレームとの絶縁は通常は回
路基板上のネジ穴ランドとのパターン分離により行われ
るが、回路基板の再製作又は別基板を同時に用意すると
いったことが強いられ、開発費用あるいは期間の増大を
招く。また、図４に示すようなＬＶＤＳ（Low Voltage
Differential Signaling）インターフェースに使用され
るＧＮＤシールド付きのコネクタ（日本航空電子製：Ｆ
Ｉ−ＷＥ−２１Ｐ−ＨＦ）があり、図５に示した回路基
板上の部品パッドのようにコネクタ外皮部分のシールド
導体はコネクタ補強用パッド１０に電気的に接続されて
おり、内部ピンと分離可能となっている。前述のフレー
ムＧＮＤ（以下、「ＦＧ」という）は、回路基板上の信
号用ＧＮＤ（以下、「ＳＧ」という）と区別できるが、
その扱いを誤ると、フレームと回路基板との間隙による
容量成分などに起因する共振現象が生じるといった具合
にフレームまたはケーブル自体がアンテナとなって不要
輻射ノイズが大きくなる場合がある。したがって、表示
信号を発生するシステム側から液晶表示装置へのインタ
ーフェースケーブルにおける外皮導体部分のＧＮＤが電
位的に安定しているばあいにはこの外皮導体部分のＧＮ
Ｄを利用するシールド効果が期待できる。しかしなが
ら、図８、図９のように回路のＧＮＤと一括接続（補強
用パッド１０の下部の引き出しパターンから他層のＧＮ
Ｄベタパターンへの内層接続バイアホール１２）される
とそのシールド効果がグランドバウシング（ＩＣスイッ
チング時の電流、回路基板における浮遊容量および浮遊
誘導性のノイズなどに起因する電位的揺れ）により、逆
に悪影響を及ぼすことがある。こういったことから、製
品毎にＥＭＩノイズレベルを測定して試行錯誤的な対策
を行っている現状では、フレーム、回路基板またはイン
タフェースケーブルなどの各ＧＮＤ状態の最適化を行う
ことが必要となっている。したがって、図１０に示すよ
うに回路基板のＧＮＤを全箇所同様に導体パターンで接
続（一括接続）したばあいには前述のＧＮＤ接続状態の
最適化が容易に行えない。
かわる電源や電気信号の制御のための制御回路などが備
えられている種々の回路基板が含まれている。これらの
回路基板は、電磁不要輻射ノイズ（Electro-Magnetic I
nterference）（以下、「ＥＭＩ」という）低減のため
に、多数設けられている回路基板上のＧＮＤと導電性筐
体（以下、「フレーム」と表記する）とのＧＮＤ接続の
最適化は通常、回路基板の試作時の評価において試行錯
誤的に行われる。その結果によっては、評価時には導体
パターンにて接続されていた回路基板とフレームとのＧ
ＮＤ接続を回路基板上の全箇所で、あるいは部分的に絶
縁する必要が生じる場合がある。絶縁する方法は、
（ア）回路基板とフレームとがネジにて組み立てられる
場合には、金属製ネジではなく樹脂製ネジを用いる、あ
るいは（イ）スルーホール化されているネジ穴と回路基
板ＧＮＤとを非接続とするように導体パターンが分離さ
れて形成された別基板を用意する、といったことによっ
て行われている。樹脂製ネジのばあいには金属製に比べ
て、（ｉ）強度が劣るためにネジ山がつぶれやすい（特
に電動ドライバーを用いるばあいは顕著）、（ii）ネジ
自体がコスト高である、または（iii）ネジ種類が増え
組み立て時の作業性が悪くなる（金属製ネジと混在した
ばあい、作業者が間違う可能性が高くなる）といった問
題があるために採用しづらい（量産には不向き）。その
ため、回路基板とフレームとの組み立てには金属製ネジ
を用いており、回路基板とフレームとの絶縁は通常は回
路基板上のネジ穴ランドとのパターン分離により行われ
るが、回路基板の再製作又は別基板を同時に用意すると
いったことが強いられ、開発費用あるいは期間の増大を
招く。また、図４に示すようなＬＶＤＳ（Low Voltage
Differential Signaling）インターフェースに使用され
るＧＮＤシールド付きのコネクタ（日本航空電子製：Ｆ
Ｉ−ＷＥ−２１Ｐ−ＨＦ）があり、図５に示した回路基
板上の部品パッドのようにコネクタ外皮部分のシールド
導体はコネクタ補強用パッド１０に電気的に接続されて
おり、内部ピンと分離可能となっている。前述のフレー
ムＧＮＤ（以下、「ＦＧ」という）は、回路基板上の信
号用ＧＮＤ（以下、「ＳＧ」という）と区別できるが、
その扱いを誤ると、フレームと回路基板との間隙による
容量成分などに起因する共振現象が生じるといった具合
にフレームまたはケーブル自体がアンテナとなって不要
輻射ノイズが大きくなる場合がある。したがって、表示
信号を発生するシステム側から液晶表示装置へのインタ
ーフェースケーブルにおける外皮導体部分のＧＮＤが電
位的に安定しているばあいにはこの外皮導体部分のＧＮ
Ｄを利用するシールド効果が期待できる。しかしなが
ら、図８、図９のように回路のＧＮＤと一括接続（補強
用パッド１０の下部の引き出しパターンから他層のＧＮ
Ｄベタパターンへの内層接続バイアホール１２）される
とそのシールド効果がグランドバウシング（ＩＣスイッ
チング時の電流、回路基板における浮遊容量および浮遊
誘導性のノイズなどに起因する電位的揺れ）により、逆
に悪影響を及ぼすことがある。こういったことから、製
品毎にＥＭＩノイズレベルを測定して試行錯誤的な対策
を行っている現状では、フレーム、回路基板またはイン
タフェースケーブルなどの各ＧＮＤ状態の最適化を行う
ことが必要となっている。したがって、図１０に示すよ
うに回路基板のＧＮＤを全箇所同様に導体パターンで接
続（一括接続）したばあいには前述のＧＮＤ接続状態の
最適化が容易に行えない。
【０００３】
【発明が解決しようとする課題】従来のようにＦＧ接続
位置・数を検討するには、ばあいの数だけ基板を用意す
る、あるいはＦＧ接続箇所全てパターンにて接続した状
態で絶縁ネジ等による絶縁を行って最適となるＦＧ接続
状態を把握してから、絶縁する箇所をパターン分離する
というように再製作する必要がある。
位置・数を検討するには、ばあいの数だけ基板を用意す
る、あるいはＦＧ接続箇所全てパターンにて接続した状
態で絶縁ネジ等による絶縁を行って最適となるＦＧ接続
状態を把握してから、絶縁する箇所をパターン分離する
というように再製作する必要がある。
【０００４】本発明は、フレームと回路基板とのＧＮＤ
接続、インターフェースケーブルのシールドＧＮＤと回
路基板ＧＮＤとの接続といった多数ある様々なＧＮＤと
の接続箇所数・位置を、ＥＭＩ評価時にチップ部品の実
装の有無を選択することにより最適化することによって
基板試作回数を削減し、開発費用・期間短縮化を図るこ
とを目的としている。
接続、インターフェースケーブルのシールドＧＮＤと回
路基板ＧＮＤとの接続といった多数ある様々なＧＮＤと
の接続箇所数・位置を、ＥＭＩ評価時にチップ部品の実
装の有無を選択することにより最適化することによって
基板試作回数を削減し、開発費用・期間短縮化を図るこ
とを目的としている。
【０００５】
【課題を解決するための手段】本発明の請求項１にかか
わる液晶表示装置は、回路基板上における筐体とのＧＮ
Ｄ接続箇所を複数持ち、その接続箇所と回路基板上のＧ
ＮＤとをチップ部品の実装のみを介することによって回
路基板全体と筐体とがＧＮＤ接続されてなることを特徴
とする。
わる液晶表示装置は、回路基板上における筐体とのＧＮ
Ｄ接続箇所を複数持ち、その接続箇所と回路基板上のＧ
ＮＤとをチップ部品の実装のみを介することによって回
路基板全体と筐体とがＧＮＤ接続されてなることを特徴
とする。
【０００６】本発明の請求項２にかかわる液晶表示装置
は、前記筐体と１つのＧＮＤ接続箇所につき複数個のチ
ップ部品が備えられている。
は、前記筐体と１つのＧＮＤ接続箇所につき複数個のチ
ップ部品が備えられている。
【０００７】本発明の請求項３にかかわる液晶表示装置
は、前記チップ部品が０Ω抵抗である。
は、前記チップ部品が０Ω抵抗である。
【０００８】本発明の請求項４にかかわる液晶表示装置
は、表示信号を発生するシステム側と電気的に接続さ
れ、かつ、信号用ＧＮＤ以外のシールド用ＧＮＤとなる
外皮導体を持つインターフェースコネクタを搭載する液
晶表示装置において、回路基板上における液晶表示装置
の筐体との接続部分と、前記コネクタにおけるシールド
ＧＮＤに電気的に接続されるコネクタ補強用パッドとが
導体パターンおよび第１のチップ部品実装で接続され、
前記筐体との接続部分と回路基板上のＧＮＤとを第２の
チップ部品の実装のみを介することによって回路基板全
体と前記筐体とがＧＮＤ接続されていることを特徴とす
る。
は、表示信号を発生するシステム側と電気的に接続さ
れ、かつ、信号用ＧＮＤ以外のシールド用ＧＮＤとなる
外皮導体を持つインターフェースコネクタを搭載する液
晶表示装置において、回路基板上における液晶表示装置
の筐体との接続部分と、前記コネクタにおけるシールド
ＧＮＤに電気的に接続されるコネクタ補強用パッドとが
導体パターンおよび第１のチップ部品実装で接続され、
前記筐体との接続部分と回路基板上のＧＮＤとを第２の
チップ部品の実装のみを介することによって回路基板全
体と前記筐体とがＧＮＤ接続されていることを特徴とす
る。
【０００９】本発明の請求項５にかかわる液晶表示装置
は、前記筐体との１つのＧＮＤ接続箇所につき複数個の
前記第２のチップ部品が設けられている。
は、前記筐体との１つのＧＮＤ接続箇所につき複数個の
前記第２のチップ部品が設けられている。
【００１０】本発明の請求項６にかかわる液晶表示装置
は、前記第２のチップ部品が０Ω抵抗である。なお、本
明細書中で使用される「０Ω抵抗」とは、両電極間が導
電体で接続され短絡されている状態におけるこの電極間
の抵抗をいうものとする。
は、前記第２のチップ部品が０Ω抵抗である。なお、本
明細書中で使用される「０Ω抵抗」とは、両電極間が導
電体で接続され短絡されている状態におけるこの電極間
の抵抗をいうものとする。
【００１１】
【発明の実施の形態】以下、添付図面を参照しつつ、さ
らに詳細に本発明の実施の形態について説明する。
らに詳細に本発明の実施の形態について説明する。
【００１２】実施の形態１ 図１は回路基板上におけるフレームとのＧＮＤ接続部分
の拡大説明図であり、本発明の実施の形態１の一例を示
した図である。また、図３はその拡大部分を回路基板全
体に拡張したものである。チップ部品１をパッド２に実
装すればネジ穴ランド接続導体パターン３を介してスル
ーホール化されているネジ穴ランド５に接続され、この
ネジ穴に用いられる金属ネジがフレームと接続され、し
たがってＧＮＤ接続される。逆にチップ部品１を未実装
とすれば、前記ネジ穴に用いられるネジが金属ネジであ
ってもＦＧと分離できる。このチップ部品を実装するこ
とによるＦＧ接続を回路基板上の全接続箇所に行えば、
チップ部品を実装する、または、しないという選択また
は変更によりＦＧ接続状態を容易に変更でき、製品ごと
にＥＭＩノイズレベルを測定しておこなうＥＭＩレベル
低減の最適化の評価設計が容易に行なえる。このとき用
いられるチップ部品としては、表面実装部品であるとい
う要件を満たすものとし、たとえば、０Ω抵抗を用いる
ことができる。また、０Ω抵抗とは、両電極間が導電体
で接続され短絡しているものである。
の拡大説明図であり、本発明の実施の形態１の一例を示
した図である。また、図３はその拡大部分を回路基板全
体に拡張したものである。チップ部品１をパッド２に実
装すればネジ穴ランド接続導体パターン３を介してスル
ーホール化されているネジ穴ランド５に接続され、この
ネジ穴に用いられる金属ネジがフレームと接続され、し
たがってＧＮＤ接続される。逆にチップ部品１を未実装
とすれば、前記ネジ穴に用いられるネジが金属ネジであ
ってもＦＧと分離できる。このチップ部品を実装するこ
とによるＦＧ接続を回路基板上の全接続箇所に行えば、
チップ部品を実装する、または、しないという選択また
は変更によりＦＧ接続状態を容易に変更でき、製品ごと
にＥＭＩノイズレベルを測定しておこなうＥＭＩレベル
低減の最適化の評価設計が容易に行なえる。このとき用
いられるチップ部品としては、表面実装部品であるとい
う要件を満たすものとし、たとえば、０Ω抵抗を用いる
ことができる。また、０Ω抵抗とは、両電極間が導電体
で接続され短絡しているものである。
【００１３】実施の形態２ 図２は本発明の実施の形態２の一例を示した図であり、
実施の形態１を拡張したものとなっている。つまり、１
接続箇所に複数個のチップ部品を介することによって、
より強固なＧＮＤ接続が可能となる。また、部品配置制
限がなければ回路基板上の全接続箇所に適用することに
よって実施の形態１と同様にＦＧ接続状態を容易に変更
でき、ＥＭＩレベル低減化の最適化が図れる。
実施の形態１を拡張したものとなっている。つまり、１
接続箇所に複数個のチップ部品を介することによって、
より強固なＧＮＤ接続が可能となる。また、部品配置制
限がなければ回路基板上の全接続箇所に適用することに
よって実施の形態１と同様にＦＧ接続状態を容易に変更
でき、ＥＭＩレベル低減化の最適化が図れる。
【００１４】実施の形態３ 図６は本発明の実施の形態３の一例を示した図であり、
本実施の形態にかかわる液晶表示装置においては、表示
信号を発生するシステム側と電気的に接続され、かつ、
信号用ＧＮＤ以外のシールド用ＧＮＤとなる外皮導体を
もつインタフェースコネクタが搭載される場合がある。
ＦＧとの接続となるネジ穴ランド５、回路基板上のＧＮ
Ｄ導体パターン１４（ＳＧ）、およびシールドＧＮＤと
接続されたコネクタ補強用パッド１０を、それぞれ互い
にチップ部品を介することによってチップ部品実装の配
置および個数について様々な場合が検討でき、ＥＭＩレ
ベル評価により容易に最適化が図れる。この際、ネジ穴
はスルーホールであるため、図７に示した内層回路基板
ベタＧＮＤパターン１７（多層回路基板の場合には通
常、内層に設けられる）とは分離を行うためにクリアラ
ンス部１６を設けている。なお、ＦＧ接続がネジ穴では
なく１９に示すようなフレームと直接接続するパッドの
ばあいも同様である。
本実施の形態にかかわる液晶表示装置においては、表示
信号を発生するシステム側と電気的に接続され、かつ、
信号用ＧＮＤ以外のシールド用ＧＮＤとなる外皮導体を
もつインタフェースコネクタが搭載される場合がある。
ＦＧとの接続となるネジ穴ランド５、回路基板上のＧＮ
Ｄ導体パターン１４（ＳＧ）、およびシールドＧＮＤと
接続されたコネクタ補強用パッド１０を、それぞれ互い
にチップ部品を介することによってチップ部品実装の配
置および個数について様々な場合が検討でき、ＥＭＩレ
ベル評価により容易に最適化が図れる。この際、ネジ穴
はスルーホールであるため、図７に示した内層回路基板
ベタＧＮＤパターン１７（多層回路基板の場合には通
常、内層に設けられる）とは分離を行うためにクリアラ
ンス部１６を設けている。なお、ＦＧ接続がネジ穴では
なく１９に示すようなフレームと直接接続するパッドの
ばあいも同様である。
【００１５】
【発明の効果】請求項１〜６に係わる発明によれば、導
体パターンを変更した回路基板を再試作することなくＥ
ＭＩレベル低減の最適化が行え、開発費用・期間短縮化
が図れる。
体パターンを変更した回路基板を再試作することなくＥ
ＭＩレベル低減の最適化が行え、開発費用・期間短縮化
が図れる。
【図１】本発明の実施の形態１の回路基板上の導体パタ
ーンとチップ部品実装の一例を示す説明図である。
ーンとチップ部品実装の一例を示す説明図である。
【図２】本発明の実施の形態２の回路基板上の導体パタ
ーンとチップ部品実装の一例を示す説明図である。
ーンとチップ部品実装の一例を示す説明図である。
【図３】本発明の実施の形態１の回路基板全体の導体パ
ターンとチップ部品実装の一例を示す説明図である。
ターンとチップ部品実装の一例を示す説明図である。
【図４】シールドＧＮＤ付きコネクタの一例を示す説明
図である。
図である。
【図５】図４の回路基板上のパッドの一例を示す説明図
である。
である。
【図６】本発明の実施の形態３の回路基板の内層のＧＮ
Ｄベタ導体パターンの一例を示す説明図である。
Ｄベタ導体パターンの一例を示す説明図である。
【図７】本発明の実施の形態３の回路基板の内層のＧＮ
Ｄベタ導体パターンの一例を示す説明図である。
Ｄベタ導体パターンの一例を示す説明図である。
【図８】従来の、回路基板上のＬＶＤＳコネクタパッド
とＦＧ接続箇所周辺の導体パターンの一例を示す説明図
である。
とＦＧ接続箇所周辺の導体パターンの一例を示す説明図
である。
【図９】従来の、回路基板上のＬＶＤＳコネクタパッド
とＦＧ接続箇所周辺の導体パターンの一例を示す説明図
である。
とＦＧ接続箇所周辺の導体パターンの一例を示す説明図
である。
【図１０】従来の回路基板全体のＦＧ接続と導体パター
ンの一例を示す説明図である。
ンの一例を示す説明図である。
１，２０，２１，２２ チップ部品 ２ パッド ３ ネジ穴ランド接続導体パターン ４ 回路基板上のＧＮＤ導体パターン ５，５ａ，５ｂ，５ｃ ネジ穴ランド ６ 回路基板外形 ７ コネクタ外皮導体 ８ 端子 ９ コネクタ絶縁体 １０ コネクタ補強用パッド １１ コネクタ端子パッド １２ 内層接続バイアホール １３ コネクタ補強パッドとＦＧ及びＳＧ接続チップ
部品間の導体パターン １４ 回路基板上のＧＮＤ導体パターン １５ ネジ穴部分 １６ クリアランス部分 １７ 内層回路基板ベタＧＮＤパターン １８ 回路基板上の筐体接続部分パッドとコネクタ補
強用パッドとを接続する導体パターン １９ 筐体と直接接続するパッド
部品間の導体パターン １４ 回路基板上のＧＮＤ導体パターン １５ ネジ穴部分 １６ クリアランス部分 １７ 内層回路基板ベタＧＮＤパターン １８ 回路基板上の筐体接続部分パッドとコネクタ補
強用パッドとを接続する導体パターン １９ 筐体と直接接続するパッド
Claims (6)
- 【請求項１】 回路基板上における筐体とのＧＮＤ接続
箇所を複数持ち、その接続箇所と回路基板上のＧＮＤと
をチップ部品の実装のみを介することによって回路基板
全体と筐体とがＧＮＤ接続されてなることを特徴とする
液晶表示装置。 - 【請求項２】 前記筐体と１つのＧＮＤ接続箇所につき
複数個のチップ部品が備えられてなる請求項１記載の装
置。 - 【請求項３】 前記チップ部品が０Ω抵抗である請求項
２記載の装置。 - 【請求項４】 表示信号を発生するシステム側と電気的
に接続され、かつ、信号用ＧＮＤ以外のシールド用ＧＮ
Ｄとなる外皮導体を持つインターフェースコネクタを搭
載する液晶表示装置において、回路基板上における液晶
表示装置の筐体との接続部分と、前記コネクタにおける
シールドＧＮＤに電気的に接続されるコネクタ補強用パ
ッドとが導体パターンおよび第１のチップ部品実装で接
続され、前記筐体との接続部分と回路基板上のＧＮＤと
を第２のチップ部品の実装のみを介することによって回
路基板全体と前記筐体とがＧＮＤ接続されてなることを
特徴とする液晶表示装置。 - 【請求項５】 前記筐体との１つのＧＮＤ接続箇所につ
き複数個の前記第２のチップ部品が設けられてなる請求
項４記載の装置。 - 【請求項６】 前記第２のチップ部品が０Ω抵抗である
請求項５記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16353198A JP4405605B2 (ja) | 1998-06-11 | 1998-06-11 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16353198A JP4405605B2 (ja) | 1998-06-11 | 1998-06-11 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11352509A true JPH11352509A (ja) | 1999-12-24 |
| JP4405605B2 JP4405605B2 (ja) | 2010-01-27 |
Family
ID=15775655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16353198A Expired - Lifetime JP4405605B2 (ja) | 1998-06-11 | 1998-06-11 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4405605B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003029650A (ja) * | 2001-07-17 | 2003-01-31 | Toshiba Corp | 平面表示装置 |
| JP2003043942A (ja) * | 2001-07-30 | 2003-02-14 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| US6924855B2 (en) | 2001-01-04 | 2005-08-02 | Samsung Electronics Co., Ltd. | Displaying apparatus with flat panel |
| US7295083B2 (en) * | 2004-03-17 | 2007-11-13 | Mitsubishi Denki Kabushiki Kaisha | Structure for electromagnetically shielding a substrate |
| JP2008099480A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Heavy Ind Ltd | 制御基板および制御装置 |
| CN100405447C (zh) * | 2002-07-12 | 2008-07-23 | Nec液晶技术株式会社 | 显示器 |
| JP2009064018A (ja) * | 2007-09-06 | 2009-03-26 | Samsung Sdi Co Ltd | プラズマディスプレイ装置 |
| JP2010052714A (ja) * | 2008-08-01 | 2010-03-11 | Denso Corp | 車両用表示装置 |
| JP2011501819A (ja) * | 2007-10-04 | 2011-01-13 | サムスン エレクトロニクス カンパニー リミテッド | ディスプレイ装置およびその電磁波の低減方法 |
| JP2011229397A (ja) * | 2011-08-15 | 2011-11-10 | Mitsubishi Heavy Ind Ltd | 制御基板および制御装置 |
| JP2013141046A (ja) * | 2013-04-24 | 2013-07-18 | Murata Mfg Co Ltd | ランド構造 |
| JP2013222869A (ja) * | 2012-04-18 | 2013-10-28 | Hitachi Automotive Systems Ltd | 車載電子制御装置の回路基板 |
| JP2015202699A (ja) * | 2014-04-10 | 2015-11-16 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 電動圧縮機制御システム及びこれを備えた車両空気調和装置用電動圧縮機 |
| JP2018032712A (ja) * | 2016-08-24 | 2018-03-01 | 本田技研工業株式会社 | ノイズフィルタ、及び当該ノイズフィルタが形成された回路基板 |
| JP2020126112A (ja) * | 2019-02-01 | 2020-08-20 | 株式会社ジャパンディスプレイ | 表示装置及びプリント回路基板 |
-
1998
- 1998-06-11 JP JP16353198A patent/JP4405605B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6924855B2 (en) | 2001-01-04 | 2005-08-02 | Samsung Electronics Co., Ltd. | Displaying apparatus with flat panel |
| JP2003029650A (ja) * | 2001-07-17 | 2003-01-31 | Toshiba Corp | 平面表示装置 |
| JP2003043942A (ja) * | 2001-07-30 | 2003-02-14 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| CN100405447C (zh) * | 2002-07-12 | 2008-07-23 | Nec液晶技术株式会社 | 显示器 |
| US7295083B2 (en) * | 2004-03-17 | 2007-11-13 | Mitsubishi Denki Kabushiki Kaisha | Structure for electromagnetically shielding a substrate |
| JP2008099480A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Heavy Ind Ltd | 制御基板および制御装置 |
| JP2009064018A (ja) * | 2007-09-06 | 2009-03-26 | Samsung Sdi Co Ltd | プラズマディスプレイ装置 |
| JP4632266B2 (ja) * | 2007-09-06 | 2011-02-16 | 三星エスディアイ株式会社 | プラズマディスプレイ装置 |
| JP2011501819A (ja) * | 2007-10-04 | 2011-01-13 | サムスン エレクトロニクス カンパニー リミテッド | ディスプレイ装置およびその電磁波の低減方法 |
| JP2010052714A (ja) * | 2008-08-01 | 2010-03-11 | Denso Corp | 車両用表示装置 |
| JP2011229397A (ja) * | 2011-08-15 | 2011-11-10 | Mitsubishi Heavy Ind Ltd | 制御基板および制御装置 |
| JP2013222869A (ja) * | 2012-04-18 | 2013-10-28 | Hitachi Automotive Systems Ltd | 車載電子制御装置の回路基板 |
| JP2013141046A (ja) * | 2013-04-24 | 2013-07-18 | Murata Mfg Co Ltd | ランド構造 |
| JP2015202699A (ja) * | 2014-04-10 | 2015-11-16 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 電動圧縮機制御システム及びこれを備えた車両空気調和装置用電動圧縮機 |
| JP2018032712A (ja) * | 2016-08-24 | 2018-03-01 | 本田技研工業株式会社 | ノイズフィルタ、及び当該ノイズフィルタが形成された回路基板 |
| JP2020126112A (ja) * | 2019-02-01 | 2020-08-20 | 株式会社ジャパンディスプレイ | 表示装置及びプリント回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4405605B2 (ja) | 2010-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7435912B1 (en) | Tailoring via impedance on a circuit board | |
| JP4405605B2 (ja) | 液晶表示装置 | |
| US7594105B2 (en) | Multilayer print circuit board | |
| US7466560B2 (en) | Multilayered printed circuit board | |
| US6304082B1 (en) | Printed circuit boards multi-axis magnetometer | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| US5805428A (en) | Transistor/resistor printed circuit board layout | |
| US6803527B2 (en) | Circuit board with via through surface mount device contact | |
| JP3610228B2 (ja) | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 | |
| US7230835B1 (en) | Apparatus for reducing signal reflection in a circuit board | |
| CN107396621A (zh) | 用于电子装置的电磁屏蔽件 | |
| TW201226944A (en) | Semiconductor test apparatus | |
| JPH10223997A (ja) | プリント配線基板 | |
| JPH11177274A (ja) | プリント配線基板とケーブルおよび筐体との接続方法、および電子機器 | |
| US9226386B2 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
| US6646888B2 (en) | Low inductance multiple resistor EC capacitor pad | |
| IL256447B (en) | Printed circuit and methods and computer software products for their production | |
| JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
| EP0910163A1 (en) | Oscillator module | |
| JPH09232014A (ja) | インタフェースケーブル接続用コネクタ | |
| JP3559706B2 (ja) | 電子機器 | |
| Benedict et al. | PCB design for EMI/EMC compliance | |
| JP2000090752A (ja) | ケーブル、電子機器、およびケーブルの製造方法 | |
| JP2001135898A (ja) | プリント配線板 | |
| US20120145448A1 (en) | Printed circuit board with compound via |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |