JP2003043942A - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置

Info

Publication number
JP2003043942A
JP2003043942A JP2001229181A JP2001229181A JP2003043942A JP 2003043942 A JP2003043942 A JP 2003043942A JP 2001229181 A JP2001229181 A JP 2001229181A JP 2001229181 A JP2001229181 A JP 2001229181A JP 2003043942 A JP2003043942 A JP 2003043942A
Authority
JP
Japan
Prior art keywords
screw
chassis
land
circuit board
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001229181A
Other languages
English (en)
Inventor
Takanori Matsumura
隆徳 松村
Mikio Sasaki
幹雄 佐々木
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2001229181A priority Critical patent/JP2003043942A/ja
Publication of JP2003043942A publication Critical patent/JP2003043942A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 プラズマディスプレイ装置において、電気回
路ブロックの回路基板を取り付けるビスが緩むという機
構的問題を解消することを目的とする。 【解決手段】 シャーシ部材にビス17により電気的か
つ機械的に取り付けられる回路基板31を有しかつ前記
パネルに信号を印加して表示を行うための電気回路ブロ
ックとを備え、前記回路基板31のビス17が貫通する
取付け孔32の周囲に、表面に半田層33を形成したラ
ンド34を設け、かつそのランド34に銅箔付きの孔3
6を設けたものである。この構成により、ビス17が貫
通する取付け孔32の周辺部のランド34領域に形成さ
れる半田層33が均一になり、回路基板31固定時にビ
ス17を締める際にビス17が不均一に締められること
なく、シャーシ部材に回路基板31を確実にビス17に
て締め付けることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、大画面で、薄型、
軽量のディスプレイ装置として知られているプラズマデ
ィスプレイ装置に関するものである。
【0002】
【従来の技術】このプラズマディスプレイ装置では、ガ
ス放電により紫外線を発生させ、この紫外線で蛍光体を
励起して発行させカラー表示を行っている。そして、基
板上に隔壁によって区画された表示セルが設けられてお
り、これに蛍光体層が形成されている構成を有する。
【0003】このプラズマディスプレイ装置には、大別
して、駆動的にはAC型とDC型があり、放電形式では
面放電型と対向放電型の2種類があるが、高詳細化、大
画面化および製造の簡便性から、現状では、プラズマデ
ィスプレイ装置の主流は、3電極構造の面放電型のもの
で、その構造は、一方の基板上に平行に隣接した表示電
極対を有し、もう一方の基板上に表示電極と交差する方
向に配列されたアドレス電極と、隔壁、蛍光体層を有す
るもので、比較的蛍光体層を厚くすることができ、蛍光
体によるカラー表示に適している。
【0004】このようなプラズマディスプレイ装置は、
液晶パネルに比べて高速の表示が可能であり、視野角が
広いこと、大型化が容易であること、自発光型であるた
め表示品質が高いことなどの理由から、フラットパネル
ディスプレイの中で最近特に注目を集めており、多くの
人が集まる場所での表示装置や家庭で大画面の映像を楽
しむための表示装置として各種の用途に使用されてい
る。
【0005】このプラズマディスプレイ装置において
は、パネルを取り付けるシャーシ部材に、表示駆動回路
や表示駆動回路の制御信号を作る信号制御回路の電気回
路ブロックの回路基板をビスにて固定している。また、
各回路基板上のビスが取り付けられる周辺には接地強化
を目的とした半田添付のランド領域が設置してある。
【0006】
【発明が解決しようとする課題】ところが、電気回路ブ
ロックを構成する回路基板に電子部品を実装する時に半
田層を設けた際に、ビス部周辺のランド領域において半
田が局部的に付着する場合があり、この現象が原因でビ
スを締める際に不均一に締められ、その後長期間の時間
が経過することで、回路基板を固定するためのビスが緩
み始めるという機構的問題が発生する恐れがあった。
【0007】本発明はこのような現状に鑑みなされたも
ので、電気回路ブロックの回路基板を取り付けるビスが
緩むという機構的問題を解消することを目的とするもの
である。
【0008】
【課題を解決するための手段】上記目的を達成するため
に本発明のプラズマディスプレイ装置は、パネルと、シ
ャーシ部材にビスにより電気的かつ機械的に取り付けら
れる回路基板を有しかつ前記パネルに信号を印加して表
示を行うための電気回路ブロックとを備え、前記回路基
板のビスが貫通する取付け孔の周囲に、表面に半田層を
形成したランドを設け、かつそのランドに銅箔付きの孔
を設けたものである。
【0009】この構成により、ビスが貫通する取付け孔
の周辺部のランド領域に形成される半田層が均一にな
り、回路基板固定時にビスを締める際にビスが不均一に
締められることなく、シャーシ部材に回路基板を確実に
ビスにて締め付けることができる。
【0010】
【発明の実施の形態】すなわち、本発明の請求項1記載
の発明は、少なくとも前面側が透明な一対の基板を基板
間に放電空間が形成されるように対向配置するとともに
基板に電極群を配置したパネルと、シャーシ部材にビス
により電気的かつ機械的に取り付けられる回路基板を有
しかつ前記パネルに信号を印加して表示を行うための電
気回路ブロックとを備え、前記回路基板のビスが貫通す
る取付け孔の周囲に、表面に半田層を形成したランドを
設け、かつそのランドに銅箔付きの孔を設けたことを特
徴とするプラズマディスプレイ装置である。
【0011】また、本発明の請求項2に記載の発明は、
シャーシ部材にビスにより電気的かつ機械的に取り付け
られる回路基板を有する電気回路ブロックを備え、前記
回路基板のビスが貫通する取付け孔の周囲に、表面に半
田層を形成したランドを設け、かつそのランドに銅箔付
きの孔を設けたことを特徴とする電子回路装置である。
【0012】以下、本発明の一実施の形態によるプラズ
マディスプレイ装置について、図1〜図7を用いて説明
するが、本発明の実施の態様はこれに限定されるもので
はない。
【0013】まず、プラズマディスプレイ装置における
プラズマディスプレイパネルの構造について図1を用い
て説明する。図1に示すように、ガラス基板などの透明
な前面側の基板1上には、スキャン電極とサステイン電
極とで対をなすストライプ状の表示電極2が複数列形成
され、そしてその電極群を覆うように誘電体層3が形成
され、その誘電体層3上には保護膜4が形成されてい
る。
【0014】また、前記前面側の基板1に対向配置され
る背面側の基板5上には、スキャン電極及びサステイン
電極の表示電極2と交差するように、オーバーコート層
6で覆われた複数列のストライプ状のアドレス電極7が
形成されている。このアドレス電極7間のオーバーコー
ト層6上には、アドレス電極7と平行に複数の隔壁8が
配置され、この隔壁8間の側面およびオーバーコート層
6の表面に蛍光体層9が設けられている。
【0015】これらの基板1と基板5とは、スキャン電
極およびサステイン電極の表示電極2とアドレス電極7
とがほぼ直行するように、微小な放電空間を挟んで対向
配置されるとともに、周囲が封止され、そして前記放電
空間にはヘリウム、ネオン、アルゴン、キセノンのうち
の一種または混合ガスが放電ガスとして封入されてい
る。また、放電空間は、隔壁8によって複数の区画に仕
切ることにより、表示電極2とアドレス電極7との交点
が位置する複数の放電セルが設けられ、その各放電セル
には、赤色、緑色及び青色となるように蛍光体層9が一
色ずつ順次配置されている。
【0016】図2にこのプラズマディスプレイパネルの
電極配列を示しており、図2に示すようにスキャン電極
およびサステイン電極とアドレス電極とは、M行×N列
のマトリックス構成であり、行方向にはM行のスキャン
電極SCN1〜SCNMおよびサステイン電極SUS1
〜SUSMが配列され、列方向にはN列のアドレス電極
D1〜DNが配列されている。
【0017】このような電極構成のプラズマディスプレ
イパネルにおいては、アドレス電極とスキャン電極の間
に書き込みパルスを印加することにより、アドレス電極
とスキャン電極の間でアドレス放電を行い、放電セルを
選択した後、スキャン電極とサステイン電極との間に、
交互に反転する周期的な維持パルスを印可することによ
り、スキャン電極とサステイン電極との間で維持放電を
行い、所定の表示を行うものである。
【0018】また、プラズマディスプレイ装置の階調表
示駆動方式としては、一般にADS(アドレス・表示期
間分離)方式が用いられている。ADS方式では、1フ
ィールドを複数のサブフィールドに時間的に分割する。
例えば、8ビットで256階調表示を行う場合は、1フ
ィールドを8つのサブフィールドに分割する。また、各
サブフィールドは、点灯セル選択のためのアドレス放電
が行われるアドレス期間と、表示のための維持放電が行
われる維持期間(表示放電期間)とに分離される。この
ADS方式では、各サブフィールドで第1ラインから第
mラインまでPDPの前面にアドレス放電による走査が
行われ、全面アドレス放電終了時に維持放電が行われ
る。
【0019】図3にこのプラズマディスプレイ装置の表
示駆動回路のタイミングチャートの一例を示している。
図3に示すように、書き込み期間では、全てのサステイ
ン電極SUS1〜SUSMを0(V)に保持した後に、
第1行目の表示する放電セルに対応する所定のアドレス
電極D1〜DNに正の書き込みパルス電圧+Vw(V)
を、第1行目のスキャン電極SCN1に負の走査パルス
電圧−Vs(V)をそれぞれに印加すると、所定のアド
レス電極D1〜DNと第1行目のスキャン電極SCN1
との交点部において、書き込み放電が起こる。
【0020】次に、第2行目の表示する放電セルに対応
する所定のアドレス電極D1〜DNに正の書き込みパル
ス電圧+Vw(V)を、第2行目のスキャン電極SCN
2に負の走査パルス電圧−Vs(V)をそれぞれに印加
すると、所定のアドレス電極D1〜DNと第2行目のス
キャン電極SCN2との交点部において書き込み放電が
起こる。
【0021】上記同様の動作が順次に行われて、最後に
第M行目の表示する放電セルに対応する所定のアドレス
電極D1〜DNに正の書き込みパルス電圧+Vw(V)
を、第M行目のスキャン電極SCNMに負の走査パルス
電圧−Vs(V)をそれぞれに印加すると、所定のアド
レス電極D1〜DNと第M行目のスキャン電極SCNM
との交点部において書き込み放電が起こる。
【0022】次の維持期間では、全てのスキャン電極S
CN1〜SCNMを一旦0(V)に保持すると共に、全
てのサステイン電極SUS1〜SUSMに負の維持パル
ス電圧−Vm(V)を印加すると、書き込み放電を起こ
した前記交点部におけるスキャン電極SCN1〜SCN
Mとサステイン電極SUS1〜SUSMとの間に維持放
電が起こる。次に全てのスキャン電極SCN1〜SCN
Mと全てのサステイン電極SUS1〜SUSMとに負の
維持パルス電圧−Vm(V)を交互に印加することによ
り、表示する放電セルにおいて維持放電が継続して起こ
る。この維持放電の発光によりパネル表示が行われる。
【0023】次の消去期間において、全てのスキャン電
極SCN1〜SCNMを一旦0(V)に保持すると共
に、全てのサステイン電極SUS1〜SUSMに消去パ
ルス電圧−Ve(V)を印加すると、消去放電を起こし
て放電が停止する。以上の動作により、プラズマディス
プレイ装置において、一画面が表示される。
【0024】図4に上記で説明した構造のパネルを組み
込んだプラズマディスプレイ装置の全体構成の一例を示
している。図において、パネル10を収容する筐体は、
全面枠11と金属製のバックカバー12とから構成さ
れ、全面枠11の開口部には光学フィルターおよびパネ
ル10の保護を兼ねたガラス等からなる全面カバー13
が配置されている。また、この全面カバー13には電磁
波の不要輻射を抑制するために、例えば群蒸着が施され
ている。さらに、バックカバー12には、パネル10等
で発生した熱を外部に放出するための複数の通気孔12
aが設けられている。
【0025】前記パネル10は、アルミニウム等からな
るシャーシ部材14の前面に熱伝導シート15を介して
接着することにより保持され、そしてシャーシ部材14
の後面側には、パネル10を表示駆動させるための複数
の電気回路ブロック16がビス17により取り付けられ
ている。前記熱伝導シート15は、パネル10で発生し
た熱をシャーシ部材14に効率よく伝え、放熱を行うた
めのものである。
【0026】また、電気回路ブロック16はパネル10
の表示駆動とその制御を行うための電気回路を備えてお
り、銅箔による所定の配線パターンを形成した回路基板
に電子部品を実装することにより構成され、さらにパネ
ル10の縁部に引き出された電極引出部に、シャーシ部
材14の四辺の縁部を越えて延びる複数のフレキシブル
配線板(図示せず)によって電気的に接続されている。
【0027】また、シャーシ部材14の後面には、電気
回路ブロック16をビス17により締め付けて取り付け
るためと、バックカバー12を固定するためのボス部1
4aがダイカスト等による一体成型により突設されてい
る。なお、このシャーシ部材14は、アルミニウム平板
に固定ピンを固定して構成されている。
【0028】図5はこのような構成のプラズマディスプ
レイ装置において、バックカバー12を外して内部の配
置構造を示す平面図であり、図5においてスキャンドラ
イバ回路ブロック20はパネル10のスキャン電極に所
定の信号電圧を供給し、サステインドライバ回路ブロッ
ク21はパネル10のサステイン電極に所定の信号電圧
を供給し、アドレスドライバ回路ブロック22はパネル
10のアドレス電極に所定の信号電圧を供給するもの
で、スキャンドライバ回路ブロック20、サステインド
ライバ回路ブロック21はシャーシ部材14の幅方向の
両端部にそれぞれ配置され、またアドレスドライバ回路
ブロック22はシャーシ部材14の高さ方向の上端部お
よび下端部に配置されている。
【0029】制御回路ブロック23は、テレビジョンチ
ューナ等の外部機器に接続するための接続ケーブルが着
脱可能に接続される入力端子部を備えた入力信号回路ブ
ロック24から送られる映像信号に基ずき、画像データ
をパネル10の画素数に応じた画像データ信号に変換し
てアドレスドライバ回路ブロック22に供給すると共
に、放電制御タイミング信号を発生し、各々スキャンド
ライバ回路ブロック20およびサステインドライバ回路
ブロック21に供給し、階調制御等の表示駆動制御を行
うもので、シャーシ部材14のほぼ中央部に配置されて
いる。
【0030】電源ブロック25は、前記各回路ブロック
に電圧を供給するもので、前記制御回路ブロック23と
同様、シャーシ部材14のほぼ中央部に配置され、電源
ケーブル(図示せず)が装着されるコネクタ26を有す
る電源入力ブロック27を通して商用電源電圧が供給さ
れる。
【0031】ブラケット28はスタンドポールに装着さ
れるもので、シャーシ部材14の高さ方向の下端部の位
置に取り付けられている。据置用のスタンドに取り付け
たスタンドポールの先端部をブラケット28の孔に挿入
し、ビス等によりスタンドポールをブラケット28に固
定することによりスタンドが取り付けられ、これにより
パネルを立てた状態で保持されることになる。
【0032】フレキシブル配線板29は、パネル10の
スキャン電極、サステイン電極の電極引出部とスキャン
ドライバ回路ブロック20、サステインドライバ回路ブ
ロック21にフプリント配線板とを接続し、フレキシブ
ル配線板30はパネル10のアドレス電極の電極引出部
とアドレスドライバ回路ブロック22のプリント配線板
とを接続するもので、パネル10の外周部を通して、前
面側より背面側に180ど湾曲させて引き回して配置し
ている。
【0033】図6(a)、(b)および図7(a)、
(b)に電気回路ブロックの回路基板をシャーシ部材に
ビスで締付けて取り付けた状態を比較して示している。
すなわち、シャーシ部材14に電気回路ブロック16の
回路基板31をビス17で固定する場合、回路基板31
のビス17が貫通する取付け孔32の周囲に、表面に半
田層33を形成したランド34を設け、そのランド34
の上から金属ワッシャ35を介してビス17をシャーシ
部材14に締付けることにより回路基板31をシャーシ
部材14に電気的かつ機械的に取り付けている。
【0034】ところが、このような構造において、図6
に示すようなランド34にした場合、表面に形成された
半田層33が不均一に付着し、ビス17の締付けが不完
全となってしまう。
【0035】この点について検討した結果、本発明にお
いては、ランド34に回路基板31の銅箔付きの孔36
を設けたものである。すなわち、図7に示すように、ラ
ンド34に回路基板31の表裏面を銅箔にて接続する孔
36を設けることにより、半田層33が不均一に付着さ
れた場合においても銅箔付きの孔36に余分な半田が流
れ込み、ランド34上の半田層33が均一に付着された
状態になり、ビス17を締付ける際も不完全となること
がなく、シャーシ部材14に回路基板31を確実にビス
17にて締め付けることができる。
【0036】
【発明の効果】以上の説明から明らかなように本発明に
よれば、シャーシ部材に回路基板をビスにて固定した際
に、ビスの取付け孔の周辺部のランド領域の半田層が均
一に付着しているため、シャーシ部材と回路基板をビス
にて確実に取り付けることができ、長期間における振動
等が原因と考えられるビスの緩み等の機構的問題点が解
消されるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるプラズマディスプ
レイ装置のパネルの概略構成を示す斜視図
【図2】同プラズマディスプレイ装置のパネルの電極配
列を示す説明図
【図3】同プラズマディスプレイ装置の駆動方法の一例
を示す信号波形図
【図4】同プラズマディスプレイ装置の内部の配置構造
を示す分解斜視図
【図5】同プラズマディスプレイ装置の内部の配置構造
を示す平面図
【図6】(a)、(b)は従来の取付け構造の場合のビ
ス取付け部分のランド領域の平面図および断面図
【図7】(a)、(b)は本発明における取付け構造を
示すビス取付け部分のランド領域の平面図および断面図
【符号の説明】
10 プラズマディスプレイパネル 14 シャーシ部材 16 電気回路ブロック 17 ビス 31 回路基板 32 取付け孔 33 半田層 34 ランド 36 孔
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3J034 AA09 BA11 BB01 BC04 CA03 5G435 AA14 AA16 BB06 EE02 EE08 EE32 EE36 EE41 EE47 GG42 HH12 HH18 KK02

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも前面側が透明な一対の基板を
    基板間に放電空間が形成されるように対向配置するとと
    もに基板に電極群を配置したパネルと、シャーシ部材に
    ビスにより電気的かつ機械的に取り付けられる回路基板
    を有しかつ前記パネルに信号を印加して表示を行うため
    の電気回路ブロックとを備え、前記回路基板のビスが貫
    通する取付け孔の周囲に、表面に半田層を形成したラン
    ドを設け、かつそのランドに銅箔付きの孔を設けたこと
    を特徴とするプラズマディスプレイ装置。
  2. 【請求項2】 シャーシ部材にビスにより電気的かつ機
    械的に取り付けられる回路基板を有する電気回路ブロッ
    クを備え、前記回路基板のビスが貫通する取付け孔の周
    囲に、表面に半田層を形成したランドを設け、かつその
    ランドに銅箔付きの孔を設けたことを特徴とする電子回
    路装置。
JP2001229181A 2001-07-30 2001-07-30 プラズマディスプレイ装置 Pending JP2003043942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001229181A JP2003043942A (ja) 2001-07-30 2001-07-30 プラズマディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001229181A JP2003043942A (ja) 2001-07-30 2001-07-30 プラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2003043942A true JP2003043942A (ja) 2003-02-14

Family

ID=19061568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001229181A Pending JP2003043942A (ja) 2001-07-30 2001-07-30 プラズマディスプレイ装置

Country Status (1)

Country Link
JP (1) JP2003043942A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708749B1 (ko) * 2006-04-20 2007-04-17 삼성에스디아이 주식회사 회로 기판 고정 구조 및 이를 구비한 디스플레이 모듈
JP2007108603A (ja) * 2005-10-17 2007-04-26 Sharp Corp 表示装置
US7378794B2 (en) 2003-10-10 2008-05-27 Samsung Sdi Co., Ltd. Structures for coupling and grounding a circuit board in a plasma display device
JP2010265928A (ja) * 2009-05-12 2010-11-25 Topura Co Ltd アース取りねじ
JP2011145432A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 回路基板およびプラズマディスプレイ装置
US8159833B2 (en) * 2008-02-29 2012-04-17 Kabushiki Kaisha Toshiba Printed circuit board, method for forming frame ground for printed circuit board, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329993A (en) * 1986-07-24 1988-02-08 Fuji Xerox Co Ltd Wiring board and manufacture of the same
JPS6416686A (en) * 1987-07-10 1989-01-20 Tomoegawa Paper Co Ltd Thermal recording medium
JPH11352509A (ja) * 1998-06-11 1999-12-24 Advanced Display Inc 液晶表示装置
JP2001022281A (ja) * 1999-07-09 2001-01-26 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329993A (en) * 1986-07-24 1988-02-08 Fuji Xerox Co Ltd Wiring board and manufacture of the same
JPS6416686A (en) * 1987-07-10 1989-01-20 Tomoegawa Paper Co Ltd Thermal recording medium
JPH11352509A (ja) * 1998-06-11 1999-12-24 Advanced Display Inc 液晶表示装置
JP2001022281A (ja) * 1999-07-09 2001-01-26 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378794B2 (en) 2003-10-10 2008-05-27 Samsung Sdi Co., Ltd. Structures for coupling and grounding a circuit board in a plasma display device
JP2007108603A (ja) * 2005-10-17 2007-04-26 Sharp Corp 表示装置
KR100708749B1 (ko) * 2006-04-20 2007-04-17 삼성에스디아이 주식회사 회로 기판 고정 구조 및 이를 구비한 디스플레이 모듈
US8159833B2 (en) * 2008-02-29 2012-04-17 Kabushiki Kaisha Toshiba Printed circuit board, method for forming frame ground for printed circuit board, and electronic device
JP2010265928A (ja) * 2009-05-12 2010-11-25 Topura Co Ltd アース取りねじ
JP2011145432A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 回路基板およびプラズマディスプレイ装置

Similar Documents

Publication Publication Date Title
KR100530398B1 (ko) 플라즈마 디스플레이 장치
US7061178B2 (en) Plasma display
JP2003043942A (ja) プラズマディスプレイ装置
JP2003345265A (ja) プラズマディスプレイ装置
JP4333087B2 (ja) 表示装置
JP2004069889A (ja) プラズマディスプレイ装置
JP2003173150A (ja) プラズマディスプレイ装置
JP3744470B2 (ja) プラズマディスプレイ装置
JP2003043944A (ja) プラズマディスプレイ装置
JP2002353660A (ja) プラズマディスプレイ装置
JP2005340131A (ja) プラズマディスプレイ装置
JP2005084363A (ja) プラズマディスプレイ装置
JP2003043988A (ja) プラズマディスプレイ装置
JP2004054214A (ja) 表示装置
JP2004094091A (ja) プラズマディスプレイ装置
JP2011145432A (ja) 回路基板およびプラズマディスプレイ装置
JP4810771B2 (ja) プラズマディスプレイ装置およびその製造方法
JP4333097B2 (ja) プラズマディスプレイ装置
JP2006039073A (ja) プラズマディスプレイ装置
JP2005338118A (ja) プラズマディスプレイ装置
JP2004126452A (ja) プラズマディスプレイ装置の製造方法
JP2006113536A (ja) プラズマディスプレイ装置に用いられるモジュール化された印刷基板組立体、それを備えたプラズマディスプレイ装置、及びその製造方法
JP2002372923A (ja) 電子回路装置
KR100612387B1 (ko) 플라즈마 디스플레이 장치
JP2003076296A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080612

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830