JPH11352192A - 半導体集積回路の破損検知回路 - Google Patents
半導体集積回路の破損検知回路Info
- Publication number
- JPH11352192A JPH11352192A JP10164550A JP16455098A JPH11352192A JP H11352192 A JPH11352192 A JP H11352192A JP 10164550 A JP10164550 A JP 10164550A JP 16455098 A JP16455098 A JP 16455098A JP H11352192 A JPH11352192 A JP H11352192A
- Authority
- JP
- Japan
- Prior art keywords
- damage detection
- circuit
- semiconductor integrated
- damage
- waveform conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路が動作中でも安定してチップ
内の破損を検知し、装置をフェールセーフにできるよう
にする半導体集積回路の破損検知回路を提供すること。 【解決手段】 制御回路１１０より、半導体チップ１８
０に供給される破損検知クロック信号１９４を、破損検
知アナログ信号１９６に変換する入力波形変換回路１９
２と、破損検知アナログ信号１９６を半導体チップ１８
０のチップ内面に伝播する破損検知配線１９１の最終端
に、破損検知配線１９１を伝播してきた破損検知アナロ
グ信号１９６を検知結果信号１９５に変換する出力波形
変換回路１９３と、が半導体チップ１８０に内蔵され、
出力波形変換回路１９３から出力された検知結果信号１
９５を制御回路１９０に戻すようにした。
内の破損を検知し、装置をフェールセーフにできるよう
にする半導体集積回路の破損検知回路を提供すること。 【解決手段】 制御回路１１０より、半導体チップ１８
０に供給される破損検知クロック信号１９４を、破損検
知アナログ信号１９６に変換する入力波形変換回路１９
２と、破損検知アナログ信号１９６を半導体チップ１８
０のチップ内面に伝播する破損検知配線１９１の最終端
に、破損検知配線１９１を伝播してきた破損検知アナロ
グ信号１９６を検知結果信号１９５に変換する出力波形
変換回路１９３と、が半導体チップ１８０に内蔵され、
出力波形変換回路１９３から出力された検知結果信号１
９５を制御回路１９０に戻すようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
破損検知回路に関わり、特に、クラックや焼損、半導体
内の酸化膜や配線の破裂などチップ内部に損傷が発生
し、その損傷が通常のチップ出力からは異常の判断が困
難な場合においても、チップの障害を検知し、電子装置
をフェールセーフ状態にすることのできる半導体集積回
路の破損検知回路に関する。
破損検知回路に関わり、特に、クラックや焼損、半導体
内の酸化膜や配線の破裂などチップ内部に損傷が発生
し、その損傷が通常のチップ出力からは異常の判断が困
難な場合においても、チップの障害を検知し、電子装置
をフェールセーフ状態にすることのできる半導体集積回
路の破損検知回路に関する。
【０００２】
【従来の技術】従来、自動車に用いられる各種の制御装
置の構成の一例として図１０に示すようなものがある。
制御装置０８は、制御回路０１、負荷駆動用トランジス
タ回路０２、駆動回路０３、出力モニタ回路０４から構
成され、図示していない各種の入力データをもとに、負
荷０５の駆動を制御する。
置の構成の一例として図１０に示すようなものがある。
制御装置０８は、制御回路０１、負荷駆動用トランジス
タ回路０２、駆動回路０３、出力モニタ回路０４から構
成され、図示していない各種の入力データをもとに、負
荷０５の駆動を制御する。
【０００３】制御回路０１は、駆動回路０３を介して、
負荷駆動用トランジスタ回路０２のオン・オフを行う。
駆動回路０３は、制御回路０１からの信号に応じて負荷
駆動用トランジスタ回路０２のゲートに適切なレベルの
電圧を印加するレベルシフト機能を持つものである。ま
た、制御回路０１は、出力モニタ回路０４を介して、負
荷駆動用トランジスタ回路０２の出力端子電圧を監視
し、異常を検知したときに、負荷０５と電源線０７との
間に接続されているフェールセーフリレー０６を遮断し
て負荷０５の駆動を停止する。
負荷駆動用トランジスタ回路０２のオン・オフを行う。
駆動回路０３は、制御回路０１からの信号に応じて負荷
駆動用トランジスタ回路０２のゲートに適切なレベルの
電圧を印加するレベルシフト機能を持つものである。ま
た、制御回路０１は、出力モニタ回路０４を介して、負
荷駆動用トランジスタ回路０２の出力端子電圧を監視
し、異常を検知したときに、負荷０５と電源線０７との
間に接続されているフェールセーフリレー０６を遮断し
て負荷０５の駆動を停止する。
【０００４】例えば、制御回路０１が負荷駆動用トラン
ジスタ回路０２をオンするように信号を出力している
時、負荷０５および負荷駆動用トランジスタ回路０２が
正常に動作していれば、その出力端子電圧は接地電位に
近いレベルとなっている。しかし、負荷０５の短絡や負
荷駆動用トランジスタ回路０２のオープン故障などの異
常が発生した場合、この出力端子の電位は所定の値より
も大きくなる。また、同様に、制御回路０１が負荷駆動
用トランジスタ回路０２をオフするように信号を出力し
ている時、正常であれば出力端子電圧はほぼ電源電位の
レベルとなる。しかし、負荷駆動用トランジスタ回路０
２に短絡故障などの異常が発生した場合、この出力端子
電圧は所定の値よりも小さくなる。
ジスタ回路０２をオンするように信号を出力している
時、負荷０５および負荷駆動用トランジスタ回路０２が
正常に動作していれば、その出力端子電圧は接地電位に
近いレベルとなっている。しかし、負荷０５の短絡や負
荷駆動用トランジスタ回路０２のオープン故障などの異
常が発生した場合、この出力端子の電位は所定の値より
も大きくなる。また、同様に、制御回路０１が負荷駆動
用トランジスタ回路０２をオフするように信号を出力し
ている時、正常であれば出力端子電圧はほぼ電源電位の
レベルとなる。しかし、負荷駆動用トランジスタ回路０
２に短絡故障などの異常が発生した場合、この出力端子
電圧は所定の値よりも小さくなる。
【０００５】このような電子装置を半導体に集積化した
場合、例えば、負荷駆動用トランジスタ回路０２と駆動
回路０３と出力モニタ回路０４とを同一の半導体チップ
に集積化しようとした場合、通常状態では予想できなか
った何らかの外部的あるいは内部的なストレスによっ
て、半導体チップの複数箇所が同時に破損することで、
制御回路０１では破損を検知することが困難となる故障
状態が想定される。
場合、例えば、負荷駆動用トランジスタ回路０２と駆動
回路０３と出力モニタ回路０４とを同一の半導体チップ
に集積化しようとした場合、通常状態では予想できなか
った何らかの外部的あるいは内部的なストレスによっ
て、半導体チップの複数箇所が同時に破損することで、
制御回路０１では破損を検知することが困難となる故障
状態が想定される。
【０００６】このような、半導体集積回路の損傷を検知
する従来からの手法として、例えば、特開平６−１１６
１０２号公報に示されているようなものがある。これ
は、チップの損傷を検出するために考案されたもので、
この手法について、図１１にて説明する。制御回路０１
０は図１０の制御回路０１と同様の機能を持ち、半導体
チップ０８０は、図１０における負荷駆動用トランジス
タ回路０２と同様の機能を有する負荷駆動用トランジス
タ回路０２０、図１０における駆動回路０３と同様の機
能を有する駆動回路０３０、図１０の出力モニタ回路０
４と同様の機能を有する出力モニタ回路０４０を１チッ
プ上に集積化したものである。制御回路０１０は、周期
的にハイレベルとローレベルとを連続的に繰り返すチッ
プチェック用信号を半導体チップ０８０に出力する。前
記チップチェック用信号は半導体チップ０８０内部の破
損検知配線０１００に供給される。この破損検知配線０
１００は、半導体チップ０８０内部の各集積回路ブロッ
クの近傍を直列的に、すなわち、いわゆる一筆書きで配
線を施したものであり、例えば図１１に示すように、負
荷駆動用トランジスタ回路０２０、駆動回路０３０、出
力モニタ回路０４０の周囲近傍を網羅的に引き回して配
線する。破損検知配線０１００の途中の各所にインバー
タチェーン回路を挿入して構成されているものである。
さらに、この破損検知配線０１００の最終端の信号は半
導体チップ０８０から出力し、制御回路０１０に引き渡
すものとする。
する従来からの手法として、例えば、特開平６−１１６
１０２号公報に示されているようなものがある。これ
は、チップの損傷を検出するために考案されたもので、
この手法について、図１１にて説明する。制御回路０１
０は図１０の制御回路０１と同様の機能を持ち、半導体
チップ０８０は、図１０における負荷駆動用トランジス
タ回路０２と同様の機能を有する負荷駆動用トランジス
タ回路０２０、図１０における駆動回路０３と同様の機
能を有する駆動回路０３０、図１０の出力モニタ回路０
４と同様の機能を有する出力モニタ回路０４０を１チッ
プ上に集積化したものである。制御回路０１０は、周期
的にハイレベルとローレベルとを連続的に繰り返すチッ
プチェック用信号を半導体チップ０８０に出力する。前
記チップチェック用信号は半導体チップ０８０内部の破
損検知配線０１００に供給される。この破損検知配線０
１００は、半導体チップ０８０内部の各集積回路ブロッ
クの近傍を直列的に、すなわち、いわゆる一筆書きで配
線を施したものであり、例えば図１１に示すように、負
荷駆動用トランジスタ回路０２０、駆動回路０３０、出
力モニタ回路０４０の周囲近傍を網羅的に引き回して配
線する。破損検知配線０１００の途中の各所にインバー
タチェーン回路を挿入して構成されているものである。
さらに、この破損検知配線０１００の最終端の信号は半
導体チップ０８０から出力し、制御回路０１０に引き渡
すものとする。
【０００７】このような構成とすることで、例えば図１
１において、半導体チップ０８０内の何れかの回路ブロ
ックが何らかの原因で損傷した場合、これらの回路ブロ
ック近傍に配線が施されている破損検知配線０１００も
損傷を受ける。このため、破損検知配線０１００に供給
されている前記所定周期の信号の伝播は正常に行われな
くなる。制御回路０１０では、この破損検知配線０１０
０から出力される信号の周期あるいはレベルを常に監視
し、異常を検知すると、負荷０５０と電源線０７０との
間に接続されているフェールセーフリレー０６０を遮断
して負荷０５０の駆動を停止する。従って、半導体チッ
プ０８０内の破損によって、上記したような、負荷駆動
用トランジスタ回路０２０の何れかがオン状態に固定す
る故障を起し、かつ、同時に出力モニタ回路０４０の対
応する出力が負荷駆動用トランジスタ回路０２０がオフ
していることを示す値に固定する故障を起していても、
半導体チップ０８０の異常を検知することが可能とな
る。
１において、半導体チップ０８０内の何れかの回路ブロ
ックが何らかの原因で損傷した場合、これらの回路ブロ
ック近傍に配線が施されている破損検知配線０１００も
損傷を受ける。このため、破損検知配線０１００に供給
されている前記所定周期の信号の伝播は正常に行われな
くなる。制御回路０１０では、この破損検知配線０１０
０から出力される信号の周期あるいはレベルを常に監視
し、異常を検知すると、負荷０５０と電源線０７０との
間に接続されているフェールセーフリレー０６０を遮断
して負荷０５０の駆動を停止する。従って、半導体チッ
プ０８０内の破損によって、上記したような、負荷駆動
用トランジスタ回路０２０の何れかがオン状態に固定す
る故障を起し、かつ、同時に出力モニタ回路０４０の対
応する出力が負荷駆動用トランジスタ回路０２０がオフ
していることを示す値に固定する故障を起していても、
半導体チップ０８０の異常を検知することが可能とな
る。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体集積回路の破損検知方法は、以下のよ
うな問題点があった。半導体チップ０８０がアナログ回
路、デジタル回路混在チップであった場合、制御回路０
１０から出力されるチップチェック信号はクロック信号
であるため、下記理由によりアナログ回路周辺に配線す
ることは困難である。その理由は、アナログ回路周辺に
破損検知配線０１００を配線すると、この破損検知配線
０１００と、アナログ回路ブロック０９０内のアナログ
信号が伝播するアナログ配線が隣接した場合、破損検知
配線０１００を伝播するチップチェック信号であるクロ
ック信号の電圧変化により、これらの配線間にある寄生
容量を介して下記式（１）に示す電流変化がアナログ配
線に発生する。この電流変化がアナログ回路の誤動作の
原因になることが考えられる。 ΔＩ＝Ｃ＊ΔＶ／Δｔ ‥‥‥‥‥‥‥‥‥‥（１） ΔＩ：アナログ配線に発生する電流変化量 ΔＶ：チップチェック信号の電圧変化量 Δｔ：単位時間 本発明の目的は、上記従来技術の問題点を解決し、半導
体集積回路が動作中でも安定してチップ内の破損を検知
し、装置をフェールセーフにできるようにする半導体集
積回路の破損検知回路を提供することである。
うな従来の半導体集積回路の破損検知方法は、以下のよ
うな問題点があった。半導体チップ０８０がアナログ回
路、デジタル回路混在チップであった場合、制御回路０
１０から出力されるチップチェック信号はクロック信号
であるため、下記理由によりアナログ回路周辺に配線す
ることは困難である。その理由は、アナログ回路周辺に
破損検知配線０１００を配線すると、この破損検知配線
０１００と、アナログ回路ブロック０９０内のアナログ
信号が伝播するアナログ配線が隣接した場合、破損検知
配線０１００を伝播するチップチェック信号であるクロ
ック信号の電圧変化により、これらの配線間にある寄生
容量を介して下記式（１）に示す電流変化がアナログ配
線に発生する。この電流変化がアナログ回路の誤動作の
原因になることが考えられる。 ΔＩ＝Ｃ＊ΔＶ／Δｔ ‥‥‥‥‥‥‥‥‥‥（１） ΔＩ：アナログ配線に発生する電流変化量 ΔＶ：チップチェック信号の電圧変化量 Δｔ：単位時間 本発明の目的は、上記従来技術の問題点を解決し、半導
体集積回路が動作中でも安定してチップ内の破損を検知
し、装置をフェールセーフにできるようにする半導体集
積回路の破損検知回路を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体集積回路の破損検知回路は、外部監
視手段より半導体集積回路に供給される破損検知クロッ
ク信号を、ある周期で繰り返される波形で、かつ、その
波形の傾きが連続的に変化し、さらに、その波形の最大
の変化量が破損検知クロック信号での最大の変化量と比
べて十分小さい破損検知アナログ信号に変換する入力波
形変換回路と、前記破損検知アナログ信号を半導体集積
回路のチップ内面に伝播するためにくまなく配線する破
損検知配線と、この破損検知配線の最終端に、破損検知
配線を伝播してきた前記破損検知アナログ信号を検知結
果信号に変換する出力波形変換回路と、が前記半導体集
積回路に内蔵され、前記出力波形変換回路から出力され
た検知結果信号を前記外部監視手段に戻すようにしたこ
とを特徴とする。請求項２記載の半導体集積回路の破損
検知回路は、外部監視手段より、半導体集積回路に供給
される１つの破損検知クロック信号を、正相／逆相の２
つの破損検知クロック信号に変換する入力波形変換回路
と、前記２つの正相／逆相破損検知クロック信号をそれ
ぞれ半導体集積回路のチップ内面に伝播するためにくま
なく、かつ、近傍に平行に配線する２本の破損検知配線
と、これら２本の破損検知配線の最終端に、破損検知配
線を伝播してきたそれぞれの破損検知クロック信号を検
知結果信号に変換する出力波形変換回路と、が前記半導
体集積回路に内蔵され、前記出力波形変換回路から出力
された検知結果信号を外部監視手段に戻すようにしたこ
とを特徴とする。請求項３記載の半導体集積回路の破損
検知回路は、外部監視手段より、半導体集積回路に供給
される１つの破損検知クロック信号を、同じ周波数、か
つ、同じデューティ比を持ち振幅レベルの絶対値が同じ
で符号が反対である２つの破損検知アナログ信号に変換
する入力波形変換回路と、前記２つの破損破損検知アナ
ログ信号をそれぞれ半導体集積回路のチップ内面に伝播
するためにくまなく、かつ、近傍に平行に配線する２本
の破損検知配線と、これら２本の破損検知配線の最終端
に、この２本の破損検知配線を伝播してきたそれぞれの
破損検知アナログ信号を検知結果信号に変換する出力波
形変換回路と、が前記半導体集積回路に内蔵され、前記
出力波形変換回路から出力された検知結果信号を外部監
視手段に戻すようにしたことを特徴とする。
め、本発明の半導体集積回路の破損検知回路は、外部監
視手段より半導体集積回路に供給される破損検知クロッ
ク信号を、ある周期で繰り返される波形で、かつ、その
波形の傾きが連続的に変化し、さらに、その波形の最大
の変化量が破損検知クロック信号での最大の変化量と比
べて十分小さい破損検知アナログ信号に変換する入力波
形変換回路と、前記破損検知アナログ信号を半導体集積
回路のチップ内面に伝播するためにくまなく配線する破
損検知配線と、この破損検知配線の最終端に、破損検知
配線を伝播してきた前記破損検知アナログ信号を検知結
果信号に変換する出力波形変換回路と、が前記半導体集
積回路に内蔵され、前記出力波形変換回路から出力され
た検知結果信号を前記外部監視手段に戻すようにしたこ
とを特徴とする。請求項２記載の半導体集積回路の破損
検知回路は、外部監視手段より、半導体集積回路に供給
される１つの破損検知クロック信号を、正相／逆相の２
つの破損検知クロック信号に変換する入力波形変換回路
と、前記２つの正相／逆相破損検知クロック信号をそれ
ぞれ半導体集積回路のチップ内面に伝播するためにくま
なく、かつ、近傍に平行に配線する２本の破損検知配線
と、これら２本の破損検知配線の最終端に、破損検知配
線を伝播してきたそれぞれの破損検知クロック信号を検
知結果信号に変換する出力波形変換回路と、が前記半導
体集積回路に内蔵され、前記出力波形変換回路から出力
された検知結果信号を外部監視手段に戻すようにしたこ
とを特徴とする。請求項３記載の半導体集積回路の破損
検知回路は、外部監視手段より、半導体集積回路に供給
される１つの破損検知クロック信号を、同じ周波数、か
つ、同じデューティ比を持ち振幅レベルの絶対値が同じ
で符号が反対である２つの破損検知アナログ信号に変換
する入力波形変換回路と、前記２つの破損破損検知アナ
ログ信号をそれぞれ半導体集積回路のチップ内面に伝播
するためにくまなく、かつ、近傍に平行に配線する２本
の破損検知配線と、これら２本の破損検知配線の最終端
に、この２本の破損検知配線を伝播してきたそれぞれの
破損検知アナログ信号を検知結果信号に変換する出力波
形変換回路と、が前記半導体集積回路に内蔵され、前記
出力波形変換回路から出力された検知結果信号を外部監
視手段に戻すようにしたことを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて具体的に説明する。 （実施の形態１）図１に実施の形態１の構成を示す。こ
こで、負荷駆動用トランジスタ回路１２０、駆動回路１
３０、出力モニタ回路１４０、負荷１５０、フェールセ
ーフリレー１６０および電源線１７０は図１１に示した
従来例に記載したものと同様の機能を有するものであ
る。また、制御回路１１０も従来例の図１１に記載した
ものと同様の機能を有し、半導体チップ１８０に対し破
損検知クロック信号１９４を出力し、また半導体チップ
１８０からの検知結果信号１９５が入力され、この信号
により半導体チップ１８０に破損が発生したかを検知し
てフェールセーフリレー１６０に対し信号を発生する。
本実施の形態では、さらに、制御回路１１０から出力さ
れた破損検知クロック信号１９４が入力される入力波形
変換回路１９２および制御回路１１０に検知結果信号１
９５を出力する出力波形変換回路１９３を備えている。
入力波形変換回路１９２は、入力された破損検知クロッ
ク信号１９４を、例えば、ｓｉｎ波のようにある周期で
繰り返される波形で、かつ、その波形の傾きが連続的に
変化し、さらに、その波形の最大の変化量ΔＶ／Δｔが
クロック信号での最大の変化量ΔＶ／Δｔと比べて十分
小さい破損検知アナログ信号１９６に変換し、半導体チ
ップ１８０内部の各種回路ブロックの近傍を直列的に、
すなわち、いわゆる一筆書きで配線した破損検知配線１
９１に出力する機能を備えている。この入力波形変換回
路１９２の実際の回路方式の一例としてローパスフィル
タ回路がある。この破損検知配線１９１を破損検知アナ
ログ信号１９６が伝播する。出力波形変換回路１９３
は、破損検知配線１９１より入力された破損検知アナロ
グ信号１９６を検知結果信号１９５に変換し制御回路１
１０に出力する機能を備えている。この出力波形変換回
路１９３の実際の回路方式の一例としてはコンパレータ
回路がある。また破損検知配線１９１には、出力波形変
換回路１９３が破損検知アナログ信号１９６から検知結
果信号１９５に変換するのに支障をきたさない波高値レ
ベルを得るために、適宜アナログバッファを設ける。ま
た１９０は半導体チップ１８０内にあるアナログ回路ブ
ロックである。
に基づいて具体的に説明する。 （実施の形態１）図１に実施の形態１の構成を示す。こ
こで、負荷駆動用トランジスタ回路１２０、駆動回路１
３０、出力モニタ回路１４０、負荷１５０、フェールセ
ーフリレー１６０および電源線１７０は図１１に示した
従来例に記載したものと同様の機能を有するものであ
る。また、制御回路１１０も従来例の図１１に記載した
ものと同様の機能を有し、半導体チップ１８０に対し破
損検知クロック信号１９４を出力し、また半導体チップ
１８０からの検知結果信号１９５が入力され、この信号
により半導体チップ１８０に破損が発生したかを検知し
てフェールセーフリレー１６０に対し信号を発生する。
本実施の形態では、さらに、制御回路１１０から出力さ
れた破損検知クロック信号１９４が入力される入力波形
変換回路１９２および制御回路１１０に検知結果信号１
９５を出力する出力波形変換回路１９３を備えている。
入力波形変換回路１９２は、入力された破損検知クロッ
ク信号１９４を、例えば、ｓｉｎ波のようにある周期で
繰り返される波形で、かつ、その波形の傾きが連続的に
変化し、さらに、その波形の最大の変化量ΔＶ／Δｔが
クロック信号での最大の変化量ΔＶ／Δｔと比べて十分
小さい破損検知アナログ信号１９６に変換し、半導体チ
ップ１８０内部の各種回路ブロックの近傍を直列的に、
すなわち、いわゆる一筆書きで配線した破損検知配線１
９１に出力する機能を備えている。この入力波形変換回
路１９２の実際の回路方式の一例としてローパスフィル
タ回路がある。この破損検知配線１９１を破損検知アナ
ログ信号１９６が伝播する。出力波形変換回路１９３
は、破損検知配線１９１より入力された破損検知アナロ
グ信号１９６を検知結果信号１９５に変換し制御回路１
１０に出力する機能を備えている。この出力波形変換回
路１９３の実際の回路方式の一例としてはコンパレータ
回路がある。また破損検知配線１９１には、出力波形変
換回路１９３が破損検知アナログ信号１９６から検知結
果信号１９５に変換するのに支障をきたさない波高値レ
ベルを得るために、適宜アナログバッファを設ける。ま
た１９０は半導体チップ１８０内にあるアナログ回路ブ
ロックである。
【００１１】次に本実施の形態の作用を説明する。図１
において、破損検知配線１９１を伝播する破損検知信号
はアナログ信号であるため、前記（１）式の変化量ΔＶ
／Δｔは破損検知信号がクロック信号である従来の方法
に比べると非常に小さくなる。よってアナログ回路ブロ
ック１９０内のアナログ配線の近傍に配線した破損検知
配線１９１がこのアナログ配線に与える電流変化量は非
常に小さくなる。このため、破損検知配線１９１は半導
体チップ１８０内部のアナログ回路ブロック１９０を含
む全ての各回路ブロックの近傍に配線を施すことが可能
となる。このような回路構成とすると、半導体チップ１
８０内の何れかの回路ブロックが何らかの原因で損傷し
た場合、これらの回路ブロック近傍に配線が施されてい
る破損検知配線１９１も損傷を受け断線する。すると破
損検知配線１９１を伝播してきた破損検知アナログ信号
１９６は断線した箇所で正常な伝播はしなくなり、制御
回路１１０は異常を検出し、フェールセーフリレー１６
０を確実にオフすることができる。
において、破損検知配線１９１を伝播する破損検知信号
はアナログ信号であるため、前記（１）式の変化量ΔＶ
／Δｔは破損検知信号がクロック信号である従来の方法
に比べると非常に小さくなる。よってアナログ回路ブロ
ック１９０内のアナログ配線の近傍に配線した破損検知
配線１９１がこのアナログ配線に与える電流変化量は非
常に小さくなる。このため、破損検知配線１９１は半導
体チップ１８０内部のアナログ回路ブロック１９０を含
む全ての各回路ブロックの近傍に配線を施すことが可能
となる。このような回路構成とすると、半導体チップ１
８０内の何れかの回路ブロックが何らかの原因で損傷し
た場合、これらの回路ブロック近傍に配線が施されてい
る破損検知配線１９１も損傷を受け断線する。すると破
損検知配線１９１を伝播してきた破損検知アナログ信号
１９６は断線した箇所で正常な伝播はしなくなり、制御
回路１１０は異常を検出し、フェールセーフリレー１６
０を確実にオフすることができる。
【００１２】（実施の形態２）図２に実施の形態２の構
成を示す。ここで、負荷駆動用トランジスタ回路２２
０、駆動回路２３０、出力モニタ回路２４０、負荷２５
０、フェールセーフリレー２６０および電源線２７０は
図１１に示した従来例に記載したものと同様の機能を有
するものである。
成を示す。ここで、負荷駆動用トランジスタ回路２２
０、駆動回路２３０、出力モニタ回路２４０、負荷２５
０、フェールセーフリレー２６０および電源線２７０は
図１１に示した従来例に記載したものと同様の機能を有
するものである。
【００１３】また制御回路２１０も従来例の図１１に記
載したものと同様の機能を有し、半導体チップ２８０に
対し破損検知クロック信号２９４を出力し、また半導体
チップ２８０からの検知結果信号２９５が入力され、こ
の信号により半導体に破損が発生したかを検知してフェ
ールセーフリレー２６０に対し信号を発生する。本実施
の形態では、さらに、制御回路２１０から出力された破
損検知クロック信号２９４が入力される入力波形変換回
路２９２および制御回路２１０に検知結果信号２９５を
出力する出力波形変換回路２９３を備えている。入力波
形変換回路２９２は、入力された破損検知クロック信号
２９４を正相／逆相の２つの破損検知クロック信号２９
６に変換し、半導体チップ２８０内部の各種回路ブロッ
クの近傍に平行に直列的に、すなわち、いわゆる一筆書
きで配線した２本の破損検知クロック信号２９４に出力
する機能を備えている。この入力波形変換回路２９２の
実際の回路例を図３に示す。それぞれの破損検知配線２
９１を２つの破損検知クロック信号２９６がそれぞれ伝
播する。出力波形変換回路２９３は、２本の破損検知配
線２９１より入力された２つの破損検知クロック信号２
９６を１つの検知結果信号２９５に変換し制御回路２１
０に出力する機能を備えている。この出力波形変換回路
２９３の実際の回路例を図４に示す。また２９０は半導
体チップ２８０内にあるアナログ回路ブロックである。
載したものと同様の機能を有し、半導体チップ２８０に
対し破損検知クロック信号２９４を出力し、また半導体
チップ２８０からの検知結果信号２９５が入力され、こ
の信号により半導体に破損が発生したかを検知してフェ
ールセーフリレー２６０に対し信号を発生する。本実施
の形態では、さらに、制御回路２１０から出力された破
損検知クロック信号２９４が入力される入力波形変換回
路２９２および制御回路２１０に検知結果信号２９５を
出力する出力波形変換回路２９３を備えている。入力波
形変換回路２９２は、入力された破損検知クロック信号
２９４を正相／逆相の２つの破損検知クロック信号２９
６に変換し、半導体チップ２８０内部の各種回路ブロッ
クの近傍に平行に直列的に、すなわち、いわゆる一筆書
きで配線した２本の破損検知クロック信号２９４に出力
する機能を備えている。この入力波形変換回路２９２の
実際の回路例を図３に示す。それぞれの破損検知配線２
９１を２つの破損検知クロック信号２９６がそれぞれ伝
播する。出力波形変換回路２９３は、２本の破損検知配
線２９１より入力された２つの破損検知クロック信号２
９６を１つの検知結果信号２９５に変換し制御回路２１
０に出力する機能を備えている。この出力波形変換回路
２９３の実際の回路例を図４に示す。また２９０は半導
体チップ２８０内にあるアナログ回路ブロックである。
【００１４】次に本実施の形態の作用を説明する。図２
において、２本の破損検知配線２９１を伝播する破損検
知信号は正相／逆相の２つのクロック信号である。この
ため前記（１）式より、正相の破損検知クロック信号２
９６がアナログ回路ブロック２９０内のアナログ配線に
与える電流変化量と、逆相の破損検知クロック信号２９
６が与える電流変化量が打ち消されるため、２本の破損
検知配線２９１に伝播するそれぞれの正相／逆相の２つ
の破損検知クロック信号２９６が、アナログ回路ブロッ
ク２９０内のアナログ配線に与える影響はない。よって
２本の破損検知配線２９１は半導体チップ２８０内部の
アナログ回路ブロック２９０を含む全ての各回路ブロッ
クの近傍に配線を施すことが可能となる。このような回
路構成とすると、半導体チップ２８０内の何れかの回路
ブロックが何らかの原因で損傷した場合、これらの回路
ブロック近傍に配線が施されている破損検知配線２９１
も損傷を受け断線する。すると破損検知配線２９１を伝
播してきた２つの破損検知クロック信号２９６は断線し
た箇所で正常な伝播はしなくなり、制御回路２１０は異
常を検出し、フェールセーフリレー２６０を確実にオフ
することができる。図５に破損検知配線２９１が正常な
場合と断線した場合との破損検知信号波形を示す。
において、２本の破損検知配線２９１を伝播する破損検
知信号は正相／逆相の２つのクロック信号である。この
ため前記（１）式より、正相の破損検知クロック信号２
９６がアナログ回路ブロック２９０内のアナログ配線に
与える電流変化量と、逆相の破損検知クロック信号２９
６が与える電流変化量が打ち消されるため、２本の破損
検知配線２９１に伝播するそれぞれの正相／逆相の２つ
の破損検知クロック信号２９６が、アナログ回路ブロッ
ク２９０内のアナログ配線に与える影響はない。よって
２本の破損検知配線２９１は半導体チップ２８０内部の
アナログ回路ブロック２９０を含む全ての各回路ブロッ
クの近傍に配線を施すことが可能となる。このような回
路構成とすると、半導体チップ２８０内の何れかの回路
ブロックが何らかの原因で損傷した場合、これらの回路
ブロック近傍に配線が施されている破損検知配線２９１
も損傷を受け断線する。すると破損検知配線２９１を伝
播してきた２つの破損検知クロック信号２９６は断線し
た箇所で正常な伝播はしなくなり、制御回路２１０は異
常を検出し、フェールセーフリレー２６０を確実にオフ
することができる。図５に破損検知配線２９１が正常な
場合と断線した場合との破損検知信号波形を示す。
【００１５】（実施の形態３）図６に実施の形態３の構
成を示す。ここで、負荷駆動用トランジスタ回路３２
０、駆動回路３３０、出力モニタ回路３４０、負荷３５
０、フェールセーフリレー３６０および電源線３７０は
図１１に示した従来例に記載したものと同様の機能を有
するものである。
成を示す。ここで、負荷駆動用トランジスタ回路３２
０、駆動回路３３０、出力モニタ回路３４０、負荷３５
０、フェールセーフリレー３６０および電源線３７０は
図１１に示した従来例に記載したものと同様の機能を有
するものである。
【００１６】また制御回路３１０も従来例の図１１に記
載したものと同様の機能を有し、半導体チップ３８０に
対し破損検知クロック信号３９４を出力し、また半導体
チップ３８０からの検知結果信号３９５が入力され、こ
の信号により半導体に破損が発生したかを検知してフェ
ールセーフリレー３６０に対し信号を発生する。本実施
の形態では、さらに、制御回路３１０から出力された破
損検知クロック信号３９４が入力される入力波形変換回
路３９２および制御回路３１０に検知結果信号３９５を
出力する出力波形変換回路３９３を備えている。入力波
形変換回路３９２は、入力された破損検知クロック信号
３９４を正相／逆相の２つのクロック信号に変換し、さ
らに、それぞれを同じ周波数、かつ、同じデューティ比
を持ち振幅レベルの絶対値が同じで符号が反対である２
つの破損検知アナログ信号３９６に変換して、半導体チ
ップ３８０内部の各種回路ブロックの近傍に平行に直列
的に、すなわち、いわゆる一筆書きで配線した２本の破
損検知配線３９１に出力する機能を備えている。この入
力波形変換回路３９２の実際の回路例を図７に示す。そ
れぞれの破損検知配線３９１を２つの破損検知アナログ
信号３９６がそれぞれ伝播する。出力波形変換回路３９
３は、２本の破損検知配線３９１より入力された２つの
破損検知アナログ信号３９６を１つの検知結果信号３９
５に変換し制御回路３１０に出力する機能を備えてい
る。その実際の回路例を図８に示す。また３９０は半導
体チップ３８０内にあるアナログ回路ブロックである。
載したものと同様の機能を有し、半導体チップ３８０に
対し破損検知クロック信号３９４を出力し、また半導体
チップ３８０からの検知結果信号３９５が入力され、こ
の信号により半導体に破損が発生したかを検知してフェ
ールセーフリレー３６０に対し信号を発生する。本実施
の形態では、さらに、制御回路３１０から出力された破
損検知クロック信号３９４が入力される入力波形変換回
路３９２および制御回路３１０に検知結果信号３９５を
出力する出力波形変換回路３９３を備えている。入力波
形変換回路３９２は、入力された破損検知クロック信号
３９４を正相／逆相の２つのクロック信号に変換し、さ
らに、それぞれを同じ周波数、かつ、同じデューティ比
を持ち振幅レベルの絶対値が同じで符号が反対である２
つの破損検知アナログ信号３９６に変換して、半導体チ
ップ３８０内部の各種回路ブロックの近傍に平行に直列
的に、すなわち、いわゆる一筆書きで配線した２本の破
損検知配線３９１に出力する機能を備えている。この入
力波形変換回路３９２の実際の回路例を図７に示す。そ
れぞれの破損検知配線３９１を２つの破損検知アナログ
信号３９６がそれぞれ伝播する。出力波形変換回路３９
３は、２本の破損検知配線３９１より入力された２つの
破損検知アナログ信号３９６を１つの検知結果信号３９
５に変換し制御回路３１０に出力する機能を備えてい
る。その実際の回路例を図８に示す。また３９０は半導
体チップ３８０内にあるアナログ回路ブロックである。
【００１７】次に本実施の形態の作用を説明する。図８
において、２本の破損検知配線３９１を伝播する破損検
知信号は同じ周波数かつ同じデューティ比を持ち振幅レ
ベルの絶対値が同じで符号が反対である２つのアナログ
信号である。このために前記（１）式より変化量ΔＶ／
Δｔは破損検知信号がクロック信号である従来の方法に
比べると非常に小さくなり、さらに、一方の破損検知ア
ナログ信号３９６による変化量ΔＶ／Δｔと、他方の破
損検知アナログ信号３９６による変化量ΔＶ／Δｔは絶
対値が同じで符号が反対であるため、これらの２つの破
損検知アナログ信号３９６が、アナログ回路ブロック３
９０内のアナログ配線に与える影響はなくなる。よって
２本の破損検知配線３９１は半導体チップ３８０内部の
アナログ回路ブロック３９０を含む全ての各回路ブロッ
クの近傍に配線を施すことが可能となる。このような回
路構成とすると、半導体チップ３８０内の何れかの回路
ブロックが何らかの原因で損傷した場合、これらの回路
ブロック近傍に配線が施されている破損検知配線３９１
も損傷を受け断線する。すると破損検知配線３９１を伝
播してきた破損検知アナログ信号３９６は断線した箇所
で正常な伝播はしなくなり、制御回路３１０は異常を検
出し、フェールセーフリレー３６０を確実にオフするこ
とができる。図９に破損検知配線３９１が正常の場合と
断線した場合との破損検知信号波形を示す。
において、２本の破損検知配線３９１を伝播する破損検
知信号は同じ周波数かつ同じデューティ比を持ち振幅レ
ベルの絶対値が同じで符号が反対である２つのアナログ
信号である。このために前記（１）式より変化量ΔＶ／
Δｔは破損検知信号がクロック信号である従来の方法に
比べると非常に小さくなり、さらに、一方の破損検知ア
ナログ信号３９６による変化量ΔＶ／Δｔと、他方の破
損検知アナログ信号３９６による変化量ΔＶ／Δｔは絶
対値が同じで符号が反対であるため、これらの２つの破
損検知アナログ信号３９６が、アナログ回路ブロック３
９０内のアナログ配線に与える影響はなくなる。よって
２本の破損検知配線３９１は半導体チップ３８０内部の
アナログ回路ブロック３９０を含む全ての各回路ブロッ
クの近傍に配線を施すことが可能となる。このような回
路構成とすると、半導体チップ３８０内の何れかの回路
ブロックが何らかの原因で損傷した場合、これらの回路
ブロック近傍に配線が施されている破損検知配線３９１
も損傷を受け断線する。すると破損検知配線３９１を伝
播してきた破損検知アナログ信号３９６は断線した箇所
で正常な伝播はしなくなり、制御回路３１０は異常を検
出し、フェールセーフリレー３６０を確実にオフするこ
とができる。図９に破損検知配線３９１が正常の場合と
断線した場合との破損検知信号波形を示す。
【００１８】
【発明の効果】以上説明してきたように本発明の半導体
集積回路の破損検知回路によれば、破損検知配線を半導
体チップ内のデジタル回路ブロック、アナログ回路ブロ
ックを問わずくまなく配線することができる事から、従
来の方法では対応できなかったアナログ回路ブロックで
の破損に対しても高いフェールセーフ性を与える事がで
き、装置全体のフェールセーフ性をより高めることがで
きる。
集積回路の破損検知回路によれば、破損検知配線を半導
体チップ内のデジタル回路ブロック、アナログ回路ブロ
ックを問わずくまなく配線することができる事から、従
来の方法では対応できなかったアナログ回路ブロックで
の破損に対しても高いフェールセーフ性を与える事がで
き、装置全体のフェールセーフ性をより高めることがで
きる。
【図１】本発明の実施の形態１の構成を示す図である。
【図２】実施の形態２の構成を示す図である。
【図３】実施の形態２における入力波形変換回路の一例
図である。
図である。
【図４】実施の形態２における出力波形変換回路の一例
図である。
図である。
【図５】図４の出力波形変換回路の各点における信号波
形を示す図である。
形を示す図である。
【図６】実施の形態３の構成を示す図である。
【図７】実施の形態３における入力波形変換回路の一例
図である。
図である。
【図８】実施の形態３における出力波形変換回路の一例
図である。
図である。
【図９】図８の出力波形変換回路の各点における信号波
形を示す図である。
形を示す図である。
【図１０】従来の制御装置例を示す図である。
【図１１】従来の半導体集積回路の破損検知手法を示す
図である。
図である。
１１０ 制御回路 １２０ 負荷駆動用トランジスタ回路 １３０ 駆動回路 １４０ 出力モニタ回路 １５０ 負荷 １６０ フェールセーフリレー １７０ 電源線 １８０ 半導体チップ １９０ アナログ回路ブロック １９１ 破損検知配線 １９２ 入力波形変換回路 １９３ 出力波形変換回路 １９４ 破損検知クロック信号 １９５ 検知結果信号 １９６ 破損検知アナログ信号 ２１０ 制御回路 ２２０ 負荷駆動用トランジスタ回路 ２３０ 駆動回路 ２４０ 出力モニタ回路 ２５０ 負荷 ２６０ フェールセーフリレー ２７０ 電源線 ２８０ 半導体チップ ２９０ アナログ回路ブロック ２９１ 破損検知配線 ２９２ 入力波形変換回路 ２９３ 出力波形変換回路 ２９４ 破損検知クロック信号 ２９５ 検知結果信号 ２９６ 破損検知クロック信号 ３１０ 制御回路 ３２０ 負荷駆動用トランジスタ回路 ３３０ 駆動回路 ３４０ 出力モニタ回路 ３５０ 負荷 ３６０ フェールセーフリレー ３７０ 電源線 ３８０ 半導体チップ ３９０ アナログ回路ブロック ３９１ 破損検知配線 ３９２ 入力波形変換回路 ３９３ 出力波形変換回路 ３９４ 破損検知クロック信号 ３９５ 検知結果信号 ３９６ 破損検知アナログ信号
Claims (3)
- 【請求項１】 外部監視手段より半導体集積回路に供給
される破損検知クロック信号を、ある周期で繰り返され
る波形で、かつ、その波形の傾きが連続的に変化し、さ
らに、その波形の最大の変化量が破損検知クロック信号
での最大の変化量と比べて十分小さい破損検知アナログ
信号に変換する入力波形変換回路と、 前記破損検知アナログ信号を半導体集積回路のチップ内
面に伝播するためにくまなく配線する破損検知配線と、 この破損検知配線の最終端に、破損検知配線を伝播して
きた前記破損検知アナログ信号を検知結果信号に変換す
る出力波形変換回路と、が前記半導体集積回路に内蔵さ
れ、 前記出力波形変換回路から出力された検知結果信号を前
記外部監視手段に戻すようにしたことを特徴とする半導
体集積回路の破損検知回路。 - 【請求項２】 外部監視手段より、半導体集積回路に供
給される１つの破損検知クロック信号を、正相／逆相の
２つの破損検知クロック信号に変換する入力波形変換回
路と、 前記２つの正相／逆相破損検知クロック信号をそれぞれ
半導体集積回路のチップ内面に伝播するためにくまな
く、かつ、近傍に平行に配線する２本の破損検知配線
と、 これら２本の破損検知配線の最終端に、破損検知配線を
伝播してきたそれぞれの破損検知クロック信号を検知結
果信号に変換する出力波形変換回路と、が前記半導体集
積回路に内蔵され、 前記出力波形変換回路から出力された検知結果信号を外
部監視手段に戻すようにしたことを特徴とする半導体集
積回路の破損検知回路。 - 【請求項３】 外部監視手段より、半導体集積回路に供
給される１つの破損検知クロック信号を、同じ周波数、
かつ、同じデューティ比を持ち振幅レベルの絶対値が同
じで符号が反対である２つの破損検知アナログ信号に変
換する入力波形変換回路と、 前記２つの破損検知アナログ信号をそれぞれ半導体集積
回路のチップ内面に伝播するためにくまなく、かつ、近
傍に平行に配線する２本の破損検知配線と、 これら２本の破損検知配線の最終端に、この２本の破損
検知配線を伝播してきたそれぞれの破損検知アナログ信
号を検知結果信号に変換する出力波形変換回路と、が前
記半導体集積回路に内蔵され、 前記出力波形変換回路から出力された検知結果信号を外
部監視手段に戻すようにしたことを特徴とする半導体集
積回路の破損検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10164550A JPH11352192A (ja) | 1998-06-12 | 1998-06-12 | 半導体集積回路の破損検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10164550A JPH11352192A (ja) | 1998-06-12 | 1998-06-12 | 半導体集積回路の破損検知回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11352192A true JPH11352192A (ja) | 1999-12-24 |
Family
ID=15795297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10164550A Pending JPH11352192A (ja) | 1998-06-12 | 1998-06-12 | 半導体集積回路の破損検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11352192A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231224A (ja) * | 2011-04-25 | 2012-11-22 | Yamaha Corp | 半導体素子の破壊を検知する検知回路 |
| KR20170042206A (ko) * | 2015-10-08 | 2017-04-18 | 삼성전자주식회사 | 검사 회로를 갖는 반도체 칩 |
-
1998
- 1998-06-12 JP JP10164550A patent/JPH11352192A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231224A (ja) * | 2011-04-25 | 2012-11-22 | Yamaha Corp | 半導体素子の破壊を検知する検知回路 |
| KR20170042206A (ko) * | 2015-10-08 | 2017-04-18 | 삼성전자주식회사 | 검사 회로를 갖는 반도체 칩 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1821171B1 (en) | Testing apparatus and electric source circuit | |
| CN1582398A (zh) | 集成电路测试的预处理集成电路 | |
| PH12014502021B1 (en) | Performance test system for protective relay apparatus | |
| US7659878B2 (en) | Display control device | |
| JP5070923B2 (ja) | 故障信号伝送システム | |
| JP2007163301A (ja) | バーンインテスト信号発生回路及びバーンインテスト方法 | |
| JPH11352192A (ja) | 半導体集積回路の破損検知回路 | |
| JP5373457B2 (ja) | 電力変換器の異常検出方式 | |
| KR100946601B1 (ko) | 디스플레이 유닛의 드라이버 | |
| JP5049817B2 (ja) | 電力変換器制御装置 | |
| JP2012080156A (ja) | 信号伝送回路、スイッチング素子駆動回路及び電力変換装置 | |
| JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
| JP2005134655A (ja) | 液晶表示装置のドライブ回路、ドライブ回路を搭載したマイクロコントロールユニットおよびその検査方法 | |
| JP2000188829A (ja) | 電源シーケンス検出装置および電源シーケンス検出方法 | |
| JP4300773B2 (ja) | 異常検出装置 | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JP2005109560A (ja) | 外部アンテナ検出回路及び無線機器 | |
| JP4555636B2 (ja) | Ｍｏｓ−ｆｅｔ駆動回路、ドライバ回路及び半導体試験装置 | |
| KR100833200B1 (ko) | 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치 | |
| JP3196756B2 (ja) | 半導体集積回路測定装置 | |
| JP3060835B2 (ja) | 劣化評価用半導体装置 | |
| JP2836043B2 (ja) | 高速回路用擬似故障発生方法及び装置 | |
| WO2023136095A1 (ja) | 電子機器 | |
| JPH04290303A (ja) | ラッチ回路 | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 |