JPH11344953A - プラズマディスプレイパネル表示装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 疑似輪郭やフリッカが低減し良好な表示画像
を得ることができるプラズマディスプレイパネル表示装
置を提供する。 【解決手段】 フレームメモリ１は、画像信号をサブフ
ィールド毎の画像ビット信号として貯蔵する。メモリ書
き込み制御回路２は、メモリ１への画像信号の書き込み
を制御し、メモリ読み出し制御回路３は、メモリ１から
の画像信号の読み出しを制御する。サブフィールド画像
情報判定回路１２は、各サブフィールド中の画像ビット
信号の有無を判定する。画像ビット信号が全くないサブ
フィールドが少なくとも１個以上存在するフィールドに
対し、サブフィールド画像情報判定回路１２によって画
像ビット信号が存在すると判定されたサブフィールドの
みを連続的に移行させて駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィールド内時分
割駆動表示方法により中間調表示を行うプラズマディス
プレイパネル等の表示デバイスに対する表示装置及びそ
の駆動方法に係り、特に、表示画像に適応して維持放電
パルスの発光回数を変更することによりパルス制御する
プラズマディスプレイパネル表示装置及びその駆動方法
に関する。

【０００２】

【従来の技術】プラズマディスプレイパネルは、動作状
態を点灯か非点灯の２値表示として使用する。そして、
画像表示用としての多階調表示を行うために、フィール
ド（１６．６ｍｓ）内時分割駆動表示方法による視覚積
分効果を利用して中間調表示を実現させている。

【０００３】以下、従来の技術として、フィールド内時
分割駆動表示方法により中間調表示を行う３電極型のＡ
Ｃ方式プラズマディスプレイパネル表示装置を例に挙げ
て説明する。

【０００４】図５は、一般的なＡＣ方式プラズマディス
プレイパネル表示装置の一例を示すブロック図である。
図５において、フレームメモリ１には例えば８ビットの
デジタル信号に変換された画像信号（Ｒ，Ｇ，Ｂ信号）
が入力される。フレームメモリ１は２つのフィールドメ
モリで構成されており、１フィールド毎に書き込みと読
み出しが交互に切り替わる。なお、画像信号の信号形態
がＲ，Ｇ，Ｂ信号別々の３系統となっている場合には、
フレームメモリは３つ必要であり、Ｒ，Ｇ，Ｂ信号が複
合されて１系統となっている場合には、フレームメモリ
１は１つで構成される。

【０００５】メモリ書き込み制御回路２は、フレームメ
モリ１に書き込み制御信号を入力して画像信号のフレー
ムメモリ１への書き込みを制御する。メモリ読み出し制
御回路３は、フレームメモリ１に読み出し制御信号を入
力してフレームメモリ１からのサブフィールド画像ビッ
ト信号の読み出しを制御する。

【０００６】フレームメモリ１より読み出された表示デ
ータ信号であるサブフィールド画像ビット信号は、アド
レス電極駆動回路５に入力される。駆動パルス発生回路
４は、プラズマディスプレイパネル１１を駆動するため
に、アドレス電極８，Ｘ電極９，Ｙ電極１０へ供給する
各種駆動パルスを発生する。即ち、駆動パルス発生回路
４は、アドレス電極駆動回路５にアドレス電極駆動パル
スを供給し、Ｘ電極駆動回路６にＸ電極駆動パルスを供
給し、Ｙ電極駆動回路７にＹ電極駆動パルスを供給す
る。

【０００７】図６は、図５に示すプラズマディスプレイ
パネル表示装置による表示動作を説明するための駆動波
形の一例を示す図である。図６には、Ａ１〜Ａｍなるア
ドレス電極８と、ＸなるＸ電極９と、Ｙ１〜ＹｎなるＹ
電極１０に供給する駆動波形を示している。この図６に
示すように、１サブフィールドは、リセット期間，アド
レス期間，維持放電期間の３種類の期間によって構成さ
れている。なお、サブフィールドとはフィールドの一部
を構成するものであり、これについては後に詳述する。

【０００８】まず、リセット期間においては、全画面一
括消去，全画面一括書き込み，全画面一括消去の３段階
の動作が順になされる。このように、リセット期間が３
段階の動作によって構成されている主な理由は、リセッ
ト期間の次のアドレス期間における表示書き込み放電を
安定化させるためと、駆動ドライバＩＣの消費電力を抑
え、低いアドレス電圧で高速に表示書き込み放電させる
ためである。

【０００９】次に、アドレス期間においては、各サブフ
ィールドに割り当てられた表示データである画像ビット
情報を各ライン毎に順に書き込む動作を行う。アドレス
電極８では、表示ライン数にあたるｎ行分の画像ビット
情報を、Ｙ１行から１行ずつシリアルデータとして順に
出力する。このとき、各アドレス電極Ａ１〜Ａｍでは、
表示させる放電セルのみにアドレスパルスを選択的に印
加する。

【００１０】また、Ｙ電極１０には、アドレス電極８に
印加されるシリアルデータに対応して、Ｙ電極１０にお
ける電極Ｙ１から電極Ｙｎに向かって１行ずつ順番に、
アドレスパルスと同位相で、０Ｖの電圧にするスキャン
パルスが印加される。これにより、アドレス電極８にア
ドレスパルスが印加されると共に、Ｙ電極１０にスキャ
ンパルスが印加されている場合にのみ、画像ビット情報
が書き込まれる。

【００１１】そして、維持放電期間では、Ｙ電極１０と
Ｘ電極９に放電を維持させるためのサステインパルスを
交互に印加する。このとき、アドレス電極８は０Ｖに固
定しているが、アドレス期間において画像ビット情報が
書き込まれた放電セルに残留している壁電荷とサステイ
ンパルスのみで再放電（維持放電）する。従って、維持
放電期間では、アドレス期間で画像ビット情報が書き込
まれた放電セルのみ、サステインパルスを印加した回数
だけ放電が持続する。

【００１２】このように、ＡＣ方式プラズマディスプレ
イパネルには、セル自体に壁電荷を残留させて、パネル
にメモリ機能を持たせている。

【００１３】図７は、図６に示す駆動方法でサブフィー
ルド分割による中間調表示をする場合の動作の一例を示
す図である。図７における縦軸Ｙ１〜Ｙｎは表示ライン
数を示しており、横軸は時間軸を表している。

【００１４】図７では、２５６階調（８ビット）を得る
ために、１フィールド（１６．６ｍｓ）を輝度の相対比
が異なる８個のサブフィールド（ＳＦ１〜ＳＦ８）に分
割し、画像ビット情報のＬＳＢ（最下位ビット）からＭ
ＳＢ（最上位ビット）まで順番にサブフィールドを構成
している。このように、１フィールドをＭ個のサブフィ
ールドに分割して、画像ビット情報に基づいたビットの
重み付けによる視覚的な積分効果を利用して、２のＭ乗
の階調をプラズマディスプレイパネル１１に画像表現し
ている。

【００１５】それぞれのサブフィールドは、上述のよう
に、リセット期間、アドレス期間、維持放電期間で構成
される。サブフィールド毎に維持放電期間の長さが異な
っているのは、ビットの重み付けに相当した維持パルス
（サステインパルス）数を印加しているためである。実
際に印加される維持パルス数は、ＬＳＢより、１，２，
４，…，１２８であり、発光輝度を稼ぐためにさらにそ
のＮ倍（Ｎは正の整数）のパルス数を印加している。

【００１６】

【発明が解決しようとする課題】上述のように、プラズ
マディスプレイパネル表示装置の駆動方法は、１フィー
ルドを輝度の相対比が異なる複数のサブフィールドに分
割して画像信号の中間調表示を表現している。現状の駆
動条件では、画像表現に必要な８ビットのデジタル信号
による階調表現は、図７のように、１フィールドのほと
んどの期間を費やさなければならない。この駆動方法
は、静止画の場合には特に大きな問題なく画像表現でき
るが、例えば画像が１フィールド以内に動くような、動
きの速い動画像を表示する場合には、８サブフィールド
の画像を表示し終える前に、表示すべき画像が元の場所
から動いてしまう。

【００１７】そのため、ビット落ちのような画像に見え
たり、サブフィールド毎の維持放電回数の違いから疑似
輪郭が現れたり、フリッカのように見えてしまうという
問題点があった。この内、フリッカは、図７における階
調レベルが１２７と１２８付近の画像信号が連続して入
力されるときに特に顕著に現れる。

【００１８】例えば、画像信号の入力レベルが、１２
８，１２７，１２８，１２７…のように１２８付近の階
調レベルの信号が全体的に送られてくる場合には、サブ
フィールドＳＦ８のみを発光させる階調レベル１２８
と、サブフィールドＳＦ１からＳＦ７を全て発光させる
階調レベル１２７との階調表示が連続しているため、見
かけ上、２５６の階調レベルを表示しているように認識
されてしまう。また、その逆に、階調レベル１２７と階
調レベル１２８とがこの順で連続する場合には、見かけ
上、０の階調レベルを表示しているように認識されてし
まう。

【００１９】従って、前者と後者が連続すると、階調レ
ベル２５６と階調レベル０が連続することになるため、
フリッカとなって見えることとなる。

【００２０】この問題点に対して、例えば、ＭＳＢを表
示するサブフィールドＳＦ８等の上位ビットを２分割す
る等して、動画の疑似輪郭やフリッカを改善させる方法
が種々提案されている。しかし、この方法は、１フィー
ルド内のサブフィールド数が増加するため、パネルを上
下に２分割して同時並列駆動したり、駆動パルスの周波
数を増加する必要性が生じてしまう等の問題点がある。

【００２１】さらに、上述したプラズマディスプレイパ
ネル表示装置の駆動方法は、駆動回路部で消費する放電
に直接寄与しない無効電力が大きいという問題点があっ
た。この問題点を改善するものの一例として、本出願人
が先に出願した特願平８−３５３０４１号に記載されて
いる駆動方法等があるが、無効電力に対する問題点が改
善されても、上述のフリッカの問題点は解決されない。

【００２２】以上の問題点は上記の方式の表示装置に限
らず、１フィールドを輝度の相対比が異なる複数のサブ
フィールドに分割して画像信号の中間調表示を表現する
ようにしたプラズマディスプレイパネル表示装置では例
外なく全ての場合に共通に、全く同様に存在する。さら
に、その問題点はプラズマディスプレイパネル表示装置
だけに限らず、フィールド内時分割駆動表示方法による
視覚積分効果を利用して中間調表示を実現させる表示デ
バイスにおいては、全く共通の問題点である。

【００２３】本発明はこのような問題点に鑑みなされた
ものであり、疑似輪郭やフリッカが低減し良好な表示画
像を得ることができ、駆動回路部で消費する放電に直接
寄与しない無効電力も効率的に低減することのできるプ
ラズマディスプレイパネル表示装置及びその駆動方法を
提供することを目的とする。

【００２４】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、（１）１フィールドを複
数のサブフィールドに分割して画像信号の中間調表示を
行うようにし、前記サブフィールドを少なくともアドレ
ス期間と維持放電期間とで構成し、前記維持放電期間に
おいて前記画像信号の中間調表示に必要な回数だけ前記
サブフィールド毎に重み付けして維持放電を行うよう制
御するプラズマディスプレイパネル表示装置において、
前記画像信号をサブフィールド毎の画像ビット信号とし
て貯蔵するメモリと、前記メモリへの前記画像信号の書
き込みを制御するメモリ書き込み制御回路と、前記メモ
リからの前記画像信号の読み出しを制御するメモリ読み
出し制御回路と、少なくとも前記プラズマディスプレイ
パネル表示装置で表示する画像領域内で、各サブフィー
ルド中の画像ビット信号の有無を判定するサブフィール
ド画像情報判定回路とを設け、前記画像ビット信号が全
くないサブフィールドが少なくとも１個以上存在するフ
ィールドに対し、それぞれのフィールドで、前記サブフ
ィールド画像情報判定回路によって画像ビット信号が存
在すると判定されたサブフィールドのみを連続的に移行
させて駆動するよう構成したことを特徴とするプラズマ
ディスプレイパネル表示装置を提供し、（２）１フィー
ルドを複数のサブフィールドに分割して画像信号の中間
調表示を行うようにし、前記サブフィールドを少なくと
もアドレス期間と維持放電期間とで構成し、前記維持放
電期間において前記画像信号の中間調表示に必要な回数
だけ前記サブフィールド毎に重み付けして維持放電を行
うように制御するプラズマディスプレイパネル表示装置
の駆動方法において、少なくとも前記プラズマディスプ
レイパネル表示装置で表示する画像領域内で、各サブフ
ィールド中の画像ビット信号の有無を判定し、前記画像
ビット信号が全くないサブフィールドが少なくとも１個
以上存在するフィールドに対し、前記画像ビット信号が
存在するサブフィールドのみを連続的に移行させて駆動
することを特徴とするプラズマディスプレイパネル表示
装置の駆動方法を提供するものである。

【００２５】

【発明の実施の形態】以下、本発明のプラズマディスプ
レイパネル表示装置及びその駆動方法について、添付図
面を参照して説明する。図１は本発明のプラズマディス
プレイパネル表示装置の一実施例を示すブロック図、図
２は図１中のサブフィールド画像情報判定１２の具体的
な構成例を示すブロック図、図３は本発明のプラズマデ
ィスプレイパネル表示装置の駆動方法によってサブフィ
ールド分割による中間調表示をする場合の動作の一例を
示す図、図４は本発明のプラズマディスプレイパネル表
示装置の駆動方法によってサブフィールド分割による中
間調表示をする場合の動作の他の例を示す図である。

【００２６】まず、本発明のプラズマディスプレイパネ
ル表示装置の構成及び動作について説明する。本発明の
プラズマディスプレイパネル表示装置の駆動波形は従来
の図６と同様である。

【００２７】図１において、例えば８ビットのデジタル
信号に変換された画像信号（Ｒ，Ｇ，Ｂ信号）は、フレ
ームメモリ１に入力されると共に、サブフィールド画像
情報判定回路１２にも入力される。

【００２８】フレームメモリ１は２つのフィールドメモ
リで構成されており、１フィールド毎に書き込みと読み
出しが交互に切り替わる。なお、画像信号の信号形態が
Ｒ，Ｇ，Ｂ信号別々の３系統となっている場合には、フ
レームメモリは３つ必要であり、Ｒ，Ｇ，Ｂ信号が複合
されて１系統となっている場合には、フレームメモリ１
は１つで構成される。

【００２９】メモリ書き込み制御回路２は、フレームメ
モリ１に書き込み制御信号を入力して画像信号のフレー
ムメモリ１への書き込みを制御する。メモリ読み出し制
御回路３は、フレームメモリ１に読み出し制御信号を入
力してフレームメモリ１からのサブフィールド画像ビッ
ト信号の読み出しを制御する。

【００３０】フレームメモリ１より読み出された表示デ
ータ信号であるサブフィールド画像ビット信号は、アド
レス電極駆動回路５に入力される。駆動パルス発生回路
４は、プラズマディスプレイパネル１１を駆動するため
に、アドレス電極８，Ｘ電極９，Ｙ電極１０へ供給する
各種駆動パルスを発生する。即ち、駆動パルス発生回路
４は、アドレス電極駆動回路５にアドレス電極駆動パル
スを供給し、Ｘ電極駆動回路６にＸ電極駆動パルスを供
給し、Ｙ電極駆動回路７にＹ電極駆動パルスを供給す
る。

【００３１】本発明により新たに加えられたサブフィー
ルド画像情報判定回路１２は、フレームメモリ１に入力
される画像信号のプラズマディスプレイパネル１１で表
示する全ての有効画像領域において、それぞれのサブフ
ィールド毎に、画像ビット情報（画像ビット信号）があ
るかないかを判定し、そのサブフィールド画像ビット情
報をメモリ読み出し制御回路３に入力すると共に、駆動
パルス発生回路４に入力する。

【００３２】メモリ読み出し制御回路３は、サブフィー
ルド画像情報判定回路１２によって画像ビット情報がな
いと判定されたら、そのサブフィールド画像ビット信号
ではなく、画像ビット情報が存在する次のサブフィール
ドのサブフィールド画像ビット信号を読み出すよう、フ
レームメモリ１を制御する。これと同時に、駆動パルス
発生回路４は、画像ビット情報がないと判定されたサブ
フィールドの駆動パルスではなく、画像ビット情報が存
在する次のサブフィールドの駆動パルスを発生する。

【００３３】このように、本発明の表示装置及び駆動方
法では、画像ビット情報が全くないサブフィールドが少
なくとも１個存在するフィールドに対し、画像ビット情
報がないサブフィールドを飛ばして画像ビット情報が存
在するサブフィールドのみを連続的に移行させて駆動す
る。これについては、さらに後に詳述する。

【００３４】図１中のサブフィールド画像ビット情報判
定回路１２は、一例として図２に示すように構成され
る。即ち、サブフィールド画像ビット情報判定回路１２
は、８個のＪＫフリップフロップ１２１，Ｄフリップフ
ロップ１２２，セレクタ１２３を備えて構成される。な
お、ＪＫフリップフロップ１２１は、本実施例では１フ
ィールドを８サブフィールドに分割しているので８個で
あり、１フィールドにおけるサブフィールドの数に応じ
た個数となる。

【００３５】ＪＫフリップフロップ１２１の端子Ｊに
は、ＭＳＢからＬＳＢのそれぞれのビットデータが入力
され、端子Ｋには垂直同期パルスＶＤが入力され、ま
た、クロック端子には書き込みクロックＣＫＷが入力さ
れる。なお、ここでは図示を省略しているが、この書き
込みクロックＣＫＷはフレームメモリ１にも供給され、
フレームメモリ１に入力される画像信号の書き込み用ク
ロックとして使用される。

【００３６】ＪＫフリップフロップ１２１は、１フィー
ルドの期間において、一旦、端子Ｊにハイの信号が入力
されると、そのフィールドの期間は端子Ｑからの出力を
ハイに保持する。８個のＪＫフリップフロップ１２１の
出力は、それぞれＤフリップフロップ１２２の端子Ｄ１
〜Ｄ８に入力される。Ｄフリップフロップ１２２のクロ
ック端子には垂直同期パルスＶＤが入力される。このＤ
フリップフロップ１２２は遅延素子として動作するもの
であり、ＪＫフリップフロップ１２１の出力を１フィー
ルド遅延して出力する。即ち、Ｄフリップフロップ１２
２の端子Ｑ１〜Ｑ８からの出力は、サブフィールドの画
像ビット情報が存在すればハイであり、サブフィールド
の画像ビット情報が全く存在しなければ、ローとなる。

【００３７】Ｄフリップフロップ１２２の出力はセレク
タ１２３の端子ＳＦ１〜ＳＦ８に入力される。セレクタ
１２３には、メモリ読み出し制御回路３よりメモリ読み
出し制御信号が入力される。このメモリ読み出し制御信
号によって、セレクタ１２３より、フレームメモリ１よ
り出力されるサブフィールド画像ビット信号に合わせた
サブフィールドの画像ビット情報が選択的に出力され
る。

【００３８】なお、画像信号はフレームメモリ１によっ
て１フィールド遅延され、サブフィールド画像ビット情
報判定回路１２によって判定されたサブフィールドの画
像ビット情報もＤフリップフロップ１２２によって１フ
ィールド遅延されることになるので、画像信号とサブフ
ィールドの画像ビット情報とが同期している。

【００３９】セレクタ１２３の出力は、上記のようにメ
モリ読み出し制御回路３及び駆動パルス発生回路４に入
力されるので、画像ビット情報が全く存在しないサブフ
ィールドは飛ばされ、画像ビット情報が存在する次のサ
ブフィールドに移行する。従って、本発明によれば、画
像ビット情報が存在するサブフィールドは１フィールド
の期間内でまとめて駆動されることになり、その一方、
休止期間もまとめられることになる。

【００４０】ここで、本発明による、画像ビット情報が
存在するサブフィールドのみを連続的に移行させて表示
する動作の一例を図３，図４を用いて説明する。図３
は、サブフィールド画像情報判定回路１２により、プラ
ズマディスプレイパネル１１で表示する全ての有効画像
領域において、サブフィールドＳＦ５とサブフィールド
ＳＦ７の画像ビット情報がないと判定した場合の中間調
表示動作の一例を示している。図３において、（ａ）は
従来の動作例であり、（ｂ）は本発明による動作例であ
る。

【００４１】図３（ｂ）に示すように、サブフィールド
ＳＦ５，ＳＦ７の画像ビット情報がない場合に、１フィ
ールド中のサブフィールド構成からサブフィールドＳＦ
５，ＳＦ７を外して画像ビット情報が存在するサブフィ
ールドのみで構成し、それらのサブフィールドを連続的
に移行させて残った領域を休止期間とする。このように
すると、従来、画像ビット情報がなくても発生していた
各電極へ供給する駆動パルス自体をなくすことができ
る。

【００４２】従って、駆動回路部（アドレス電極駆動回
路５，Ｘ電極駆動回路６，Ｙ電極駆動回路７）で消費す
る表示放電に直接寄与しない無効電力を効率的に削減す
ることができる。

【００４３】また、画像信号の入力レベルが、１２８，
１２７，１２８，１２７…と、１２８付近の階調のレベ
ル信号が全体的に送られてくる場合には、前述したよう
に、従来では見かけ上、階調レベル２５６と階調レベル
０が連続することになるが、本発明を用いれば、図４
（ａ），（ｂ）のように、画像ビット情報が存在するサ
ブフィールドの開始位置は、常に一定位置である例えば
フィールドの先頭となる。

【００４４】従って、従来は疑似輪郭やフリッカとなっ
て見えてしまう可能性のある画像、即ち、隣接フィール
ド間にまたがる、画像ビット情報が存在するサブフィー
ルドが集中するような画像でも、本発明を適用すること
により、画像ビット情報が隣接フィールド間においても
適応的に分散され、常に表示させるサブフィールドのみ
が集中するので、疑似輪郭やフリッカの起こる確率が大
幅に減少し、表示画像品位を格段に向上させることがで
きる。

【００４５】上記の実施例では、画像ビット情報が存在
するサブフィールドの開始位置を常にフィールドの先頭
とするようにサブフィールドを構成したが、これに限ら
ず、画像ビット情報が存在するサブフィールド群を常に
フィールド内の中央に集中させたり、常に後半に集中さ
せても、同様な効果がある。

【００４６】また、本発明の駆動方法は、上記以外の例
えば、ＭＳＢを表示させるサブフィールドを複数に分割
する等のサブフィールド構成においても同様な効果があ
る。

【００４７】さらに、本発明の駆動方法は、従来、入力
画像ビット情報が全く存在しないサブフィールドにおい
て発生していた表示放電に直接関係しない補助的な放電
（リセット放電）を全てなくすことができる。よって、
従来、ＡＣ方式プラズマディスプレイパネル表示装置で
発生していた黒浮きが効率的に抑えられるので、コント
ラスト感が高まり、その分、表示品位が向上する。

【００４８】なお、本実施例では、ＡＣ方式のプラズマ
ディスプレイパネル表示装置について説明したが、本発
明の駆動方法は、ＤＣ方式プラズマディスプレイパネル
を備えたプラズマディスプレイパネル表示装置を含め、
フィールド内時分割駆動表示方法により中間調表示を行
う表示デバイスなら、全ての表示装置に対して全く同様
に適用することができる。

【００４９】

【発明の効果】以上詳細に説明したように、本発明のプ
ラズマディスプレイパネル表示装置及びその駆動方法
は、サブフィールド画像情報判定回路を設け、画像ビッ
ト信号が全くないサブフィールドが少なくとも１個以上
存在するフィールドに対し、それぞれのフィールドで、
サブフィールド画像情報判定回路によって画像ビット信
号が存在すると判定されたサブフィールドのみを連続的
に移行させて駆動するよう構成したので、駆動回路部で
消費する表示放電に直接寄与しない補助的な放電（リセ
ット放電）や各電極へ供給する駆動パルスを効果的に減
少させることができ、コントラストの向上や消費電力を
削減することができる。さらに、画像ビット信号が存在
するサブフィールドのみをフィールド内の任意の位置に
集中できるので、隣接フィールド間にまたがる、画像ビ
ット信号が存在するサブフィールドが集中するような画
像でも、疑似輪郭やフリッカが起こる確率が大幅に減少
し、表示画像の品位を格段に向上させることができる。

【図面の簡単な説明】

【図１】本発明のプラズマディスプレイパネル表示装置
の一実施例を示すブロック図である。

【図２】図１中のサブフィールド画像情報判定回路１２
の具体的構成例を示すブロック図である。

【図３】本発明のプラズマディスプレイパネル表示装置
の駆動方法によってサブフィールド分割による中間調表
示をする場合の動作の一例を示す図である。

【図４】本発明のプラズマディスプレイパネル表示装置
の駆動方法によってサブフィールド分割による中間調表
示をする場合の動作の他の一例を示す図である。

【図５】従来のプラズマディスプレイパネル表示装置の
一例を示すブロック図である。

【図６】従来例による表示動作を説明するための駆動波
形の一例を示す図である。

【図７】従来例によってサブフィールド分割による中間
調表示をする場合の動作の一例を示す図である。

【符号の説明】

１ フレームメモリ ２ メモリ書き込み制御回路 ３ メモリ読み出し制御回路 ４ 駆動パルス発生回路 ５ アドレス電極駆動回路 ６ Ｘ電極駆動回路 ７ Ｙ電極駆動回路 ８ アドレス電極 ９ Ｘ電極 １０ Ｙ電極 １１ プラズマディスプレイパネル １２ サブフィールド画像情報判定回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】１フィールドを複数のサブフィールドに分
   割して画像信号の中間調表示を行うようにし、前記サブ
   フィールドを少なくともアドレス期間と維持放電期間と
   で構成し、前記維持放電期間において前記画像信号の中
   間調表示に必要な回数だけ前記サブフィールド毎に重み
   付けして維持放電を行うよう制御するプラズマディスプ
   レイパネル表示装置において、 前記画像信号をサブフィールド毎の画像ビット信号とし
   て貯蔵するメモリと、 前記メモリへの前記画像信号の書き込みを制御するメモ
   リ書き込み制御回路と、 前記メモリからの前記画像信号の読み出しを制御するメ
   モリ読み出し制御回路と、 少なくとも前記プラズマディスプレイパネル表示装置で
   表示する画像領域内で、各サブフィールド中の画像ビッ
   ト信号の有無を判定するサブフィールド画像情報判定回
   路とを設け、 前記画像ビット信号が全くないサブフィ
   ールドが少なくとも１個以上存在するフィールドに対
   し、それぞれのフィールドで、前記サブフィールド画像
   情報判定回路によって画像ビット信号が存在すると判定
   されたサブフィールドのみを連続的に移行させて駆動す
   るよう構成したことを特徴とするプラズマディスプレイ
   パネル表示装置。
2. 【請求項２】１フィールドを複数のサブフィールドに分
   割して画像信号の中間調表示を行うようにし、前記サブ
   フィールドを少なくともアドレス期間と維持放電期間と
   で構成し、前記維持放電期間において前記画像信号の中
   間調表示に必要な回数だけ前記サブフィールド毎に重み
   付けして維持放電を行うように制御するプラズマディス
   プレイパネル表示装置の駆動方法において、 少なくとも前記プラズマディスプレイパネル表示装置で
   表示する画像領域内で、各サブフィールド中の画像ビッ
   ト信号の有無を判定し、前記画像ビット信号が全くない
   サブフィールドが少なくとも１個以上存在するフィール
   ドに対し、前記画像ビット信号が存在するサブフィール
   ドのみを連続的に移行させて駆動することを特徴とする
   プラズマディスプレイパネル表示装置の駆動方法。