JPH11340927A - パルス幅調整回路及び半導体レーザ駆動回路 - Google Patents
パルス幅調整回路及び半導体レーザ駆動回路Info
- Publication number
- JPH11340927A JPH11340927A JP10146327A JP14632798A JPH11340927A JP H11340927 A JPH11340927 A JP H11340927A JP 10146327 A JP10146327 A JP 10146327A JP 14632798 A JP14632798 A JP 14632798A JP H11340927 A JPH11340927 A JP H11340927A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- circuit
- power supply
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 半導体レーザに印加する変調信号のデューテ
ィ比を、増加、減少いずれの方向にも変化し得る半導体
レーザ駆動回路を提供する。 【解決手段】 入力される正相、逆相データ信号（ＤＡ
ＴＡ，ＤＡＴＡＢ）は入力回路１１において波形整形さ
れた後、各々パルス幅調整回路１２に出力される。パル
ス幅調整回路１２では、レベルシフト回路において、正
相、逆相に個別に適宜のレベルだけシフトさせた後、差
動増幅回路で両者の差分を算出され、ここでデューティ
比の変換が行われる。レベルシフト量は、レベルシフト
回路に含まれる電流源の出力電流によって調整される。
差動増幅回路の出力は電流スイッチ回路１３で、半導体
レーザ５に印加する注入電流に変換される。
ィ比を、増加、減少いずれの方向にも変化し得る半導体
レーザ駆動回路を提供する。 【解決手段】 入力される正相、逆相データ信号（ＤＡ
ＴＡ，ＤＡＴＡＢ）は入力回路１１において波形整形さ
れた後、各々パルス幅調整回路１２に出力される。パル
ス幅調整回路１２では、レベルシフト回路において、正
相、逆相に個別に適宜のレベルだけシフトさせた後、差
動増幅回路で両者の差分を算出され、ここでデューティ
比の変換が行われる。レベルシフト量は、レベルシフト
回路に含まれる電流源の出力電流によって調整される。
差動増幅回路の出力は電流スイッチ回路１３で、半導体
レーザ５に印加する注入電流に変換される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体レーザを駆動
する半導体レーザ駆動回路に関し、特に出力信号のデュ
ーティ比の調整する機構を備えた半導体レーザ駆動回路
に関する。
する半導体レーザ駆動回路に関し、特に出力信号のデュ
ーティ比の調整する機構を備えた半導体レーザ駆動回路
に関する。
【０００２】
【従来の技術】通常、半導体レーザの出力光強度に変調
を施す場合、半導体レーザの注入電流に変調信号を重畳
する。この様子を図９に示す。図９中のグラフの横軸
は、半導体レーザの注入電流、縦軸は、半導体レーザ出
力光パワーである。横軸の下方に示した注入電流によ
り、右方の出力光変化が得られる。
を施す場合、半導体レーザの注入電流に変調信号を重畳
する。この様子を図９に示す。図９中のグラフの横軸
は、半導体レーザの注入電流、縦軸は、半導体レーザ出
力光パワーである。横軸の下方に示した注入電流によ
り、右方の出力光変化が得られる。
【０００３】この際、光信号の消光比を十分確保するた
めに、バイアス電流はＬＤの発光しきい値電流Ｉｔｈよ
り低く設定する。このようなバイアス電流に信号パルス
電流が重畳された場合、Δｉの分だけ発光までの時間に
遅れが生じる。従って、電流のパルス幅のデューティ比
を１：１とした場合、出力光信号のデューティ比が１：
１では無くなってしまい、良好な光送信波形が得られな
くなってしまう。そこで、出力光信号のデューティ比を
１：１とするためには、注入する電流パルス幅を調整し
て発光側の電流パルス幅を広げる必要がある。
めに、バイアス電流はＬＤの発光しきい値電流Ｉｔｈよ
り低く設定する。このようなバイアス電流に信号パルス
電流が重畳された場合、Δｉの分だけ発光までの時間に
遅れが生じる。従って、電流のパルス幅のデューティ比
を１：１とした場合、出力光信号のデューティ比が１：
１では無くなってしまい、良好な光送信波形が得られな
くなってしまう。そこで、出力光信号のデューティ比を
１：１とするためには、注入する電流パルス幅を調整し
て発光側の電流パルス幅を広げる必要がある。
【０００４】従来このような半導体レーザ駆動回路とし
て、例えば特開平１−２０４５３７号公報に記載された
半導体レーザ駆動回路がある。この回路を図１０に示
す。この従来回路は、トランジスタＱ１、Ｑ２、抵抗Ｒ
６及び電流源４から構成される差動増幅回路、波形整形
回路１、２、抵抗Ｒ１〜Ｒ５及び自動光出力補償回路３
から構成される。入力されるデータ信号ＳＤ及びその逆
相信号は、波形整形回路１により波形整形を施される。
波形整形回路１の２つの出力信号のうち、逆相信号の伝
送路にのみ挿入された抵抗Ｒ１による電圧降下によっ
て、正相信号と逆相信号にレベル差が与えられる。これ
により、差動信号の正相、逆相のクロスポイントを変え
て、波形整形回路２の出力で半導体レーザに注入するパ
ルス幅を長くしている。
て、例えば特開平１−２０４５３７号公報に記載された
半導体レーザ駆動回路がある。この回路を図１０に示
す。この従来回路は、トランジスタＱ１、Ｑ２、抵抗Ｒ
６及び電流源４から構成される差動増幅回路、波形整形
回路１、２、抵抗Ｒ１〜Ｒ５及び自動光出力補償回路３
から構成される。入力されるデータ信号ＳＤ及びその逆
相信号は、波形整形回路１により波形整形を施される。
波形整形回路１の２つの出力信号のうち、逆相信号の伝
送路にのみ挿入された抵抗Ｒ１による電圧降下によっ
て、正相信号と逆相信号にレベル差が与えられる。これ
により、差動信号の正相、逆相のクロスポイントを変え
て、波形整形回路２の出力で半導体レーザに注入するパ
ルス幅を長くしている。
【０００５】
【発明が解決しようとする課題】ところが上述した従来
の半導体レーザ駆動回路では、固定抵抗を使用している
ため、設定可能なパルス幅が１通りに限られる。このた
め、適用できる半導体レーザが限定される。
の半導体レーザ駆動回路では、固定抵抗を使用している
ため、設定可能なパルス幅が１通りに限られる。このた
め、適用できる半導体レーザが限定される。
【０００６】これに対し、パルス幅の変更を可能とする
ため、例えば図１０に示した回路において抵抗Ｒ３もし
くはＲ４の一方のみ、またはＲ３，Ｒ４共に可変抵抗器
とすれば変更が可能となる。しかしながら、このような
構成を採用した場合、抵抗Ｒ３、Ｒ４共に信号伝達経路
に挿入されているため、寄生容量、寄生インダクタンス
の付加によって、変調信号に波形の劣化を来す恐れがあ
る。従って、この回路による良好なパルス幅可変は期待
できない。特に高速用途では信号そのものの伝達が困難
となる。なお、パルス幅を可変することについても、可
変抵抗を適用することについても、特開平１−２０４５
３７号公報には記載されていない。
ため、例えば図１０に示した回路において抵抗Ｒ３もし
くはＲ４の一方のみ、またはＲ３，Ｒ４共に可変抵抗器
とすれば変更が可能となる。しかしながら、このような
構成を採用した場合、抵抗Ｒ３、Ｒ４共に信号伝達経路
に挿入されているため、寄生容量、寄生インダクタンス
の付加によって、変調信号に波形の劣化を来す恐れがあ
る。従って、この回路による良好なパルス幅可変は期待
できない。特に高速用途では信号そのものの伝達が困難
となる。なお、パルス幅を可変することについても、可
変抵抗を適用することについても、特開平１−２０４５
３７号公報には記載されていない。
【０００７】さらに、上記の従来構成においては、逆相
信号用の伝送路のみにレベルシフト用の抵抗が設けら
れ、正相信号用の伝送路には挿入されていないため、パ
ルス幅を広げる方向にしか変化させることができない。
これでは、入力されるパルス幅が半導体レーザの発光に
必要なパルス幅より長かった場合、短くする側への調整
ができない。一般に、半導体レーザ駆動回路に入力され
る信号が、絶えず良好な波形であるとは限らない。特に
高速光通信用の送信器においては、実装設計の善し悪し
によって、パルス幅の乱れた信号が入力されることは容
易に予想できる。この場合、従来回路では調整が不可能
である。
信号用の伝送路のみにレベルシフト用の抵抗が設けら
れ、正相信号用の伝送路には挿入されていないため、パ
ルス幅を広げる方向にしか変化させることができない。
これでは、入力されるパルス幅が半導体レーザの発光に
必要なパルス幅より長かった場合、短くする側への調整
ができない。一般に、半導体レーザ駆動回路に入力され
る信号が、絶えず良好な波形であるとは限らない。特に
高速光通信用の送信器においては、実装設計の善し悪し
によって、パルス幅の乱れた信号が入力されることは容
易に予想できる。この場合、従来回路では調整が不可能
である。
【０００８】本発明の目的は、上記の課題を解決し、半
導体レーザからの出力光信号のデューティ比を調整可能
とするため、半導体レーザに印加する変調信号のデュー
ティ比を増加、減少の一方向のみでなく、双方向への調
整が可能な半導体レーザ駆動回路を提供することにあ
る。
導体レーザからの出力光信号のデューティ比を調整可能
とするため、半導体レーザに印加する変調信号のデュー
ティ比を増加、減少の一方向のみでなく、双方向への調
整が可能な半導体レーザ駆動回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体レーザ駆動回路は、入力端子に印加
される第１のデジタル信号のレベルを所定の値に設定し
て出力端子から出力する第１のレベルシフト回路と、前
記デジタル信号を反転した第２のデジタル信号が入力端
子に印加され、該第２のデジタル信号のレベルを所定の
値に設定して出力端子から出力する第２のレベルシフト
回路と、前記第１のレベルシフト回路の出力信号及び前
記第２のレベルシフト回路の出力信号を差動増幅し、増
幅信号を少なくとも１つの出力端子に出力する差動増幅
回路とを備えている。
め、本発明の半導体レーザ駆動回路は、入力端子に印加
される第１のデジタル信号のレベルを所定の値に設定し
て出力端子から出力する第１のレベルシフト回路と、前
記デジタル信号を反転した第２のデジタル信号が入力端
子に印加され、該第２のデジタル信号のレベルを所定の
値に設定して出力端子から出力する第２のレベルシフト
回路と、前記第１のレベルシフト回路の出力信号及び前
記第２のレベルシフト回路の出力信号を差動増幅し、増
幅信号を少なくとも１つの出力端子に出力する差動増幅
回路とを備えている。
【００１０】さらに、前記第１のレベルシフト回路また
は前記第２のレベルシフト回路は、前記入力端子がベー
ス端子に接続され、コレクタ端子が第１の電源に接続さ
れ、エミッタ端子が出力端子に接続された第１のトラン
ジスタと、該トランジスタの前記エミッタ端子に第１の
端子が接続された抵抗器と、該抵抗器の第２の端子と第
２の電源の間に接続された電流源とを備えていてもよ
い。
は前記第２のレベルシフト回路は、前記入力端子がベー
ス端子に接続され、コレクタ端子が第１の電源に接続さ
れ、エミッタ端子が出力端子に接続された第１のトラン
ジスタと、該トランジスタの前記エミッタ端子に第１の
端子が接続された抵抗器と、該抵抗器の第２の端子と第
２の電源の間に接続された電流源とを備えていてもよ
い。
【００１１】また、前記電流源は、カレントミラー回路
を備えていてもよく、カレントミラー回路に供給される
基準電流は、コレクタ接地回路のエミッタ電流として供
給されていてもよい。
を備えていてもよく、カレントミラー回路に供給される
基準電流は、コレクタ接地回路のエミッタ電流として供
給されていてもよい。
【００１２】さらに、前記第１のレベルシフト回路及び
第２のレベルシフト回路の少なくとも一方の前記カレン
トミラー回路は、供給される基準電流を調整する電流調
整手段を備えていてもよく、この電流調整手段は、可変
抵抗器を備えることができる。
第２のレベルシフト回路の少なくとも一方の前記カレン
トミラー回路は、供給される基準電流を調整する電流調
整手段を備えていてもよく、この電流調整手段は、可変
抵抗器を備えることができる。
【００１３】また、前記第１のレベルシフト回路及び第
２のレベルシフト回路の少なくとも一方の前記コレクタ
接地回路は、ベース端子に印加される電圧を調整する電
圧調整手段を備えていてもよく、この電圧調整手段は、
両端が前記第１の電源及び第２の電源の各々に接続さ
れ、中点が前記ベース端子に接続された可変抵抗器を備
えていてもよい。
２のレベルシフト回路の少なくとも一方の前記コレクタ
接地回路は、ベース端子に印加される電圧を調整する電
圧調整手段を備えていてもよく、この電圧調整手段は、
両端が前記第１の電源及び第２の電源の各々に接続さ
れ、中点が前記ベース端子に接続された可変抵抗器を備
えていてもよい。
【００１４】以上の半導体レーザ駆動回路においては、
前記第１のトランジスタが電界効果トランジスタであ
り、前記エミッタ端子に替えてソース端子を接続し、前
記ベース端子に替えてゲート端子を接続し、前記コレク
タ端子に替えてドレイン端子を接続する構成としてもよ
い。また、前記差動増幅器は、コレクタ端子が抵抗器を
介して前記第１の電源に接続され、ベース端子が前記第
１のレベルシフト回路及び第２のレベルシフト回路の出
力端子の各々に接続され、エミッタ端子が直結された２
つの第２のトランジスタと、該第２のトランジスタの前
記エミッタ端子と前記第２の電源の間に接続された電流
源とを備え、前記２つの第２のトランジスタの前記コレ
クタ端子の各々が、前記少なくとも１つの出力端子に接
続されていてもよい。また、上記の構成に替えて、前記
差動増幅器は、コレクタ端子が抵抗器を介して前記第１
の電源に接続され、ベース端子が前記第１のレベルシフ
ト回路及び第２のレベルシフト回路の出力端子の各々に
接続された２つの第２のトランジスタと、該２つの第２
のトランジスタのエミッタ端子に各々第１の端子が接続
され、第２の端子が直結された２つの抵抗器と、該２つ
の抵抗器の前記第２の端子と前記第２の電源の間に接続
された電流源とを備え、前記２つの第２のトランジスタ
の前記コレクタ端子の各々が、前記少なくとも１つの出
力端子に接続されていてもよい。
前記第１のトランジスタが電界効果トランジスタであ
り、前記エミッタ端子に替えてソース端子を接続し、前
記ベース端子に替えてゲート端子を接続し、前記コレク
タ端子に替えてドレイン端子を接続する構成としてもよ
い。また、前記差動増幅器は、コレクタ端子が抵抗器を
介して前記第１の電源に接続され、ベース端子が前記第
１のレベルシフト回路及び第２のレベルシフト回路の出
力端子の各々に接続され、エミッタ端子が直結された２
つの第２のトランジスタと、該第２のトランジスタの前
記エミッタ端子と前記第２の電源の間に接続された電流
源とを備え、前記２つの第２のトランジスタの前記コレ
クタ端子の各々が、前記少なくとも１つの出力端子に接
続されていてもよい。また、上記の構成に替えて、前記
差動増幅器は、コレクタ端子が抵抗器を介して前記第１
の電源に接続され、ベース端子が前記第１のレベルシフ
ト回路及び第２のレベルシフト回路の出力端子の各々に
接続された２つの第２のトランジスタと、該２つの第２
のトランジスタのエミッタ端子に各々第１の端子が接続
され、第２の端子が直結された２つの抵抗器と、該２つ
の抵抗器の前記第２の端子と前記第２の電源の間に接続
された電流源とを備え、前記２つの第２のトランジスタ
の前記コレクタ端子の各々が、前記少なくとも１つの出
力端子に接続されていてもよい。
【００１５】さらに、前記第２のトランジスタが電界効
果トランジスタであり、前記エミッタ端子に替えてソー
ス端子を接続し、前記ベース端子に替えてゲート端子を
接続し、前記コレクタ端子に替えてドレイン端子を接続
する構成としてもよい。また、上記のいずれかの構成に
加えてさらに、本発明の半導体レーザ駆動回路は、ベー
ス端子が前記少なくとも１つの出力端子の１つに接続さ
れ、コレクタ端子が前記半導体レーザの注入電流入力端
子の一方に接続された第３のトランジスタと、ベース端
子が前記少なくとも１つの出力端子の他の１つに接続さ
れ、コレクタ端子が抵抗器を介して前記第１の電源に接
続され、エミッタ端子が前記第３のトランジスタのエミ
ッタ端子に接続された第４のトランジスタと、前記第４
のトランジスタのエミッタ端子と前記第２の電源の間に
接続された電流源とを備えていてもよく、あるいはこれ
に替えて、ベース端子が前記少なくとも１つの出力端子
の１つに接続され、コレクタ端子が前記第１の電源に接
続され、エミッタ端子が抵抗器を介して前記第２の電源
に接続された第５のトランジスタと、ベース端子が前記
少なくとも１つの出力端子の他の１つに接続され、コレ
クタ端子が前記第１の電源に接続され、エミッタ端子が
抵抗器を介して前記第２の電源に接続された第６のトラ
ンジスタと、ベース端子が前記第５のトランジスタのエ
ミッタ端子に接続され、コレクタ端子が前記半導体レー
ザの注入電流入力端子の一方に接続された第３のトラン
ジスタと、ベース端子が前記第６のトランジスタのエミ
ッタ端子に接続され、コレクタ端子が抵抗器を介して前
記第１の電源に接続され、エミッタ端子が前記第３のト
ランジスタのエミッタ端子に接続された第４のトランジ
スタと、前記第４のトランジスタのエミッタ端子と前記
第２の電源の間に接続された電流源とを備えていてもよ
い。
果トランジスタであり、前記エミッタ端子に替えてソー
ス端子を接続し、前記ベース端子に替えてゲート端子を
接続し、前記コレクタ端子に替えてドレイン端子を接続
する構成としてもよい。また、上記のいずれかの構成に
加えてさらに、本発明の半導体レーザ駆動回路は、ベー
ス端子が前記少なくとも１つの出力端子の１つに接続さ
れ、コレクタ端子が前記半導体レーザの注入電流入力端
子の一方に接続された第３のトランジスタと、ベース端
子が前記少なくとも１つの出力端子の他の１つに接続さ
れ、コレクタ端子が抵抗器を介して前記第１の電源に接
続され、エミッタ端子が前記第３のトランジスタのエミ
ッタ端子に接続された第４のトランジスタと、前記第４
のトランジスタのエミッタ端子と前記第２の電源の間に
接続された電流源とを備えていてもよく、あるいはこれ
に替えて、ベース端子が前記少なくとも１つの出力端子
の１つに接続され、コレクタ端子が前記第１の電源に接
続され、エミッタ端子が抵抗器を介して前記第２の電源
に接続された第５のトランジスタと、ベース端子が前記
少なくとも１つの出力端子の他の１つに接続され、コレ
クタ端子が前記第１の電源に接続され、エミッタ端子が
抵抗器を介して前記第２の電源に接続された第６のトラ
ンジスタと、ベース端子が前記第５のトランジスタのエ
ミッタ端子に接続され、コレクタ端子が前記半導体レー
ザの注入電流入力端子の一方に接続された第３のトラン
ジスタと、ベース端子が前記第６のトランジスタのエミ
ッタ端子に接続され、コレクタ端子が抵抗器を介して前
記第１の電源に接続され、エミッタ端子が前記第３のト
ランジスタのエミッタ端子に接続された第４のトランジ
スタと、前記第４のトランジスタのエミッタ端子と前記
第２の電源の間に接続された電流源とを備えていてもよ
い。
【００１６】さらに、本発明の半導体レーザ駆動回路
は、前記第３のトランジスタのエミッタ端子に第１の端
子が接続されたインダクタと、該インダクタの第２の端
子と前記第２の電源との間に接続された電流源とを備え
ていてもよい。また、本発明の半導体レーザ駆動回路は
さらに、ベース端子に、外部から入力される入力デジタ
ル信号が供給され、コレクタ端子が抵抗器を介して前記
第１の電源に接続された第７のトランジスタと、ベース
端子に、前記入力デジタル信号が反転された反転デジタ
ル信号が供給され、コレクタ端子が抵抗器を介して前記
第１の電源に接続され、エミッタ端子が前記第７のトラ
ンジスタのエミッタ端子と接続された第８のトランジス
タと、該第８のトランジスタのエミッタ端子と前記第２
の電源との間に接続された電流源とを備え、前記第７の
トランジスタのコレクタ端子から、前記第１のデジタル
信号が出力され、前記第８のトランジスタのコレクタ端
子から、前記第２のデジタル信号が出力される構成とし
てもよい。
は、前記第３のトランジスタのエミッタ端子に第１の端
子が接続されたインダクタと、該インダクタの第２の端
子と前記第２の電源との間に接続された電流源とを備え
ていてもよい。また、本発明の半導体レーザ駆動回路は
さらに、ベース端子に、外部から入力される入力デジタ
ル信号が供給され、コレクタ端子が抵抗器を介して前記
第１の電源に接続された第７のトランジスタと、ベース
端子に、前記入力デジタル信号が反転された反転デジタ
ル信号が供給され、コレクタ端子が抵抗器を介して前記
第１の電源に接続され、エミッタ端子が前記第７のトラ
ンジスタのエミッタ端子と接続された第８のトランジス
タと、該第８のトランジスタのエミッタ端子と前記第２
の電源との間に接続された電流源とを備え、前記第７の
トランジスタのコレクタ端子から、前記第１のデジタル
信号が出力され、前記第８のトランジスタのコレクタ端
子から、前記第２のデジタル信号が出力される構成とし
てもよい。
【００１７】さらにまた、ベース端子に、外部から入力
される入力デジタル信号が供給され、コレクタ端子が抵
抗器を介して前記第１の電源に接続された第７のトラン
ジスタと、ベース端子に、前記第１の電源及び前記第２
の電源の中間の電圧を有する直流信号が供給され、コレ
クタ端子が抵抗器を介して前記第１の電源に接続され、
エミッタ端子が前記第７のトランジスタのエミッタ端子
と接続された第８のトランジスタと、該第８のトランジ
スタのエミッタ端子と前記第２の電源との間に接続され
た電流源とを備え、前記第７のトランジスタのコレクタ
端子から、前記第１のデジタル信号が出力され、前記第
８のトランジスタのコレクタ端子から、前記第２のデジ
タル信号が出力される構成としてもよい。
される入力デジタル信号が供給され、コレクタ端子が抵
抗器を介して前記第１の電源に接続された第７のトラン
ジスタと、ベース端子に、前記第１の電源及び前記第２
の電源の中間の電圧を有する直流信号が供給され、コレ
クタ端子が抵抗器を介して前記第１の電源に接続され、
エミッタ端子が前記第７のトランジスタのエミッタ端子
と接続された第８のトランジスタと、該第８のトランジ
スタのエミッタ端子と前記第２の電源との間に接続され
た電流源とを備え、前記第７のトランジスタのコレクタ
端子から、前記第１のデジタル信号が出力され、前記第
８のトランジスタのコレクタ端子から、前記第２のデジ
タル信号が出力される構成としてもよい。
【００１８】また、前記第１のトランジスタ乃至第８の
トランジスタが電界効果トランジスタであり、前記エミ
ッタ端子に替えてソース端子を接続し、前記ベース端子
に替えてゲート端子を接続し、前記コレクタ端子に替え
てドレイン端子を接続する構成としてもよい。
トランジスタが電界効果トランジスタであり、前記エミ
ッタ端子に替えてソース端子を接続し、前記ベース端子
に替えてゲート端子を接続し、前記コレクタ端子に替え
てドレイン端子を接続する構成としてもよい。
【００１９】本発明の半導体レーザ駆動回路において
は、パルス幅調整回路を構成するレベルシフト回路にお
いて、正相及び逆相の両信号にレベル差を与え、これら
の信号の差分を差動増幅回路で演算することにより、出
力信号を得ているため、与えられたレベル差と波形の立
ち上がり時間及び立ち下がり時間に応じたパルス幅の変
化を得ることが可能となっている。また、このパルス幅
は、上記のレベル差を適宜変化させることにより、元の
パルス幅を増加させる方向にも、減少させる方向にも変
化させることが可能となる。さらに、信号のレベル変化
は、本半導体レーザ駆動回路の直流バイアスを与える部
分の調整のみで与えており、信号が伝搬する伝送路には
影響が及ばない構成となっているため、特に高速信号に
対して波形劣化を引き起こす懸念がない。
は、パルス幅調整回路を構成するレベルシフト回路にお
いて、正相及び逆相の両信号にレベル差を与え、これら
の信号の差分を差動増幅回路で演算することにより、出
力信号を得ているため、与えられたレベル差と波形の立
ち上がり時間及び立ち下がり時間に応じたパルス幅の変
化を得ることが可能となっている。また、このパルス幅
は、上記のレベル差を適宜変化させることにより、元の
パルス幅を増加させる方向にも、減少させる方向にも変
化させることが可能となる。さらに、信号のレベル変化
は、本半導体レーザ駆動回路の直流バイアスを与える部
分の調整のみで与えており、信号が伝搬する伝送路には
影響が及ばない構成となっているため、特に高速信号に
対して波形劣化を引き起こす懸念がない。
【００２０】
【発明の実施の形態】本発明の上記および他の目的、特
徴および利点を明確にすべく、以下添付した図面を参照
しながら、本発明の実施の形態につき詳細に説明する。
徴および利点を明確にすべく、以下添付した図面を参照
しながら、本発明の実施の形態につき詳細に説明する。
【００２１】図１に本発明の第１の実施例である半導体
レーザ駆動回路の構成を示す。
レーザ駆動回路の構成を示す。
【００２２】図１の半導体レーザ駆動回路は、入力回路
１１、パルス幅調整回路１２、電流スイッチ１３及びバ
イアス電流調整回路１４から構成される。このうち、入
力回路１１は、トランジスタ２１、２２、抵抗３１、３
２及び電流源４１から構成される。また、パルス幅調整
回路１２は、トランジスタ２３〜２６、抵抗３３〜３６
及び電流源４２〜４４から構成される。電流スイッチ１
３は、トランジスタ２７〜３０、抵抗３７、３８及び電
流源４５から構成される。バイアス電流調整回路１４
は、インダクタンス５２及び電流源４６から構成され
る。また、図１中、ＶＣＣとＶＥＥは各々高電位と低電
位を、ＤＡＴＡとＤＡＴＡＢは差動入力信号をそれぞれ
表す。
１１、パルス幅調整回路１２、電流スイッチ１３及びバ
イアス電流調整回路１４から構成される。このうち、入
力回路１１は、トランジスタ２１、２２、抵抗３１、３
２及び電流源４１から構成される。また、パルス幅調整
回路１２は、トランジスタ２３〜２６、抵抗３３〜３６
及び電流源４２〜４４から構成される。電流スイッチ１
３は、トランジスタ２７〜３０、抵抗３７、３８及び電
流源４５から構成される。バイアス電流調整回路１４
は、インダクタンス５２及び電流源４６から構成され
る。また、図１中、ＶＣＣとＶＥＥは各々高電位と低電
位を、ＤＡＴＡとＤＡＴＡＢは差動入力信号をそれぞれ
表す。
【００２３】次に、図１の半導体レーザ駆動回路の動作
について説明する。
について説明する。
【００２４】図１の半導体レーザ駆動回路に入力された
差動入力信号（ＤＡＴＡ、ＤＡＴＡＢ）は、入力回路１
１を構成する差動増幅回路により、波形整形を施され
る。波形整形は、次段のパルス幅調整回路１２での波形
の処理を容易にするために行われ、所望の立ち上がり／
立ち下がり波形への整形、必要な内部振幅の確保を行っ
ている。なお、入力される信号がＤＡＴＡあるいはＤＡ
ＴＡＢの一方のみの単相信号であった場合には、単相−
差動信号変換を行う。単相−差動信号変換は、信号が印
加されていない側の入力端子の電位を、ＶＣＣ及びＶＥ
Ｅの中間電位に固定することで実現できる。
差動入力信号（ＤＡＴＡ、ＤＡＴＡＢ）は、入力回路１
１を構成する差動増幅回路により、波形整形を施され
る。波形整形は、次段のパルス幅調整回路１２での波形
の処理を容易にするために行われ、所望の立ち上がり／
立ち下がり波形への整形、必要な内部振幅の確保を行っ
ている。なお、入力される信号がＤＡＴＡあるいはＤＡ
ＴＡＢの一方のみの単相信号であった場合には、単相−
差動信号変換を行う。単相−差動信号変換は、信号が印
加されていない側の入力端子の電位を、ＶＣＣ及びＶＥ
Ｅの中間電位に固定することで実現できる。
【００２５】図２に入力回路１１の入出力波形を模式的
に示す。入力信号が単相、両相であっても、また、波形
の立ち上がりが急峻であってもなだらかであっても、入
力回路１１を透過することにより、同一の波形に一律に
変換される。
に示す。入力信号が単相、両相であっても、また、波形
の立ち上がりが急峻であってもなだらかであっても、入
力回路１１を透過することにより、同一の波形に一律に
変換される。
【００２６】入力回路１１の出力信号は、パルス幅調整
回路１２に入力される。パルス幅調整回路１２では、ま
ずレベルシフト回路で正相、逆相の信号に、レベル差を
与える。図３にレベルシフト動作を示す。ここでは動作
原理を簡単に説明するため、抵抗３３と抵抗３４の抵抗
値は等しいものとし、電流源４２は電流値ＩＳ２の固定
電流源、電流源４３は電流値ＩＳ３の可変電流源とす
る。
回路１２に入力される。パルス幅調整回路１２では、ま
ずレベルシフト回路で正相、逆相の信号に、レベル差を
与える。図３にレベルシフト動作を示す。ここでは動作
原理を簡単に説明するため、抵抗３３と抵抗３４の抵抗
値は等しいものとし、電流源４２は電流値ＩＳ２の固定
電流源、電流源４３は電流値ＩＳ３の可変電流源とす
る。
【００２７】ＩＳ２＝ＩＳ３の場合、抵抗３３と３４で
生じる電位降下が同じであるため差動増幅回路のトラン
ジスタ２５、２６に入力されるレベルは等しく、クロス
ポイントに変動はない。ＩＳ２＞ＩＳ３となった場合、
抵抗３３で生じる電圧降下より抵抗３４で生じる電位降
下の方が小さくなり、差動増幅回路のトランジスタ２
５、２６に入力されるレベルに差が生じる。この電位差
によって、差動増幅回路へ入力される信号のクロスポイ
ントが入力信号のクロスポイントよりΔｔだけ外側に変
化する。この信号が差動回路に入力された場合、出力で
は入力信号のＤＡＴＡ側のパルス幅Ｔに対してＴ＋２Δ
ｔとなる。
生じる電位降下が同じであるため差動増幅回路のトラン
ジスタ２５、２６に入力されるレベルは等しく、クロス
ポイントに変動はない。ＩＳ２＞ＩＳ３となった場合、
抵抗３３で生じる電圧降下より抵抗３４で生じる電位降
下の方が小さくなり、差動増幅回路のトランジスタ２
５、２６に入力されるレベルに差が生じる。この電位差
によって、差動増幅回路へ入力される信号のクロスポイ
ントが入力信号のクロスポイントよりΔｔだけ外側に変
化する。この信号が差動回路に入力された場合、出力で
は入力信号のＤＡＴＡ側のパルス幅Ｔに対してＴ＋２Δ
ｔとなる。
【００２８】また、ＩＳ２＜ＩＳ３となった場合は、図
４に示すように、抵抗３４での電圧降下が抵抗３３の電
圧降下より大きくなり、クロスポイントが逆にΔｔだけ
内側に変化し、出力では入力信号のＤＡＴＡ側のパルス
幅Ｔに対してＴ―２Δｔとなる。
４に示すように、抵抗３４での電圧降下が抵抗３３の電
圧降下より大きくなり、クロスポイントが逆にΔｔだけ
内側に変化し、出力では入力信号のＤＡＴＡ側のパルス
幅Ｔに対してＴ―２Δｔとなる。
【００２９】このように、パルス幅調整回路１２では、
電流源の電流値を変化させることによって、入力信号の
パルス幅Ｔに対して出力では、Ｔ−２Δｔ〜Ｔ＋２Δｔ
まで、すなわちＴを増加させる方向、及び減少させる方
向の双方に変化させることが可能である。
電流源の電流値を変化させることによって、入力信号の
パルス幅Ｔに対して出力では、Ｔ−２Δｔ〜Ｔ＋２Δｔ
まで、すなわちＴを増加させる方向、及び減少させる方
向の双方に変化させることが可能である。
【００３０】以上、抵抗３３と３４の抵抗値は等しいも
のとし、電流源４２は固定電流源、電流源４３は可変電
流源として説明したが、レベルシフト回路では、差動増
幅回路に対してレベル差を生じさせる動作をすればよ
く、抵抗３３と電流源４２、抵抗３４と電流源４３の電
圧降下において、図３で説明した動作が行われさえすれ
ば、上記の条件でなくてもよい。例えば、電流源４２を
可変電流源、電流源４３を固定電流源としても動作は可
能である。また、抵抗３３と３４の抵抗値が等しくなく
とも動作は可能である。
のとし、電流源４２は固定電流源、電流源４３は可変電
流源として説明したが、レベルシフト回路では、差動増
幅回路に対してレベル差を生じさせる動作をすればよ
く、抵抗３３と電流源４２、抵抗３４と電流源４３の電
圧降下において、図３で説明した動作が行われさえすれ
ば、上記の条件でなくてもよい。例えば、電流源４２を
可変電流源、電流源４３を固定電流源としても動作は可
能である。また、抵抗３３と３４の抵抗値が等しくなく
とも動作は可能である。
【００３１】パルス幅調整回路１２の出力は、電流スイ
ッチ回路１３に入力される。電流スイッチ回路１３で
は、トランジスタ２９、３０、電流源４５とから構成さ
れる差動増幅回路によって、電流源４５から半導体レー
ザ５０に流れ込む電流をＯＮ／ＯＦＦすることにより、
半導体レーザ５０から変調された光信号を出力させる。
電流源４５は可変電流源であって、半導体レーザ５０の
発光に必要なパルス電流を任意に与えることができる。
なお、抵抗３９は、電流スイッチ回路１３の負荷のバラ
ンスを補正するために挿入されている。
ッチ回路１３に入力される。電流スイッチ回路１３で
は、トランジスタ２９、３０、電流源４５とから構成さ
れる差動増幅回路によって、電流源４５から半導体レー
ザ５０に流れ込む電流をＯＮ／ＯＦＦすることにより、
半導体レーザ５０から変調された光信号を出力させる。
電流源４５は可変電流源であって、半導体レーザ５０の
発光に必要なパルス電流を任意に与えることができる。
なお、抵抗３９は、電流スイッチ回路１３の負荷のバラ
ンスを補正するために挿入されている。
【００３２】バイアス電流調整回路１４は、半導体レー
ザ５０の発光に対して最適なバイアス電流が得られるよ
うに、任意に調整を行うための回路である。
ザ５０の発光に対して最適なバイアス電流が得られるよ
うに、任意に調整を行うための回路である。
【００３３】図５に、パルス幅変調回路１２の第２の構
成例を示す。この構成においては、パルス幅調整回路に
含まれる差動増幅回路にエミッタ抵抗５１、６１を加え
たものである。これらのエミッタ抵抗の挿入により差動
増幅回路の入力ダイナミックレンジが拡大し、これらの
抵抗が無い場合に比べてパルス幅の調整をより精密に行
うことが可能となる。
成例を示す。この構成においては、パルス幅調整回路に
含まれる差動増幅回路にエミッタ抵抗５１、６１を加え
たものである。これらのエミッタ抵抗の挿入により差動
増幅回路の入力ダイナミックレンジが拡大し、これらの
抵抗が無い場合に比べてパルス幅の調整をより精密に行
うことが可能となる。
【００３４】図６は、パルス幅調整回路１２の第３の構
成例である。パルス幅調整回路１２におけるレベルシフ
ト回路の電流源４２、４３をカレントミラー回路で構成
したものである。この回路では、抵抗３４に流れる電流
を、可変抵抗器１１６の抵抗値によって変化させること
により、レベルを変化させている。なお、図６では、可
変抵抗器１１６のみを設けているが、抵抗器６２５を可
変抵抗器に、可変抵抗器１１６を固定の抵抗器に替えて
もよく、あるいは、両方とも可変抵抗器としてもよい。
成例である。パルス幅調整回路１２におけるレベルシフ
ト回路の電流源４２、４３をカレントミラー回路で構成
したものである。この回路では、抵抗３４に流れる電流
を、可変抵抗器１１６の抵抗値によって変化させること
により、レベルを変化させている。なお、図６では、可
変抵抗器１１６のみを設けているが、抵抗器６２５を可
変抵抗器に、可変抵抗器１１６を固定の抵抗器に替えて
もよく、あるいは、両方とも可変抵抗器としてもよい。
【００３５】図７は、パルス幅調整回路１２の第４の構
成例である。図６の構成に含まれるカレントミラー回路
に、さらにコレクタ接地回路と抵抗を加えた構成を有し
ている。抵抗３４によるレベル可変は、可変抵抗器１１
９の中点の電位で決定される。この構成で、可変抵抗器
１１９をはずした場合は、抵抗３３と３４によるレベル
シフト量を等しくすることができる。また、図７の構成
によると、信号が伝達される部分を直接調整しなくて済
むので、高速用途やＬＳＩ化に適している。
成例である。図６の構成に含まれるカレントミラー回路
に、さらにコレクタ接地回路と抵抗を加えた構成を有し
ている。抵抗３４によるレベル可変は、可変抵抗器１１
９の中点の電位で決定される。この構成で、可変抵抗器
１１９をはずした場合は、抵抗３３と３４によるレベル
シフト量を等しくすることができる。また、図７の構成
によると、信号が伝達される部分を直接調整しなくて済
むので、高速用途やＬＳＩ化に適している。
【００３６】図８は、本発明の第２の実施例による半導
体レーザ駆動回路の構成を示す図である。この第２の実
施例においては、図１に示す第１の実施例におけるトラ
ンジスタとして、電界効果トランジスタ（ＦＥＴ）を用
いている。電流スイッチング回路には、ＦＥＴでの構成
の方が適している。
体レーザ駆動回路の構成を示す図である。この第２の実
施例においては、図１に示す第１の実施例におけるトラ
ンジスタとして、電界効果トランジスタ（ＦＥＴ）を用
いている。電流スイッチング回路には、ＦＥＴでの構成
の方が適している。
【００３７】なお、図５、図６、図７に示したパルス幅
調整回路１２の他の構成についても同様にＦＥＴでの構
成が可能である。
調整回路１２の他の構成についても同様にＦＥＴでの構
成が可能である。
【００３８】
【発明の効果】以上説明したように、本発明の半導体レ
ーザ駆動回路においては、パルス幅調整回路を構成する
レベルシフト回路において、正相及び逆相の両信号にレ
ベル差を与え、これらの信号の差分を差動増幅回路で演
算することにより出力信号を得ている。従って、与えら
れたレベル差と波形の立ち上がり時間及び立ち下がり時
間に応じたパルス幅の変化を得ることができ、任意の大
きさのパルス幅変化を得ることが可能となっている。さ
らに、正相、逆相信号に与えるレベルの大小関係によっ
て、出力パルス幅を、増加もしくは減少の一方のみなら
ず、増、減両方向へ変化させることが可能となる。これ
に伴い、駆動する半導体レーザの特性に応じて駆動波形
を調整することができ、駆動する半導体レーザに関わら
ず出力光信号のデューティ比を５０％に設定することが
可能となる。さらに、正相、逆相信号のレベル差は、信
号が伝搬する伝送路に影響を及ぼすことなく与えること
が可能となっており、特に高速光伝送システムで波形劣
化を来すことのない光出力波形を得ることが可能とな
る。
ーザ駆動回路においては、パルス幅調整回路を構成する
レベルシフト回路において、正相及び逆相の両信号にレ
ベル差を与え、これらの信号の差分を差動増幅回路で演
算することにより出力信号を得ている。従って、与えら
れたレベル差と波形の立ち上がり時間及び立ち下がり時
間に応じたパルス幅の変化を得ることができ、任意の大
きさのパルス幅変化を得ることが可能となっている。さ
らに、正相、逆相信号に与えるレベルの大小関係によっ
て、出力パルス幅を、増加もしくは減少の一方のみなら
ず、増、減両方向へ変化させることが可能となる。これ
に伴い、駆動する半導体レーザの特性に応じて駆動波形
を調整することができ、駆動する半導体レーザに関わら
ず出力光信号のデューティ比を５０％に設定することが
可能となる。さらに、正相、逆相信号のレベル差は、信
号が伝搬する伝送路に影響を及ぼすことなく与えること
が可能となっており、特に高速光伝送システムで波形劣
化を来すことのない光出力波形を得ることが可能とな
る。
【図１】 本発明の第１の実施例を示す回路図である。
【図２】 本発明の第１の実施例における入力回路の動
作を説明する図である。
作を説明する図である。
【図３】 本発明の第１の実施例の動作を説明する図で
ある。
ある。
【図４】 本発明の第１の実施例の動作を説明する図で
ある。
ある。
【図５】 本発明の第１の実施例におけるパルス幅調整
回路の第２の構成例を示す回路図である。
回路の第２の構成例を示す回路図である。
【図６】 本発明の第１の実施例におけるパルス幅調整
回路の第３の構成例を示す回路図である。
回路の第３の構成例を示す回路図である。
【図７】 本発明の第１の実施例におけるパルス幅調整
回路の第４の構成例を示す回路図である。
回路の第４の構成例を示す回路図である。
【図８】 本発明の第２の実施例を示す回路図である。
【図９】 従来例の動作を示す図である。
【図１０】 従来例の構成を示す回路図である。
１、２ 波形整形回路 ３ 自動光出力補償回路 ４ 電流源 １１ 入力回路 １２ パルス幅調整回路 １３ 電流スイッチ回路 １４ バイアス電流調整回路 ２１〜３０ トランジスタ ３１〜３９ 抵抗 ４１〜４６ 電流源 ５０ 半導体レーザ ５１、６１ 抵抗 ５２ インダクタ １１６ 可変抵抗器 １１９ 可変抵抗器 １２１〜１３０ ＦＥＴ ６１１〜６１６ トランジスタ ６２１〜６２８ 抵抗
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｓ 3/096 3/103
Claims (20)
- 【請求項１】 入力端子に印加される第１のデジタル信
号のレベルを所定の値に設定して出力端子から出力する
第１のレベルシフト回路と、 前記デジタル信号を反転した第２のデジタル信号が入力
端子に印加され、該第２のデジタル信号のレベルを所定
の値に設定して出力端子から出力する第２のレベルシフ
ト回路と、 前記第１のレベルシフト回路の出力信号及び前記第２の
レベルシフト回路の出力信号を差動増幅し、増幅信号を
少なくとも１つの出力端子に出力する差動増幅回路とを
備えていることを特徴とするパルス幅調整回路。 - 【請求項２】 請求項１記載のパルス幅調整回路であっ
て、前記第１のレベルシフト回路または前記第２のレベ
ルシフト回路は、 前記入力端子がベース端子に接続され、コレクタ端子が
第１の電源に接続され、エミッタ端子が出力端子に接続
された第１のトランジスタと、 該トランジスタの前記エミッタ端子に第１の端子が接続
された抵抗器と、 該抵抗器の第２の端子と第２の電源の間に接続された電
流源とを備えていることを特徴とするパルス幅調整回
路。 - 【請求項３】 請求項２記載のパルス幅調整回路であっ
て、前記電流源は、カレントミラー回路を備えているこ
とを特徴とするパルス幅調整回路。 - 【請求項４】 請求項３記載のパルス幅調整回路であっ
て、前記カレントミラー回路に供給される基準電流が、
コレクタ接地回路のエミッタ電流として供給されること
を特徴とするパルス幅調整回路。 - 【請求項５】 請求項３記載のパルス幅調整回路であっ
て、前記第１のレベルシフト回路及び第２のレベルシフ
ト回路の少なくとも一方の前記カレントミラー回路は、
供給される基準電流を調整する電流調整手段を備えてい
ることを特徴とするパルス幅調整回路。 - 【請求項６】 請求項５記載のパルス幅調整回路であっ
て、前記電流調整手段は、可変抵抗器を備えていること
を特徴とするパルス幅調整回路。 - 【請求項７】 請求項４記載のパルス幅調整回路であっ
て、前記第１のレベルシフト回路及び第２のレベルシフ
ト回路の少なくとも一方の前記コレクタ接地回路は、ベ
ース端子に印加される電圧を調整する電圧調整手段を備
えていることを特徴とするパルス幅調整回路。 - 【請求項８】 請求項７記載のパルス幅調整回路であっ
て、前記電圧調整手段は、両端が前記第１の電源及び第
２の電源の各々に接続され、中点が前記ベース端子に接
続された可変抵抗器を備えていることを特徴とするパル
ス幅調整回路。 - 【請求項９】 請求項２乃至請求項８のいずれかの請求
項に記載されたパルス幅調整回路であって、前記第１の
トランジスタが電界効果トランジスタであり、前記エミ
ッタ端子に替えてソース端子を接続し、前記ベース端子
に替えてゲート端子を接続し、前記コレクタ端子に替え
てドレイン端子を接続することを特徴とするパルス幅調
整回路。 - 【請求項１０】 請求項２乃至請求項９のいずれかの請
求項に記載されたパルス幅調整回路であって、前記差動
増幅器は、 コレクタ端子が抵抗器を介して前記第１の電源に接続さ
れ、ベース端子が前記第１のレベルシフト回路及び第２
のレベルシフト回路の出力端子の各々に接続され、エミ
ッタ端子が直結された２つの第２のトランジスタと、 該第２のトランジスタの前記エミッタ端子と前記第２の
電源の間に接続された電流源とを備え、 前記２つの第２のトランジスタの前記コレクタ端子の各
々が、前記少なくとも１つの出力端子に接続されている
ことを特徴とするパルス幅調整回路。 - 【請求項１１】 請求項２乃至請求項９のいずれかの請
求項に記載されたパルス幅調整回路であって、前記差動
増幅器は、 コレクタ端子が抵抗器を介して前記第１の電源に接続さ
れ、ベース端子が前記第１のレベルシフト回路及び第２
のレベルシフト回路の出力端子の各々に接続された２つ
の第２のトランジスタと、 該２つの第２のトランジスタのエミッタ端子に各々第１
の端子が接続され、第２の端子が直結された２つの抵抗
器と、 該２つの抵抗器の前記第２の端子と前記第２の電源の間
に接続された電流源とを備え、 前記２つの第２のトランジスタの前記コレクタ端子の各
々が、前記少なくとも１つの出力端子に接続されている
ことを特徴とするパルス幅調整回路。 - 【請求項１２】 請求項１０又は請求項１１のいずれか
の請求項に記載されたパルス幅調整回路であって、前記
第２のトランジスタが電界効果トランジスタであり、前
記エミッタ端子に替えてソース端子を接続し、前記ベー
ス端子に替えてゲート端子を接続し、前記コレクタ端子
に替えてドレイン端子を接続することを特徴とするパル
ス幅調整回路。 - 【請求項１３】 半導体レーザを駆動する半導体レーザ
駆動回路であって、前記半導体レーザ駆動回路は、 請求項２乃至請求項１２のいずれかの請求項に記載され
たパルス幅調整回路と、 ベース端子が前記少なくとも１つの出力端子の１つに接
続され、コレクタ端子が前記半導体レーザの注入電流入
力端子の一方に接続された第３のトランジスタと、 ベース端子が前記少なくとも１つの出力端子の他の１つ
に接続され、コレクタ端子が抵抗器を介して前記第１の
電源に接続され、エミッタ端子が前記第３のトランジス
タのエミッタ端子に接続された第４のトランジスタと、 前記第４のトランジスタのエミッタ端子と前記第２の電
源の間に接続された電流源とを備えていることを特徴と
する半導体レーザ駆動回路。 - 【請求項１４】 半導体レーザを駆動する半導体レーザ
駆動回路であって、前記半導体レーザ駆動回路は、 請求項２乃至請求項１２のいずれかの請求項に記載され
たパルス幅調整回路と、 ベース端子が前記少なくとも１つの出力端子の１つに接
続され、コレクタ端子が前記第１の電源に接続され、エ
ミッタ端子が抵抗器を介して前記第２の電源に接続され
た第５のトランジスタと、 ベース端子が前記少なくとも１つの出力端子の他の１つ
に接続され、コレクタ端子が前記第１の電源に接続さ
れ、エミッタ端子が抵抗器を介して前記第２の電源に接
続された第６のトランジスタと、 ベース端子が前記第５のトランジスタのエミッタ端子に
接続され、コレクタ端子が前記半導体レーザの注入電流
入力端子の一方に接続された第３のトランジスタと、 ベース端子が前記第６のトランジスタのエミッタ端子に
接続され、コレクタ端子が抵抗器を介して前記第１の電
源に接続され、エミッタ端子が前記第３のトランジスタ
のエミッタ端子に接続された第４のトランジスタと、 前記第４のトランジスタのエミッタ端子と前記第２の電
源の間に接続された電流源とを備えていることを特徴と
する半導体レーザ駆動回路。 - 【請求項１５】 請求項１３又は請求項１４のいずれか
の請求項に記載された半導体レーザ駆動回路であって、
該半導体レーザ駆動回路はさらに、 前記第３のトランジスタのエミッタ端子に第１の端子が
接続されたインダクタと、 該インダクタの第２の端子と前記第２の電源との間に接
続された電流源とを備えていることを特徴とする半導体
レーザ駆動回路。 - 【請求項１６】 請求項１３乃至請求項１５のいずれか
の請求項に記載された半導体レーザ駆動回路であって、
該半導体レーザ駆動回路はさらに、 ベース端子に、外部から入力される入力デジタル信号が
供給され、コレクタ端子が抵抗器を介して前記第１の電
源に接続された第７のトランジスタと、 ベース端子に、前記入力デジタル信号が反転された反転
デジタル信号が供給され、コレクタ端子が抵抗器を介し
て前記第１の電源に接続され、エミッタ端子が前記第７
のトランジスタのエミッタ端子と接続された第８のトラ
ンジスタと、 該第８のトランジスタのエミッタ端子と前記第２の電源
との間に接続された電流源とを備え、 前記第７のトランジスタのコレクタ端子から、前記第１
のデジタル信号が出力され、前記第８のトランジスタの
コレクタ端子から、前記第２のデジタル信号が出力され
ることを特徴とする半導体レーザ駆動回路。 - 【請求項１７】 請求項１３乃至請求項１５のいずれか
の請求項に記載された半導体レーザ駆動回路であって、
該半導体レーザ駆動回路はさらに、 ベース端子に、外部から入力される入力デジタル信号が
供給され、コレクタ端子が抵抗器を介して前記第１の電
源に接続された第７のトランジスタと、 ベース端子に、前記第１の電源及び前記第２の電源の中
間の電圧を有する直流信号が供給され、コレクタ端子が
抵抗器を介して前記第１の電源に接続され、エミッタ端
子が前記第７のトランジスタのエミッタ端子と接続され
た第８のトランジスタと、 該第８のトランジスタのエミッタ端子と前記第２の電源
との間に接続された電流源とを備え、 前記第７のトランジスタのコレクタ端子から、前記第１
のデジタル信号が出力され、前記第８のトランジスタの
コレクタ端子から、前記第２のデジタル信号が出力され
ることを特徴とする半導体レーザ駆動回路。 - 【請求項１８】 請求項１３乃至請求項１７のいずれか
の請求項に記載された半導体レーザ駆動回路であって、
前記第１のトランジスタ乃至第８のトランジスタが電界
効果トランジスタであり、前記エミッタ端子に替えてソ
ース端子を接続し、前記ベース端子に替えてゲート端子
を接続し、前記コレクタ端子に替えてドレイン端子を接
続することを特徴とする半導体レーザ駆動回路。 - 【請求項１９】 半導体レーザを駆動する半導体レーザ
駆動回路であって、前記半導体レーザ駆動回路は、 入力端子に印加される第１の信号のレベルを所定の値に
設定して出力端子から出力する第１のレベルシフト回路
と、第２の信号が入力端子に印加され、該第２の信号の
レベルを所定の値に設定して出力端子から出力する第２
のレベルシフト回路と、 前記第１のレベルシフト回路の出力信号及び前記第２の
レベルシフト回路の出力信号を差動増幅し、増幅信号を
少なくとも１つの出力端子に出力する差動増幅回路と、 ベース端子が前記少なくとも１つの出力端子の１つに接
続され、コレクタ端子が前記半導体レーザの注入電流入
力端子の一方に接続された第３のトランジスタと、 ベース端子が前記少なくとも１つの出力端子の他の１つ
に接続され、コレクタ端子が抵抗器を介して前記第１の
電源に接続され、エミッタ端子が前記第３のトランジス
タのエミッタ端子に接続された第４のトランジスタと、 前記第４のトランジスタのエミッタ端子と前記第２の電
源の間に接続された電流源とを備え、 前記第１のレベルシフト回路または前記第２のレベルシ
フト回路は、 前記入力端子がベース端子に接続され、コレクタ端子が
第１の電源に接続され、エミッタ端子が出力端子に接続
された第１のトランジスタと、 該トランジスタの前記エミッタ端子に第１の端子が接続
された抵抗器と、 該抵抗器の第２の端子と第２の電源の間に接続された電
流源とを備えていることを特徴とする半導体レーザ駆動
回路。 - 【請求項２０】 半導体レーザを駆動する半導体レーザ
駆動回路であって、前記半導体レーザ駆動回路は、 入力端子に印加される第１の信号のレベルを所定の値に
設定して出力端子から出力する第１のレベルシフト回路
と、第２の信号が入力端子に印加され、該第２の信号の
レベルを所定の値に設定して出力端子から出力する第２
のレベルシフト回路と、 前記第１のレベルシフト回路の出力信号及び前記第２の
レベルシフト回路の出力信号を差動増幅し、増幅信号を
少なくとも１つの出力端子に出力する差動増幅回路と、 ベース端子が前記少なくとも１つの出力端子の１つに接
続され、コレクタ端子が前記第１の電源に接続され、エ
ミッタ端子が抵抗器を介して前記第２の電源に接続され
た第５のトランジスタと、 ベース端子が前記少なくとも１つの出力端子の他の１つ
に接続され、コレクタ端子が前記第１の電源に接続さ
れ、エミッタ端子が抵抗器を介して前記第２の電源に接
続された第６のトランジスタと、 ベース端子が前記第５のトランジスタのエミッタ端子に
接続され、コレクタ端子が前記半導体レーザの注入電流
入力端子の一方に接続された第３のトランジスタと、 ベース端子が前記第６のトランジスタのエミッタ端子に
接続され、コレクタ端子が抵抗器を介して前記第１の電
源に接続され、エミッタ端子が前記第３のトランジスタ
のエミッタ端子に接続された第４のトランジスタと、 前記第４のトランジスタのエミッタ端子と前記第２の電
源の間に接続された電流源とを備え、 前記第１のレベルシフト回路または前記第２のレベルシ
フト回路は、 前記入力端子がベース端子に接続され、コレクタ端子が
第１の電源に接続され、エミッタ端子が出力端子に接続
された第１のトランジスタと、 該トランジスタの前記エミッタ端子に第１の端子が接続
された抵抗器と、 該抵抗器の第２の端子と第２の電源の間に接続された電
流源とを備えていることを特徴とする半導体レーザ駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10146327A JPH11340927A (ja) | 1998-05-27 | 1998-05-27 | パルス幅調整回路及び半導体レーザ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10146327A JPH11340927A (ja) | 1998-05-27 | 1998-05-27 | パルス幅調整回路及び半導体レーザ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340927A true JPH11340927A (ja) | 1999-12-10 |
Family
ID=15405179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10146327A Pending JPH11340927A (ja) | 1998-05-27 | 1998-05-27 | パルス幅調整回路及び半導体レーザ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340927A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002035740A1 (fr) * | 2000-10-26 | 2002-05-02 | Fujitsu Limited | Circuit de commande de duree d'impulsion |
| WO2005020394A3 (en) * | 2003-08-20 | 2005-04-21 | Intel Corp | Laser driver circuit |
| JP2011182083A (ja) * | 2010-02-26 | 2011-09-15 | Nec Communication Systems Ltd | 発光駆動調整システム、可視光受信装置、可視光送信装置、発光駆動調整方法、および装置のプログラム |
-
1998
- 1998-05-27 JP JP10146327A patent/JPH11340927A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002035740A1 (fr) * | 2000-10-26 | 2002-05-02 | Fujitsu Limited | Circuit de commande de duree d'impulsion |
| US6700423B1 (en) | 2000-10-26 | 2004-03-02 | Fujitsu Limited | Pulse width control circuit controlling pulse width of output light |
| US6940327B2 (en) | 2000-10-26 | 2005-09-06 | Fujitsu Limited | Pulse width control circuit controlling pulse width of output light |
| WO2005020394A3 (en) * | 2003-08-20 | 2005-04-21 | Intel Corp | Laser driver circuit |
| GB2421114A (en) * | 2003-08-20 | 2006-06-14 | Intel Corp | Laser driver circuit |
| JP2007503119A (ja) * | 2003-08-20 | 2007-02-15 | インテル・コーポレーション | レーザドライバ回路 |
| GB2421114B (en) * | 2003-08-20 | 2007-07-25 | Intel Corp | Laser driver circuit |
| JP2011182083A (ja) * | 2010-02-26 | 2011-09-15 | Nec Communication Systems Ltd | 発光駆動調整システム、可視光受信装置、可視光送信装置、発光駆動調整方法、および装置のプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411987B2 (en) | System and method for using an output transformer for laser diode drivers | |
| US7532823B2 (en) | Light emitting diode driving circuit and optical transmitter for use in optical fiber link | |
| JP3260263B2 (ja) | レーザー・ダイオード駆動装置 | |
| US20170025816A1 (en) | Laser driver with variable resistor and variable capacitance element, and optical transmitter including the same | |
| US8705979B2 (en) | LD driver with an improved falling edge of driving signal and optical transmitter providing the same | |
| US6587489B2 (en) | Electronic driver circuit for directly modulated semiconductor lasers | |
| JP3347615B2 (ja) | 半導体集積回路および光送信モジュール | |
| KR100649467B1 (ko) | 레이저 다이오드의 구동 회로 | |
| US20030002551A1 (en) | Laser diode driver | |
| US7816987B2 (en) | Driver circuit and driver IC | |
| EP0791876B1 (en) | Current mirror circuit and signal processing circuit | |
| JPH11340927A (ja) | パルス幅調整回路及び半導体レーザ駆動回路 | |
| JPH10284783A (ja) | パルス波形整形回路及び該回路による発光素子駆動回路 | |
| US6862306B2 (en) | Driving circuit for light emitting element, and optical communication device using same | |
| US9860086B1 (en) | Equalizer circuit and optical module | |
| US6683896B2 (en) | Method of controlling the turn off characteristics of a VCSEL diode | |
| US7280574B1 (en) | Circuit for driving a laser diode and method | |
| JPH01166582A (ja) | レーザ駆動回路 | |
| JP3146467B2 (ja) | 半導体レーザ駆動回路 | |
| JP2970601B2 (ja) | 光変調器ドライバ回路 | |
| JP3947085B2 (ja) | パルス幅調整回路 | |
| US6741375B2 (en) | Optical modulator drive circuit | |
| JPH077204A (ja) | 半導体レーザ素子駆動回路 | |
| JP4790306B2 (ja) | レーザダイオード駆動回路 | |
| JPH0738185A (ja) | 発光素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |