JPH11340235A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH11340235A JPH11340235A JP14069798A JP14069798A JPH11340235A JP H11340235 A JPH11340235 A JP H11340235A JP 14069798 A JP14069798 A JP 14069798A JP 14069798 A JP14069798 A JP 14069798A JP H11340235 A JPH11340235 A JP H11340235A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- semiconductor device
- manufacturing
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【0001】[0001]
【発明が属する技術分野】本発明は、半導体装置の製造
方法および半導体装置に関し、更に詳しくは、層間絶縁
膜として、例えばリン注入酸化膜を用いる半導体装置の
製造方法および半導体装置に関する。The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device using a phosphorus-implanted oxide film as an interlayer insulating film and a semiconductor device.
【0002】[0002]
【従来の技術】MOSデバイスでは、トランジスタの長
期信頼性を改善することが望まれている。そのために、
半導体素子上の層間絶縁膜として、リンのドープされた
酸化膜(BPSG、PSG)が用いられている。この理
由は、リンのゲッタリング効果により、ナトリウム等の
不純物を絶縁膜中にとらえることができ、素子に悪影響
が及ぶことを防止できるからである。2. Description of the Related Art In MOS devices, it is desired to improve long-term reliability of transistors. for that reason,
2. Description of the Related Art Phosphorus-doped oxide films (BPSG, PSG) are used as interlayer insulating films on semiconductor elements. The reason for this is that impurities such as sodium can be captured in the insulating film by the gettering effect of phosphorus, so that an adverse effect on the element can be prevented.
【0003】特開昭61−267367号公報には、半
導体基板上にゲート酸化膜を形成した後に、リンのイオ
ン注入を行いゲッタリング作用を得る技術が開示されて
いる。また、特開平2−138738号公報には、プラ
ズマリンガラス膜(P−PSG膜)はリンが添加されて
いるため、ゲッタリング効果によりアルカリイオンを固
定、不活性化でき、MOS界面(Si−SiO2界面)
を安定化できる旨が記載されている。さらに、特開昭6
3−102325号公報には、シリコン酸化膜上に、温
度800〜1000℃でPOCl3をデポジションする
ことでリン処理膜を形成し、シリコン酸化膜のゲッタリ
ングが可能となる旨記載されている。Japanese Patent Application Laid-Open No. Sho 61-26767 discloses a technique for obtaining a gettering effect by implanting phosphorus ions after forming a gate oxide film on a semiconductor substrate. In Japanese Patent Application Laid-Open No. 2-18738, since the plasma phosphorus glass film (P-PSG film) contains phosphorus, alkali ions can be fixed and inactivated by the gettering effect, and the MOS interface (Si- SiO 2 interface)
Can be stabilized. Further, Japanese Unexamined Patent Publication No.
Japanese Patent Application Laid-Open No. 3-102325 describes that a phosphorus-treated film is formed on a silicon oxide film by depositing POCl 3 at a temperature of 800 to 1000 ° C., thereby enabling gettering of the silicon oxide film. .
【0004】リンがドープされた膜の形成手段として、
一般に化学気相成長(CVD)法が用いられている。リ
ンがドープされた膜を、半導体素子上に用いることがで
きる程度の低温で形成する方法として、SiH4/PH
3/O2を用いたり、SiH 4/PH3/N2Oを用い
ることが知られている。As means for forming a phosphorus-doped film,
Generally, a chemical vapor deposition (CVD) method is used. Re
Can be used on semiconductor devices.
As a method of forming at a temperature as low as possible, SiH4/ PH
3/ O2Or SiH 4/ PH3/ N2Using O
It is known that
【0005】しかしながら、これらを用いると、水分
(H2O)の発生が多く、そのため、半導体素子中に水
分が拡散し、この水分によりMOSトランジスタのホッ
トキャリア耐性が劣化するという問題がある。However, when these are used, a large amount of moisture (H 2 O) is generated, which causes a problem that the moisture diffuses into the semiconductor element, and the moisture deteriorates the hot carrier resistance of the MOS transistor.
【0006】そこで、半導体素子上の絶縁膜として、低
温で水分の混入の少ないCVD法により、シリコン酸化
膜を形成した後、その膜中にイオン注入によりリンをド
ープする方法が考えられる。Therefore, a method is conceivable in which a silicon oxide film is formed as an insulating film on a semiconductor element by a CVD method at a low temperature and a small amount of water is mixed therein, and phosphorus is doped into the film by ion implantation.
【0007】水分の混入の少ないCVD法として、原料
にSiH4/O2を用いたプラズマCVD法が挙げられ
る。また、プラズマ源として、電子サイクロトロン共鳴
(ECR)等の高密度プラズマの発生が可能な装置を利
用して、優れた段差被覆性能を得る方法が近年普及して
いる。A plasma CVD method using SiH 4 / O 2 as a raw material is an example of a CVD method in which water is hardly mixed. In recent years, a method of obtaining an excellent step coverage performance by using an apparatus capable of generating high-density plasma such as electron cyclotron resonance (ECR) as a plasma source has been widely used.
【0008】上記の方法によれば、MOSトランジスタ
のホットキャリア耐性を劣化させること無く、絶縁膜の
ゲッタリング効果も維持することができる。According to the above method, the gettering effect of the insulating film can be maintained without deteriorating the hot carrier resistance of the MOS transistor.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、上記の
方法では、層間絶縁膜にリンを注入する工程を、通常の
工程に加える必要があり、工程期間の短縮、工程コスト
の低減が重要な課題になる半導体装置の製造方法におい
ては、容易には採用し得ない。However, in the above method, it is necessary to add a step of implanting phosphorus into the interlayer insulating film to a normal step, and shortening of the step period and reduction of the step cost are important issues. In the method of manufacturing a semiconductor device, it cannot be easily adopted.
【0010】本発明は、上記の事情に鑑みてなされたも
のであり、ゲッタリング効果を維持できるとともに、ホ
ットキャリア耐性などの信頼性を劣化させることが無
く、さらには工程数の増加を抑制できる、半導体装置の
製造方法を提供することを目的としている。The present invention has been made in view of the above circumstances, and can maintain a gettering effect, does not degrade reliability such as hot carrier resistance, and can suppress an increase in the number of steps. It is an object of the present invention to provide a method for manufacturing a semiconductor device.
【0011】[0011]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の半導体素子の上面に絶縁膜を
形成するステップと、前記絶縁膜にコンタクトホールを
形成するステップと、前記絶縁膜および前記半導体基板
に同時に、ゲッタリング作用のあるイオン種をイオン注
入するステップとを備えている。According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an insulating film on an upper surface of a semiconductor element on a semiconductor substrate; forming a contact hole in the insulating film; Simultaneously ion-implanting ion species having a gettering action into the film and the semiconductor substrate.
【0012】本発明の半導体装置の製造方法は、請求項
1記載の半導体装置の製造方法において、前記絶縁膜
を、高密度プラズマCVD法(HDP CVD法)によ
り形成する。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to claim 1, the insulating film is formed by a high-density plasma CVD method (HDP CVD method).
【0013】本発明の半導体装置の製造方法は、請求項
1または2記載の半導体装置の製造方法において、前記
絶縁膜は、シリコン酸化膜であり、前記ゲッタリング作
用のあるイオン種は、リンである。In the method of manufacturing a semiconductor device according to the present invention, the insulating film is a silicon oxide film, and the ionic species having a gettering action is phosphorus. is there.
【0014】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面にエッチングストッパを形成
するステップと、前記エッチングストッパの上に絶縁膜
を形成するステップと、前記エッチングストッパにより
停止するようにエッチング処理を施して、前記絶縁膜に
コンタクトホールを形成するステップと、前記絶縁膜お
よび前記半導体基板に同時に、ゲッタリング作用のある
イオン種をイオン注入するステップとを備え、前記半導
体基板に対する前記イオン注入は、前記エッチングスト
ッパを介して行なわれる。According to the method of manufacturing a semiconductor device of the present invention, a step of forming an etching stopper on an upper surface of a semiconductor element on a semiconductor substrate, a step of forming an insulating film on the etching stopper, and stopping by the etching stopper Forming a contact hole in the insulating film by performing an etching process as described above, and simultaneously ion-implanting an ion species having a gettering action into the insulating film and the semiconductor substrate. The ion implantation is performed via the etching stopper.
【0015】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面に第1の絶縁膜を形成するス
テップと、前記第1の絶縁膜の上に第2の絶縁膜を形成
するステップと、前記第1の絶縁膜をエッチングストッ
パにして前記第2の絶縁膜をエッチングし、前記第2の
絶縁膜にコンタクトホールを形成するステップと、前記
第2の絶縁膜および前記半導体基板に同時に、ゲッタリ
ング作用のあるイオン種をイオン注入するステップとを
備え、前記半導体基板に対する前記イオン注入は、前記
第1の絶縁膜を介して行なわれる。According to the method of manufacturing a semiconductor device of the present invention, a first insulating film is formed on an upper surface of a semiconductor element on a semiconductor substrate, and a second insulating film is formed on the first insulating film. Forming a contact hole in the second insulating film by etching the second insulating film using the first insulating film as an etching stopper; and forming a contact hole in the second insulating film and the semiconductor substrate. Simultaneously ion-implanting an ion species having a gettering action, wherein the ion implantation into the semiconductor substrate is performed through the first insulating film.
【0016】本発明の半導体装置の製造方法は、請求項
5記載の半導体装置の製造方法において、前記第2の絶
縁膜を、高密度プラズマCVD法により形成する。In the method of manufacturing a semiconductor device according to the present invention, the second insulating film is formed by a high-density plasma CVD method.
【0017】本発明の半導体装置の製造方法は、請求項
5または6記載の半導体装置の製造方法において、前記
第2の絶縁膜は、シリコン酸化膜であり、前記ゲッタリ
ング作用のあるイオン種は、リンである。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to claim 5 or 6, the second insulating film is a silicon oxide film, and the ionic species having the gettering action is , Is phosphorus.
【0018】本発明の半導体装置の製造方法は、請求項
5から7のいずれかに記載の半導体装置の製造方法にお
いて、前記第1の絶縁膜は、シリコン窒化膜である。In the method for manufacturing a semiconductor device according to the present invention, in the method for manufacturing a semiconductor device according to any one of claims 5 to 7, the first insulating film is a silicon nitride film.
【0019】本発明の半導体装置の製造方法は、請求項
5から8のいずれかに記載の半導体装置の製造方法にお
いて、前記イオン注入するステップの後に、前記コンタ
クトホールにより露出する前記第1の絶縁膜を選択的に
エッチングするステップを備えている。In the method of manufacturing a semiconductor device according to the present invention, in the method of manufacturing a semiconductor device according to any one of claims 5 to 8, the first insulating layer exposed by the contact hole after the ion implantation step. And selectively etching the film.
【0020】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面に絶縁膜を形成するステップ
と、前記絶縁膜に一対のコンタクトホールを形成するス
テップと、前記絶縁膜および前記半導体基板に同時に、
ゲッタリング作用のあるイオン種をイオン注入を行うス
テップと、前記リンイオン注入の後に、前記一対のコン
タクトホールのうちの一方の前記コンタクトホールをマ
スクするステップと、前記絶縁膜および前記半導体基板
に同時に、ボロンイオン注入を行うステップとを備えて
いる。According to a method of manufacturing a semiconductor device of the present invention, a step of forming an insulating film on an upper surface of a semiconductor element on a semiconductor substrate; a step of forming a pair of contact holes in the insulating film; At the same time on the substrate
Performing ion implantation of an ion species having a gettering action, and after the phosphorus ion implantation, masking one of the contact holes of the pair of contact holes, and simultaneously in the insulating film and the semiconductor substrate, Performing boron ion implantation.
【0021】本発明の半導体装置の製造方法は、請求項
10記載の半導体装置の製造方法において、前記絶縁膜
を、高密度プラズマCVD法により形成する。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to claim 10, the insulating film is formed by a high-density plasma CVD method.
【0022】本発明の半導体装置の製造方法は、請求項
10または11記載の半導体装置の製造方法において、
前記絶縁膜は、シリコン酸化膜であり、前記ゲッタリン
グ作用のあるイオン種は、リンである。According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising:
The insulating film is a silicon oxide film, and the ion species having the gettering action is phosphorus.
【0023】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面にエッチングストッパを形成
するステップと、前記エッチングストッパの上に絶縁膜
を形成するステップと、前記エッチングストッパにより
停止するようにエッチング処理を施して、前記絶縁膜に
一対のコンタクトホールを形成するステップと、前記絶
縁膜および前記半導体基板に同時に、ゲッタリング作用
のあるイオン種をイオン注入するステップと、前記イオ
ン注入の後に、前記一対のコンタクトホールのうちの一
方の前記コンタクトホールをマスクするステップと、前
記絶縁膜および前記半導体基板に同時に、ボロンイオン
注入を行うステップとを備え、前記半導体基板に対する
前記ゲッタリング作用のあるイオン種のイオン注入は、
前記エッチングストッパを介して行なわれる。According to the method of manufacturing a semiconductor device of the present invention, a step of forming an etching stopper on an upper surface of a semiconductor element on a semiconductor substrate, a step of forming an insulating film on the etching stopper, and stopping by the etching stopper Forming a pair of contact holes in the insulating film by performing an etching process as described above, simultaneously ion-implanting an ion species having a gettering action into the insulating film and the semiconductor substrate, Later, the method includes a step of masking one of the contact holes of the pair of contact holes, and a step of simultaneously implanting boron ions into the insulating film and the semiconductor substrate, wherein the gettering action on the semiconductor substrate is provided. Ion implantation of certain ion species
This is performed via the etching stopper.
【0024】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面に第1の絶縁膜を形成するス
テップと、前記第1の絶縁膜の上に第2の絶縁膜を形成
するステップと、前記第1の絶縁膜をエッチングストッ
パにして前記第2の絶縁膜をエッチングし、前記第2の
絶縁膜に一対のコンタクトホールを形成するステップ
と、前記第2の絶縁膜および前記半導体基板に同時に、
ゲッタリング作用のあるイオン種をイオン注入するステ
ップと、前記イオン注入の後に、前記一対のコンタクト
ホールのうちの一方の前記コンタクトホールをマスクす
るステップと、前記絶縁膜および前記半導体基板に同時
に、ボロンイオン注入を行うステップとを備え、前記半
導体基板に対する前記ゲッタリング作用のあるイオン種
のイオン注入は、前記第1の絶縁膜を介して行なわれ
る。According to the method of manufacturing a semiconductor device of the present invention, a first insulating film is formed on an upper surface of a semiconductor element on a semiconductor substrate, and a second insulating film is formed on the first insulating film. Forming a pair of contact holes in the second insulating film by etching the second insulating film using the first insulating film as an etching stopper; and forming the second insulating film and the semiconductor. At the same time on the substrate
Ion-implanting an ion species having a gettering action; masking one of the pair of contact holes after the ion implantation; and simultaneously forming boron in the insulating film and the semiconductor substrate. Performing an ion implantation, wherein the ion implantation of the ion species having the gettering action to the semiconductor substrate is performed through the first insulating film.
【0025】本発明の半導体装置の製造方法は、請求項
14記載の半導体装置の製造方法において、前記第2の
絶縁膜を、高密度プラズマCVD法により形成する。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to claim 14, the second insulating film is formed by a high-density plasma CVD method.
【0026】本発明の半導体装置の製造方法は、請求項
14または15記載の半導体装置の製造方法において、
前記第2の絶縁膜は、シリコン酸化膜であり、前記ゲッ
タリング作用のあるイオン種は、リンである。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of:
The second insulating film is a silicon oxide film, and the ionic species having a gettering action is phosphorus.
【0027】本発明の半導体装置の製造方法は、請求項
14から16のいずれかに記載の半導体装置の製造方法
において、前記第1の絶縁膜は、シリコン窒化膜であ
る。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 14 to 16, the first insulating film is a silicon nitride film.
【0028】本発明の半導体装置の製造方法は、請求項
14から17のいずれかに記載の半導体装置の製造方法
において、前記ゲッタリング作用のあるイオン種をイオ
ン注入するステップの後、前記一方の前記コンタクトホ
ールをマスクするステップの前に、前記一対のコンタク
トホールに露出する前記第1の絶縁膜を選択的にエッチ
ングするステップを備えている。In the method of manufacturing a semiconductor device according to the present invention, in the method of manufacturing a semiconductor device according to any one of claims 14 to 17, after the step of ion-implanting the ion species having the gettering action, Prior to the step of masking the contact hole, the method further includes the step of selectively etching the first insulating film exposed to the pair of contact holes.
【0029】本発明の半導体装置は、半導体基板と、前
記半導体基板の上に形成された半導体素子と、前記半導
体素子の上に形成された第1の絶縁膜と、前記第1の絶
縁膜の上に形成された第2の絶縁膜と、前記第1の絶縁
膜および前記第2の絶縁膜を貫通して前記半導体基板の
一部を露出させるコンタクトホールと、前記第2の絶縁
膜に形成され、リンイオンがドープされてなる第1のリ
ンドープ層と、前記半導体基板のうち前記コンタクトホ
ールにより露出する部分に形成され、リンイオンがドー
プされてなる第2のリンドープ層とを備え、前記第2の
リンドープ層は、第1のリンドープ層よりも、リンイオ
ンの濃度が低い。A semiconductor device according to the present invention includes a semiconductor substrate, a semiconductor element formed on the semiconductor substrate, a first insulating film formed on the semiconductor element, and a semiconductor element formed on the semiconductor element. A second insulating film formed thereon, a contact hole penetrating the first insulating film and the second insulating film and exposing a part of the semiconductor substrate, and a second insulating film formed on the second insulating film. A first phosphorus-doped layer doped with phosphorus ions, and a second phosphorus-doped layer formed at a portion of the semiconductor substrate exposed by the contact hole and doped with phosphorus ions, The phosphorus-doped layer has a lower concentration of phosphorus ions than the first phosphorus-doped layer.
【0030】本発明の半導体装置は、半導体基板と、前
記半導体基板の上に形成された半導体素子と、前記半導
体素子の上に形成されたシリコン窒化膜と、前記シリコ
ン窒化膜の上に形成されたシリコン酸化膜と、前記シリ
コン窒化膜および前記シリコン酸化膜を貫通して前記半
導体基板の一部を露出させるコンタクトホールと、前記
シリコン酸化膜に形成され、リンイオンがドープされて
なる第1のリンドープ層と、前記半導体基板のうち前記
コンタクトホールにより露出する部分に形成され、リン
イオンがドープされてなる第2のリンドープ層とを備
え、前記第2のリンドープ層は、第1のリンドープ層よ
りも、リンイオンの濃度が低い。A semiconductor device according to the present invention includes a semiconductor substrate, a semiconductor element formed on the semiconductor substrate, a silicon nitride film formed on the semiconductor element, and a semiconductor element formed on the silicon nitride film. A silicon oxide film, a contact hole penetrating through the silicon nitride film and the silicon oxide film to expose a part of the semiconductor substrate, and a first phosphorus doped film formed in the silicon oxide film and doped with phosphorus ions. A second phosphorus-doped layer formed in a portion of the semiconductor substrate exposed by the contact hole and doped with phosphorus ions, wherein the second phosphorus-doped layer is more than a first phosphorus-doped layer. The concentration of phosphorus ions is low.
【0031】[0031]
【発明の実施の形態】以下、添付図面を参照して、本発
明の半導体装置の製造方法の一実施形態を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the accompanying drawings.
【0032】図1から図6は、本実施形態による半導体
装置の製造方法の各工程を示している。図1において、
符号10は半導体基板を、11は半導体基板10上に形
成されたMOSからなる半導体素子を、それぞれ示して
いる。FIGS. 1 to 6 show the steps of the method for fabricating the semiconductor device according to the present embodiment. In FIG.
Reference numeral 10 denotes a semiconductor substrate, and 11 denotes a semiconductor element formed of a MOS formed on the semiconductor substrate 10.
【0033】まず、図1に示すように、半導体素子11
を含む半導体基板10上に、プラズマCVD法によりS
iN膜101を50nm堆積する。First, as shown in FIG.
On a semiconductor substrate 10 containing
An iN film 101 is deposited to a thickness of 50 nm.
【0034】次に、図2に示すように、プラズマSiN
層101の上面に、膜中への水分の混入が少ない高密度
プラズマCVD法(High Density Pla
sma CVD法)により、プラズマ酸化膜102を1
200nm形成する。次いで、化学的機械的研磨法によ
り、半導体基板10上の絶縁膜101,102の合計膜
厚が1μmになるように平坦化する。Next, as shown in FIG.
On the upper surface of the layer 101, a high-density plasma CVD method (High Density Pla
The plasma oxide film 102 is
It is formed to a thickness of 200 nm. Next, the surface is flattened by a chemical mechanical polishing method so that the total thickness of the insulating films 101 and 102 on the semiconductor substrate 10 becomes 1 μm.
【0035】次に、図3に示すように、プラズマ酸化膜
102の上面に、フォトレジスト103を形成した後、
通常の露光法によりフォトレジスト103をコンタクト
パターンに開口する。次に、異方性ドライエッチング法
によりプラズマ酸化膜102をエッチングして、プラズ
マ酸化膜102にコンタクトホール104を形成する。
このエッチングは、プラズマSiN層101上でストッ
プする。Next, as shown in FIG. 3, after forming a photoresist 103 on the upper surface of the plasma oxide film 102,
The photoresist 103 is opened in the contact pattern by a normal exposure method. Next, the contact holes 104 are formed in the plasma oxide film 102 by etching the plasma oxide film 102 by an anisotropic dry etching method.
This etching stops on the plasma SiN layer 101.
【0036】この場合のエッチングガスとして、C4F
8/CO/Ar/O2=6/30/180/1sccm
を用い、圧力40mtorr、RF650Wで行う。As the etching gas in this case, C 4 F
8 / CO / Ar / O 2 = 6/30/180 / 1sccm
Using a pressure of 40 mtorr and RF 650 W.
【0037】次いで、図4に示すように、フォトレジス
ト103を除去した後、1価のリンイオンを注入する。
その場合の条件は、40KeV、1E16で行う。リン
イオンは、プラズマ酸化膜102および半導体基板10
に注入され、リンドープ領域105が形成される。すな
わち、プラズマ酸化膜102中の領域105aと、P
型、N型両方の領域のコンタクト部分105bにリンが
ドープされる。Next, as shown in FIG. 4, after removing the photoresist 103, monovalent phosphorus ions are implanted.
The condition in that case is 40 KeV and 1E16. Phosphorus ions are deposited on the plasma oxide film 102 and the semiconductor substrate 10.
To form a phosphorus-doped region 105. That is, the region 105a in the plasma oxide film 102 and P
Phosphorus is doped into the contact portions 105b of both the N-type and N-type regions.
【0038】次に、図5に示すように、コンタクトホー
ル104の底部に残るプラズマSiN層101を選択的
にエッチングし、半導体素子11の接続領域を露出させ
る。エッチングガスは、CHF3/O2=25/10
(sccm)であり、その条件は、圧力40mtor
r、RF400Wである。Next, as shown in FIG. 5, the plasma SiN layer 101 remaining at the bottom of the contact hole 104 is selectively etched to expose the connection region of the semiconductor element 11. The etching gas is CHF 3 / O 2 = 25/10
(Sccm) at a pressure of 40 mtorr.
r, RF400W.
【0039】次に、図6に示すように、通常の露光法に
より、半導体素子11のP型領域のみレジスト106が
開口するようにパターンを形成した後に、BF2イオン
を40KeV 5E14で注入し、先にドープされてい
るリンを打ち返して、P型領域のコンタクトホール内に
ボロンドープ領域107を形成する。Next, as shown in FIG. 6, after forming a pattern so that the resist 106 is opened only in the P-type region of the semiconductor element 11 by a normal exposure method, BF 2 ions are implanted at 40 KeV 5E14. The previously doped phosphorus is returned to form a boron-doped region 107 in the contact hole of the P-type region.
【0040】コンタクト内へリンおよびボロンをドープ
することにより、コンタクトパターンの露光時の目ずれ
により、コンタクトホールが素子の接続領域から外れ、
分離領域に抜けたりエッチング量が過剰になるなどして
も、半導体基板10にリーク電流が流れることはない。By doping phosphorus and boron into the contact, the contact hole deviates from the connection region of the element due to misalignment at the time of exposure of the contact pattern.
No leak current flows through the semiconductor substrate 10 even when the semiconductor substrate 10 passes through the isolation region or becomes excessively etched.
【0041】次いで、レジスト106を除去した後、通
常の方法でコンタクトホール104の埋め込み配線の形
成を行う。Next, after removing the resist 106, a buried wiring for the contact hole 104 is formed by a usual method.
【0042】本実施形態によれば、水分の混入の少ない
プラズマ酸化膜102により、半導体素子11上の層間
絶縁膜を形成することで、半導体素子11の信頼性劣化
が抑制される。また、プラズマ酸化膜102中に、リン
を注入することにより絶縁膜の不純物ゲッタリング効果
を保持することができる。さらに、このリンの注入は、
通常のコンタクトイオン注入を兼ねるため、工程数が増
加することはない。According to the present embodiment, the deterioration of the reliability of the semiconductor element 11 is suppressed by forming the interlayer insulating film on the semiconductor element 11 by the plasma oxide film 102 with a small amount of moisture. Further, by implanting phosphorus into the plasma oxide film 102, the impurity gettering effect of the insulating film can be maintained. In addition, this phosphorus injection
Since it also serves as normal contact ion implantation, the number of steps does not increase.
【0043】本実施形態は、第一に、絶縁膜としてBP
SGを用いずにノンドープのプラズマ酸化膜102を用
いることで、BPSGの成膜時に膜中に多量に入る水分
を低減し、その後にプラズマ酸化膜102にリンイオン
を注入し、不純物のゲッタリング効果を得ることとした
ものである。In this embodiment, first, BP is used as the insulating film.
By using the non-doped plasma oxide film 102 without using SG, the amount of water that enters a large amount during the formation of BPSG is reduced, and then phosphorus ions are implanted into the plasma oxide film 102 to improve the gettering effect of impurities. It is what we decided to get.
【0044】また、第二に、このリンの注入をコンタク
トイオン注入と兼ねるものである。さらに、第三とし
て、コンタクトのエッチングでは、エッチングストッパ
ーを用い、リンの注入はエッチングストッパーでコンタ
クトのエッチングを止めた段階で行うものである。Second, the phosphorus implantation also serves as contact ion implantation. Third, an etching stopper is used in contact etching, and phosphorus is implanted at a stage where etching of the contact is stopped by the etching stopper.
【0045】すなわち、本実施形態では、ゲート電極上
にコンタクトエッチングの際のストッパーとなる絶縁膜
(プラズマSiN層101)を形成した後、膜中に水分
の混入の少ない高密度プラズマCVD等によりプラズマ
酸化膜102を形成する。通常の方法でコンタクトホー
ル104を形成するがエッチングはストッパー膜で一旦
止める。この工程は、通常のエッチングストッパーを用
いるコンタクト形成法と同様である。That is, in the present embodiment, after forming an insulating film (plasma SiN layer 101) serving as a stopper at the time of contact etching on the gate electrode, plasma is formed by high-density plasma CVD or the like in which water is little mixed into the film. An oxide film 102 is formed. The contact hole 104 is formed by an ordinary method, but the etching is temporarily stopped by a stopper film. This step is similar to the contact formation method using a normal etching stopper.
【0046】次に、基板10全面にリンのイオン注入を
行う。この工程は、通常のコンタクトイオン注入である
が、通常よりも高濃度で行う。プラズマ酸化膜102中
へのリンの注入によりゲッタリング効果が得られるとと
もに、コンタクト部分に注入されたリンにより安定した
コンタクト抵抗が得られる。Next, phosphorus ions are implanted into the entire surface of the substrate 10. This step is a normal contact ion implantation, but is performed at a higher concentration than usual. The gettering effect is obtained by implanting phosphorus into the plasma oxide film 102, and a stable contact resistance is obtained by the phosphorus implanted into the contact portion.
【0047】また、エッチングストッパー膜を通してイ
オン注入を行うのでゲッタリングに十分な量の注入を行
っても、コンタクト部分に必要以上に注入されることは
なく、半導体素子11の特性に影響を与えない。次に、
通常のフォトレジスト工程を用いてP型領域にボロンの
注入を行う。続いて、窒化膜101のエッチングを行い
コンタクトホールを完全に開口する。Further, since ions are implanted through the etching stopper film, even if a sufficient amount is implanted for gettering, it is not excessively implanted into the contact portion, and does not affect the characteristics of the semiconductor element 11. . next,
Boron is implanted into the P-type region using a normal photoresist process. Subsequently, the nitride film 101 is etched to completely open a contact hole.
【0048】なお、本実施形態では、ゲッタリング作用
のあるイオン種として、リンをイオン注入したが、この
他に塩素イオンや、水素イオン等にもゲッタリング作用
が認められる。In the present embodiment, phosphorus is ion-implanted as an ion species having a gettering action, but a gettering action is also observed for chlorine ions, hydrogen ions, and the like.
【0049】[0049]
【発明の効果】本発明による半導体装置の製造方法によ
れば、半導体基板上の半導体素子の上面に絶縁膜を形成
するステップと、前記絶縁膜にコンタクトホールを形成
するステップと、前記絶縁膜および前記半導体基板に同
時に、ゲッタリング作用のあるイオン種をイオン注入す
るステップとを備えているため、ゲッタリング効果を維
持できるとともに、ホットキャリア耐性などの信頼性を
劣化させることが無く、さらには工程数の増加を抑制す
ることができる。According to the method of manufacturing a semiconductor device of the present invention, a step of forming an insulating film on an upper surface of a semiconductor element on a semiconductor substrate, a step of forming a contact hole in the insulating film, Simultaneously ion-implanting an ion species having a gettering action into the semiconductor substrate, so that the gettering effect can be maintained and the reliability such as hot carrier resistance is not deteriorated. An increase in the number can be suppressed.
【図1】図1は、本発明の半導体装置の製造方法の一実
施の形態において、第一の工程を示す断面図である。FIG. 1 is a cross-sectional view showing a first step in one embodiment of a method for manufacturing a semiconductor device of the present invention.
【図2】図2は、本実施の形態において、第二の工程を
示す断面図である。FIG. 2 is a cross-sectional view showing a second step in the present embodiment.
【図3】図3は、本実施の形態において、第三の工程を
示す断面図である。FIG. 3 is a cross-sectional view showing a third step in the present embodiment.
【図4】図4は、本実施の形態において、第四の工程を
示す断面図である。FIG. 4 is a cross-sectional view showing a fourth step in the present embodiment.
【図5】図5は、本実施の形態において、第五の工程を
示す断面図である。FIG. 5 is a cross-sectional view showing a fifth step in the present embodiment.
【図6】図6は、本実施の形態において、第六の工程を
示す断面図である。FIG. 6 is a cross-sectional view showing a sixth step in the present embodiment.
10…半導体基板 11…半導体素子 101…プラズマSiN層 102…プラズマ酸化膜 104…コンタクトホール 105…リンドープ領域 107…ボロンドープ領域 Reference Signs List 10 semiconductor substrate 11 semiconductor element 101 plasma SiN layer 102 plasma oxide film 104 contact hole 105 phosphorus-doped region 107 boron-doped region
Claims (20)
1)の上面に絶縁膜(102)を形成するステップと、 前記絶縁膜(102)にコンタクトホール(104)を
形成するステップと、 前記絶縁膜(102)および前記半導体基板(10)に
同時に、ゲッタリング作用のあるイオン種をイオン注入
するステップとを備えた半導体装置の製造方法。A semiconductor device (1) on a semiconductor substrate (10).
1) forming an insulating film (102) on the upper surface of (1); forming a contact hole (104) in the insulating film (102); and simultaneously forming the insulating film (102) and the semiconductor substrate (10) in the insulating film (102). Implanting ion species having a gettering action.
おいて、 前記絶縁膜(102)を、高密度プラズマCVD法によ
り形成する半導体装置の製造方法。2. The method according to claim 1, wherein the insulating film is formed by a high-density plasma CVD method.
造方法において、 前記絶縁膜(102)は、シリコン酸化膜であり、 前記ゲッタリング作用のあるイオン種は、リンである半
導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein said insulating film is a silicon oxide film, and said ionic species having a gettering action is phosphorus. Method.
1)の上面にエッチングストッパ(101)を形成する
ステップと、 前記エッチングストッパ(101)の上に絶縁膜(10
2)を形成するステップと、 前記エッチングストッパ(101)により停止するよう
にエッチング処理を施して、前記絶縁膜(102)にコ
ンタクトホール(104)を形成するステップと、 前記絶縁膜(102)および前記半導体基板(10)に
同時に、ゲッタリング作用のあるイオン種をイオン注入
するステップとを備え、 前記半導体基板(10)に対する前記イオン注入は、前
記エッチングストッパ(101)を介して行なわれる半
導体装置の製造方法。4. A semiconductor device (1) on a semiconductor substrate (10).
Forming an etching stopper (101) on the upper surface of (1); and forming an insulating film (10) on the etching stopper (101).
Forming a contact hole (104) in the insulating film (102) by performing an etching process so as to be stopped by the etching stopper (101); Simultaneously implanting ion species having a gettering action into the semiconductor substrate (10), wherein the ion implantation into the semiconductor substrate (10) is performed via the etching stopper (101). Manufacturing method.
1)の上面に第1の絶縁膜(101)を形成するステッ
プと、 前記第1の絶縁膜(101)の上に第2の絶縁膜(10
2)を形成するステップと、 前記第1の絶縁膜(101)をエッチングストッパにし
て前記第2の絶縁膜(102)をエッチングし、前記第
2の絶縁膜(102)にコンタクトホール(104)を
形成するステップと、 前記第2の絶縁膜(102)および前記半導体基板(1
0)に同時に、ゲッタリング作用のあるイオン種をイオ
ン注入するステップとを備え、 前記半導体基板(10)に対する前記イオン注入は、前
記第1の絶縁膜(101)を介して行なわれるを備えた
半導体装置の製造方法。5. A semiconductor device (1) on a semiconductor substrate (10).
Forming a first insulating film (101) on the upper surface of (1); and forming a second insulating film (10) on the first insulating film (101).
Forming the second insulating film, etching the second insulating film using the first insulating film as an etching stopper, and forming a contact hole in the second insulating film. Forming the second insulating film (102) and the semiconductor substrate (1).
0) simultaneously with the step of ion-implanting an ion species having a gettering action, wherein the ion implantation into the semiconductor substrate (10) is performed through the first insulating film (101). A method for manufacturing a semiconductor device.
おいて、 前記第2の絶縁膜(102)を、高密度プラズマCVD
法により形成する半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 5, wherein the second insulating film is formed by high-density plasma CVD.
A method for manufacturing a semiconductor device formed by a method.
造方法において、 前記第2の絶縁膜(102)は、シリコン酸化膜であ
り、 前記ゲッタリング作用のあるイオン種は、リンである半
導体装置の製造方法。7. The semiconductor device manufacturing method according to claim 5, wherein said second insulating film is a silicon oxide film, and said ionic species having a gettering action is phosphorus. Device manufacturing method.
体装置の製造方法において、 前記第1の絶縁膜(101)は、シリコン窒化膜である
半導体装置の製造方法。8. The method for manufacturing a semiconductor device according to claim 5, wherein said first insulating film (101) is a silicon nitride film.
体装置の製造方法において、 前記イオン注入するステップの後に、前記コンタクトホ
ール(104)により露出する前記第1の絶縁膜(10
1)を選択的にエッチングするステップを備えた半導体
装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 5, wherein said first insulating film exposed by said contact hole after said ion implantation step.
1) A method for manufacturing a semiconductor device, comprising a step of selectively etching (1).
(11)の上面に絶縁膜(102)を形成するステップ
と、 前記絶縁膜(102)に一対のコンタクトホール(10
4)を形成するステップと、 前記絶縁膜(102)および前記半導体基板(10)に
同時に、ゲッタリング作用のあるイオン種をイオン注入
を行うステップと、 前記リンイオン注入の後に、前記一対のコンタクトホー
ル(104)のうちの一方の前記コンタクトホールをマ
スクするステップと、 前記絶縁膜(102)および前記半導体基板(10)に
同時に、ボロンイオン注入を行うステップとを備えた半
導体装置の製造方法。10. An insulating film (102) is formed on an upper surface of a semiconductor element (11) on a semiconductor substrate (10); and a pair of contact holes (10) are formed in the insulating film (102).
4) forming, simultaneously ion-implanting an ion species having a gettering action into the insulating film (102) and the semiconductor substrate (10); and forming the pair of contact holes after the phosphorus ion implantation. A method of manufacturing a semiconductor device, comprising: masking one of the contact holes of (104); and simultaneously implanting boron ions into the insulating film (102) and the semiconductor substrate (10).
法において、 前記絶縁膜(102)を、高密度プラズマCVD法によ
り形成する半導体装置の製造方法。11. The method for manufacturing a semiconductor device according to claim 10, wherein said insulating film is formed by a high-density plasma CVD method.
置の製造方法において、 前記絶縁膜(102)は、シリコン酸化膜であり、 前記ゲッタリング作用のあるイオン種は、リンである半
導体装置の製造方法。12. The method of manufacturing a semiconductor device according to claim 10, wherein said insulating film is a silicon oxide film, and said ionic species having a gettering action is phosphorus. Method.
(11)の上面にエッチングストッパ(101)を形成
するステップと、 前記エッチングストッパ(101)の上に絶縁膜(10
2)を形成するステップと、 前記エッチングストッパ(101)により停止するよう
にエッチング処理を施して、前記絶縁膜(102)に一
対のコンタクトホール(104)を形成するステップ
と、 前記絶縁膜(102)および前記半導体基板(10)に
同時に、ゲッタリング作用のあるイオン種をイオン注入
するステップと、 前記イオン注入の後に、前記一対のコンタクトホール
(104)のうちの一方の前記コンタクトホール(10
4)をマスクするステップと、 前記絶縁膜(102)および前記半導体基板(10)に
同時に、ボロンイオン注入を行うステップとを備え、 前記半導体基板(10)に対する前記ゲッタリング作用
のあるイオン種のイオン注入は、前記エッチングストッ
パ(101)を介して行なわれる半導体装置の製造方
法。13. An etching stopper (101) on an upper surface of a semiconductor element (11) on a semiconductor substrate (10); and an insulating film (10) on the etching stopper (101).
Forming a pair of contact holes (104) in the insulating film (102) by performing an etching process so as to be stopped by the etching stopper (101); and forming the insulating film (102). ) And simultaneously ion-implanting ion species having a gettering action into the semiconductor substrate (10); and after the ion implantation, one of the contact holes (10) of the pair of contact holes (104).
4) masking the insulating film (102) and the semiconductor substrate (10) simultaneously with boron ion implantation, wherein the ion species having the gettering action on the semiconductor substrate (10) is provided. The method of manufacturing a semiconductor device, wherein the ion implantation is performed via the etching stopper (101).
(11)の上面に第1の絶縁膜(101)を形成するス
テップと、 前記第1の絶縁膜(101)の上に第2の絶縁膜(10
2)を形成するステップと、 前記第1の絶縁膜(101)をエッチングストッパにし
て前記第2の絶縁膜(102)をエッチングし、前記第
2の絶縁膜(102)に一対のコンタクトホール(10
4)を形成するステップと、 前記第2の絶縁膜(102)および前記半導体基板(1
0)に同時に、ゲッタリング作用のあるイオン種をイオ
ン注入するステップと、 前記イオン注入の後に、前記一対のコンタクトホール
(104)のうちの一方の前記コンタクトホール(10
4)をマスクするステップと、 前記絶縁膜(102)および前記半導体基板(10)に
同時に、ボロンイオン注入を行うステップとを備え、 前記半導体基板(10)に対する前記ゲッタリング作用
のあるイオン種のイオン注入は、前記第1の絶縁膜(1
01)を介して行なわれる半導体装置の製造方法。14. A step of forming a first insulating film (101) on an upper surface of a semiconductor element (11) on a semiconductor substrate (10), and a second insulating film on the first insulating film (101). Membrane (10
Forming the second insulating film, and etching the second insulating film using the first insulating film as an etching stopper to form a pair of contact holes in the second insulating film. 10
4) forming the second insulating film (102) and the semiconductor substrate (1);
0) at the same time, ion-implanting an ion species having a gettering action; and, after the ion implantation, the contact hole (10) of one of the pair of contact holes (104).
4) masking the insulating film (102) and the semiconductor substrate (10) simultaneously with boron ion implantation, wherein the ion species having the gettering action on the semiconductor substrate (10) is provided. The ion implantation is performed by the first insulating film (1).
01).
法において、 前記第2の絶縁膜(102)を、高密度プラズマCVD
法により形成する半導体装置の製造方法。15. The method for manufacturing a semiconductor device according to claim 14, wherein the second insulating film is formed by high-density plasma CVD.
A method for manufacturing a semiconductor device formed by a method.
置の製造方法において、 前記第2の絶縁膜(102)は、シリコン酸化膜であ
り、 前記ゲッタリング作用のあるイオン種は、リンである半
導体装置の製造方法。16. The method according to claim 14, wherein the second insulating film is a silicon oxide film, and the ionic species having a gettering action is phosphorus. Device manufacturing method.
の半導体装置の製造方法において、 前記第1の絶縁膜(101)は、シリコン窒化膜である
半導体装置の製造方法。17. The method of manufacturing a semiconductor device according to claim 14, wherein the first insulating film (101) is a silicon nitride film.
の半導体装置の製造方法において、 前記ゲッタリング作用のあるイオン種をイオン注入する
ステップの後、前記一方の前記コンタクトホール(10
4)をマスクするステップの前に、前記一対のコンタク
トホール(104)に露出する前記第1の絶縁膜(10
1)を選択的にエッチングするステップを備えた半導体
装置の製造方法。18. The method for manufacturing a semiconductor device according to claim 14, wherein after the step of ion-implanting the ion species having the gettering action, the one of the contact holes (10).
Before the step of masking 4), the first insulating film (10) exposed to the pair of contact holes (104) is formed.
1) A method for manufacturing a semiconductor device, comprising a step of selectively etching (1).
(11)と、 前記半導体素子(11)の上に形成された第1の絶縁膜
(101)と、 前記第1の絶縁膜(101)の上に形成された第2の絶
縁膜(102)と、 前記第1の絶縁膜(101)および前記第2の絶縁膜
(102)を貫通して前記半導体基板(10)の一部を
露出させるコンタクトホール(104)と、 前記第2の絶縁膜(102)に形成され、リンイオンが
ドープされてなる第1のリンドープ層(105a)と、 前記半導体基板(10)のうち前記コンタクトホール
(104)により露出する部分に形成され、リンイオン
がドープされてなる第2のリンドープ層(105b)と
を備え、 前記第2のリンドープ層(105b)は、第1のリンド
ープ層(105a)よりも、リンイオンの濃度が低い半
導体装置。19. A semiconductor substrate (10), a semiconductor element (11) formed on the semiconductor substrate (10), and a first insulating film (101) formed on the semiconductor element (11). ), A second insulating film (102) formed on the first insulating film (101), and penetrating the first insulating film (101) and the second insulating film (102). A contact hole (104) for exposing a part of the semiconductor substrate (10), a first phosphorus-doped layer (105a) formed in the second insulating film (102) and doped with phosphorus ions, A second phosphorus-doped layer (105b) formed in a portion of the semiconductor substrate (10) exposed by the contact hole (104) and doped with phosphorus ions, wherein the second phosphorus-doped layer (105b) Than one phosphorus-doped layer (105a), the concentration of phosphorus ions is lower semiconductor device.
(11)と、 前記半導体素子(11)の上に形成されたシリコン窒化
膜(101)と、 前記シリコン窒化膜(101)の上に形成されたシリコ
ン酸化膜(102)と、 前記シリコン窒化膜(101)および前記シリコン酸化
膜(102)を貫通して前記半導体基板(10)の一部
を露出させるコンタクトホール(104)と、 前記シリコン酸化膜(102)に形成され、リンイオン
がドープされてなる第1のリンドープ層(105a)
と、 前記半導体基板(10)のうち前記コンタクトホール
(104)により露出する部分に形成され、リンイオン
がドープされてなる第2のリンドープ層(105b)と
を備え、 前記第2のリンドープ層(105b)は、第1のリンド
ープ層(105a)よりも、リンイオンの濃度が低い半
導体装置。20. A semiconductor substrate (10), a semiconductor element (11) formed on the semiconductor substrate (10), and a silicon nitride film (101) formed on the semiconductor element (11). A silicon oxide film (102) formed on the silicon nitride film (101); and a part of the semiconductor substrate (10) penetrating the silicon nitride film (101) and the silicon oxide film (102). A first phosphorus-doped layer (105a) formed in the silicon oxide film (102) and doped with phosphorus ions
And a second phosphorus-doped layer (105b) formed in a portion of the semiconductor substrate (10) exposed by the contact hole (104) and doped with phosphorus ions. 4) is a semiconductor device having a lower concentration of phosphorus ions than the first phosphorus-doped layer (105a).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10140697A JP3141937B2 (en) | 1998-05-22 | 1998-05-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10140697A JP3141937B2 (en) | 1998-05-22 | 1998-05-22 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340235A true JPH11340235A (en) | 1999-12-10 |
JP3141937B2 JP3141937B2 (en) | 2001-03-07 |
Family
ID=15274647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10140697A Expired - Fee Related JP3141937B2 (en) | 1998-05-22 | 1998-05-22 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3141937B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183919A (en) * | 2003-12-23 | 2005-07-07 | Hynix Semiconductor Inc | Method of manufacturing semiconductor device |
JP2007324614A (en) * | 2007-07-20 | 2007-12-13 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device |
JP2010267804A (en) * | 2009-05-14 | 2010-11-25 | Rohm Co Ltd | Semiconductor device and method of manufacturing the same |
JP2015065412A (en) * | 2013-08-27 | 2015-04-09 | アイメック・ヴェーゼットウェーImec Vzw | Method for dopant implantation of finfet structures |
-
1998
- 1998-05-22 JP JP10140697A patent/JP3141937B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183919A (en) * | 2003-12-23 | 2005-07-07 | Hynix Semiconductor Inc | Method of manufacturing semiconductor device |
JP2007324614A (en) * | 2007-07-20 | 2007-12-13 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device |
JP2010267804A (en) * | 2009-05-14 | 2010-11-25 | Rohm Co Ltd | Semiconductor device and method of manufacturing the same |
JP2015065412A (en) * | 2013-08-27 | 2015-04-09 | アイメック・ヴェーゼットウェーImec Vzw | Method for dopant implantation of finfet structures |
Also Published As
Publication number | Publication date |
---|---|
JP3141937B2 (en) | 2001-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6365472B1 (en) | Semiconductor device and method of manufacturing the same | |
US6962862B2 (en) | Manufacturing method of semiconductor device | |
JPH10303290A (en) | Component isolating method of semiconductor device | |
US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
US6373119B1 (en) | Semiconductor device and method of manufacturing the same | |
JP3141937B2 (en) | Method for manufacturing semiconductor device | |
JP2002261171A (en) | Manufacturing method of semiconductor device and the semiconductor device | |
JP2000294742A (en) | Manufacture of semiconductor device | |
KR100293052B1 (en) | Semiconductor device manufacturing method | |
US7524721B2 (en) | High voltage CMOS device and method of fabricating the same | |
KR20000044936A (en) | Method for fabricating cmos transistor | |
US6291284B1 (en) | Method of fabricating semiconductor device | |
US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
US7268029B2 (en) | Method of fabricating CMOS transistor that prevents gate thinning | |
KR20040007949A (en) | Method of manufacture semiconductor device | |
KR100649817B1 (en) | Manufacturing method for semiconductor device | |
KR100632043B1 (en) | Method for manufacturing mos transistor | |
JPH0325969A (en) | Manufacture of semiconductor device | |
JPH04212451A (en) | Semiconductor storage device and its manufacture | |
US6403422B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100624329B1 (en) | Method for Reinforcing Electric Insulation of Isolation of Semiconductor Device | |
JPH0774242A (en) | Semiconductor device and fabrication thereof | |
JPH1131814A (en) | Manufacture of semiconductor device | |
JPH11340326A (en) | Manufacture of semiconductor device | |
JPH11261057A (en) | Semiconductor device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001122 |
|
LAPS | Cancellation because of no payment of annual fees |