JPH11330340A - Semiconductor device and mounting structure thereof - Google Patents

Semiconductor device and mounting structure thereof

Info

Publication number
JPH11330340A
JPH11330340A JP10139484A JP13948498A JPH11330340A JP H11330340 A JPH11330340 A JP H11330340A JP 10139484 A JP10139484 A JP 10139484A JP 13948498 A JP13948498 A JP 13948498A JP H11330340 A JPH11330340 A JP H11330340A
Authority
JP
Japan
Prior art keywords
tin
bismuth
lead
plating film
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10139484A
Other languages
Japanese (ja)
Inventor
Hiroaki Okudaira
弘明 奥平
Kichiji Inaba
吉治 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10139484A priority Critical patent/JPH11330340A/en
Publication of JPH11330340A publication Critical patent/JPH11330340A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent cracks from occurring in a lead, by a method wherein a led is possessed of a lower plating film of tin or tin-bismuth alloy, an upper plating film of tin-bismuth alloy which is higher in bismuth content than the lower plating film, and both films are formed on the surface of the lead base material of the lead. SOLUTION: A lower plating film 7 is formed of tin whose bismuth content is 0 to 1 wt.% or tin-bismuth alloy, whereby cracks are prevented from occurring in a lead when the lead is bent in a lead forming process, and the lead is prevented from deteriorating in wettability. An upper plating film 8 is formed of tin-bismuth alloy which is 1 to 10 wt.% in bismuth content, whereby an electrical short circuit can be prevented from occurring between leads which are narrow in space between them and easy to produce whiskers, cracks are prevented from occurring in the leads when the leads are bent in a lead forming process, and the leads are prevented from deteriorating in wettability. Moreover, A lead can be plated with lead-free solder which is excellent in corrosion resistance and harmless.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、リード基材の表面
に鉛を含まない2層のめっき膜を形成し、曲げ成形され
たリードを有する半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a lead formed by forming a lead-free two-layer plating film on the surface of a lead substrate and bending the lead.

【0002】[0002]

【従来の技術】IC、LSIなどの半導体素子は、いわ
ゆるパッケージング工程において、リードフレーム上に
固着された後、ワイヤボンディングなどによりリードフ
レームと電気的に接続され、さらにモールド樹脂により
モールドされる。そして、基板などの外部回路とはんだ
等を用いて接続するために、モールド樹脂の外側に露出
したリードには、主に鉛を10〜40wt%含むすずー
鉛合金、いわゆる鉛はんだめっきが施され、その後リー
ドはフレームから切断され、所定の形状に曲げ成形され
る。このように、リードに対するめっきは、はんだ濡れ
性、耐熱性、耐ウィスカ性、密着性、折り曲げ性、耐食
性等の特性が要求される。しかしながら、鉛はんだめっ
きはこれらの要求特性を全て満足し、現行製品に広く使
用されている。
2. Description of the Related Art In a so-called packaging process, a semiconductor element such as an IC or an LSI is fixed on a lead frame, electrically connected to the lead frame by wire bonding or the like, and further molded with a molding resin. Then, in order to connect to an external circuit such as a substrate using solder or the like, the lead exposed to the outside of the mold resin is subjected to a tin-lead alloy mainly containing 10 to 40 wt% of lead, so-called lead solder plating. Thereafter, the lead is cut from the frame and bent into a predetermined shape. As described above, the plating on the leads is required to have properties such as solder wettability, heat resistance, whisker resistance, adhesion, bending properties, and corrosion resistance. However, lead solder plating satisfies all of these required characteristics and is widely used in current products.

【0003】[0003]

【発明が解決しようとする課題】近年の環境問題の中で
鉛による環境汚染が大きな問題となっている。鉛はんだ
に関しては、家電製品、自動車部品などの電気部品の接
合材料として広く使用されており、これらが廃棄物とし
てシュレッダーダスト化され屋外に廃棄されたとき、酸
性雨等の酸性雰囲気に曝されると、はんだ中の鉛が溶出
して、地下水を汚染することが問題となってきている。
そこで、鉛を含まないいわゆる鉛フリーはんだの開発が
進められ、Sn−Ag−Bi系、Sn−Zn−Bi系等
の鉛フリーはんだが開発されている。更に、鉛フリーは
んだに対応する鉛フリーはんだめっきの開発も進めら
れ、めっき膜材料としてはにパラジウム、すずー亜鉛合
金(特開平4−212443号公報)、すずー銀合金、
すずービスマス合金などが挙げられている。しかし、こ
れらの合金めっき膜はいずれも大きな課題がある。パラ
ジウムは耐食性の点でリード材の主流である42アロイ
には適用できない。すずー亜鉛合金は酸化されやすく濡
れ性が劣り、ウィスカも発生しやすい。すずー銀合金は
加熱により表面が青く変色して濡れ性が低下する。すず
ービスマス合金は硬く、脆いため上記の半導体素子の成
形工程においてリードを曲げたときにめっき膜にクラッ
クが生じる。そのため、リードを折り曲げた後に加熱工
程を通すとリード表面が酸化され、濡れ性が低下する。
また、耐食性も低下する。このようにいずれのすず合金
も大きな課題があるため、従来のすずー鉛合金の代替め
っき膜として用いることはできない。
Among the recent environmental problems, environmental pollution due to lead has become a major problem. Lead solder is widely used as a bonding material for electrical parts such as home appliances and automobile parts. When these are turned into shredder dust and discarded outdoors, they are exposed to acidic atmospheres such as acid rain. This leads to a problem that lead in the solder is eluted and contaminates the groundwater.
Therefore, the development of a so-called lead-free solder containing no lead has been promoted, and lead-free solders such as Sn-Ag-Bi based and Sn-Zn-Bi based have been developed. Further, development of lead-free solder plating corresponding to lead-free solder has been advanced, and as a plating film material, palladium, tin-zinc alloy (JP-A-4-212443), tin-silver alloy,
A tin-bismuth alloy and the like are mentioned. However, each of these alloy plating films has a major problem. Palladium cannot be applied to 42 alloy which is a mainstream lead material in terms of corrosion resistance. Tin-zinc alloys are easily oxidized, have poor wettability, and are liable to generate whiskers. The surface of a tin-silver alloy is discolored blue by heating, and the wettability is reduced. Since the tin-bismuth alloy is hard and brittle, cracks occur in the plating film when the lead is bent in the above-described semiconductor element forming step. Therefore, if the heating step is performed after bending the lead, the lead surface is oxidized, and the wettability is reduced.
Also, the corrosion resistance is reduced. Since any of these tin alloys has a major problem, it cannot be used as an alternative plating film for the conventional tin-lead alloy.

【0004】また、東芝技術公開集VOL.15−6
2,発行番号97−0647、第61頁および第62頁
(発行日:1997−9−29)には、リード母材部分
に下地めっき部分としてSnめっきまたはSn合金めっ
きを施し、表面めっき部分にSnベースで2元以上の合
金めっき(たとえばSnAg、SnZn、SnBiな
ど)を施すことが記載されている。しかしながら、クラ
ックやウィスカの発生を無くすことについては、考慮さ
れていない。
Further, Toshiba Technical Publication VOL. 15-6
2, Issue No. 97-0647, pp. 61 and 62 (Issue Date: 1997-9-29), Sn plating or Sn alloy plating is applied to the lead base material portion as a base plating portion, and the surface plating portion is provided. It describes that an Sn-based alloy plating of two or more elements (for example, SnAg, SnZn, SnBi, etc.) is performed. However, no consideration is given to eliminating the occurrence of cracks and whiskers.

【0005】本発明の目的は、上記従来技術の課題を解
決すべく、鉛フリーはんだめっきを用いて、クラックの
発生を防止して濡れ性の低下がなく、しかも耐ウィスカ
性、耐食性などに優れた曲げ成形されたリードを有する
信頼性の高い半導体装置を実現して、基板に濡れ性を低
下させることなく高信頼度ではんだ接続実装できるよう
にした半導体装置およびその実装構造体を提供すること
にある。
An object of the present invention is to solve the above-mentioned problems of the prior art by using a lead-free solder plating to prevent the occurrence of cracks so that there is no decrease in wettability, and excellent in whisker resistance and corrosion resistance. Provided is a semiconductor device having a highly reliable semiconductor device having bent leads formed by soldering, and a semiconductor device and a mounting structure thereof that can be soldered and mounted with high reliability without deteriorating wettability on a substrate. It is in.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、曲げ成形されたリードを有する半導体装
置において、前記リードを、リード基材の表面に、すず
またはすず−ビスマス合金からなる下層めっき膜と、該
下層めっき膜におけるビスマス含有量よりも大きなビス
マス含有量を有するすずービスマス合金からなる上層め
っき膜とを有して形成したことを特徴とする。また、本
発明は、曲げ成形されたリードを有する半導体装置にお
いて、前記リードを、リード基材の表面に、ビスマス含
有量が0〜1wt%のすずまたはすず−ビスマス合金か
らなる下層めっき膜と、ビスマス含有量が1〜10wt
%のすずービスマス合金からなる上層めっき膜とを有し
て形成したことを特徴とする。
In order to achieve the above object, the present invention relates to a semiconductor device having a bent lead, wherein the lead is formed on a surface of a lead substrate by using tin or a tin-bismuth alloy. And an upper plating film made of a tin-bismuth alloy having a bismuth content larger than the bismuth content in the lower plating film. The present invention also provides a semiconductor device having a bent lead, wherein the lead is provided on a surface of a lead base material with a lower plating film made of tin or a tin-bismuth alloy having a bismuth content of 0 to 1 wt%, Bismuth content is 1-10wt
% Of a tin-bismuth alloy.

【0007】また、本発明は、前記半導体装置におい
て、2層のめっき膜の厚さを10±5μmとした場合、
前記下層めっき膜の厚さが1〜14μmで、前記上層め
っき膜の厚さが1〜12μmであることを特徴とする。
また、本発明は、前記半導体装置において、2層のめっ
き膜の厚さを10μm程度にした場合、前記下層めっき
膜の厚さが1〜9μmで、前記上層めっき膜の厚さが1
〜9μmであることを特徴とする。また、本発明は、前
記半導体装置において、2層のめっき膜の厚さを5μm
程度にした場合、前記下層めっき膜の厚さが1〜4μm
で、前記上層めっき膜の厚さが1〜4μmであることを
特徴とする。また、本発明は、前記半導体装置におい
て、2層のめっき膜の厚さを15μm程度にした場合、
前記下層めっき膜の厚さが4〜14μmで、前記上層め
っき膜の厚さが1〜11μmであることを特徴とする。
また、本発明は、前記半導体装置において、前記2層の
めっき膜において、クラックおよびウィスカの発生を防
止したことを特徴とする。
Further, according to the present invention, in the above-mentioned semiconductor device, when the thickness of the two plating films is 10 ± 5 μm,
The thickness of the lower plating film is 1 to 14 μm, and the thickness of the upper plating film is 1 to 12 μm.
Further, in the present invention, in the semiconductor device, when the thickness of the two-layer plating film is about 10 μm, the thickness of the lower plating film is 1 to 9 μm, and the thickness of the upper plating film is 1 μm.
99 μm. Further, according to the present invention, in the semiconductor device, the thickness of the two-layer plating film is set to 5 μm.
When the thickness is about 1 to 4 μm
Wherein the thickness of the upper plating film is 1 to 4 μm. Further, the present invention provides the semiconductor device, wherein the thickness of the two plating films is set to about 15 μm,
The thickness of the lower plating film is 4 to 14 μm, and the thickness of the upper plating film is 1 to 11 μm.
Further, according to the present invention, in the semiconductor device, cracks and whiskers are prevented from being generated in the two-layer plating film.

【0008】特に、下層めっき膜においてビスマス含有
量を1wt%以下にすることによってクラックの発生を
防止し、上層めっき膜においてビスマス含有量を1wt
%以上にすることによってウィスカの発生を防止すると
共に10wt%以下にすることによってクラックの発生
を防止することにある。
In particular, by setting the bismuth content in the lower plating film to 1 wt% or less, the occurrence of cracks is prevented, and the bismuth content in the upper plating film is reduced to 1 wt%.
% Or more prevents the generation of whiskers and the content of 10 wt% or less prevents cracks.

【0009】また、本発明は、前記半導体装置におい
て、前記リード基材の表面には、1〜10μmの膜厚の
銅めっきが施されたことを特徴とする。また、本発明
は、リード基材の表面に、すずまたはすず−ビスマス合
金からなる下層めっき膜と、該下層めっき膜におけるビ
スマス含有量よりも大きなビスマス含有量を有するすず
ービスマス合金からなる上層めっき膜とを有する曲げ成
形された複数のリードを備えた半導体装置を、前記複数
のリードを基板上の電極にはんだ接続して実装したこと
を特徴とする半導体装置の実装構造体である。
Further, the present invention is characterized in that, in the semiconductor device, the surface of the lead substrate is plated with copper having a thickness of 1 to 10 μm. Also, the present invention provides a method for producing a lower plating film comprising tin or a tin-bismuth alloy, and an upper plating film comprising a tin-bismuth alloy having a bismuth content larger than the bismuth content in the lower plating film. A semiconductor device having a plurality of leads formed by bending and having a plurality of leads, the plurality of leads being solder-connected to electrodes on a substrate and mounted.

【0010】また、本発明は、リード基材の表面に、ビ
スマス含有量が0〜1wt%のすずまたはすず−ビスマ
ス合金からなる下層めっき膜と、ビスマス含有量が1〜
10wt%のすずービスマス合金からなる上層めっき膜
とを有する曲げ成形された複数のリードを備えた半導体
装置を、前記複数のリードを基板上の電極にはんだ接続
して実装したことを特徴とする半導体装置の実装構造体
である。また、本発明は、パルス状の電流波形を印加し
てこぶ状析出やひげ状析出のない平滑なすず−ビスマク
めっき表面を得ることを特徴とする。
[0010] The present invention also provides a lead plating film made of tin or a tin-bismuth alloy having a bismuth content of 0 to 1 wt% on a surface of a lead substrate,
A semiconductor device, comprising: a semiconductor device having a plurality of bent leads having an upper plating film made of a 10 wt% tin-bismuth alloy and mounted by soldering the plurality of leads to electrodes on a substrate. It is a mounting structure of the device. Further, the present invention is characterized in that a pulsed current waveform is applied to obtain a smooth tin-bismach plating surface free of bump-like or whisker-like precipitation.

【0011】以上説明したように、前記構成によれば、
リード成形時の折り曲げによるクラックの発生に伴う濡
れ性の低下がなく、かつウィスカの発生もなく、耐食性
などに優れた半導体装置およびその実装構造体を製造す
ることが可能となった。また、前記構成によれば、ビス
マス含有量が異なるすず−ビスマスの2層めっきを、パ
ルス状の電流波形の適用によりこぶ状析出やひげ状析出
のない平滑なめっき表面を得ることができ、しかも5〜
30A/dm2という高電流密度でのめっきが可能とな
り、めっき時間の大幅な短縮を実現することができる。
As described above, according to the above configuration,
It has become possible to manufacture a semiconductor device excellent in corrosion resistance and the like and a mounting structure thereof without a decrease in wettability due to generation of cracks due to bending during lead molding and generation of whiskers. Further, according to the above configuration, the tin-bismuth two-layer plating having a different bismuth content can obtain a smooth plating surface without bump-like or whisker-like deposition by applying a pulse-like current waveform, and 5-
Plating can be performed at a high current density of 30 A / dm 2 , and the plating time can be significantly reduced.

【0012】[0012]

【発明の実施の形態】本発明に係る半導体装置およびそ
の実装構造体の実施の形態について図を用いて説明す
る。図1には、本発明に係る半導体装置の実施の形態の
全体を示す概略構成図である。半導体装置は、半導体素
子と熱膨張率があわせられた鉄−Ni合金である42ア
ロイまたはその表面に1〜10μmの厚さの銅めっきが
施されたリードフレーム(リード基材)2上にIC、L
SIなどの半導体素子1を固定した後、半導体素子1の
電極をワイヤボンディング3などによりリードフレーム
と電気的に接続し、モールド樹脂4により樹脂封止され
て製造される。そして、モールド樹脂4の外側に露出し
たリードフレーム(リード基材)6に対して、脱脂、酸
洗処理したのち、有機酸、有機酸すず、有機酸ビスマス
および添加剤からなるめっき液を用いて、パルス状の電
流波形を印加して、図2および図3に示すように、表面
に、ビスマス含有量が0〜1wt%のすずまたはすず−
ビスマス合金からなる下層めっき膜(厚さが1〜14μ
m)7、9と、ビスマス含有量が1〜10wt%のすず
ービスマス合金からなる上層めっき膜(厚さが1〜12
μm)8、10とをめっきする。その後、リード5a、
5bは、フレームから切断され、所定形状に折り曲げ成
形されて形成される。以上により、本発明に係る半導体
装置が完成されることになる。このように完成された半
導体装置のリード5は、基板などの外部回路に設けられ
た電極と鉛フリーはんだ等を用いてはんだ接続(はんだ
接合)されて実装されることになる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a semiconductor device and a mounting structure thereof according to the present invention will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram showing the entire embodiment of a semiconductor device according to the present invention. The semiconductor device is composed of a 42 alloy, which is an iron-Ni alloy having a coefficient of thermal expansion matched to that of the semiconductor element, or a lead frame (lead base) 2 having a surface plated with copper having a thickness of 1 to 10 μm. , L
After fixing the semiconductor element 1 such as an SI, the electrodes of the semiconductor element 1 are electrically connected to the lead frame by wire bonding 3 or the like, and are sealed with a molding resin 4 to be manufactured. Then, the lead frame (lead base material) 6 exposed to the outside of the mold resin 4 is degreased and pickled, and then a plating solution comprising an organic acid, an organic tin, an organic bismuth and an additive is used. By applying a pulse-like current waveform, as shown in FIGS. 2 and 3, tin or tin having a bismuth content of 0 to 1 wt% is applied to the surface.
Lower plating film made of bismuth alloy (having a thickness of 1 to 14μ)
m) 7, 9 and an upper plating film made of a tin-bismuth alloy having a bismuth content of 1 to 10 wt% (having a thickness of 1 to 12).
μm) 8, 10 are plated. Then, lead 5a,
5b is formed by being cut from the frame and bent into a predetermined shape. As described above, the semiconductor device according to the present invention is completed. The leads 5 of the semiconductor device completed in this manner are mounted by soldering (solder joining) to electrodes provided on an external circuit such as a substrate using lead-free solder or the like.

【0013】図2には、リード基材6の表面に、下層す
ずめっき膜(2層の厚さを10μm程度にした場合厚さ
が1〜9μm)7と上層すず−ビスマス合金めっき膜
(2層の厚さを10μm程度にした場合厚さが1〜9μ
m)8との2層構造の場合を示す。図3には、リード基
材6の表面に、クラックの発生しにくいビスマス含有率
の低い(1wt%以下)下層すず−ビスマス合金めっき
膜(2層の厚さを10μm程度にした場合厚さが2〜9
μm)9と、それよりビスマス含有率が高く(1wt%
以上)ウィスカが発生しない上層すず−ビスマス合金め
っき膜(2層の厚さを10μm程度にした場合厚さが1
〜8μm)10との2層構造の場合を示す。
FIG. 2 shows that a lower tin plating film (thickness of 1 to 9 μm when the thickness of the two layers is about 10 μm) 7 and an upper tin-bismuth alloy plating film (2 When the thickness of the layer is about 10 μm, the thickness is 1 to 9 μm
m) 8 shows a two-layer structure. FIG. 3 shows a lower tin-bismuth alloy plating film having a low bismuth content (1 wt% or less) on which cracks are less likely to occur on the surface of the lead base material 6 (thickness when the thickness of the two layers is about 10 μm). 2-9
μm) 9 and higher bismuth content (1 wt%
Above) Upper tin-bismuth alloy plating film in which whiskers are not generated (the thickness is 1 when the thickness of the two layers is about 10 μm).
88 μm) 10.

【0014】下層めっき膜7、9として、ビスマス含有
量が0〜1wt%のすずまたはすず−ビスマス合金から
なることにより、リード成形時の折り曲げ(規格は曲げ
半径がリード基材の厚さと同じ0.15mm、現実には
曲げ半径が0.25mm程度である。)によるクラック
の発生が防止されて濡れ性の低下をなくすことができ、
上層めっき膜8、10として、ビスマス含有量が1〜1
0wt%のすずービスマス合金からなることにより、ウ
ィスカ発生しやすいため間隔の狭いリードでもウィスカ
発生による電気的短絡を防止し、しかもリード成形時の
折り曲げによるクラックの発生を防止して濡れ性の低下
をなくすことができ、更に優れた耐食性を有する害のな
い鉛フリーはんだめっきを施すことができる。即ち、下
層のすずまたはすず−ビスマス合金めっき膜7、9の上
に、一定量(1wt%)以上のビスマスを含有する上層
すずービスマスめっき膜8、10を形成すれば、ビスマ
スは鉛同様ウィスカの発生を防止する作用があるため、
下層のめっき膜7、9によるウィスカの発生を防止する
ことができる。また、リードの折り曲げ時に上層のすず
ービスマスめっき膜8、10にクラックが発生しても、
上層のすずービスマスめっき膜8、10だけで留まり下
層のめっき膜7、9には達しない。そのためリードを折
り曲げた後に加熱工程を通してもリード表面が酸化され
て、濡れ性が低下することはない。また、クラックがリ
ード基材6の表面に達しないため耐食性が低下すること
もない。
Since the lower plating films 7 and 9 are made of tin or a tin-bismuth alloy having a bismuth content of 0 to 1 wt%, they are bent at the time of forming the lead (the bending radius is the same as the thickness of the lead base material when the lead is formed). .15 mm, in reality, the bending radius is about 0.25 mm.), Thereby preventing a decrease in wettability.
The upper plating films 8 and 10 have a bismuth content of 1 to 1
Since it is made of a 0-wt% tin-bismuth alloy, whiskers are easily generated, so that an electrical short circuit due to whisker generation is prevented even in a lead having a small interval, and furthermore, cracks due to bending at the time of forming the lead are prevented to reduce wettability. It is possible to perform harmless lead-free solder plating having more excellent corrosion resistance. That is, if the upper tin-bismuth plating films 8 and 10 containing a certain amount (1 wt%) or more of bismuth are formed on the lower tin or tin-bismuth alloy plating films 7 and 9, bismuth is formed of whisker like lead. Because it has the effect of preventing occurrence,
Whisker formation due to the lower plating films 7 and 9 can be prevented. Further, even if cracks occur in the upper tin-bismuth plating films 8 and 10 when the leads are bent,
Only the upper tin-bismuth plating films 8 and 10 remain and do not reach the lower plating films 7 and 9. Therefore, even after the lead is bent, the lead surface is not oxidized through the heating step, and the wettability does not decrease. Further, since the crack does not reach the surface of the lead base material 6, the corrosion resistance does not decrease.

【0015】すずービスマスめっき膜はビスマス含有率
が1%以下のときはクラックが発生し難いが、反面ウィ
スカが発生しやすくなり、1%を越えるとウィスカは発
生し難くなるが、クラックが急激に発生しやすくなる。
そのため、ビスマス含有率1%以下のすずまたはすずー
ビスマスめっき膜7、9を下層に、ビスマス含有率1%
以上のすずービスマスめっき膜8、10を上層に形成す
ればよい。リードフレームの基材は、鉄−Ni合金であ
る42アロイでも42アロイに銅めっきを施したもので
も銅合金でも特に制限するものではない。また、めっき
用の電流波形は、直流でもパルスでも良いが、すずービ
スマスめっきに対してはパルス状電流波形を印加するこ
とが有効であり、こぶ状析出、ひげ状析出等のない平滑
なめっき表面が得られ、また、5〜30A/dm2とい
う大きな電流密度でのめっきが可能となりめっき時間の
短縮が図れる。。パルス波形は矩形波が良く、通電時間
および休止時間は0.001秒〜10秒の間から任意に
選んだ値でよいが、特に通電時間および休止時間が0.
01秒〜1秒で、通電時間と休止時間の比が0.2〜
0.8であることが好ましい。
In the tin-bismuth plating film, when the bismuth content is 1% or less, cracks are hardly generated, but whiskers are easily generated. On the other hand, when the bismuth content exceeds 1%, whiskers are hardly generated, but cracks are sharply generated. More likely to occur.
Therefore, tin or tin-bismuth plating films 7 and 9 having a bismuth content of 1% or less are formed in
The above-described tin-bismuth plating films 8 and 10 may be formed as upper layers. The base material of the lead frame is not particularly limited to a 42 alloy, which is an iron-Ni alloy, a 42 alloy plated with copper, or a copper alloy. The current waveform for plating may be DC or pulse. However, for tin-bismuth plating, it is effective to apply a pulse-shaped current waveform, and a smooth plating surface without bump-like or whisker-like precipitation is effective. And plating at a large current density of 5 to 30 A / dm 2 is possible, and the plating time can be shortened. . The pulse waveform is preferably a rectangular wave, and the energizing time and the pause time may be arbitrarily selected from 0.001 seconds to 10 seconds.
01 seconds to 1 second, the ratio of energization time and pause time is 0.2 to
It is preferably 0.8.

【0016】次に、本発明に係る鉛フリーはんだ2層め
っき膜構造についての実験例について説明する。
Next, an experimental example of the lead-free solder two-layer plating film structure according to the present invention will be described.

【0017】[0017]

【実施例1】42アロイを基材とする幅3mm、長さ1
5mm、厚さ0.15mmのリードを10本連ねたテス
トサンプルを脱脂、酸洗処理した後、硫酸100g/
l、硫酸第一すず60g/l、添加剤30ml/lから
なるめっき液を用いてすずめっきを行った。室温、電流
密度2A/dm2である。続いて有機酸、有機酸すず
(すず濃度55g/l)、有機酸ビスマス(ビスマス濃
度4.7g/l)および添加剤30ml/lからなるめ
っき液を用いてすず−ビスマスめっきを行った。液温4
0℃、電流密度10A/dm2である。めっき膜厚は両
者合わせて10±5μm程度が望ましいことから10μ
m程度となるよう(表1)に示すような組み合わせとし
た。めっきの終了したサンプルを1本ずつのリードに切
り離し、以下の評価を行った。曲げ半径0.15mmお
よび0.25mmの曲げ治具を用いて90°曲げ試験を
行い、曲げ部のクラックの発生状況を顕微鏡で観察し
た。ついでそのサンプルを150℃で168時間加熱
し、ディップ法により濡れ性を評価した。また、温度8
5℃、湿度85%の環境に336時間放置した後のウィ
スカの発生状況を顕微鏡で観察した。その結果は(表
1)に示すとおりである。
Example 1 42 alloy as base material, width 3 mm, length 1
A test sample in which 10 leads of 5 mm in thickness and 0.15 mm in thickness were connected was degreased and pickled.
1, tin plating was performed using a plating solution consisting of 60 g / l of stannous sulfate and 30 ml / l of an additive. Room temperature, current density 2 A / dm 2 . Subsequently, tin-bismuth plating was performed using a plating solution comprising an organic acid, an organic acid tin (tin concentration 55 g / l), an organic acid bismuth (bismuth concentration 4.7 g / l) and an additive 30 ml / l. Liquid temperature 4
0 ° C., current density 10 A / dm 2 . The total thickness of the plating is preferably about 10 ± 5 μm.
m (Table 1). The sample after plating was cut into individual leads, and the following evaluation was performed. A 90 ° bending test was performed using a bending jig having a bending radius of 0.15 mm and 0.25 mm, and the occurrence of cracks in the bent portion was observed with a microscope. Then, the sample was heated at 150 ° C. for 168 hours, and the wettability was evaluated by a dip method. In addition, temperature 8
The state of whisker formation after being left in an environment of 5 ° C. and a humidity of 85% for 336 hours was observed with a microscope. The results are as shown in (Table 1).

【0018】[0018]

【表1】 [Table 1]

【0019】なお、曲げ半径0.15mmは、基材の厚
さと同じである規格値である。曲げ半径0.25mm
は、実際の製品の曲げ半径を示す。(表1)に示すとお
り曲げ半径0.15mmのときはすず−ビスマスめっき
膜厚0.5μmではウィスカが発生し、また、すずめっ
き膜厚1μm以下ではクラックによる濡れ性の低下がみ
られた。従って、この場合の好ましいめっき膜厚はすず
−ビスマスが1〜8μm、すずが2〜9μmである。曲
げ半径0.25mmのときは、すず−ビスマスが9μm
のときクラックの発生は有るものの濡れ性は良好である
ことから、好ましいめっき膜厚はすず−ビスマスが1〜
9μm、すずが1〜9μmである。
The bending radius of 0.15 mm is a standard value which is the same as the thickness of the base material. Bending radius 0.25mm
Indicates the bending radius of the actual product. As shown in Table 1, when the bending radius was 0.15 mm, whiskers were generated at a tin-bismuth plating film thickness of 0.5 μm, and when the tin plating film thickness was 1 μm or less, a decrease in wettability due to cracks was observed. Therefore, the preferred plating film thickness in this case is 1 to 8 μm for tin-bismuth and 2 to 9 μm for tin. When the bending radius is 0.25 mm, tin-bismuth is 9 μm
In this case, although a crack is generated but the wettability is good, the preferred plating film thickness is tin-bismuth of 1 to 1.
9 μm, tin is 1 to 9 μm.

【0020】[0020]

【実施例2】実施例1と同様に、42アロイを素材とす
るテストサンプルにすずおよびすず−ビスマスめっきを
行い、評価した。めっき膜厚は両者合計で5μm程度で
ある。その結果は(表2)に示すとおりである。
Example 2 In the same manner as in Example 1, a test sample made of 42 alloy was plated with tin and tin-bismuth and evaluated. The total plating film thickness is about 5 μm. The results are as shown in (Table 2).

【0021】[0021]

【表2】 [Table 2]

【0022】(表2)に示すとおり曲げ半径0.15m
mのときはすず−ビスマスめっき膜厚0.5μmではウ
ィスカが発生し、また、すずめっき膜厚1μm以下では
クラックによる濡れ性の低下がみられた。従って、この
場合の好ましいめっき膜厚はすず−ビスマスが1〜3μ
m、すずが2〜4μmである。曲げ半径0.25mmの
ときは、すず−ビスマスが4μmのときクラックの発生
は有るものの濡れ性は良好であることから、好ましいめ
っき膜厚はすず−ビスマスが1〜4μm、すずが1〜4
μmである。
As shown in Table 2, the bending radius is 0.15 m
When the thickness was m, whiskers were generated at a tin-bismuth plating film thickness of 0.5 μm, and when the tin plating film thickness was 1 μm or less, a decrease in wettability due to cracks was observed. Therefore, the preferred plating film thickness in this case is tin-bismuth of 1-3 μm.
m and tin are 2 to 4 μm. When the bending radius is 0.25 mm, when the tin-bismuth is 4 μm, although cracks are generated but the wettability is good, the preferred plating film thickness is tin-bismuth of 1-4 μm and tin of 1-4 μm.
μm.

【0023】[0023]

【実施例3】実施例1と同様に、42アロイを素材とす
るテストサンプルにすずおよびすず−ビスマスめっきを
行い、評価した。めっき膜厚は両者合計で15μm程度
である。その結果は(表3)に示すとおりである。
Example 3 In the same manner as in Example 1, a test sample made of 42 alloy was plated with tin and tin-bismuth and evaluated. The total plating thickness is about 15 μm. The results are as shown in (Table 3).

【0024】[0024]

【表3】 [Table 3]

【0025】(表3)に示すとおり曲げ半径0.15m
mのときはすず−ビスマスめっき膜厚0.5μmではウ
ィスカが発生する。また、めっき膜が厚くなったため、
すずめっき膜厚3μm以下でクラックが発生するが濡れ
性の低下がみられるのは2μmからである。従って、こ
の場合の好ましいめっき膜厚はすず−ビスマスが1〜1
2μm、すずが3〜14μmである。曲げ半径0.25
mmのときは、すず−ビスマスが2μmのときクラック
が発生し、濡れ性の低下がみられることから、好ましい
めっき膜厚はすず−ビスマスが1〜12μm、すずが3
〜14μmである。なお、42アロイに1〜10μmの
銅めっきを付けたテストサンプルおよび銅合金のテスト
サンプルにおいても上記の実施例1〜3と同じ結果が得
られた。
As shown in (Table 3), the bending radius is 0.15 m
In the case of m, whiskers are generated at a tin-bismuth plating film thickness of 0.5 μm. Also, because the plating film became thicker,
Cracks occur when the thickness of the tin plating is 3 μm or less, but the wettability is reduced from 2 μm. Therefore, the preferred plating film thickness in this case is that tin-bismuth is 1-1.
2 μm, tin 3-14 μm. Bending radius 0.25
mm, tin-bismuth is 2 μm, cracks occur, and the wettability is reduced. Therefore, the preferred plating film thickness is 1-12 μm for tin-bismuth and 3 for tin.
1414 μm. The same results as in Examples 1 to 3 above were obtained in a test sample in which a 42 alloy was plated with 1 to 10 μm of copper and a test sample of a copper alloy.

【0026】[0026]

【実施例4】実施例1と同様に、42アロイを素材とす
るテストサンプルにビスマス含有率0.3%のすず−ビ
スマスめっきをした後、その上にビスマス含有率5%の
すず−ビスマスめっきを行い、評価した。めっき膜厚は
両者合計で10μm程度である。その結果は(表4)に
示すとおりである。
Example 4 In the same manner as in Example 1, a 42-alloy test sample was subjected to tin-bismuth plating with a bismuth content of 0.3%, and then tin-bismuth plating with a bismuth content of 5%. Was performed and evaluated. The plating film thickness is about 10 μm in total. The results are as shown in (Table 4).

【0027】[0027]

【表4】 [Table 4]

【0028】(表4)に示すとおり曲げ半径0.15m
mのときは上層のすず−ビスマスめっき膜厚0.5μm
ではウィスカが発生し、また、すず−ビスマスめっき膜
はすずめっき膜に比べて脆いため、下層のすず−ビスマ
スめっき膜厚2μm以下ではクラックによる濡れ性の低
下がみられた。従って、この場合の好ましいめっき膜厚
は上層のすず−ビスマスが1〜7μm、下層のすず−ビ
スマスが3〜9μmである。曲げ半径0.25mmのと
きは、下層のすず−ビスマスが8μmのときクラックの
発生は有るものの濡れ性は良好であることから、好まし
いめっき膜厚は上層のすず−ビスマスが1〜8μm、下
層のすず−ビスマスが2〜9μmである。
As shown in Table 4, the bending radius is 0.15 m.
When m, the thickness of the upper tin-bismuth plating is 0.5 μm
In this case, whiskers were generated, and the tin-bismuth plating film was more brittle than the tin plating film. Therefore, when the thickness of the underlying tin-bismuth plating film was 2 μm or less, a decrease in wettability due to cracks was observed. Accordingly, the preferred plating film thickness in this case is 1 to 7 μm for the upper layer tin-bismuth and 3 to 9 μm for the lower layer tin-bismuth. When the bending radius is 0.25 mm, when the tin-bismuth in the lower layer is 8 μm, although cracks are generated but the wettability is good, the preferred plating film thickness is 1 to 8 μm for the tin-bismuth in the upper layer, and Tin-bismuth is 2-9 μm.

【0029】本例では上層、下層ともにすず−ビスマス
めっきであるため、パルス電流の適用により、電流密度
10A/dm2でのめっきが可能となり、パルスの通電
時間と休止時間の比を1とすると10μmをめっきする
のに必要なめっき時間は4分でよい。
In this example, since both the upper layer and the lower layer are tin-bismuth plating, the application of a pulse current enables plating at a current density of 10 A / dm 2. The plating time required for plating 10 μm may be 4 minutes.

【0030】[0030]

【実施例5】実施例1と同様に、42アロイを素材とす
るテストサンプルにビスマス含有率0.3%のすず−ビ
スマスめっきをした後、その上にビスマス含有率5%の
すず−ビスマスめっきを行い、評価した。めっき膜厚は
両者合計で5μm程度である。その結果は(表5)に示
すとおりである。
Example 5 In the same manner as in Example 1, a 42-alloy test sample was tin-bismuth-plated with a bismuth content of 0.3%, and then tin-bismuth-plated with a bismuth content of 5%. Was performed and evaluated. The total plating film thickness is about 5 μm. The results are as shown in (Table 5).

【0031】[0031]

【表5】 [Table 5]

【0032】(表5)に示すとおり曲げ半径0.15m
mのときは上層のすず−ビスマスめっき膜厚0.5μm
ではウィスカが発生し、また、下層のすず−ビスマスめ
っき膜厚2μm以下ではクラックによる濡れ性の低下が
みられた。従って、この場合の好ましいめっき膜厚は上
層のすず−ビスマスが1〜2.5μm、下層のすず−ビ
スマスが2.5〜4μmである。曲げ半径0.25mm
のときは、下層のすず−ビスマスが2μmのときクラッ
クの発生は有るものの濡れ性は良好であることから、好
ましいめっき膜厚は上層のすず−ビスマスが1〜3μ
m、下層のすず−ビスマスが2〜4μmである。
As shown in Table 5, the bending radius is 0.15 m
When m, the thickness of the upper tin-bismuth plating is 0.5 μm
Then, whiskers were generated, and when the thickness of the underlying tin-bismuth plating film was 2 μm or less, a decrease in wettability due to cracks was observed. Therefore, the preferred plating film thickness in this case is 1 to 2.5 μm for tin-bismuth in the upper layer and 2.5 to 4 μm for tin-bismuth in the lower layer. Bending radius 0.25mm
In the case of (2), when the tin-bismuth in the lower layer is 2 μm, although cracks are generated but the wettability is good, the preferred plating film thickness is 1 to 3 μm.
m, the lower layer of tin-bismuth is 2 to 4 μm.

【0033】[0033]

【実施例6】実施例1と同様に、42アロイを素材とす
るテストサンプルにビスマス含有率0.3%のすず−ビ
スマスめっきをした後、その上にビスマス含有率5%の
すず−ビスマスめっきを行い、評価した。めっき膜厚は
両者合計で15μm程度である。その結果は(表6)に
示すとおりである。
Example 6 In the same manner as in Example 1, a 42-alloy test sample was subjected to tin-bismuth plating with a bismuth content of 0.3%, and then tin-bismuth plating with a bismuth content of 5%. Was performed and evaluated. The total plating thickness is about 15 μm. The results are as shown in (Table 6).

【0034】[0034]

【表6】 [Table 6]

【0035】(表6)に示すとおり曲げ半径0.15m
mのときは上層のすず−ビスマスめっき膜厚0.5μm
ではウィスカが発生し、また、下層のすず−ビスマスめ
っき膜厚4μm以下ではクラックによる濡れ性の低下が
みられた。従って、この場合の好ましいめっき膜厚は上
層のすず−ビスマスが1〜10μm、下層のすず−ビス
マスが5〜14μmである。曲げ半径0.25mmのと
きは、下層のすず−ビスマスが4μmのときクラックの
発生は有るものの濡れ性は良好であることから、好まし
いめっき膜厚は上層のすず−ビスマスが1〜11μm、
下層のすず−ビスマスが4〜14μmである。
As shown in Table 6, the bending radius is 0.15 m
When m, the thickness of the upper tin-bismuth plating is 0.5 μm
Then, whiskers were generated, and when the thickness of the tin-bismuth plating layer was 4 μm or less, the wettability was reduced by cracks. Accordingly, the preferred plating film thickness in this case is 1 to 10 μm for the upper layer tin-bismuth and 5 to 14 μm for the lower layer tin-bismuth. When the bending radius is 0.25 mm, when the lower layer tin-bismuth is 4 μm, although cracks are generated but the wettability is good, the preferred plating film thickness is 1-11 μm for the upper layer tin-bismuth.
The lower layer tin-bismuth is 4 to 14 μm.

【0036】[0036]

【実施例7】実施例1と同様に、42アロイを素材とす
るテストサンプルにすずめっきをした後、その上にビス
マス含有率を変えてすず−ビスマスめっきを行い、評価
した。めっき膜厚はすずが6μm、すず−ビスマスが4
μm程度である。その結果は(表7)に示すとおりであ
る。
Example 7 In the same manner as in Example 1, a test sample made of 42 alloy was tin-plated, and then tin-bismuth plating was performed thereon by changing the bismuth content, and evaluated. The plating film thickness was 6 μm for tin and 4 for tin-bismuth.
It is about μm. The results are as shown in (Table 7).

【0037】[0037]

【表7】 [Table 7]

【0038】(表7)に示すとおり上層のすず−ビスマ
スめっきのビスマス含有率0.5%ではウィスカが発生
した。また、曲げ半径0.15mmのとき、すず−ビス
マスめっき膜のビスマス含有率11wt%以上では大き
なクラックの発生による濡れ性の低下がみられた。従っ
て、この場合の好ましいすず−ビスマスめっき膜のビス
マス含有率は1〜10wt%である。曲げ半径0.25
mmのときは、ビスマス含有率11%まで濡れ性は良好
であることから、好ましいビスマス含有率は1〜11w
t%である。
As shown in Table 7, whiskers were generated when the bismuth content of the upper layer tin-bismuth plating was 0.5%. In addition, when the bending radius was 0.15 mm, when the bismuth content of the tin-bismuth plating film was 11 wt% or more, a decrease in wettability due to generation of a large crack was observed. Therefore, the preferred bismuth content of the tin-bismuth plating film in this case is 1 to 10 wt%. Bending radius 0.25
mm, since the wettability is good up to a bismuth content of 11%, the preferred bismuth content is 1 to 11 w
t%.

【0039】なお、本実施例ではめっき膜厚が下層のす
ずが6μm程度、上層のすず−ビスマスが4μm程度の
例を示したが、上記の実施例1〜3で示した好ましいめ
っき膜厚範囲でも同様の結果が得られた。
In this embodiment, the thickness of the plating layer is about 6 μm for tin in the lower layer and about 4 μm for tin-bismuth in the upper layer. However, similar results were obtained.

【0040】[0040]

【実施例8】実施例1と同様に、42アロイを素材とす
るテストサンプルにビスマス含有率0.3%のすず−ビ
スマスめっきをした後、その上にビスマス含有率を変え
てすず−ビスマスめっきを行い、評価した。めっき膜厚
は下層のすず−ビスマスが6μm、上層のすず−ビスマ
スが4μm程度である。その結果は(表8)に示すとお
りである。
Example 8 In the same manner as in Example 1, a 42-alloy test sample was tin-bismuth-plated with a bismuth content of 0.3%, and then tin-bismuth-plated with a different bismuth content. Was performed and evaluated. The plating thickness is about 6 μm for the lower layer of tin-bismuth and about 4 μm for the upper layer of tin-bismuth. The results are as shown in (Table 8).

【0041】[0041]

【表8】 [Table 8]

【0042】(表8)に示すとおり上層のすず−ビスマ
スめっきのビスマス含有率0.5%ではウィスカが発生
した。また、すず−ビスマスはすずに比べて脆いため、
曲げ半径0.15mmのときは上層のすず−ビスマスめ
っきのビスマス含有率10wt%以上で大きなクラック
の発生による濡れ性の低下がみられた。従って、この場
合の好ましいめっき膜ビスマス含有率は1〜9wt%で
ある。曲げ半径0.25mmのときは、ビスマス含有率
10%まで濡れ性は良好であることから、好ましいビス
マス含有率は1〜10wt%である。なお、本実施例で
はめっき膜厚が下層のすず−ビスマスが6μm、上層の
すず−ビスマスが4μmの例を示したが、上記の実施例
4〜6で示した好ましいめっき膜厚範囲でも同様の結果
が得られた。
As shown in Table 8, whiskers were generated when the bismuth content of the upper tin-bismuth plating was 0.5%. Also, tin-bismuth is more brittle than tin,
When the bending radius was 0.15 mm, a decrease in wettability due to generation of a large crack was observed at a bismuth content of 10 wt% or more in the tin-bismuth plating of the upper layer. Therefore, the preferred bismuth content of the plating film in this case is 1 to 9 wt%. When the bending radius is 0.25 mm, since the wettability is good up to a bismuth content of 10%, the preferable bismuth content is 1 to 10 wt%. In this example, the thickness of the plating layer was 6 μm for tin-bismuth in the lower layer and 4 μm for tin-bismuth in the upper layer. However, the same applies to the preferred plating film thickness ranges shown in the above Examples 4 to 6. The result was obtained.

【0043】[0043]

【実施例9】実施例1と同様に、42アロイを素材とす
るテストサンプルにビスマス含有率を変えて下層のすず
−ビスマスめっきをした後、その上にビスマス含有率5
%のすず−ビスマスめっきを行い、評価した。めっき膜
厚は下層のすず−ビスマスが6μm、上層のすず−ビス
マスが4μm程度である。その結果は(表9)に示すと
おりである。
Example 9 In the same manner as in Example 1, a test sample made of 42 alloy was plated with tin-bismuth in the lower layer while changing the bismuth content, and then a bismuth content of 5
% Tin-bismuth plating was performed and evaluated. The plating thickness is about 6 μm for the lower layer of tin-bismuth and about 4 μm for the upper layer of tin-bismuth. The results are as shown in (Table 9).

【0044】[0044]

【表9】 [Table 9]

【0045】(表9)に示すとおり曲げ半径0.15m
mのとき、下層のすず−ビスマスめっきのビスマス含有
率1wt%以上でクラックの発生による濡れ性の低下が
みられたことから、この場合の好ましいめっき膜ビスマ
ス含有率は0.0001〜0.9wt%である。曲げ半
径0.25mmのときは、ビスマス含有率1%まで濡れ
性は良好であることから、好ましいビスマス含有率は
0.0001〜1wt%である。なお、本実施例ではめ
っき膜厚が下層のすず−ビスマスが6μm程度、上層の
すず−ビスマスが4μm程度の例を示したが、上記の実
施例4〜6で示した好ましいめっき膜厚範囲でも同様の
結果が得られた。
As shown in Table 9, the bending radius is 0.15 m
In the case of m, the lowering of the wettability due to the generation of cracks was observed at a bismuth content of 1% by weight or more in the tin-bismuth plating of the lower layer. Therefore, the preferable bismuth content of the plating film in this case is 0.0001 to 0.9 wt. %. When the bending radius is 0.25 mm, since the wettability is good up to a bismuth content of 1%, the preferable bismuth content is 0.0001 to 1 wt%. In this example, the thickness of the plating film was about 6 μm for tin-bismuth in the lower layer and about 4 μm for tin-bismuth in the upper layer. However, even in the preferred plating film thickness range shown in the above Examples 4 to 6, Similar results were obtained.

【0046】また、実施例1〜9で示した好ましいめっ
き膜厚範囲ではいずれも耐食性は良好であった。さら
に、ここでは42アロイリードの例について示したが、
銅めっきをした42アロイリード、銅合金リードについ
ても同様の結果がえられた。
The corrosion resistance was good in the preferred range of the plating film thickness shown in Examples 1 to 9. Furthermore, although the example of the 42 alloy lead is shown here,
Similar results were obtained for 42 alloy leads and copper alloy leads plated with copper.

【0047】[0047]

【発明の効果】本発明によれば、半導体素子リードへの
めっきをすず−ビスマス(上層)とすず(下層)の2層
構造、または下層のすず−ビスマスよりビスマス含有率
の大きいすず−ビスマスと上層のすず−ビスマスよりビ
スマス含有率の小さいすず−ビスマスとの2層構造とす
ることにより、リードの成型時の折り曲げによるクラッ
クの発生に伴う濡れ性の低下がなく、かつ、ウィスカの
発生もなく、耐食性など信頼性に優れた半導体装置およ
びその実装構造体を実現することが可能となった。
According to the present invention, a semiconductor element lead is plated with tin-bismuth (upper layer) and tin (lower layer) in a two-layer structure, or tin-bismuth having a higher bismuth content than lower tin-bismuth. By having a two-layer structure of tin-bismuth having a lower bismuth content than that of the upper layer tin-bismuth, there is no decrease in wettability due to generation of cracks due to bending during lead molding and no generation of whiskers Thus, a semiconductor device having excellent reliability such as corrosion resistance and a mounting structure thereof can be realized.

【0048】また、本発明によれば、パルス状の電流波
形を適用して、リード基材に対してビスマス含有率の異
なるすず−ビスマスの2層めっき膜を形成することによ
り、こぶ状析出、ひげ状析出等のない平滑なめっき表面
が得られ、しかも5〜30A/dm2という高電流密度
でのめっきが可能となり、めっき時間の大幅な短縮が可
能となった。
Further, according to the present invention, by applying a pulse-shaped current waveform to form a tin-bismuth two-layer plating film having a different bismuth content on the lead base material, a bump-like deposition, A smooth plating surface without whisker-like precipitation was obtained, and plating was possible at a high current density of 5 to 30 A / dm 2 , and the plating time was greatly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体装置の一実施の形態を示す
断面図である。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device according to the present invention.

【図2】本発明に係るリードの一実施の形態を示す断面
図である。
FIG. 2 is a sectional view showing an embodiment of a lead according to the present invention.

【図3】本発明に係るリードの他の一実施の形態を示す
断面図である。
FIG. 3 is a sectional view showing another embodiment of the lead according to the present invention.

【符号の説明】[Explanation of symbols]

1…半導体素子、2…リードフレーム、3…ボンデイン
グワイヤ、4…モールド樹脂、5、5a、5b…モール
ド樹脂の外側に露出したリード、6…リード基材、7…
すずめっき膜、8…すず−ビスマス合金めっき膜、9…
ビスマス含有率の低いすず−ビスマス合金めっき膜、1
0…ビスマス含有率の高いすず−ビスマス合金めっき
膜。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 2 ... Lead frame, 3 ... Bonding wire, 4 ... Mold resin, 5, 5a, 5b ... Lead exposed outside mold resin, 6 ... Lead base material, 7 ...
Tin plating film, 8 ... Tin-bismuth alloy plating film, 9 ...
Tin-bismuth alloy plating film with low bismuth content, 1
0: Tin-bismuth alloy plating film having a high bismuth content.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】曲げ成形されたリードを有する半導体装置
において、 前記リードを、リード基材の表面に、すずまたはすず−
ビスマス合金からなる下層めっき膜と、該下層めっき膜
におけるビスマス含有量よりも大きなビスマス含有量を
有するすずービスマス合金からなる上層めっき膜とを有
して形成したことを特徴とする半導体装置。
1. A semiconductor device having a bent lead, wherein the lead is provided on a surface of a lead substrate by tin or tin-tin.
A semiconductor device comprising: a lower plating film made of a bismuth alloy; and an upper plating film made of a tin-bismuth alloy having a bismuth content larger than the bismuth content in the lower plating film.
【請求項2】曲げ成形されたリードを有する半導体装置
において、 前記リードを、リード基材の表面に、ビスマス含有量が
0〜1wt%のすずまたはすず−ビスマス合金からなる
下層めっき膜と、ビスマス含有量が1〜10wt%のす
ずービスマス合金からなる上層めっき膜とを有して形成
したことを特徴とする半導体装置。
2. A semiconductor device having a bent lead, wherein the lead is formed on a surface of a lead base material by a lower plating film made of tin or a tin-bismuth alloy having a bismuth content of 0 to 1 wt%; A semiconductor device comprising: an upper plating film made of a tin-bismuth alloy having a content of 1 to 10 wt%.
【請求項3】前記下層めっき膜の厚さが1〜14μm
で、前記上層めっき膜の厚さが1〜12μmであること
を特徴とする請求項1または2記載の半導体装置。
3. The thickness of the lower plating film is 1 to 14 μm.
3. The semiconductor device according to claim 1, wherein the thickness of the upper plating film is 1 to 12 μm.
【請求項4】前記下層めっき膜の厚さが1〜9μmで、
前記上層めっき膜の厚さが1〜9μmであることを特徴
とする請求項1または2記載の半導体装置。
4. The method according to claim 1, wherein said lower plating film has a thickness of 1 to 9 μm.
3. The semiconductor device according to claim 1, wherein the thickness of the upper plating film is 1 to 9 [mu] m.
【請求項5】前記2層のめっき膜において、クラックお
よびウィスカの発生を防止したことを特徴とする請求項
1または2または3または4記載の半導体装置。
5. The semiconductor device according to claim 1, wherein cracks and whiskers are prevented from being generated in said two-layered plating film.
【請求項6】前記リード基材の表面には、1〜10μm
の膜厚の銅めっきが施されたことを特徴とする請求項1
または2または3または4または5記載の半導体装置。
6. The lead base material has a surface of 1 to 10 μm
2. A copper plating having a thickness of 3 mm.
Or the semiconductor device according to 2 or 3 or 4 or 5.
【請求項7】リード基材の表面に、すずまたはすず−ビ
スマス合金からなる下層めっき膜と、該下層めっき膜に
おけるビスマス含有量よりも大きなビスマス含有量を有
するすずービスマス合金からなる上層めっき膜とを有す
る曲げ成形された複数のリードを備えた半導体装置を、
前記複数のリードを基板上の電極にはんだ接続して実装
したことを特徴とする半導体装置の実装構造体。
7. A lower plating film made of tin or a tin-bismuth alloy, and an upper plating film made of a tin-bismuth alloy having a bismuth content larger than the bismuth content in the lower plating film on the surface of the lead substrate. A semiconductor device having a plurality of leads formed by bending having
A mounting structure for a semiconductor device, wherein the plurality of leads are mounted by soldering to electrodes on a substrate.
【請求項8】リード基材の表面に、ビスマス含有量が0
〜1wt%のすずまたはすず−ビスマス合金からなる下
層めっき膜と、ビスマス含有量が1〜10wt%のすず
ービスマス合金からなる上層めっき膜とを有する曲げ成
形された複数のリードを備えた半導体装置を、前記複数
のリードを基板上の電極にはんだ接続して実装したこと
を特徴とする半導体装置の実装構造体。
8. A lead base material having a bismuth content of 0
A semiconductor device having a plurality of leads formed by bending and having a lower plating film made of tin or tin-bismuth alloy of 11 wt% and an upper plating film made of tin-bismuth alloy having a bismuth content of 1-10 wt%. A mounting structure for a semiconductor device, wherein the plurality of leads are mounted by soldering to electrodes on a substrate.
JP10139484A 1998-05-21 1998-05-21 Semiconductor device and mounting structure thereof Pending JPH11330340A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10139484A JPH11330340A (en) 1998-05-21 1998-05-21 Semiconductor device and mounting structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10139484A JPH11330340A (en) 1998-05-21 1998-05-21 Semiconductor device and mounting structure thereof

Publications (1)

Publication Number Publication Date
JPH11330340A true JPH11330340A (en) 1999-11-30

Family

ID=15246335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10139484A Pending JPH11330340A (en) 1998-05-21 1998-05-21 Semiconductor device and mounting structure thereof

Country Status (1)

Country Link
JP (1) JPH11330340A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003050328A1 (en) * 2000-03-29 2003-06-19 Sanyo Electric Co., Ltd. Plating apparatus, plating method, and method for manufacturing semiconductor device
US6960396B2 (en) 1997-12-16 2005-11-01 Hitachi, Ltd. Pb-free solder-connected structure and electronic device
US6960823B2 (en) 2001-04-04 2005-11-01 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2006351907A (en) * 2005-06-17 2006-12-28 Renesas Technology Corp Semiconductor device and manufacturing method thereof
JP2007046150A (en) * 2005-04-06 2007-02-22 Misuzu:Kk Lead wire for electronic part and flat cable comprising the same
US7235309B2 (en) 2002-12-16 2007-06-26 Nec Electronics Corporation Electronic device having external terminals with lead-free metal thin film formed on the surface thereof
CN100457979C (en) * 2000-03-29 2009-02-04 三洋电机株式会社 Electroplating device
US7501694B2 (en) * 2004-09-28 2009-03-10 Fujitsu Microelectronics Limited Semiconductor device using multi-layer unleaded metal plating, and method of manufacturing the same
JP2009236611A (en) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd Method of manufacturing semiconductor device
US7772043B2 (en) 2001-12-12 2010-08-10 Sanyo Electric Co., Ltd. Plating apparatus, plating method and manufacturing method for semiconductor device
JP2010283303A (en) * 2009-06-08 2010-12-16 Renesas Electronics Corp Semiconductor device and method of manufacturing the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709746B2 (en) 1997-12-16 2010-05-04 Renesas Technology Corp. Pb-free solder-connected structure and electronic device
US6960396B2 (en) 1997-12-16 2005-11-01 Hitachi, Ltd. Pb-free solder-connected structure and electronic device
US7013564B2 (en) 1997-12-16 2006-03-21 Hitachi, Ltd. Method of producing an electronic device having a PB free solder connection
US8907475B2 (en) 1997-12-16 2014-12-09 Renesas Electronics Corporation Pb-free solder-connected structure
US8503189B2 (en) 1997-12-16 2013-08-06 Renesas Electronics Corporation Pb-free solder-connected structure and electronic device
CN100457979C (en) * 2000-03-29 2009-02-04 三洋电机株式会社 Electroplating device
WO2003050328A1 (en) * 2000-03-29 2003-06-19 Sanyo Electric Co., Ltd. Plating apparatus, plating method, and method for manufacturing semiconductor device
US6960823B2 (en) 2001-04-04 2005-11-01 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7528014B2 (en) 2001-04-04 2009-05-05 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7541667B2 (en) 2001-04-04 2009-06-02 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US7772043B2 (en) 2001-12-12 2010-08-10 Sanyo Electric Co., Ltd. Plating apparatus, plating method and manufacturing method for semiconductor device
US7235309B2 (en) 2002-12-16 2007-06-26 Nec Electronics Corporation Electronic device having external terminals with lead-free metal thin film formed on the surface thereof
US7501694B2 (en) * 2004-09-28 2009-03-10 Fujitsu Microelectronics Limited Semiconductor device using multi-layer unleaded metal plating, and method of manufacturing the same
JP2007046150A (en) * 2005-04-06 2007-02-22 Misuzu:Kk Lead wire for electronic part and flat cable comprising the same
JP2006351907A (en) * 2005-06-17 2006-12-28 Renesas Technology Corp Semiconductor device and manufacturing method thereof
JP2009236611A (en) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd Method of manufacturing semiconductor device
JP2010283303A (en) * 2009-06-08 2010-12-16 Renesas Electronics Corp Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5360991A (en) Integrated circuit devices with solderable lead frame
JPS59145553A (en) Composite structure and method of forming same
JP3575311B2 (en) Pb-free solder and soldering article
JPH11350188A (en) Material for electric and electronic parts, its production, and electric and electronic parts lising the same
JPH11179586A (en) Lead-free soldered structure, and electronic unit
JPH06297185A (en) Dynamic solder paste composition
JPH11330340A (en) Semiconductor device and mounting structure thereof
JP2000153388A (en) Soldered article
JP2001246493A (en) Soldering material, device or apparatus using same and its producing method
JP3425332B2 (en) Electronic component electrode material and electronic component electrode manufacturing method
JPS59168659A (en) Lead frame for integrated circuit
JP2000077593A (en) Lead frame for semiconductor
JPH1093004A (en) Electronic component and manufacture thereof
JPH1022434A (en) Lead frame for integrated circuit and manufacture thereof
JP2000174191A (en) Semiconductor device and its manufacture
JPH11350190A (en) Material for electric and electronic parts, its production, and electric and electronic parts using the same
JP3402228B2 (en) Semiconductor device having lead-free tin-based solder coating
JP2000156450A (en) Lead for electronic part
JP4071049B2 (en) Lead-free solder paste
JP3657874B2 (en) Semiconductor device and electronic equipment
JPH11251503A (en) Electronic part and manufacture therefor
JP2003223945A (en) LEAD PIN WITH Au-Ge SYSTEM BRAZING MATERIAL
JP3596445B2 (en) Soldering method and mounting structure
JP3698161B2 (en) Pb-free solder
JP3906584B2 (en) Lead for electronic parts