JPH11329916A - Method for sorting of semiconductor chip - Google Patents

Method for sorting of semiconductor chip

Info

Publication number
JPH11329916A
JPH11329916A JP13683898A JP13683898A JPH11329916A JP H11329916 A JPH11329916 A JP H11329916A JP 13683898 A JP13683898 A JP 13683898A JP 13683898 A JP13683898 A JP 13683898A JP H11329916 A JPH11329916 A JP H11329916A
Authority
JP
Japan
Prior art keywords
defective
semiconductor chips
wafer
wafer sheet
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13683898A
Other languages
Japanese (ja)
Inventor
Noriyuki Uchibori
敬之 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13683898A priority Critical patent/JPH11329916A/en
Publication of JPH11329916A publication Critical patent/JPH11329916A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for sorting semiconductor chips, by which acceptable chips can be sorted out from the defective ones without subjecting to marking on the elements themselves. SOLUTION: The rear surface of a wafer sheet 8 is irradiated with ultraviolet light L 8 via a mask 10, on which a distribution pattern corresponding with an array 3a of defective semiconductors based on the result of measurement of a wafer test is formed. Then, acceptable semiconductor chips 3 are picked up according to discoloration distribution on the rear surface of the wafer sheet 8 by the use of a color image recognizing device to transfer the acceptable chips to a next process, the mounting process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ウェーハテストの
測定結果に基づいて、ウェーハシート上に保持された半
導体チップの良品・不良品を選別する半導体チップの選
別方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip sorting method for sorting non-defective / defective semiconductor chips held on a wafer sheet based on a measurement result of a wafer test.

【0002】[0002]

【従来の技術】ボンディング工程へ半導体チップを搬送
する際、ダイシングされた個々の半導体チップの良品・
不良品を選別するのに、従来では、ウェーハプローバに
よるウェーハテスト工程にてフェイルマークが付された
半導体チップを不良チップと判別する一方、フェイルマ
ークが付されていない半導体チップを良品チップとして
判別し、この良品チップのみを1個ずつコレットにより
吸着保持するようにしている。
2. Description of the Related Art When a semiconductor chip is transported to a bonding process, a non-defective product of each diced semiconductor chip is used.
Conventionally, in order to select defective products, a semiconductor chip with a fail mark is determined as a defective chip in a wafer test process using a wafer prober, while a semiconductor chip without a fail mark is determined as a good chip. Only the non-defective chips are sucked and held one by one by a collet.

【0003】一般に、フェイルマークの存否の識別は画
像認識装置によって行われ、上記コレットによる半導体
チップのピックアップ作業を制御している。ウェーハテ
ストは、ウェーハプローバにより自動的に行われる。ウ
ェーハプローバは、図3に示すように測定ステージ1上
の半導体ウェーハ2に形成された各半導体素子3の電気
的特性を試験するためのもので、各素子3の電極4にプ
ローブカード5の触針(プローブ針)6を接続させて、
触針6に接続した図示しないテスタによる各素子3の電
気的試験を可能とするとともに、テスタが不良と判断し
た素子の表面に上記フェイルマークを付する装置であ
る。ウェーハテストが終了した半導体ウェーハ1は、図
4に示すようにウエーハシート8に接着された状態でウ
ェーハリング7に支持され、ダイシング工程にて各半導
体素子3が個々の半導体チップに分離される。
In general, the presence or absence of a fail mark is identified by an image recognition device, and controls the operation of picking up a semiconductor chip by the collet. Wafer testing is performed automatically by a wafer prober. The wafer prober is for testing the electrical characteristics of each semiconductor element 3 formed on the semiconductor wafer 2 on the measurement stage 1 as shown in FIG. Connect the needle (probe needle) 6
This is an apparatus that enables an electrical test of each element 3 by a tester (not shown) connected to the stylus 6 and attaches the fail mark to the surface of the element that the tester has determined to be defective. The semiconductor wafer 1 on which the wafer test has been completed is supported by a wafer ring 7 while being bonded to a wafer sheet 8 as shown in FIG. 4, and each semiconductor element 3 is separated into individual semiconductor chips in a dicing process.

【0004】[0004]

【発明が解決しようとする課題】このように、従来で
は、個々の半導体チップ3の良品・不良品を選別するに
当たり、半導体チップ3の表面に直接付されたフェイル
マークを画像認識装置により識別するようにしているの
であるが、すべての半導体デバイスに対して上記フェイ
ルマークを記すことができるというものではない。すな
わち、ウェーハプローバによって不良品の半導体素子に
対しフェイルマークとして付されるインクの飛沫が隣接
する良品の素子にも飛散することがあり、これが原因で
良品の素子までも不良にしてしまう程の、完成後におい
てもダストに非常に敏感な素子に対しては上述した方法
は適用することができない。よって当該半導体チップ3
に対しては、良品・不良品を選別することができないと
いう問題がある。
As described above, in the prior art, when selecting good or defective individual semiconductor chips 3, a fail mark directly attached to the surface of the semiconductor chip 3 is identified by an image recognition device. However, it is not possible to write the fail mark on all the semiconductor devices. That is, the droplets of the ink attached as a fail mark to the defective semiconductor element by the wafer prober may be scattered to the adjacent non-defective element, so that even the non-defective element becomes defective. Even after completion, the method described above cannot be applied to a device that is extremely sensitive to dust. Therefore, the semiconductor chip 3
However, there is a problem that good and defective products cannot be sorted out.

【0005】本発明は上述の問題に鑑みてなされ、素子
自体にマーキングを施すことなく、良品・不良品の選別
を行うことができる半導体チップの選別方法を提供する
ことを課題とする。
The present invention has been made in view of the above-described problems, and has as its object to provide a method of selecting a semiconductor chip which can select good / defective products without marking the element itself.

【0006】[0006]

【課題を解決するための手段】以上の課題を解決するた
めに、本発明では、ウェーハテストの測定結果に基づい
て半導体チップの良品又は不良品の配列分布パターンを
描いたマスクを介してウェーハシートの裏面へ光線を照
射した後、ウェーハシートの裏面における光線の照射に
よる変色箇所の分布に基づいて半導体チップの良品・不
良品を選別するようにしている。これにより、半導体チ
ップに直接マーキングを付することなく良品・不良品の
選別を行うことが可能となる。
In order to solve the above-mentioned problems, the present invention provides a method for manufacturing a wafer sheet through a mask which describes an array distribution pattern of good or bad semiconductor chips based on a measurement result of a wafer test. After irradiating the back surface of the wafer sheet with a light beam, good and defective semiconductor chips are selected based on the distribution of discolored portions due to the irradiation of the light beam on the back surface of the wafer sheet. As a result, it is possible to sort non-defective products and defective products without directly marking semiconductor chips.

【0007】[0007]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0008】図1は、本発明の実施の形態を示してい
る。なお、本実施の形態では、説明を容易とするために
半導体ウェーハ上に形成される半導体素子の数を9とす
るが、実際は公知のように数百以上にものぼる。
FIG. 1 shows an embodiment of the present invention. In the present embodiment, the number of semiconductor elements formed on the semiconductor wafer is set to nine for ease of explanation, but actually, it is several hundreds or more as is known.

【0009】ウェーハテスト工程において、ウェーハプ
ローバによりその電気的特性を測定された半導体ウェー
ハ2上の各半導体チップ3は、ダイシングされてウェー
ハシート8上に個々に分離された状態で保持されてい
る。本実施の形態ではウェーハテスト工程においては、
不良品と判断された半導体チップ3aに対して従来のよ
うなフェイルマークは付されず、各チップの測定結果
(良品か不良品かのいずれか)が図示しないホストコン
ピュータに保存される。ウェーハシート8は、ポリ塩化
ビニルフィルム(約70μm)の上に接着剤(約10μ
m)が塗布されて成るもので、上記接着剤により各半導
体チップ3が保持されている。
In the wafer test process, the semiconductor chips 3 on the semiconductor wafer 2 whose electric characteristics have been measured by the wafer prober are diced and held individually on the wafer sheet 8 in a separated state. In the present embodiment, in the wafer test process,
The conventional fail mark is not attached to the semiconductor chip 3a determined to be defective, and the measurement result (either non-defective or defective) of each chip is stored in a host computer (not shown). The wafer sheet 8 is provided with an adhesive (about 10 μm) on a polyvinyl chloride film (about 70 μm).
m) is applied, and each semiconductor chip 3 is held by the adhesive.

【0010】そこで、ウェーハテストによる測定結果
が、1チップ目(図中で示す。以下同様。):良品、
2チップ目():良品、3チップ目():良品、4
チップ目():不良品、5チップ目():良品、6
チップ目():不良品、7チップ目():良品、8
チップ目():良品、9チップ目():良品、であ
るとする。すなわち、4チップ目()と6チップ目
()の2つが不良品であり、残りすべてが良品であ
る。これに基づいて、半導体ウェーハ2の各半導体チッ
プ3の配列に従い、本実施の形態では不良品に相当する
半導体チップ3aの配列箇所()及び()にのみ開
口(図中ダブルハッチングで示す。)10aを有したマ
スク10を作製する。なお、マスク10は、例えば露光
工程などの半導体装置の製造工程に用いられるマスクと
同種のものを用いることができる。
Therefore, the measurement result of the wafer test indicates that the first chip (shown in the figure, the same applies hereinafter): non-defective product,
2nd chip (): good product, 3rd chip (): good product, 4
Chip (): defective, 5th (): good, 6
Chip (): defective, chip 7 (): good, 8
It is assumed that the chip (): non-defective product and the ninth chip (): non-defective product. That is, two of the fourth chip () and the sixth chip () are defective, and all the rest are good. Based on this, according to the arrangement of the semiconductor chips 3 on the semiconductor wafer 2, in this embodiment, openings are provided only at arrangement positions () and () of the semiconductor chips 3 a corresponding to defective products (indicated by double hatching in the figure). A mask 10 having 10a is manufactured. It should be noted that the mask 10 can be of the same type as a mask used in a semiconductor device manufacturing process such as an exposure process.

【0011】次に、このマスク10を介して、ウェーハ
シート8の裏面に向けて紫外線照射ランプ11から紫外
線Lを照射する。このとき、マスク10の4チップ目
()と6チップ目()に相当する領域のみが開口し
ているので、ウェーハシート8の裏面には半導体ウェー
ハ2の4チップ目()と6チップ目()の部分、す
なわち不良品の半導体チップ3aの位置だけ紫外線Lが
照射されることになり、これにより、ウェーハシート8
の裏面が変色する。このとき、ウェーハシート8の元の
色を薄い透明な青とすると、紫外線Lの照射によりウェ
ーハシート8は劣化して赤色に変色する(図2A及び図
2B参照。なお、変色箇所は図中ダブルハッチングで示
している)。そして、ウェーハシート8の裏面からカラ
ー画像認識装置を用いて変色箇所とチップ間の隙間を判
別し、次工程であるボンディング工程へ半導体チップ3
を搬送するコレットの運転を制御して、良品の半導体チ
ップ3のみを次工程へ供給する。また、不良品の半導体
チップ3aはピックアップされずにそのままの位置に残
される。
Next, ultraviolet rays L are irradiated from the ultraviolet irradiation lamp 11 toward the back surface of the wafer sheet 8 through the mask 10. At this time, since only the regions corresponding to the fourth chip () and the sixth chip () of the mask 10 are open, the fourth chip () and the sixth chip () of the semiconductor wafer 2 are provided on the back surface of the wafer sheet 8. ), I.e., only the position of the defective semiconductor chip 3a is irradiated with the ultraviolet light L, whereby the wafer sheet 8
Discolored on the back. At this time, assuming that the original color of the wafer sheet 8 is light transparent blue, the wafer sheet 8 is deteriorated by the irradiation of the ultraviolet light L and changes color to red (see FIG. 2A and FIG. 2B. Hatched). Then, the gap between the discolored portion and the chip is determined from the back surface of the wafer sheet 8 using a color image recognition device, and the semiconductor chip 3 is transferred to the next bonding process.
The operation of the collet for transporting the semiconductor chips is controlled to supply only the good semiconductor chips 3 to the next step. Further, the defective semiconductor chip 3a is left at the same position without being picked up.

【0012】こうして1枚の半導体ウェーハ2から個々
に分離された半導体チップ3の良品・不良品の選別が終
了すると、今度は次なる選別すべき半導体チップを保持
したウェーハシートを用意して上述と同様な方法、すな
わち、不良品の半導体チップの配列分布パターン(開
口)を描いたマスクを新たに作製し、当該不良品の半導
体チップの配列箇所におけるウェーハシートの裏面に紫
外線を照射した後、ウェーハシート裏面の変色箇所の分
布に基づいて、半導体チップの良品・不良品を選別し
て、良品の半導体チップのみを次工程へ供給する。
When the sorting of good and bad semiconductor chips 3 individually separated from one semiconductor wafer 2 is completed, a wafer sheet holding the next semiconductor chips to be sorted is prepared. A similar method, that is, a new mask that describes the arrangement distribution pattern (openings) of defective semiconductor chips is newly prepared, and the back surface of the wafer sheet at the arrangement position of the defective semiconductor chips is irradiated with ultraviolet light, Based on the distribution of discolored portions on the back surface of the sheet, non-defective and defective semiconductor chips are selected, and only non-defective semiconductor chips are supplied to the next step.

【0013】以上のように、本実施の形態によれば、半
導体チップ3にフェイルマークを付することなく良品・
不良品を選別することができるので、完成後においても
ダストに非常に敏感なデバイスに対しても確実に選別作
業を行うことができる。また、従来は良品の半導体チッ
プをピックアップするときに当該チップの外形、すなわ
ち隣接するチップ間の境界を認識して行っていたが、本
実施の形態によればウェーハシート裏面の変色箇所とチ
ップ間の若干の隙間にて判別しピックアップできるの
で、ウェーハシートの延伸率に関係なく良品の半導体チ
ップをピックアップすることができる。
As described above, according to the present embodiment, a non-defective product can be obtained without attaching a fail mark to the semiconductor chip 3.
Since defective products can be sorted out, sorting work can be reliably performed even for devices that are extremely sensitive to dust even after completion. Further, conventionally, when picking up a good semiconductor chip, the outer shape of the chip, that is, the boundary between adjacent chips is recognized, but according to the present embodiment, the discolored portion on the back surface of the wafer sheet and the inter-chip Can be determined and picked up by a small gap, so that a good semiconductor chip can be picked up regardless of the stretching ratio of the wafer sheet.

【0014】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
Although the embodiment of the present invention has been described above, the present invention is, of course, not limited to this, and various modifications can be made based on the technical concept of the present invention.

【0015】例えば以上の実施の形態では、不良品の半
導体チップ3aの配列分布パターンを描いたマスクを作
製したが、これに代えて、良品の半導体チップ3の配列
分布パターンを描いたマスクを作製し、当該マスクを介
して紫外線が照射された良品の半導体チップ3の配列箇
所におけるウェーハシート裏面の変色箇所に基づいて当
該良品の半導体チップ3のピックアップを行うようにし
てもよい。この場合、従来より用いられている、ウェー
ハシートの接着力を弱める目的で紫外線を照射する紫外
線照射装置でもって、本発明の選別方法を実施すること
ができる。
For example, in the above-described embodiment, a mask depicting the array distribution pattern of the defective semiconductor chips 3a is manufactured. Instead, a mask depicting the array distribution pattern of the non-defective semiconductor chips 3 is manufactured. Then, the non-defective semiconductor chips 3 may be picked up based on the discolored portion on the back surface of the wafer sheet at the arrangement position of the non-defective semiconductor chips 3 irradiated with ultraviolet rays through the mask. In this case, the sorting method of the present invention can be carried out by using a conventionally used ultraviolet irradiation apparatus that irradiates ultraviolet rays for the purpose of weakening the adhesive force of the wafer sheet.

【0016】なお、上述の実施の形態では、マスク10
を作製するに当たり、良品又は不良品の半導体チップの
配列に対応する箇所に光線が透過可能な開口を形成した
が、これに代えて、感光性の透明板材に対して良品又は
不良品の半導体チップの配列に対応する箇所以外の箇所
のみを光線が透過できないよう変質により失透させ、こ
れをマスクとして用いても、上述の実施の形態と同様な
効果が得られると考える。
In the above embodiment, the mask 10
In manufacturing, a light-transmitting opening was formed at a position corresponding to the arrangement of non-defective or defective semiconductor chips. Instead, a non-defective or defective semiconductor chip with respect to a photosensitive transparent plate material was formed. It is considered that the same effect as in the above-described embodiment can be obtained even if only a portion other than the portion corresponding to the above arrangement is devitrified by denaturation so that light cannot be transmitted, and this is used as a mask.

【0017】[0017]

【発明の効果】以上述べたように、本発明の半導体チッ
プの選別方法によれば、ウェーハシートの裏面の変色で
半導体チップの良品・不良品を選別することができ、半
導体チップあるいは半導体ウェーハに対して直接マーキ
ングを施すことができないデバイスに対しても、確実に
良品・不良品を選別することができる。
As described above, according to the method for sorting semiconductor chips of the present invention, good and defective semiconductor chips can be sorted by discoloration of the back surface of the wafer sheet. Non-defective / defective products can be reliably sorted out even for devices that cannot be directly marked.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の全体を概略的に示す斜視
図である。
FIG. 1 is a perspective view schematically showing an entire embodiment of the present invention.

【図2】同作用を説明するウェーハシートの裏面図であ
り、Aは光線照射前を示し、Bは光線照射後を示す。
FIG. 2 is a back view of the wafer sheet for explaining the same operation, in which A shows a state before light beam irradiation, and B shows a state after light beam irradiation.

【図3】ウェーハテスト工程を示す部分断面図である。FIG. 3 is a partial cross-sectional view showing a wafer test process.

【図4】ウェーハシート上に載置されたダイシング前の
半導体ウェーハを模式的に示す平面図である。
FIG. 4 is a plan view schematically showing a semiconductor wafer before dicing placed on a wafer sheet.

【符号の説明】[Explanation of symbols]

2……半導体ウェーハ、3……良品の半導体チップ、3
a……不良品の半導体チップ、8……ウェーハシート、
10……マスク、10a……開口、11……紫外線照射
ランプ。
2 ... semiconductor wafer, 3 ... good semiconductor chip, 3
a: defective semiconductor chip, 8: wafer sheet,
10 mask, 10a opening, 11 ultraviolet irradiation lamp.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ウェーハテストの測定結果に基づいて、
ウェーハシート上に保持された半導体チップの良品・不
良品を選別する半導体チップの選別方法において、 前記ウェーハテストの測定結果に基づいて前記半導体チ
ップの良品又は不良品の配列分布パターンを描いたマス
クを介して、前記ウェーハシートの裏面へ光線を照射し
た後、 前記ウェーハシートの裏面における前記光線の照射によ
る変色箇所の分布に基づいて前記半導体チップの良品・
不良品を選別するようにしたことを特徴とする半導体チ
ップの選別方法。
1. Based on a measurement result of a wafer test,
In a semiconductor chip selection method for selecting non-defective / defective semiconductor chips held on a wafer sheet, a mask depicting an array distribution pattern of non-defective or defective semiconductor chips based on a measurement result of the wafer test is used. After irradiating the back surface of the wafer sheet with a light beam, based on the distribution of discolored portions due to the irradiation of the light beam on the back surface of the wafer sheet,
A method for sorting semiconductor chips, wherein a defective product is sorted.
【請求項2】 前記マスクは、前記ウェーハテストの測
定結果に基づいて、良品又は不良品の前記半導体チップ
の配列に対応する箇所に前記光線が透過可能な開口が形
成されることを特徴とする請求項1に記載の半導体チッ
プの選別方法。
2. The mask according to claim 1, wherein an opening through which the light beam can pass is formed at a location corresponding to the arrangement of the non-defective or defective semiconductor chips based on a measurement result of the wafer test. A method for sorting semiconductor chips according to claim 1.
【請求項3】 前記半導体チップは、前記ウェーハシー
トの裏面の前記変色箇所の分布を画像認識装置を用いて
識別されることにより、前記半導体チップの良品・不良
品が選別されることを特徴とする請求項1に記載の半導
体チップの選別方法。
3. The semiconductor chip according to claim 1, wherein a distribution of the discolored portions on the back surface of the wafer sheet is identified by using an image recognition device, so that good and defective semiconductor chips are selected. The method for sorting semiconductor chips according to claim 1.
【請求項4】 前記光線は、紫外線であり、 前記ウェーハシートは、ポリ塩化ビニルフィルムで成る
ことを特徴とする請求項1から請求項3のいずれかに記
載の半導体チップの選別方法。
4. The method according to claim 1, wherein the light beam is ultraviolet light, and the wafer sheet is made of a polyvinyl chloride film.
JP13683898A 1998-05-19 1998-05-19 Method for sorting of semiconductor chip Pending JPH11329916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13683898A JPH11329916A (en) 1998-05-19 1998-05-19 Method for sorting of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13683898A JPH11329916A (en) 1998-05-19 1998-05-19 Method for sorting of semiconductor chip

Publications (1)

Publication Number Publication Date
JPH11329916A true JPH11329916A (en) 1999-11-30

Family

ID=15184695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13683898A Pending JPH11329916A (en) 1998-05-19 1998-05-19 Method for sorting of semiconductor chip

Country Status (1)

Country Link
JP (1) JPH11329916A (en)

Similar Documents

Publication Publication Date Title
TWI733356B (en) Test device, test method and computer readable medium
US6680213B2 (en) Method and system for fabricating contacts on semiconductor components
US7255273B2 (en) Descriptor for identifying a defective die site
US6432796B1 (en) Method and apparatus for marking microelectronic dies and microelectronic devices
TW202242441A (en) System and method for probing and sorting led chips
CN117046735B (en) Method and system for merging and distributing patterns of multiple chips in wafer
KR101800541B1 (en) Method for fabricating flexible LED board and flexible LED board using the same
JPH11329916A (en) Method for sorting of semiconductor chip
KR102548400B1 (en) Led transport method
JPS6226876A (en) Aligning method for light emitting diode array
JP6166659B2 (en) Wafer level phosphor deposition system
JPH0845800A (en) Semiconductor wafer and its discrimination method
JPS5984531A (en) Fixture for electronic parts
JPS61182214A (en) Semiconductor wafer
JPH02299216A (en) Semiconductor device
US5545498A (en) Method of producing semiconductor device and photomask therefor
JP3748627B2 (en) Semiconductor chip counting method
US5403681A (en) Method of producing semiconductor device and photomask therefor
JPH07312381A (en) Probe device
TW202229902A (en) Test apparatus, test method, and computer-readable storage medium
TW200522243A (en) Method for identifying defective substrate
JPH04352314A (en) Method of identifying semiconductor wafer
JPH0637157A (en) Semiconductor wafer and inspecting method therefor
JPS62115837A (en) Probing device
JPH0487349A (en) Method and equipment of sorting semiconductor element