JPH1132340A - 撮像システム - Google Patents

Abstract

(57)【要約】 出力サンプリング周波数レートより高密度の映像信号を
得、これを分割出力して合成用の複数画像を得る。 【課題】 撮影した画像から静止画としてパーソナルコ
ンピューター等を用いて高画質画像を得ることへの対応
が求められている撮像装置において、撮像素子の画素数
とその駆動周波数及び出力サンプリング周波数レートに
よる水平・垂直方向の解像度の制限のもとでも高解像度
画像を作成できる複数画像作成機能付き撮像装置を提供
することを目的とする。 【解決手段】 撮像部１３１において水平画素ずらし部
１０２と垂直画素ずらし部１３２と垂直画素ずらし処理
回路１３６と水平画素ずらし処理回路１０８によって出
力サンプリング周波数レートよりも高密度の映像信号を
得、クロック変換処理回路１４５でこの高密度の映像信
号を複数画像に分割し、出力画像制御回路１６３等によ
ってこの複数の画像を画像合成に適したタイミングで出
力し、記録再生部１７２での複数画像の記録または画像
合成部１７６での高画質静止画用画像合成を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ビデオカメラ等の
撮像装置において映像信号に演算処理を施して複数の画
像信号を作成し高画質の画像を得る機能を有する画像シ
ステムに関する。なお本明細書において前記撮像システ
ムはいわゆるシステムという概念のみならず撮像装置も
含む広い概念である。

【０００２】

【従来の技術】撮像システムとしての従来のビデオカメ
ラ等の撮像装置における静止画作成機能について説明す
る。図３２は従来の静止画作成機能回路を含むビデオカ
メラ等の撮像装置のブロック図を示すものである。図３
２において、１２０１は光電変換機能を有する撮像素
子、１２０２は撮像素子１２０１に対する撮像素子駆動
回路、１２０３は撮像素子１２０１の出力信号にサンプ
リング，増幅等の処理を行うアナログ信号処理回路、１
２０４はアナログ信号処理回路１２０３の出力信号に対
するアナログ−ディジタル変換回路(以下、Ａ/Ｄ変換回
路)、１２０５はＡ/Ｄ変換されたディジタル信号を記録
／再生するフィールドメモリ、１２０６はフィールドメ
モリ１２０５を制御するメモリ制御回路、１２０７はフ
ィールドメモリ１２０５出力信号から輝度信号や色信
号，色差信号などの生成またはＲＧＢ信号処理を行うデ
ィジタル信号処理回路、１２０８はディジタル信号処理
回路１２０７の出力信号からＮＴＳＣ信号等のテレビジ
ョン信号を得るエンコーダ回路、１２０９はメモリ制御
回路１２０６、ディジタル信号処理回路１２０７を総合
的に制御するシステム制御回路である。

【０００３】以上のように構成された従来の静止画作成
機能回路を含むビデオカメラ等の撮像装置について、以
下その動作について説明する。

【０００４】撮像素子１２０１からのアナログの出力信
号はアナログ信号処理回路１２０３及びＡ/Ｄ変換回路
１２０４を経てディジタルの信号となる。このディジタ
ル信号は、メモリ制御回路１２０６によって制御される
フィールドメモリ１２０５に記憶され、その１フィール
ド期間後に読み出されディジタル信号処理回路１２０７
において輝度信号及び色信号処理される。

【０００５】このとき、システム制御回路１２０９から
静止画作成の指示が出るとメモリ制御回路１２０６は、
フィールドメモリ１２０５への新しい信号の記憶を停止
し、記憶済み信号の読み出しを継続させる。そして、デ
ィジタル信号処理回路１２０７はこのフィールドメモリ
１２０５の１フィールド分の出力信号にインタレース制
御を行い、テレビジョン信号に合った静止画出力を行
う。

【０００６】このように、従来のビデオカメラ等の撮像
装置での静止画作成機能においてはフィールドメモリ１
２０５に記憶された１フィールドの映像信号を読み出す
ことによって静止画作成を行っている。

【０００７】また、従来の擬似フレーム信号を用いた撮
像装置としては、特開平６−２３３３１６号公報に記述
の「フレーム静止画作成機能付き撮像装置」がある。以
下に、このフレーム静止画作成機能付き撮像装置につい
て説明する。

【０００８】図３３は、擬似フレーム信号を用いた撮像
装置のブロック図を示すものである。図３３において、
１３０１は光電変換機能を有する撮像素子部、１３０２
は撮像素子部１３０１に対する撮像素子駆動回路、１３
０３は撮像素子駆動回路１３０２を制御する駆動制御回
路、１３０４は撮像素子部１３０１の出力信号にサンプ
リング，増幅等の処理を行うアナログ信号処理回路、１
３０５はアナログ信号処理回路１３０４の出力信号に対
するアナログ−ディジタル変換回路（以下、Ａ/Ｄ変換
回路）、１３０６はＡ/Ｄ変換されたディジタル信号か
ら輝度信号や色信号，色差信号などの生成またはＲＧＢ
信号処理を行うディジタル信号処理回路、１３０７はデ
ィジタル信号処理回路１３０６の出力信号を記憶するフ
ィールドメモリ回路、１３０８はフィールドメモリ回路
１３０７を制御するフィールドメモリ制御回路、１３０
９は駆動制御回路１３０３、フィールドメモリ制御回路
１３０８を総合的に制御するシステム制御回路、１３１
０はディジタル信号処理回路１３０６の出力信号からＮ
ＴＳＣ信号等のテレビジョン信号を得るエンコーダ回
路、１３１１はフィールドメモリ回路１３０７の出力信
号からＮＴＳＣ信号等のテレビジョン信号を得るエンコ
ーダ回路である。

【０００９】以上のように構成されたフレーム静止画像
作成機能付き撮像装置においては、撮像素子部１３０１
から出力されるＲ，Ｇ，Ｂの複数の出力信号はアナログ
信号処理及びＡ/Ｄ変換処理されディジタル信号とな
る。このディジタル信号はディジタル信号処理回路１３
０６において輝度信号（Ｙ１，Ｙ２）及び色信号（Ｃ
１，Ｃ２）処理され、フィールドメモリ回路１３０７に
入力される。フィールドメモリ回路１３０７に入力され
た信号はフィールドメモリ制御回路１３０８によってフ
レーム画像出力される。

【００１０】図３３での撮像素子部１３０１及びディジ
タル信号処理回路１３０６の動作について簡単に説明す
る。撮像素子部１３０１では図３４に示すように撮像素
子部が３ＣＣＤ構成の場合には、通常の垂直画素ずらし
部無しの撮像素子部では図３４（ａ）に示すようにＧ・
Ｒ・Ｂ−ＣＣＤの出力信号が空間的に垂直方向に対し同
一位相であるのに対し、垂直画素ずらし部を備えた撮像
素子部では図３４（ｂ）に示すようにＧーＣＣＤの出力
信号に対しＲ・Ｂ−ＣＣＤの出力信号が空間的に１／２
ライン分位相をずらして出力される。これにより、垂直
画素ずらし無し（ａ）の場合にはＧ・Ｒ・Ｂ−ＣＣＤの
出力信号と同一位相位置に輝度信号（Ｙ）及び色信号
（Ｃ）が作成されるのに対し、垂直画素ずらし有り
（ｂ）の場合にはディジタル信号処理回路１３０６にお
いてＧ−ＣＣＤの出力信号と同一位相位置とＲ・Ｂ−Ｃ
ＣＤの出力信号と同一位相位置とに計２系統の輝度信号
（Ｙ）及び色信号（Ｃ）を作成する。

【００１１】この後、ディジタル信号処理回路１３０６
の出力信号はフィールドメモリ制御回路１３０８の制御
により任意の瞬間の画像をそれぞれフィールドメモリ回
路１３０７に記憶され、Ｙ１及びＣ１信号から構成され
る第１フィールド信号と、Ｙ２及びＣ２信号から構成さ
れる第２フィールド信号として時系列に輝度信号Ｙ３及
び色差信号Ｃ３として出力され、さらに、エンコーダ回
路１３１１によってＹ３信号及びＣ３信号はテレビジョ
ン信号（ＴＶ２）に変換され静止画として出力する。

【００１２】このように、従来の擬似フレーム信号を用
いた撮像装置での静止画作成機能においては垂直画素ず
らし処理とＹ１，Ｙ２信号及びＣ１，Ｃ２信号を作成す
るディジタル信号処理回路１３０６とフィールドメモリ
回路１３０７及びフィールドメモリ制御回路１３０８を
備えることによって、フレーム信号の位置関係にある輝
度信号及び色差信号を作成し、同一時刻のフレーム信号
を構成する２つのフィールド信号を得て静止画作成を行
っている。

【００１３】

【発明が解決しようとする課題】この各種撮像装置にお
いては、撮影した画像を静止画としてモニターに出力し
たりプリンタを用いて出画することが行われ、更にパー
ソナルコンピューター等を用いて複数画面から高画質画
像を得ることへの対応が求められている。しかしなが
ら、ビデオカメラ等撮影装置においては撮像素子の画素
数とその駆動周波数、及び出力サンプリング周波数レー
トによって水平及び垂直方向の解像度が制限されるた
め、高解像度な映像を得ることはできない。

【００１４】本発明は上記課題を解決するものであっ
て、撮像素子の画素数とその駆動周波数、及び出力サン
プリング周波数レートによる水平及び垂直方向の解像度
の制限のもとでも高解像度画像を作成できる撮像装置等
の撮像システムを提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は、少なくとも水
平方向か垂直方向のどちらか一方において出力サンプリ
ング周波数レートよりも高密度の映像信号を得、この高
密度の映像信号を異なる複数の画像に分割した後、この
分割された各画像を出力サンプリング周波数レートで出
力するように構成し、これにより、出力サンプリング周
波数レートでの高画質画像合成用複数画像を得ることを
可能としたことで上述の課題を解決している。

【００１６】

【発明の実施の形態】本発明の請求項１に記載の発明
は、少なくとも水平方向か垂直方向のどちらか一方にお
いて出力サンプリング周波数レートよりも高密度の映像
信号を得る手段と、この高密度の映像信号を異なる複数
の画像に分割する分割手段と、この分割された各画像を
出力サンプリング周波数レートで出力する画像出力手段
とを備えたものであり、高密度の映像信号から出力サン
プリング周波数レートでの複数画像を作成するという作
用を有する。

【００１７】請求項２に記載の発明は、少なくとも水平
方向か垂直方向のどちらか一方において出力サンプリン
グ周波数レートよりも高密度の映像信号を得る手段と、
この高密度の映像信号を異なる複数の画像に分割する分
割手段と、この分割された各画像を出力サンプリング周
波数レートで出力する画像出力手段と、前記複数の画像
に関する情報を作成する画像合成情報作成手段と、前記
複数の画像出力信号と画像合成情報を用いて画像合成を
行う画像合成手段とを備えたものであり、高密度の映像
信号から出力サンプリング周波数レートでの複数画像と
複数画像情報を作成し画像合成を行うという作用を有す
る。

【００１８】請求項３に記載の発明は、少なくとも水平
方向か垂直方向のどちらか一方において出力サンプリン
グ周波数レートよりも高密度の映像信号を得る手段と、
前記高密度の映像信号の周波数帯域を制限するフィルタ
ー回路と、前記フィルター回路入力信号と出力信号とを
選択する選択回路と、この選択回路出力信号に対しクロ
ック変換を行うクロック変換処理回路と、前記選択回路
とクロック変換処理回路を制御するクロック変換制御回
路とを備え、クロック変換制御回路が動画モード時は前
記選択回路がフィルター回路出力信号を選択し、前記ク
ロック変換処理回路が単一画像を得、クロック変換制御
回路が静止画モード時は前記選択回路がフィルター回路
入力信号を選択し、前記クロック変換処理回路が複数画
像を得るものであり、高密度の映像信号から動画出力時
には折り返し成分の無い高画質画像を得、静止画出力時
には出力サンプリング周波数レートでの異なる複数画像
を作成するという作用を有する。

【００１９】請求項１１に記載の発明は、異なる３つの
色信号Ｃ１，Ｃ２及びＣ３を得る手段と、前記色信号Ｃ
１に対して前記色信号Ｃ２及びＣ３の水平方向の位相を
一定ピッチｈｐだけシフトさせる水平位相シフト部と、
前記色信号Ｃ１と水平方向に位相シフトされた色信号Ｃ
２，Ｃ３から水平方向において倍密度の信号を得る水平
画素ずらし処理回路と、前記水平画素ずらし処理回路出
力信号に対し２：１の比率のクロック変換を行うクロッ
ク変換処理回路と、前記クロック変換処理回路から前記
水平方向において倍密度の信号の１画素毎の２画像を得
るクロック変換制御回路を備えたものであり、水平方向
に倍密度の映像信号から出力サンプリング周波数レート
での異なる２画像を作成するという作用を有する。

【００２０】請求項１２に記載の発明は、異なる３つの
色信号Ｃ１，Ｃ２及びＣ３を得る手段と、前記色信号Ｃ
１に対して前記色信号Ｃ２及びＣ３の水平方向の位相を
一定ピッチｈｐだけシフトさせる水平位相シフト部と、
前記色信号Ｃ１に対して前記色信号Ｃ２の垂直方向の位
相を一定ピッチｖｐだけシフトさせる垂直位相シフト部
と、前記色信号Ｃ１と水平及び垂直方向に位相シフトさ
れた色信号Ｃ２，Ｃ３からフレーム信号を構成する２つ
のフィールド信号の位置関係にある擬似フレーム信号を
得るフレーム処理回路と、前記擬似フレーム信号から水
平方向において倍密度信号を得る水平画素ずらし処理回
路と、前記水平画素ずらし処理された垂直方向及び水平
方向に倍密度の信号に対し２：１の比率のクロック変換
を行うクロック変換処理回路と、前記クロック変換処理
回路から前記水平方向において倍密度の信号の１画素毎
の画像を得るクロック変換制御回路を備えたものであ
り、垂直方向及び水平方向に倍密度の映像信号から出力
サンプリング周波数レートでの異なる４画像を作成する
という作用を有する。

【００２１】以下、本発明の実施の形態について、図面
を用いて説明する。

【００２２】図１は本発明の基本的な実施の形態におけ
る複数画像作成機能付き撮像装置およびこれを含む撮像
システムのブロック図を示すものである。図１のよう
に、複数画像作成機能付き撮像装置は高密度映像信号作
成手段２０１、画像分割手段２０２、画像出力手段２０
３を含んで構成されている。

【００２３】以上のように構成された基本的な実施の形
態における複数画像作成機能付き撮像装置においては、
高密度映像信号作成手段２０１で作成された映像信号を
画像分割手段２０２にて分割し画像出力手段２０３によ
って出力する。この時高密度映像信号作成手段２０１で
作成された映像信号が画像出力手段２０３の出力サンプ
リング周波数レートの映像信号より高密度である場合
は、画像分割され出力サンプリング周波数レートで出力
される複数の映像信号を合成することで高画質映像を作
成可能である。

【００２４】次に、図１で示した基本的な実施の形態に
おける複数画像作成機能付き撮像装置の基本的な構成例
を示すブロック図を図２及び図３に示す。

【００２５】図２に示す複数画像作成機能付き撮像装置
は、撮像素子２１０（駆動周波数ｆｃｋ＿ｃｃｄ）とア
ナログ-デジタル変換器（以下Ａ／Ｄ）２１１（サンプ
リング周波数ｆｃｋ＿Ａ／Ｄ）で構成される高密度映像
信号作成手段２０１と、クロック変換回路２１２（変換
前周波数ｆｃｋ＿ｄ１，変換後周波数ｆｃｋ＿ｄ２）で
構成される画像分割手段２０２と、画像出力手段２０３
（出力サンプリング周波数ｆｃｋ＿ｏｕｔ）とで構成さ
れている。

【００２６】以上のように構成された基本的な実施の形
態における複数画像作成機能付き撮像装置においては、
高密度映像信号作成手段２０１で作成されたサンプリン
グ周波数レートｆｃｋ＿ｄ１の映像信号は、画像分割手
段２０２であるクロック変換回路２１２によって低サン
プリング周波数レートｆｃｋ＿ｄ２の映像信号に変換，
分割され、画像出力手段２０３によって出力される。こ
の時分割され出力サンプリング周波数レートで出力され
る複数の映像信号を合成することで高画質映像を作成可
能である。

【００２７】次に図３に示す複数画像作成機能付き撮像
装置は、撮像素子２１０（駆動周波数ｆｃｋ＿ｃｃｄ）
とアナログ-デジタル変換器（以下Ａ／Ｄ）２１１（サ
ンプリング周波数ｆｃｋ＿Ａ／Ｄ）と水平画素ずらし処
理回路２１３（画素ずらし処理前周波数ｆｃｋ＿ｄ３，
画素ずらし後周波数ｆｃｋ＿ｄ４）で構成される高密度
映像信号作成手段２０１と、クロック変換回路（変換前
周波数ｆｃｋ＿ｄ５，変換後周波数ｆｃｋ＿ｄ６）で構
成される画像分割手段２０２と、画像出力手段２０３
（出力サンプリング周波数ｆｃｋ＿ｏｕｔ）とで構成さ
れている。

【００２８】以上のように構成された基本的な実施の形
態における複数画像作成機能付き撮像装置においては、
高密度映像信号作成手段２０１で作成されたサンプリン
グ周波数レートｆｃｋ＿ｄ４の映像信号は、撮像素子２
１０の出力信号（駆動周波数ｆｃｋ＿ｃｃｄ）を水平画
素ずらし処理により２倍のサンプリング周波数レートの
高密度な映像信号に変換したものである。この高密度な
映像信号は画像分割手段２０２であるクロック変換回路
２１２によって低サンプリング周波数レートｆｃｋ＿ｄ
６の映像信号に変換，分割され、画像出力手段２０３に
よって出力される。この時分割され出力サンプリング周
波数レートで出力される複数の映像信号を合成すること
で高画質映像を作成可能である。

【００２９】以上、図２に示した第１の基本的な構成例
の複数画像作成機能付き撮像装置においては、出力サン
プリング周波数レートより高いサンプリング周波数で駆
動される撮像素子の出力信号を分割することで出力サン
プリング周波数レートでの複数の映像信号を得る。

【００３０】また、図３に示した第２の基本的な構成例
の複数画像作成機能付き撮像装置においては、撮像素子
の出力信号を水平画素ずらし処理することによって出力
サンプリング周波数レートより高いサンプリング周波数
の出力信号を作成し、これを分割することで出力サンプ
リング周波数レートでの複数の映像信号を得る。

【００３１】そして、これらの複数の映像信号を合成す
ることで高画質映像を作成可能である。

【００３２】以下前記図１から図３で示した基本的な実
施の形態における複数画像作成機能付き撮像装置の具体
的説明を行う。

【００３３】（第１の実施の形態）図４は本発明の第１
の実施の形態における複数画像作成機能付き撮像装置の
ブロック図を示すものである。本図に示すように、複数
画像作成機能付き撮像装置は光電変換機能を有する撮像
素子部１０１、撮像素子部１０１に備わる水平位相シフ
ト部としての水平画素ずらし部１０２、撮像素子部１０
１に対する撮像素子駆動回路１０３、撮像素子駆動回路
１０３を制御する駆動制御回路１０４、撮像素子部１０
１の出力信号にサンプリング，増幅等の処理を行うアナ
ログ信号処理回路１０５、アナログ信号処理回路１０５
の出力信号に対するアナログ−ディジタル変換回路（以
下、Ａ/Ｄ変換回路）１０６、Ａ/Ｄ変換されたディジタ
ル信号から輝度信号や色信号，色差信号などの生成また
はＲＧＢ信号処理を行うディジタル信号処理回路(1)１
０７、ディジタル信号処理回路(1)１０７に備わる水平
画素ずらし処理回路１０８及びクロック変換処理回路
(1)１０９、クロック変換処理回路(1)１０９を制御する
クロック変換制御回路１１０、ディジタル信号処理回路
(1)１０７の出力信号からＮＴＳＣ信号等のテレビジョ
ン信号を得るエンコーダ(ａ)１１１及びエンコーダ(ｂ)
１１２、駆動制御回路１０４，クロック変換制御回路１
１０を総合的に制御するシステム制御回路１１３を含ん
で構成されている。

【００３４】この構成においては、撮像素子部１０１か
らＡ/Ｄ変換回路１０６と水平画素ずらし処理回路１０
８が高密度の映像信号を得る手段に相当し、クロック変
換処理回路(1)１０９とクロック変換制御回路１１０が
複数の画像に分割する分割手段に相当する。

【００３５】以上のように構成された本発明の第１の実
施の形態の複数画像作成機能付き撮像装置について説明
する。

【００３６】撮像素子部１０１において水平画素ずらし
部１０２を経て出力されるＲ，Ｇ，Ｂの複数の出力信号
はアナログ信号処理回路１０５及びＡ/Ｄ変換回路１０
６を経てディジタル信号となる。このディジタル信号は
ディジタル信号処理回路(1)１０７において、水平画素
ずらし処理回路１０８及びクロック変換処理回路(1)１
０９を経て輝度信号処理及び色信号処理され２系統の輝
度信号（Ｙ１，Ｙ２）と色信号（Ｃ１，Ｃ２）が出力さ
れる。

【００３７】以下撮像素子部１０１における水平画素ず
らし部１０２と、ディジタル信号処理回路(1)１０７に
おける水平画素ずらし処理回路１０８およびクロック変
換処理回路(1)１０９とについて説明する。

【００３８】まず水平画素ずらし部１０２を備えた撮像
素子部１０１について図５を用いて説明する。この撮像
素子部１０１は３ＣＣＤ構成である。図５（ａ）は水平
画素ずらしなしの場合であり、図５（ｂ）は水平画素ず
らしありの場合である。それぞれの被写体におけるカー
ブ曲線は被写体に係る撮像信号であり、そのカーブ曲線
に付されている○はサンプル点である。ＧＣＣＤ、ＲＣ
ＣＤ、ＢＣＣＤにおけるハッチング付き□は各ＣＣＤの
受光部である。このように撮像素子部１０１が３ＣＣＤ
構成の場合には、水平画素ずらし部１０２無しの撮像素
子部が図５（ａ）に示すようにＧ・Ｒ・Ｂ−ＣＣＤそれ
ぞれの受光部は被写体のサンプル点に対して空間的に水
平方向に対して同一位置に配置しているのに対し、水平
画素ずらし部１０２を備えた撮像素子部は図５（ｂ）に
示すように被写体のサンプル点についてＧーＣＣＤの受
光部に対しＲ・Ｂ−ＣＣＤそれぞれの受光部を空間的に
水平方向に対して１／２画素分ずらして配置している。
これにより輝度信号を得るときにＧ信号と他の信号を等
量加算することで折り返し成分を除去して高解像度を得
るものである。

【００３９】また水平画素ずらし部を備えた撮像素子部
の他の構成例として撮像素子部が４ＣＣＤ構成（Ｇ１，
Ｇ２，Ｒ，Ｂ−ＣＣＤ）等があり、この場合はＧ１−Ｃ
ＣＤとＧ２−ＣＣＤを空間的に１／２画素分ずらして配
置している。

【００４０】以下撮像素子部が３ＣＣＤ構成の水平画素
ずらし部を備えた場合の他のブロックの説明を行う。

【００４１】まず水平画素ずらし処理回路動作について
図６を用いて説明する。図６（ａ）はＹ信号（輝度信
号）の場合であり、図６（ｂ）はＣ信号（色差信号）の
場合である。前記撮像素子部１０１が３ＣＣＤ構成の水
平画素ずらし有りの方式では、ＣＣＤの駆動周波数がｆ
ｃｋの場合、ＣＣＤに備わる光学フィルターは周波数が
ｆｃｋ以上のところを落とすようにしている。それによ
って高解像度が得られるが、Ｒ，Ｇ，Ｂの各々で考える
と折り返し（モアレ）が生じることになる。しかし、こ
の水平画素ずらしによって、Ｒ，Ｂのモアレ成分はＧの
モアレ成分に対して位相が反転しているので、信号処理
の演算でＲ，Ｇ，Ｂを足し合わせることでこのモアレが
略除去されるのである（ただし、モアレは完全になくな
らずある程度残る）。ただし、Ｒ，Ｇ，ＢそれぞれのＣ
ＣＤを駆動する回路が同一である場合が多く、実際にＣ
ＣＤから取り出される信号の時間的な位置は図６のＲ，
Ｂ信号とＧ信号のようなタイミングになる。したがっ
て、Ｇ信号の空間的な位置を復元するために、Ｇ信号を
１Ｔ（Ｔ：２ｆｃｋレート）遅らせてＧ信号（１Ｔｄｅ

【００４２】ｌａｙ）とした後、Ｒ，Ｂ，Ｇ信号（１Ｔ
ｄｅｌａｙ）とで次の

【数１】に示すＹマトリクス演算を行ってＹ信号を得て
いる。

【００４３】

【数１】

【００４４】またＣ信号は、偽色の発生を抑えるための
周波数帯域制限用のフィルタ処理等

【００４５】を行った後、次の

【数２】に示す演算処理により作成される。

【００４６】

【数２】

【００４７】但し、図６（ｂ）ではＲ信号とＢ信号とを
多重化し、この多重化されたＲ，Ｂ信号に対して１／２
の内挿処理を行い、この内挿処理した信号とＧ信号（１
Ｔｄｅｌａｙ）とからＹ信号のサンプリング数に対し各
色信号のサンプリング数が１／２である４：２：２の信
号を作成する場合を示したが、この１／２の内挿処理を
行わない場合はＹ信号の画素数と各色信号のサンプリン
グ数が等しい４：４：４の信号を作成することになる。
次にクロック変換処理回路(1)１０９の動作について以
下説明する。まずクロック変換処理の概要を説明する。

【００４８】ここでのクロック変換処理とはディジタル
信号処理回路１０７内において基準クロックの周波数を
変換することであり、この場合ディジタル信号処理回路
１０７においては前半部クロック（図２のｆｃｋ ｄ
１、図３のｆｃｋ ｄ５）と後半部クロック（図２のｆ
ｃｋ ｄ２、図３のｆｃｋ ｄ６）とが存在し、そのク
ロック周波数比は一般的には整数比に設定されることが
多い。

【００４９】例えばディジタル記録方式であるＤＶフォ
ーマットにおいてはサンプリング周波数は１３．５[MH
z]に決まっているため、ＤＶフォーマットムービーにお
いてはＣＣＤの駆動周波数によって決まる撮像部のディ
ジタル信号処理の基準周波数をディジタル信号処理にお
いて記録部のディジタル信号処理の基準周波数である１
３．５[MHz]に変換することが行われている。

【００５０】具体例としては９６０ＨＣＣＤ使用時の撮
像部のディジタル信号処理の基準周波数は１８[MHz]で
あり、４：３の整数比で１３．５[MHz]にクロック変換
を行う。また、前記３ＣＣＤ構成の撮像素子部の水平画
素ずらし方式においてＣＣＤとして５９０ＨＣＣＤを用
いた場合は、ＣＣＤの駆動周波数は１１．２５[MHz]、
水平画素ずらし処理後のディジタル基準クロックは２倍
の２２．５[MHz]となり、クロック変換処理によって整
数比５：３のクロック変換を行う。また、前記３ＣＣＤ
構成の撮像素子部の水平画素ずらし方式においてＣＣＤ
として７１０ＨＣＣＤを用いた場合は、ＣＣＤの駆動周
波数は１３．５[MHz]、水平画素ずらし処理後のディジ
タル基準クロックは２倍の２７[MHz]となり、クロック
変換処理によって整数比２：１のクロック変換を行う。

【００５１】以下、このクロック変換処理の動作につい
て図７を用いて説明する。

【００５２】図７はクロック変換処理回路(1)１０９の
一構成例を示すブロック図を示している。図７において
は、入力映像信号は内挿処理回路４０１と内挿制御回路
４０２とＲＡＭ４０３とＲＡＭ制御回路４０４とを含ん
で構成されている。

【００５３】次に、まず構成要素である内挿処理回路４
０１の基本的な動作の概略を図８及び図９を用いて説明
する。図８は基本的な内挿処理回路として一次直線内挿
の場合の動作概略を示す一構成例であり、５０１と５０
２は映像入力端子、５０３と５０４は乗算器Ａ及び乗算
器Ｂ、５０５は加算器である。図８に示すように内挿処
理回路においては、２つの入力信号に対しｗと(１−ｗ)
の内挿係数による内挿処理を行う。この内挿処理動作の
一例として図９は入力信号（図中のａ，ｂ，ｃ・・）か
ら、圧縮率３／４に内挿された圧縮補間信号（図中の
Ａ，Ｂ，Ｃ・・）を得る場合の内挿処理動作の概略を示
す。図９では補間信号Ｂを得る場合は入力信号ｂ，ｃを
用いて内挿し、Ｃを得る場合は入力信号ｃ，ｄを用いて
内挿するので、入力信号を１画素ずつシフトして連続す
る２画素の補間信号を得ることになる。これに対し補間
信号Ｄを得る場合は、補間信号Ｃを得るのに必要な入力
信号ｃ，ｄを同時に２画素シフトした入力信号ｅ,ｆを
用いて内挿し補間信号を得る

【００５４】ことになる。 例えば関数Ｉが２画素の内
挿を示す場合は、

【数３】となる。

【００５５】

【数３】

【００５６】このように補間画素Ｃを得る時と補間画素
Ｄを得る時とでは入力信号選択を不連続に制御する等の
処理を行っている。

【００５７】次に図７に示したクロック変換処理回路
(1)での内挿処理の概略を図１０、図１１および図１２
を参照しながら説明する。

【００５８】図１０は内挿処理回路４０１の基本的な構
成例を示し、図１１、図１２は内挿処理の動作概略を示
す。図１０に示した内挿処理回路４０１において、７０
１は映像入力端子、７０２は必要遅延（ここでは１画
素）を得るための遅延回路、７０３と７０４は乗算器Ａ
及び乗算器Ｂ、７０５は加算器である。

【００５９】このように構成された内挿処理回路におい
ては、前段の信号処理部からの入力信号を遅延し、同時
化された２画素の信号に対し乗算係数ｗと(１−ｗ)の内
挿係数による内挿処理を行う。また図１１、図１２では
入力信号（図中のａ，ｂ，ｃ・・）から、圧縮率３／４
に内挿された補間信号（図中のＡ，Ｂ，Ｃ・・）を得る
場合の内挿処理の空間位置を示す。内挿処理による補間
信号は連続する２画素間の内挿となり、内挿処理により
最初に補間信号(図中のＤ０を含む各画素)を作成する。
ここで補間信号Ｄ０は３／４に圧縮された補間信号とし
ては不要な信号である。例えば３／４に圧縮する場合は
４画素から３画素を作成することになるので、４画素毎
に１画素の不要な補間信号が発生することになる。ここ
で補間信号Ｄ０は入力信号のｄ画素とｅ画素とを内挿し
て作成する場合を示しているが、その内挿係数は特に限
定されず例えば補間信号Ｃを内挿するのに必要な内挿係
数と補間信号Ｄを内挿するのに必要な内挿係数を制御す
るなかで、制御しやすい方法で決定されることになる。

【００６０】図１１では補間信号Ｄを内挿するのに必要
な内挿係数で補間信号Ｄ０が作成される場合を示してい
る。つまり、補間信号Ｄ０を内挿した後、その同じ内挿
係数で補間信号Ｄを作成し、新たな内挿係数で補間信号
Ｅを作成している。そのため図１１に示すように内挿係
数制御が補間信号Ｄ０と補間信号Ｄ間で不連続となる

【００６１】。これを前記関数Ｉで表現すると、

【数４】のようになる。

【００６２】

【数４】

【００６３】このようにして作成された補間信号（Ａ，
Ｂ，Ｃ，Ｄ０，Ｄ，Ｅ，・・）のなかの、有効信号
（Ａ，Ｂ，Ｃ，Ｄ，Ｅ・・）だけをＲＡＭ４０３に書き
込むようにＲＡＭ制御回路４０４が書き込み制御を行う
ことによってＲＡＭ４０３の出力信号は３／４圧縮され
た信号（Ａ，Ｂ，Ｃ，Ｄ，Ｅ・・）となる。

【００６４】または、このようにして作成された補間信
号（Ａ，Ｂ，Ｃ，Ｄ０，Ｄ・・）を一旦全てＲＡＭ４０
３に書き込み、有効信号（Ａ，Ｂ，Ｃ，Ｄ，Ｅ・・）だ
けを読み出すように読み出し制御を行うことによっても
ＲＡＭ４０３の出力信号は３／４圧縮された信号（Ａ，
Ｂ，Ｃ，Ｄ，Ｅ・・）となる。

【００６５】次に、内挿係数及びメモリ書き込み制御つ
いて説明する。

【００６６】図７のように、内挿制御回路４０２は、Ｒ
ＡＭ制御回路４０４に対して書き込み／読み出し制御と
内挿処理回路４０１での内挿係数制御を行う。その制御
例を図１２に示す。図１２に示すように、補間信号を作
成するための内挿処理、つまり図１０に示した入力信号
と乗算器Ａ７０３及び乗算器Ｂ７０４の乗算係数は、

【００６７】内挿後の補間信号の空間的位置から上記

【数４】のようになる。また入力信号の間隔を１とする
と補間信号の間隔は４／３となる。このように内挿係数
の初期値にクロック変換比率の逆数である４／３を加算
することで、補間信号の空間位置が決定するが、加算結
果の小数部が遅延回路７０２を経由しない信号に対する
内挿係数Ｗとなり、一次内挿であるので（１ーＷ）が遅
延した信号に対する内挿係数となる。この時、加算結果
の整数部が「１」の時は前述したように小数部が内挿係
数となるが、整数部が「２」の時はその補間信号の内挿
係数が、次の補間信号の内挿係数として使用するように
ホールドされる。またＲＡＭ制御においては、前述の加
算結果の整数部が「２」の補間信号(Ｄ0)の書き込みを
停止し、メモリ出力アドレスは補間信号の書き込み毎に
「＋１」されていく。

【００６８】この処理を実現する回路構成例を図１３に
示す。図１３において、１００１は内挿係数初期値入力
端子、１００２はクロック変換比率入力端子、１００３
はクロック変換比率を補間信号の信号間隔に相当するピ
ッチ情報に変換する補間信号間隔変換回路、１００４は
内挿係数初期値情報とピッチ情報を演算（累積加算）す
るピッチ加算演算回路、１００５はピッチ加算演算回路
１００４の演算結果から補間処理に必要なメモリ制御信
号及び内挿比制御信号を出力する補間制御変換回路であ
り、図１２に示した演算処理を実施し必要な制御信号を
作成する。

【００６９】このように内挿制御制御回路４０２では、
内挿係数制御とＲＡＭ制御回路に対する書き込み／読み
出し制御を行い、まず補間信号（Ａ，Ｂ，Ｃ，Ｄ０，Ｄ
・・）を作成し、有効信号（Ａ，Ｂ，Ｃ，Ｄ・・）だけ
をメモリに書き込むようにメモリ書き込み制御を行うこ
とによってメモリ出力信号は３／４圧縮された信号
（Ａ，Ｂ，Ｃ・・）となる。

【００７０】更に、内挿処理動作及びＲＡＭ書き込み動
作のクロック周波数に対して３／４倍のクロック周波数
でＲＡＭの読み出し動作を行うことで、この３／４圧縮
された信号（Ａ，Ｂ，Ｃ・・）は、入力信号に対して
４：３のクロック変換処理された画像データとなる。

【００７１】以上の動作を図１４を用いてまとめる。図
１４は前記図７に必要な基準クロックを追加したブロッ
ク図であり、図１４に示すように、入力映像信号はＷ−
ＣＬＫ系動作回路である内挿処理回路４０１，内挿制御
回路４０２とＲＡＭ制御回路Ｗ４０５と、Ｒ−ＣＬＫ系
動作回路であるＲＡＭ制御回路Ｒ４０６と、Ｗｒｉｔｅ
（書き込み）用クロックとＲｅａｄ（読み出し）用クロ
ックが独立構成のＲＡＭ４０７を含んで構成されてい
る。

【００７２】次に、今まではクロック変換回路の基本動
作としてクロック変換比４：３の場合を説明してきた
が、以下図４における水平画素ずらし処理を行うディジ
タル信号処理回路(1)１０７に備わるクロック変換処理
回路(1)１０９での複数画像作成動作として、クロック
変換比２：１の場合を図１５から図１８を用いてクロッ
ク変換比４：３の場合と異なる点を中心に説明する。

【００７３】図１５は、クロック変換比率が２：１の場
合のクロック変換処理回路(1)１０９の構成例であり、
図１６にクロック変換処理回路(1)１０９の出力信号の
空間的位置関係を示す。Ｗ−ＣＬＫが２ｆｃｋ，Ｒ−Ｃ
ＬＫがｆｃｋであり、図１４と共通部分は同一番号で示
している。クロック変換処理回路(1)は、Ｗ−ＣＬＫ系
動作回路である内挿処理回路４０１，ＲＡＭ制御回路Ｗ
４０５と、Ｒ−ＣＬＫ系動作回路であるＲＡＭ制御回路
Ｒ４０６と、Ｗｒｉｔｅ用クロックとＲｅａｄ用クロッ
クが独立構成のＲＡＭ４０７を含む処理回路(a)４０９
及び処理回路(b)４１０と、これら処理回路(a)(b)の内
挿処理に関わる制御を行う内挿制御回路４０８を有して
いる。

【００７４】次に図１７及び図１８に処理回路(a)４０
９及び処理回路(b)４１０の動作概略として図１５中の
信号の流れを説明する。図１７，図１８には、入力信
号、内挿処理回路４０１の動作、ＲＡＭ制御回路Ｗ４０
５の動作、ＲＡＭ４０７の出力信号が示してある。

【００７５】図１７，図１８に示すように、補間信号を
作成するための内挿処理は、内挿係数初期値が０と１の
差異から処理回路(a)４０９及び処理回路(b)４１０にお
いて、それぞれ図１７，図１８のようになる。この時入
力信号の間隔を１とすると補間信号の間隔は２／１とな
る。同図に示すように、内挿係数の初期値にクロック変
換比率の逆数である２／１を加算することで補間信号の
空間位置が決定する。加算結果の小数部が補間画素の画
素間の位置つまり図１０に示した基本的な構成例である
内挿処理回路４０１の乗算器Ｂ７０４の乗算係数つまり
遅延回路７０２を経由しない信号に対する内挿係数Ｗと
なり、一次内挿であるので（１ーＷ）が遅延した信号に
対する内挿係数となる。また加算結果の整数部が補間画
素を作成するために内挿する画素の選択位置を示しＲＡ
Ｍのライト制御の情報となる。例えば整数部が「１」以
下の時は前記のように小数部が内挿係数となり補間信号
をＲＡＭに書き込み、次の補間信号作成のために小数部
にクロック変換比率の逆数である２／１を加算する。

【００７６】一方、整数部が「２」以上の時は書き込み
を停止すると共に、その時の小数部である内挿係数を次
の補間信号の内挿係数として使用するためにホールド
し、整数部から１を減算する。この動作を繰り返すこと
により正規の補間信号がＲＡＭに書き込まれる。またラ
イトアドレスは書き込み毎に＋１する。これを前記関数

【００７７】Ｉで表現すると、図１７及び図１８はそれ
ぞれ

【数５】及び

【数６】のようになる。

【００７８】

【数５】

【００７９】

【数６】

【００８０】このようにクロック変換処理回路(1)では
図１５及び図１７、図１８に示すように、作成した補間
信号（Ａ，Ｂ０，Ｂ，Ｃ０，Ｃ，Ｄ０，Ｄ，・・）のな
かの、有効信号（Ａ，Ｂ，Ｃ，Ｄ，・・）だけをＲＡＭ
４０７に書き込むようにＲＡＭ制御回路Ｗ４０５が書き
込み制御を行うことによってＲＡＭ４０７の出力信号は
１／２にクロック変換処理された信号（Ａ，Ｂ，Ｃ，
Ｄ，Ｅ・・）となる。また、内挿制御回路４０８の内挿
処理の初期値制御により、処理回路（ａ）及び処理回路
（ｂ）からのクロック変換処理された出力信号は入力信
号のクロックレートで空間的に水平方向に対して１画素
ずれた信号に相当する（図１６参照）。

【００８１】上記のように、図４におけるディジタル信
号処理回路（1）１０７の出力信号として、クロック変
換処理回路(1)１０９から２系統の信号（Ｙ１，Ｃ１）
と（Ｙ２，Ｃ２）が得られ、またエンコーダ（ａ）１１
１とエンコーダ（ｂ）１１２によってＴＶ信号となる。
また、これら２系統の信号はクロック変換比率が２：１
のシステムにおいては水平方向にクロック変換前周波数
での１サンプリング分ずれた信号であり、前記水平画素
ずらし処理での倍密度画素の１画素ずれた信号である。

【００８２】また、言い換えれば前記２系統の信号は水
平画素ずらし処理によって作成された２ｆｃｋクロック
レートの倍密度の信号の奇数番目の信号と偶数番目の信
号とをｆｃｋクロックレートで２系統に分割して出力し
た信号となる（図１６参照）。

【００８３】以上のように本第１の実施の形態では水平
画素ずらし部１０２、水平画素ずらし処理回路１０８と
クロック変換処理回路(１)１０９を備えることにより、
出力クロック周波数レートで同一時刻の２画面の画像を
得ることが可能である。しかもこの２画面の画像は内挿
処理等を施されていないため画質劣化が無く、この２画
面の画像を出力クロック周波数の倍の周波数で１サンプ
リング分ずらして合成することにより高画質な倍密度の
映像を作成することが可能である（図１６参照）。

【００８４】また、前記第１の実施の形態では、水平画
素ずらし処理を行うクロック変換比２：１の場合につい
て説明を行ったが、水平画素ずらし処理がなくクロック
変換比２：１の場合（例えばＣＣＤが１４４０画素で駆
動周波数２７ＭＨｚを１３.５ＭＨｚに変換する場合）
においても、前記と同様に出力クロック周波数レートで
同一時刻の２画面の画像を得ることが可能であり、しか
もこの２画面の画像は内挿処理等を施されていないため
画質劣化が無く、この２画面の画像を出力クロック周波
数の倍の周波数で１サンプリング分ずらして合成するこ
とにより高画質な倍密度の映像を作成することが可能で
ある。また水平画素ずらし処理がなく他のクロック変換
比の場合として前記クロック変換回路の基本動作として
説明したクロック変換比４：３（例えばＣＣＤが９６０
Ｈ）の場合では、水平９６０画素の映像信号を内挿処理
により一度１４４０画素相当に拡大ズーム（１.５倍ズ
ームに相当）した後に前記のクロック変換比２：１の処
理を行う、またはこれを一度で行うためにズーム倍率と
クロック変換比率の積である０.７５倍の内挿処理を行
うことで出力クロック周波数レートで同一時刻の２画面
の画像を得ることが可能である。但しこの場合の２画面
の画像は内挿処理を行っているのでクロック変換比２：
１の場合に比べると画質は劣るが、クロック変換後の出
力サンプリング周波数レートでの出力画像（１画面分）
から内挿処理等により補間画面分を作成（２倍ズームに
相当）して２画面画像を作成する場合に比べると画質の
劣化の少ない静止画を作成することが可能である。

【００８５】また、図４におけるディジタル信号処理回
路（1）１０７の出力信号である２系統の信号（Ｙ１，
Ｃ１）と（Ｙ２，Ｃ２）を、次段のモニター等表示装置
または記録装置（共に図示なし）に接続する場合、入力
端子は１系統であることが多い。このための１系統出力
機能を有する場合の構成例を示すブロック図を図１９に
示す。図１９において図４と共通部分は同一番号で示
し、異なる部分を中心に説明する。

【００８６】図１９に示す１系統出力機能を有する複数
画像作成機能付き撮像装置は、ディジタル信号処理回路
(1)１０７の出力信号を記録再生するフィールドメモリ
回路１１４、フィールドメモリ回路１１４を制御するフ
ィールドメモリ制御回路１１５、クロック変換制御回路
１１０とフィールドメモリ制御回路１１５を含むシステ
ム全体を総合的に制御するシステム制御回路１１６を含
んで構成されている。

【００８７】この構成においては、撮像素子部１０１か
らＡ/Ｄ変換回路１０６と水平画素ずらし処理回路１０
８が高密度の映像信号を得る手段、クロック変換処理回
路(1)１０９とクロック変換制御回路１１０が複数の画
像に分割する分割手段、フィールドメモリ回路１１４、
フィールドメモリ制御回路１１５が画像出力手段、シス
テム制御回路１１６が画像合成情報作成手段に相当す
る。

【００８８】このように構成された１系統出力機能を有
する複数画像作成機能付き撮像装置について説明する。
ディジタル信号処理回路(1)１０７において、水平画素
ずらし処理回路１０８及びクロック変換処理回路(1)１
０９を経て輝度信号処理及び色信号処理され２系統の信
号（Ｙ１，Ｃ１）と（Ｙ２，Ｃ２）が出力される。この
出力信号はフィールドメモリ回路１１４にて記録された
後２フィールド期間かけて順次輝度信号（Ｙ３）と色信
号（Ｃ３）として出力される。あるいは前記２系統の信
号の内１系統の信号（例えば（Ｙ１，Ｃ１））はフィー
ルドメモリ回路を経由せずに出力し、もう一方の信号
（この場合（Ｙ２，Ｃ２））はフィールドメモリ回路１
１４に記録され１フィールド後に出力される。

【００８９】このように本第１の実施の形態ではフィー
ルドメモリ回路１１４、フィールドメモリ回路１１４を
制御するフィールドメモリ制御回路１１５を更に備える
ことにより、出力クロック周波数レートで同一時刻の２
画面の画像を得、この２画面の画像をシステム制御回路
１１６の制御のもとで２フィールド期間かけて順次出力
することが可能である。しかもこの２画面の画像は内挿
処理等を施されていないため画質劣化が無く、この２画
面の画像をシステム制御回路でのフィールド制御と連動
して出力クロック周波数の倍の周波数で１サンプリング
分ずらして合成することにより高画質な倍密度の映像を
作成することが可能である。 （第２の実施の形態）図２０は本発明の第２の実施の形
態における複数画像作成機能付き撮像装置のブロック図
を示すものである。図２０において図１９と共通部分は
同一番号で示し、異なる部分を中心に説明する。

【００９０】本実施の形態における複数画像作成機能付
き撮像装置は、水平画素ずらし処理回路１０８とクロッ
ク変換処理回路(2)１１８を備えたディジタル信号処理
回路(2)１１７、クロック変換処理回路(2)１１８を制御
するクロック変換制御回路１１９、ディジタル信号処理
回路(2)１１７の出力信号を記録再生するフィールドメ
モリ回路１２０、フィールドメモリ回路１２０を制御す
るフィールドメモリ制御回路１２１、クロック変換制御
回路１１９とフィールドメモリ制御回路１２１を含むシ
ステム全体を総合的に制御するシステム制御回路１２２
を含んで構成されている。

【００９１】この構成においては、撮像素子部１０１か
らＡ/Ｄ変換回路１０６と水平画素ずらし処理回路１０
８が高密度の映像信号を得る手段、クロック変換処理回
路(2)１１８とクロック変換制御回路１１９が複数の画
像に分割する分割手段、フィールドメモリ回路１２０、
フィールドメモリ制御回路１２１が画像出力手段、シス
テム制御回路１２２が画像合成情報作成手段に相当す
る。

【００９２】以上のように構成された第２の実施の形態
の複数画像作成機能付き撮像装置について説明する。図
１９と同様に、撮像素子部１０１において水平画素ずら
し部１０２を経て出力されるＲ，Ｇ，Ｂの複数の出力信
号はアナログ信号処理回路１０５及びＡ/Ｄ変換回路１
０６を経てディジタル信号となる。このディジタル信号
はディジタル信号処理回路(2)１１７において、水平画
素ずらし処理回路１０８及びクロック変換処理回路(2)
１１８を経て輝度信号処理及び色信号処理され輝度信号
（Ｙ１）と色信号（Ｃ１）が出力される。この出力信号
はフィールドメモリ回路１２０にて書き込み読み出し処
理後に輝度信号（Ｙ３）と色信号（Ｃ３）として出力さ
れると共に、エンコーダ(a)１１１によりＴＶ信号とな
る。

【００９３】次に図２０におけるクロック変換処理回路
(2)１１８の動作について図２１を用いて説明する。図
２１は、クロック変換処理回路(2)１１８の構成例を示
すブロック図であり、クロック変換比率が２：１、つま
りＷ−ＣＬＫが２ｆｃｋ，Ｒ−ＣＬＫがｆｃｋである。
また、図１２に示したクロック変換処理回路(1)の１系
統分に相当し、図１２と同一番号で示している。

【００９４】クロック変換処理回路(2)は、Ｗ−ＣＬＫ
系動作回路である内挿処理回路４０１，ＲＡＭ制御回路
Ｗ４０５，内挿制御回路４０８と、Ｒ−ＣＬＫ系動作回
路であるＲＡＭ制御回路Ｒ４０６と、Ｗｒｉｔｅ用クロ
ックとＲｅａｄ用クロックが独立構成のＲＡＭ４０７を
有している。この図２０に示したクロック変換処理回路
(2)は、内挿制御回路４０８の内挿係数初期値制御によ
り図１７及び図１８に示した処理を行うことができ、例
えばフィールド毎に図１７及び図１８の処理を切り替え
ることで奇数フィールドで処理回路(1)の出力信号を
得、偶数フィールドで処理回路(2)の出力信号を得るこ
と等ができる。

【００９５】さらにディジタル信号処理回路(2)１１７
の出力信号（Ｙ１，Ｃ１）を、フィールドメモリ回路１
２０に１フィールド期間記憶することにより、次フィー
ルド時にはディジタル信号処理回路(2)１１７の出力信
号（Ｙ１，Ｃ１）とフィールドメモリ回路出力信号（Ｙ
３，Ｃ３）の２系統の信号が得られる。この２系統の信
号は図４における２系統の信号（Ｙ１，Ｃ１）;（Ｙ
２，Ｃ２）と同様クロック変換比率が２：１のシステム
においては水平方向に対してクロック変換前周波数での
１サンプリング分ずれた信号であり、水平画素ずらし処
理での倍密度画素の１画素分ずれた信号である。また、
前記２系統の信号は水平画素ずらし処理によって作成さ
れた２ｆｃｋクロックレートの倍密度の信号の奇数番目
の信号と偶数番目の信号をｆｃｋクロックレートで２系
統に分割して出力した信号となる。

【００９６】以上のように本第２の実施の形態では水平
画素ずらし部１０２、水平画素ずらし処理回路１０８と
クロック変換処理回路(２)１１８を備えることにより、
内挿処理等を施されていないため画質劣化が無い出力ク
ロック周波数レートでの２画面の画像を２フィールド期
間かけて１系統出力信号として順次出力することが可能
である。

【００９７】さらに、フィールドメモリ回路１２０を備
えることにより、同時に２画面の画像を得ることも可能
であり、またフィールドメモリ回路１２０が２フィール
ド分（＝１フレーム分）以上の容量を有する場合は、フ
ィールドメモリ回路１２０に前記２系統の信号を記憶す
ることも可能である。

【００９８】しかも、この２画面の画像は内挿処理等を
施されていないため画質劣化が無く、この２画面の画像
をシステム制御回路でのフィールド制御と連動して出力
クロック周波数の倍の周波数で１サンプリング分ずらし
て合成することにより高画質な倍密度の映像を作成する
ことが可能である。

【００９９】（第３の実施の形態）図２２は本発明の第
３の実施の形態における複数画像作成機能付き撮像装置
のブロック図を示すものである。図２２において図１９
と共通部分は同一番号で示し、異なる部分を中心に説明
する。

【０１００】図２２に示すように、複数画像作成機能付
き撮像装置は光電変換機能を有する撮像素子部１３１、
撮像素子部１３１に備わる水平画素ずらし部１０２及び
垂直画素ずらし部１３２、撮像素子部１３１に対する撮
像素子駆動回路１３３、撮像素子駆動回路１０３を制御
する駆動制御回路１３４、撮像素子部１３１の出力信号
にサンプリング，増幅等の処理を行うアナログ信号処理
回路１０５、アナログ信号処理回路１０５の出力信号に
対するアナログ−ディジタル変換回路（以下、Ａ/Ｄ変
換回路）１０６、Ａ/Ｄ変換されたディジタル信号から
輝度信号や色信号，色差信号などの生成またはＲＧＢ信
号処理を行うディジタル信号処理回路(3)１３５、ディ
ジタル信号処理回路(3)１３５に備わる水平画素ずらし
処理回路１０８及び垂直画素ずらし処理回路１３６及び
クロック変換処理回路(3)１３７、クロック変換処理回
路(3)１３７を制御するクロック変換制御回路１３８、
ディジタル信号処理回路(3)１３５の出力信号からＮＴ
ＳＣ信号等インタレース方式のテレビジョン信号を得る
エンコーダ(ａ)１１１及びプログレッシブ方式のテレビ
ジョン信号を得るＰＳエンコーダ１３９、駆動制御回路
１３４，クロック変換制御回路１３８を総合的に制御す
るシステム制御回路１４０を含んで構成されている。

【０１０１】この構成においては、撮像素子部１３１か
らＡ/Ｄ変換回路１０６と水平画素ずらし処理回路１０
８と垂直画素ずらし処理回路１３６が高密度の映像信号
を得る手段、クロック変換処理回路(3)１３７とクロッ
ク変換制御回路１３８が複数の画像に分割する分割手段
に相当する。

【０１０２】以上のように構成された本発明の第３の実
施の形態の複数画像作成機能付き撮像装置について説明
する。

【０１０３】撮像素子部１３１において水平画素ずらし
部１０２及び垂直画素ずらし部１３２を経て出力される
Ｒ，Ｇ，Ｂの複数の出力信号はアナログ信号処理回路１
０５及びＡ/Ｄ変換回路１０６を経てディジタル信号と
なる。このディジタル信号はディジタル信号処理回路
(3)１３５において、水平画素ずらし処理回路１０８、
垂直画素ずらし処理回路１３６及びクロック変換処理回
路(3)１３７を経て輝度信号処理及び色信号処理され４
系統の輝度信号（Ｙ１，Ｙ２，Ｙ３，Ｙ４）と色信号
（Ｃ１，Ｃ２，Ｃ３，Ｃ４）が出力される。以下図１９
と異なる垂直画素ずらし部１３２，垂直画素ずらし処理
回路１３６及びクロック変換処理回路(3)１３７につい
て説明する。

【０１０４】まず撮像素子部に備わった垂直画素ずらし
部１３２と垂直画素ずらし処理回路１３６の動作につい
て説明する。従来例において説明したように、撮像素子
部が３ＣＣＤ構成の場合には、垂直画素ずらし部無しの
撮像素子部では図３４（ａ）に示すようにＧ・Ｒ・Ｂ−
ＣＣＤの出力信号が空間的に垂直方向に対し同一位相で
あるのに対し、垂直画素ずらし部を備えた撮像素子部で
は図３４（ｂ）に示すようにＧーＣＣＤの出力信号に対
しＲ・Ｂ−ＣＣＤの出力信号が空間的に１／２ライン分
位相をずらして出力される。これにより、垂直画素ずら
し無し（ａ）の場合にはＧ・Ｒ・Ｂ−ＣＣＤの出力信号
と同一位相位置に輝度信号（Ｙ）及び色信号（Ｃ）が作
成されるのに対し、垂直画素ずらし有り（ｂ）の場合に
は垂直画素ずらし処理回路１３６においてＧ−ＣＣＤの
出力信号と同一位相位置とＲ・Ｂ−ＣＣＤの出力信号と
同一位相位置とに計２系統の輝度信号（Ｙ）及び色信号
（Ｃ）を作成することが可能である。

【０１０５】この２系統の輝度信号及び色信号に対し、
クロック変換処理を行う。次にクロック変換処理回路
(3)の動作について説明する。図２３にクロック変換処
理回路(3)１３７の構成例を、図２４にクロック変換処
理回路(3)１３７の出力信号の空間的位置関係を示す。
第１の実施の形態で示した図１５と共通部分は同一番号
で示し、異なる部分を中心に説明する。図２２に示した
クロック変換処理回路(3)では、前段の垂直画素ずらし
処理回路１３６からの２系統の出力信号に対しそれぞれ
クロック変換処理を行う。これにより、図２２における
ディジタル信号処理回路(3)の出力信号として、クロッ
ク変換処理回路(3)から４系統の信号（Ｙ１，Ｃ１），
（Ｙ２，Ｃ２），（Ｙ３，Ｃ３），（Ｙ４，Ｃ４）が得
られ、エンコーダ（ａ）１１１によりインターレース方
式のＴＶ信号とＰＳエンコーダ１３９によってプログレ
ッシブ方式のＴＶ信号を得ることができる。

【０１０６】この４系統の信号の内（Ｙ１，Ｃ１）と
（Ｙ２，Ｃ２）及び（Ｙ３，Ｃ３）と（Ｙ４，Ｃ４）の
各２系統の信号はクロック変換比率が２：１のシステム
においては水平方向にクロック変換前周波数での１サン
プリング分ずれた信号であり、つまり水平画素ずらし処
理での水平方向に対し倍密度画素の１画素ずれた信号で
ある。また（Ｙ１，Ｃ１）と（Ｙ３，Ｃ３）及び（Ｙ
２，Ｃ２）と（Ｙ４，Ｃ４）の各２系統の信号は垂直画
素ずらしシステムにおいて垂直方向にフレームラインで
の１ライン分ずれた信号である（図２４参照）。

【０１０７】以上のように本第３の実施の形態では水平
画素ずらし部１０２、水平画素ずらし処理回路１０８と
垂直画素ずらし部１３２、垂直画素ずらし処理回路１３
６とクロック変換処理回路(３)１３７を備えることによ
り、出力クロック周波数レートで同一時刻の４画面のフ
ィールド画像又は２画面のフレーム画像を得ることが可
能である。しかもこの４画面の画像は画素ずらし処理に
より得られた信号であり、この４画面の画像を出力クロ
ック周波数の倍の周波数で水平方向に１サンプリング分
ずらし更に垂直方向にフレームでの１ラインずらして合
成することにより高画質な４倍密度の映像を作成するこ
とが可能である（図２４参照）。

【０１０８】また、図２２におけるディジタル信号処理
回路(３)の出力信号である４系統の信号（Ｙ１，Ｃ
１）,（Ｙ２，Ｃ２）,（Ｙ３，Ｃ３）と（Ｙ４，Ｃ４）
を、次段のモニター等表示装置または記録装置（共に図
示なし）に接続する場合、入力端子は１系統であること
が多い。このための１系統出力機能を有する構成例のブ
ロック図を図２５に示す。図２５において図１９及び図
２２と共通部分は同一番号で示し、異なる部分を中心に
説明する。

【０１０９】図２５に示す１系統出力機能を有する複数
画像作成機能付き撮像装置は、ディジタル信号処理回路
(３)１３５の出力信号を記録再生するフィールドメモリ
回路１４１、フィールドメモリ回路１４１を制御するフ
ィールドメモリ制御回路１４２、クロック変換制御回路
１３８とフィールドメモリ制御回路１４２を含むシステ
ム全体を総合的に制御するシステム制御回路１４３を含
んで構成されている。

【０１１０】この構成においては、撮像素子部１３１か
らＡ/Ｄ変換回路１０６と水平画素ずらし処理回路１０
８と垂直画素ずらし処理回路１３６が高密度の映像信号
を得る手段、クロック変換処理回路(3)１３７とクロッ
ク変換制御回路１３８が複数の画像に分割する分割手
段、フィールドメモリ回路１４１とフィールドメモリ制
御回路１１５が画像出力手段、システム制御回路１４３
が画像合成情報作成手段に相当する。

【０１１１】このように構成された１系統出力機能を有
する複数画像作成機能付き撮像装置について説明する。
ディジタル信号処理回路(3)１３５において、水平画素
ずらし処理回路１０８，垂直画素ずらし処理回路１３６
及びクロック変換処理回路(3)１３７を経て輝度信号処
理及び色信号処理され４系統の信号（Ｙ１，Ｃ１）,
（Ｙ２，Ｃ２）,（Ｙ３，Ｃ３）と（Ｙ４，Ｃ４）が出
力される。この出力信号はフィールドメモリ回路１４１
にて記録された後４フィールド期間かけて順次輝度信号
（Ｙ５）と色信号（Ｃ５）として出力される。あるいは
前記４系統の信号の内（Ｙ１，Ｃ１）と（Ｙ３，Ｃ３）
及び（Ｙ２，Ｃ２）と（Ｙ４，Ｃ４）の２系統の信号に
分け、２系統のプログレッシブ信号としてフィールドメ
モリ回路１４１に記録され１フィールド後に出力され
る。

【０１１２】このように本実施の形態ではフィールドメ
モリ回路１４１、フィールドメモリ回路１４１を制御す
るフィールドメモリ制御回路１４２を更に備えることに
より、出力クロック周波数レートで同一時刻の４画面の
画像を得、この４画面の画像を２フィールドまたは４フ
ィールド期間かけて順次出力することが可能である。し
かもこの４画面の画像は画素ずらし処理により得られた
信号であり、この４画面の画像をシステム制御回路のフ
ィールド制御に連動して出力クロック周波数の倍の周波
数で水平方向に１サンプリング分ずらし更に垂直方向に
フレームでの１ラインずらして合成することにより高画
質な４倍密度の映像を作成することが可能である。

【０１１３】（第４の実施の形態）図２６は本発明の第
４の実施の形態における複数画像作成機能付き撮像装置
のブロック図を示すものである。図２６において図２５
と共通部分は同一番号で示し、異なる部分を中心に説明
する。

【０１１４】本実施の形態における複数画像作成機能付
き撮像装置は、水平画素ずらし処理回路１０８と垂直画
素ずらし処理回路１３６とクロック変換処理回路(4)１
４５を備えたディジタル信号処理回路(4)１４４、クロ
ック変換処理回路(4)１４５を制御するクロック変換制
御回路１４６、ディジタル信号処理回路(4)１４４の出
力信号を記録再生するフィールドメモリ回路１４７、フ
ィールドメモリ回路１４７を制御するフィールドメモリ
制御回路１４８、クロック変換制御回路１４６とフィー
ルドメモリ制御回路１４８を含むシステム全体を総合的
に制御するシステム制御回路１４９を含んで構成されて
いる。

【０１１５】この構成においては、撮像素子部１３１か
らＡ/Ｄ変換回路１０６と水平画素ずらし処理回路１０
８と垂直画素ずらし処理回路１３６が高密度の映像信号
を得る手段、クロック変換処理回路(4)１４５とクロッ
ク変換制御回路１４６が複数の画像に分割する分割手
段、フィールドメモリ回路１４７とフィールドメモリ制
御回路１４８が画像出力手段、システム制御回路１４９
が画像合成情報作成手段に相当する。

【０１１６】以上のように構成された第４の実施の形態
の複数画像作成機能付き撮像装置について説明する。図
２５と同様に、撮像素子部１３１において水平画素ずら
し部１０２と垂直画素ずらし部１３２を経て出力される
Ｒ，Ｇ，Ｂの複数の出力信号はアナログ信号処理回路１
０５及びＡ/Ｄ変換回路１０６を経てディジタル信号と
なる。このディジタル信号はディジタル信号処理回路
(4)１４４において、水平画素ずらし処理回路１０８，
垂直画素ずらし処理回路１３８及びクロック変換処理回
路(4)１４５を経て輝度信号処理及び色信号処理され輝
度信号（Ｙ１，Ｙ３）と色信号（Ｃ１，Ｃ３）が出力さ
れる。この出力信号はフィールドメモリ回路１４７にて
書き込み読み出し処理後に輝度信号（Ｙ５及びＹ６）と
色信号（Ｃ５及びＣ６）として出力されると共に、エン
コーダ（ａ）１１１によりインターレース方式のＴＶ信
号とＰＳエンコーダ１３９によってプログレッシブ方式
のＴＶ信号を得ることができる。

【０１１７】次に図２６におけるクロック変換処理回路
(4)１４５の動作について図２７を用いて説明する。図
２７は、クロック変換処理回路(4)１４５の構成例を示
すブロック図であり、クロック変換比率が２：１、つま
りＷ−ＣＬＫが２ｆｃｋ，Ｒ−ＣＬＫがｆｃｋである。
また、図２１に示したクロック変換処理回路(2)が２系
統有る場合に相当し、図２１と同一番号で示している。

【０１１８】クロック変換処理回路(4)は、Ｗ−ＣＬＫ
系動作回路である内挿処理回路４０１，ＲＡＭ制御回路
Ｗ４０５，内挿制御回路４０８と、Ｒ−ＣＬＫ系動作回
路であるＲＡＭ制御回路Ｒ４０６と、Ｗｒｉｔｅ用クロ
ックとＲｅａｄ用クロックが独立構成のＲＡＭ４０７を
有している。この図２７に示したクロック変換処理回路
(4)は、内挿制御回路４０８の内挿係数初期値制御によ
り図１７及び図１８に示した処理を行うことができ、例
えばフィールド毎に図１７及び図１８の処理を切り替え
ることで第１のフィールド（例えば奇数フィールド）で
処理回路(ａ)の出力信号を得、次フィールド（例えば偶
数フィールド）で処理回路(ｂ)の出力信号を得ることが
できる。

【０１１９】さらにディジタル信号処理回路(4)１４４
の出力信号（Ｙ１，Ｃ１）と（Ｙ３，Ｃ３）を、第１の
フィールド時にフィールドメモリ回路１４７に記憶する
ことにより、次フィールド時にはディジタル信号処理回
路(4)１４４の出力信号（Ｙ１，Ｃ１），（Ｙ３，Ｃ
３）とフィールドメモリ回路出力信号（Ｙ５，Ｃ５）と
（Ｙ６，Ｃ６）の計４系統の信号が同時に得られる。こ
の４系統の信号の内（Ｙ１，Ｃ１）と（Ｙ５，Ｃ５）及
び（Ｙ３，Ｃ３）と（Ｙ６，Ｃ６）の各２系統の信号は
クロック変換比率が２：１のシステムにおいては水平方
向にクロック変換前周波数での１サンプリング分ずれた
信号であり、また（Ｙ１，Ｃ１）と（Ｙ５，Ｃ５）及び
（Ｙ２，Ｃ２）と（Ｙ６，Ｃ６）の各２系統の信号は垂
直画素ずらしシステムにおいて垂直方向にフレームライ
ンでの１ライン分ずれた信号である（図２４参照）。

【０１２０】以上のように本実施の形態では水平画素ず
らし部１０２、水平画素ずらし処理回路１０８と垂直画
素ずらし部１３２、垂直画素ずらし処理回路１３６とク
ロック変換処理回路(4)１４５を備えることにより、出
力クロック周波数レートで４画面のフィールド画像を２
フィールド期間かけて順次出力することが可能である。
さらに、フィールドメモリ回路１４７を備えることによ
り、２画面のフレーム画像を２フィールド期間かけて順
次出力することが可能である。

【０１２１】しかも、これら複数画面の画像は画素ずら
し処理により得られた信号であり、これら４画面の画像
をシステム制御回路のフィールド制御に連動して出力ク
ロック周波数の倍の周波数で水平方向に１サンプリング
分ずらし更に垂直方向に１ラインずらして合成すること
により高画質な４倍密度の映像を作成することが可能で
ある（図２４参照）。

【０１２２】（第５の実施の形態）図２８は本発明の第
５の実施の形態における複数画像作成機能付き撮像装置
のブロック図を示すものである。図２８において図２０
と共通部分は同一番号で示し、異なる部分を中心に説明
する。

【０１２３】本実施の形態における複数画像作成機能付
き撮像装置は、クロック変換前置ＦＬＴ１５２とセレク
タ回路１５３とクロック変換処理回路(2)１１８を備え
たクロック変換部(1)１５１、水平画素ずらし処理回路
１０８とクロック変換部(1)１５１を備えたディジタル
信号処理回路(5)１５０、クロック変換部(1)１５１を制
御するクロック変換制御回路１５４、ディジタル信号処
理回路(5)１５０の出力信号を記録再生するフィールド
メモリ回路１２０、フィールドメモリ回路１２０を制御
するフィールドメモリ制御回路１２１、クロック変換制
御回路１５４とフィールドメモリ制御回路１２１と選択
回路１５５を含むシステム全体を総合的に制御するシス
テム制御回路１５６を含んで構成されている。

【０１２４】以上のように構成された第５の実施の形態
の複数画像作成機能付き撮像装置について説明する。図
２０と同様に、撮像素子部１０１において水平画素ずら
し部１０２を経て出力されるＲ，Ｇ，Ｂの複数の出力信
号はアナログ信号処理回路１０５及びＡ/Ｄ変換回路１
０６を経てディジタル信号となる。このディジタル信号
はディジタル信号処理回路(5)１５０において、水平画
素ずらし処理回路１０８及びクロック変換部１５１(1)
を経て輝度信号処理及び色信号処理され輝度信号（Ｙ
１）と色信号（Ｃ１）が出力される。この出力信号はフ
ィールドメモリ回路１２０にて書き込み読み出し処理後
に前記Ｙ１、Ｃ１と共に選択回路１５５に入力される。

【０１２５】次に図２８におけるクロック変換部(1)１
５１の動作について説明する。クロック変換部(1)１５
１では、２画面の画像信号を得る場合はセレクタ回路１
５３はクロック変換前置ＦＬＴ１５２のスルー側を選択
し、以下クロック変換処理回路(2)１１８において図２
０で示した第２の実施の形態における複数画像作成機能
付き撮像装置と同様の処理を行う。

【０１２６】他方通常の動画撮影の場合は毎フィールド
の画像を得る必要が有り、またクロック変換処理回路
(2)１１８において２ｆｃｋレートの画像信号をｆｃｋ
レートで出力する場合、折り返し（モワレ）信号が発生
するため帯域制限のためのＦＬＴ処理が必要になるの
で、セレクタ回路１５３はクロック変換前置ＦＬＴ１５
２経由側を選択し、クロック変換処理回路(2)１１８に
おいてはクロック変換制御回路１５４の内挿比制御に従
ってｆｃｋレートでの画像を出力する。なお、前記複数
画面作成時も個々の画面には折り返し信号が発生する
が、折り返し成分の位相が作成画面毎で反転しているた
め合成処理により折り返し成分は除去される。

【０１２７】次にクロック変換部(1)１５１の出力信号
（Ｙ１，Ｃ１）は、２画面の画像信号を得る場合におい
ては、例えばフィールドメモリ回路１２０に該当する２
画面分の画像信号を２フィールド期間かけて記録し、必
要なタイミングに選択回路１５５を経て高画質静止画合
成用信号として出力される。他方通常の動画撮影の場合
においては選択回路１５５を経て連続フィールドの画像
信号として出力される。

【０１２８】以上のように本実施の形態では水平画素ず
らし部１０２、水平画素ずらし処理回路１０８とクロッ
ク変換前置ＦＬＴ１５２とセレクタ回路１５３とクロッ
ク変換処理回路(2)１１８を備えたディジタル信号処理
回路(5)１５０を備えることにより、出力クロック周波
数レートで動画撮影時には折り返し信号のない動画像を
得、静止画撮影時には内挿処理等を施されていない画質
劣化の無い２画面の画像を２フィールド期間かけて順次
出力することが可能である。

【０１２９】（第６の実施の形態）図２９は本発明の第
６の実施の形態における複数画像作成機能付き撮像装置
のブロック図を示すものである。図２９において図２６
及び図２８と共通部分は同一番号で示し、異なる部分を
中心に説明する。

【０１３０】本実施の形態における複数画像作成機能付
き撮像装置は、クロック変換前置ＦＬＴ１５９とセレク
タ回路１６０とクロック変換処理回路(4)１４５を備え
たクロック変換部(2)１５８、垂直画素ずらし処理回路
１３６と水平画素ずらし処理回路１０８とクロック変換
部(2)１５８を備えたディジタル信号処理回路(6)１５
７、クロック変換部(2)１５８を制御するクロック変換
制御回路１６１、ディジタル信号処理回路(6)１５７の
出力信号を記録再生するフィールドメモリ回路１４７、
フィールドメモリ回路１４７を制御するフィールドメモ
リ制御回路１４８、クロック変換制御回路１６１とフィ
ールドメモリ制御回路１４８と選択回路１６２を含むシ
ステム全体を総合的に制御するシステム制御回路１６３
を含んで構成されている。

【０１３１】以上のように構成された第６の実施の形態
の複数画像作成機能付き撮像装置について説明する。図
２６と同様に、撮像素子部１３１において水平画素ずら
し部１０２と垂直画素ずらし部１３２を経て出力される
Ｒ，Ｇ，Ｂの複数の出力信号はアナログ信号処理回路１
０５及びＡ/Ｄ変換回路１０６を経てディジタル信号と
なる。このディジタル信号はディジタル信号処理回路
(6)１５７において、垂直画素ずらし処理回路１３８，
水平画素ずらし処理回路１０８及びクロック変換部(2)
１５８を経て輝度信号処理及び色信号処理され輝度信号
（Ｙ１，Ｙ３）と色信号（Ｃ１，Ｃ３）が出力される。
この出力信号はフィールドメモリ回路１４７にて書き込
み読み出し処理後に前記ディジタル信号処理回路(6)の
出力信号と共に選択回路１６２に入力される。

【０１３２】次に図２８におけるクロック変換部(2)１
５８の動作について説明する。クロック変換部(2)１５
８では、図２８と同様に４画面等複数の画像信号を得る
場合はセレクタ回路１６０はクロック変換前置ＦＬＴ１
５９のスルー側を選択し、以下クロック変換処理回路
(4)１４５において図２７で示した第４の実施の形態に
おける複数画像作成機能付き撮像装置と同様の処理を行
う。

【０１３３】他方通常の動画撮影の場合は毎フィールド
の画像を得る必要が有り、またクロック変換処理回路
（４）１１８において２ｆｃｋレートの画像信号をｆｃ
ｋレートで出力する場合、折り返し（モワレ）信号が発
生するため帯域制限のためのＦＬＴ処理が必要になるの
で、セレクタ回路１６０はクロック変換前置ＦＬＴ１５
９経由側を選択し、クロック変換処理回路（４）１４５
においてはクロック変換制御回路１６１の内挿比制御に
従ってｆｃｋレートでの２系統の画像を出力する。ま
た、この場合の複数画面作成時も個々の画面には折り返
し信号が発生するが、折り返し成分の位相が作成画面毎
で反転しているため合成処理により折り返し成分は除去
される。

【０１３４】次にクロック変換部（２）１５８の出力信
号（Ｙ１，Ｃ１）及び（Ｙ３，Ｃ３）は、４画面の画像
信号を得る場合においては、例えばフィールドメモリ回
路１４７が４フィールド分（＝２フレーム分）のメモリ
容量を有する時、同一被写体に相当する複数画面分の画
像信号を２フィールド期間かけて全て記録し、必要なタ
イミングに選択回路１６２を経て高画質静止画合成用信
号として出力される。他方通常の動画撮影の場合におい
ては選択回路１６２を経て連続フィールドの画像信号と
して出力される。

【０１３５】以上のように本実施の形態では水平画素ず
らし部１０２、垂直画素ずらし部１３２、及び水平画素
ずらし処理回路１０８と垂直画素ずらし処理回路１３６
とクロック変換前置ＦＬＴ１５９とセレクタ回路１６０
とクロック変換処理回路(4)１４５を備えたディジタル
信号処理回路(6)１５７とを備えることにより、出力ク
ロック周波数レートで動画撮影時には折り返し信号のな
い動画像を得、静止画撮影時には内挿処理等を施されて
いない画質劣化の無い４画面の画像を４フィールド期間
かけて順次出力することが可能である。

【０１３６】なお、前記第５及び第６の実施の形態にお
ける複数画像作成機能付き撮像装置はそれぞれ第２及び
第４の実施の形態における複数画像作成機能付き撮像装
置に対して動画撮影時及び静止画撮影時において高画質
な画像を得ることができるようにしたものであるが、第
１及び第３の実施の形態における複数画像作成機能付き
撮像装置に対しても同様に同じ効果を得ることは可能で
ある。

【０１３７】図３０は本発明の第２の基本的な実施の形
態における複数画像作成機能付き撮像装置及び撮像シス
テムのブロック図を示すものである。図３０のように、
複数画像作成機能付き撮像装置は高密度映像信号作成手
段２０１、画像分割手段２０２、画像出力手段２０３、
画像合成情報作成手段２０４、画像合成手段２０５を含
んで構成されている。

【０１３８】以上のように構成された第２の基本的な実
施の形態における複数画像作成機能付き撮像装置におい
ては、高密度映像信号作成手段２０１で作成された映像
信号を画像分割手段２０２にて分割し画像出力手段２０
３によって出力する。この時高密度映像信号作成手段２
０１で作成された映像信号が画像出力手段２０３の出力
サンプリング周波数レートの映像信号より高密度である
場合は、画像分割され出力サンプリング周波数レートで
出力される複数の映像信号を合成することで高画質映像
を作成可能である。またこの時画像合成情報作成手段２
０４が画像分割手段２０２及び画像出力手段２０３での
画像の分割及び出力に関する情報を作成し出力すること
によって、画像合成手段２０５では操作性よく複数の映
像信号を合成し高画質映像を作成可能である。以下図３
０で示した第２の基本的な実施の形態における複数画像
作成機能付き撮像装置の具体的説明を行う。

【０１３９】（第７の実施の形態）図３１は本発明の第
７の実施の形態における複数画像作成機能付き撮像装置
のブロック図を示すものである。図３１において図２９
と共通部分は同一番号で示し、異なる部分を中心に説明
する。

【０１４０】本実施の形態における複数画像作成機能付
き撮像装置は、図２９で示した撮像素子部１３１から選
択回路１６２と出力画像制御回路１６３とシステム制御
回路１６４で構成されている撮像部１６５と、記録処理
回路１６６、メモリ回路１６７、記録媒体１６８、再生
処理回路１６９、再生画像と撮影画像を選択する選択回
路１７０、記録処理回路１６６と再生処理回路１６９を
制御する記録再生制御回路１７１、これら記録処理回路
１６６から記録再生制御回路１７１までで構成されてい
る記録再生部１７２と、画像合成処理回路１７３、メモ
リ回路１７４、画像合成処理回路１７３及びメモリ回路
１７４を制御する画像合成制御回路１７５、これら画像
合成処理回路１７３から画像合成制御回路１７５までで
構成されている画像合成部１７６を含んで構成されてい
る。

【０１４１】この構成においては、撮像素子部１３１か
らＡ/Ｄ変換回路１０６と水平画素ずらし処理回路１０
８と垂直画素ずらし処理回路１３６が高密度の映像信号
を得る手段、クロック変換処理回路(4)１４５とクロッ
ク変換制御回路１６１が複数の画像に分割する分割手
段、フィールドメモリ回路１４７とフィールドメモリ制
御回路１４８と選択回路１６２と出力画像制御回路１６
３が画像出力手段、システム制御回路１６４が画像合成
情報作成手段、画像合成部１７６が画像合成手段に相当
する。

【０１４２】以上のように構成された第７の実施の形態
の複数画像作成機能付き撮像装置について図２９と大き
く異なる点を中心に説明する。

【０１４３】まず撮像部１６５においては、システム制
御回路１６４に制御される出力画像制御回路１６３を備
えフィールドメモリ制御回路１４８及び選択回路１６２
を制御する。次に記録再生部１７２において、記録処理
回路１６６は撮像部１６５からの撮像画像信号（Ｙ７、
Ｃ７）及びシステム制御回路１６４からの撮像画像情報
（Ｓ１）に対しメモリ回路１６７を使用して記録に必要
な信号処理を行い、記録媒体１６８に記録する。また再
生処理回路１６９はメモリ回路１６７を使用して記録媒
体１６８に記録された画像データから再生画像信号（Ｙ
８、Ｃ８）及び再生画像情報（Ｓ２）を作成する。これ
ら撮像画像信号及び撮像画像情報と再生画像信号及び再
生画像情報は選択回路１７０を経て記録再生部出力信号
（Ｙ９、Ｃ９、Ｓ３）と成る。更に画像合成部１７６で
は、記録再生部１７２の出力信号（Ｙ９、Ｃ９、Ｓ３）
のうち画像情報Ｓ３は画像合成制御回路１７５に入力さ
れ、画像信号（Ｙ９、Ｃ９）は画像合成処理回路１７３
において画像合成制御回路１７５からの制御によりメモ
リ回路１７４を使用して画像の合成を行う。

【０１４４】このような構成のもと、撮像部１６５にお
いてディジタル信号処理回路（６）では前記第６の実施
の形態において示したように、動画撮影時には出力クロ
ックの周波数レートで折り返し信号のない１フィールド
単位の画像が出力され、一方静止画撮影時には内挿処理
等を施されていない画質劣化の無い２系統の画像（Ｙ
１，Ｃ１）と（Ｙ３，Ｃ３）が、２フィールド期間かけ
て計４画面分出力される。

【０１４５】この計４画面分の画像信号を、先のフィー
ルド時に出力される（Ｙ１１，Ｃ１１）、（Ｙ３１，Ｃ
３１）と後のフィールド時に出力される（Ｙ１２，Ｃ１
２）、（Ｙ３２，Ｃ３２）とすると、フィールドメモリ
制御回路１４８、選択回路１６２及び出力画像制御回路
１６３は例えば以下のように動作する。

【０１４６】第１の動作例としては、まず第１のフィー
ルド時において撮像画像信号（Ｙ７、Ｃ７）として（Ｙ
１１，Ｃ１１）を出力すると共に（Ｙ３１，Ｃ３１）を
フィールドメモリ１４７に記録する。次に第２のフィー
ルド時において撮像画像信号（Ｙ７、Ｃ７）として（Ｙ
１２，Ｃ１２）を出力すると共に（Ｙ３２，Ｃ３２）を
フィールドメモリ１４７に記録する。その後第３のフィ
ールド時に撮像画像信号（Ｙ７、Ｃ７）としてフィール
ドメモリ１４７に記録されている（Ｙ３１，Ｃ３１）を
出力し、第４のフィールド時に撮像画像信号（Ｙ７、Ｃ
７）としてフィールドメモリ１４７に記録されている
（Ｙ３２，Ｃ３２）を出力する。またこの時、システム
制御回路は撮像画像情報（Ｓ１）として各フィールド時
において出力画像の空間的位置情報を出力する。

【０１４７】この動作により、撮像部１６５内のフィー
ルドメモリ回路１４７は２フィールド画像分のメモリ容
量を有すれば良く、記録再生部１７２においては１フィ
ールド期間に１フィールド画面の画像信号に対して記録
に必要な処理を順次４フィールド期間かけて行い記録媒
体に高画質静止画用画像として計４フィールド画像を記
録すればよい。また、画像合成部１７６においては記録
媒体１６８から高画質静止画用画像である４フィールド
の再生信号（Ｙ８、Ｃ８）と再生画像情報（Ｓ２）を入
力することで、前記図２４に示した４画面合成が可能で
あり、また選択回路１７０が撮像画像信号（Ｙ７、Ｃ
７）及び撮像画像情報を（Ｓ１）を選択している場合
も、撮像部からの４フィールド期間の高画質静止画用画
像と撮像画像情報を１フィールド期間に１フィールド画
面の画像信号に対して合成に必要な処理を順次４フィー
ルド期間かけて実施すれば良い。

【０１４８】また第２の動作例としては、画像合成制御
回路１７５はシステム制御回路１６４あるいは記録再生
制御回路１７１と連動することによって撮像部１６５あ
るいは記録再生部１７２から画像合成処理回路１７３で
の合成処理に必要な撮影画像信号（Ｙ７、Ｃ７）あるい
は再生信号（Ｙ８、Ｃ８）を必要なタイミングに得るこ
とが可能である。

【０１４９】この動作により、例えば水平方向高解像度
静止画を作成する場合は、前記（Ｙ１１，Ｃ１１）と
（Ｙ１２，Ｃ１２）あるいは（Ｙ３１，Ｃ３１）と（Ｙ
３２，Ｃ３２）を用いて２フィールド期間かけて合成す
ればよく、また垂直方向高解像度静止画を作成する場合
は、前記（Ｙ１１，Ｃ１１）と（Ｙ３１，Ｃ３１）ある
いは（Ｙ１２，Ｃ１２）と（Ｙ３２，Ｃ３２）を用いて
２フィールド期間かけて合成すればよく、水平及び垂直
方向高解像度静止画を作成する場合は、前記（Ｙ１１，
Ｃ１１）、（Ｙ３１，Ｃ３１）、（Ｙ１２，Ｃ１２）、
（Ｙ３２，Ｃ３２）の４画像を用いて４フィールド期間
かけて合成すればよい。以上のように本実施の形態で
は、撮像部において水平画素ずらし部１０２、垂直画素
ずらし部１３２、ディジタル信号処理回路（６）１５
７、出力画像制御回路１６３等を備えることにより、高
画質静止画を合成するのに必要な画像を適したタイミン
グに出力することができ、記録再生部での高画質静止画
用画像の記録または画像合成部での高画質静止画用画像
合成を行うことが可能である。

【０１５０】なお、前記第７の実施の形態における複数
画像作成機能付き撮像装置は第６の実施の形態における
複数画像作成機能付き撮像装置に対して記録再生部と画
像合成部と連動して高画質静止画画像を操作性よく合成
できるようにしたものであるが、その他の実施の形態に
おける複数画像作成機能付き撮像装置に対しても同様に
記録再生部と画像合成部と連動して同じ効果を得ること
は可能である。

【０１５１】また、前記第７の実施の形態における複数
画像作成機能付き撮像装置においては、撮像部からの高
画質静止画合成用の画像を、記録再生部で記録媒体に記
録し後に再生する場合を説明したが、これに限るもので
なく例えば記録処理または再生処理に使用するメモリ回
路を一時保存用メモリとして高画質静止画合成用の画像
を必要なタイミングまで記録する使用方法でも同じ効果
を得ることは可能である。

【０１５２】また記録再生部の構成例として、記録処理
及び再生処理で同じメモリ回路を使用する構成の場合を
説明したが、これに限るものでなく異なるメモリ回路を
使用する構成でもよいことは明らかである。

【０１５３】また画像合成部として、画像合成制御回
路，画像合成処理回路，メモリ回路を有する構成の場合
を説明したが、これに限るものでなく画像取り込み手段
とメモリ手段と信号処理及び制御手段を備えていればよ
く、一般的なパーソナルコンピュータ等でも同等の効果
を得ることは可能である。言い換えれば、画像合成部は
撮像装置に内蔵せず分離しているシステムを構成するこ
とも可能である。

【０１５４】なお、前記実施の形態では水平画素ずらし
処理回路の出力信号として、輝度信号（Ｙ）１系統と色
信号（Ｃ）１系統（４：２：２形式）の場合を示し、ク
ロック変換処理回路ではこの輝度信号（Ｙ）及び色信号
（Ｃ）を共に水平方向に２分割する場合を示したが、こ
れに限るものでなく例えば、輝度信号と色信号に対する
人間の目の解像度の差から高画質静止画合成用の複数画
像の作成は輝度信号だけとし、色信号は同一画像の信号
を置換して使用することも考えられる。

【０１５５】なお、前記実施の形態で示したようにクロ
ック変換処理回路を内挿処理回路と内挿制御回路とＲＡ
ＭとＲＡＭ制御回路を含む構成とすることにより、ＲＡ
ＭのＷ−ＣＬＫとＲ−ＣＬＫが同一周波数の場合はクロ
ック周波数比が画像の拡大及び圧縮処理の倍率比となり
ズーム処理回路として機能する。またＲＡＭのＷ−ＣＬ
ＫとＲ−ＣＬＫが異なる場合においても、実際のクロッ
ク周波数比と所望のズーム処理比の積をクロック周波数
比として用いることでクロック変換処理とズーム処理を
同時に実現することが可能である。

【０１５６】また、内挿処理として１次内挿の場合を説
明したが、これに限るものでなく２次内挿あるいは畳み
込み積分による内挿等でもよい。

【０１５７】さらに、前記実施の形態ではクロック変換
処理回路を内挿処理回路と内挿制御回路とＲＡＭとＲＡ
Ｍ制御回路を含む構成とする場合を示したが、これに限
るものでなく例えばクロック変換比が２：１の場合にお
いては入力画像の奇数番目信号または偶数番目信号を単
に間引きサンプリングする構成でもよいことは明らかで
ある。

【０１５８】また、前記実施の形態では出力信号のサン
プリング周波数とは異なるサンプリング周波数の信号を
入力する手段の一例として、出力信号の倍密度の信号を
入力する手段である水平方向では水平画素ずらし部＋水
平画素ずらし処理の場合を、垂直方向では垂直画素ずら
し部＋垂直画素ずらし処理の場合を説明したが、これに
限るものでなく、例えばＸＧＡ（水平１０２４×垂直７
６８）の画像をＶＧＡ画像（水平６４０×垂直４８０）
として出力するシステムやプログレッシブ画像（垂直４
８０ライン）をインタレース画像（垂直２４０ライン）
として出力するシステムにおいても同等の効果を得るこ
とは可能である。

【０１５９】

【発明の効果】以上のように本発明は、水平画素ずらし
部とクロック変換回路を備え、この構成により水平方向
に異なる空間的位相でサンプリングした２フィールドの
画像を作成することにより、この２フィールド画像から
高画質静止画画像を合成することが可能である。

【０１６０】また、本発明は、水平画素ずらし部と垂直
画素ずらし部とクロック変換回路を備え、この構成によ
り水平方向及び垂直方向に異なる空間的位相でサンプリ
ングした４フィールドの画像を作成することにより、こ
の４フィールド画像から高画質静止画画像を合成するこ
とが可能である。

【０１６１】また、少なくとも水平方向か垂直方向どち
らか一方の高密度映像信号を得る手段と、この高密度映
像信号の周波数帯域を制限するフィルター回路と、前記
フィルター回路入力信号と出力信号とを選択する選択回
路と、この選択回路出力信号に対しクロック変換を行う
クロック変換処理回路と、前記選択回路とクロック変換
処理回路を制御するクロック変換制御回路とを備え、こ
の構成によりクロック変換制御回路が動画モード時は選
択回路がフィルター回路出力信号を選択し前記クロック
変換処理回路が単一画像を得、クロック変換制御回路が
静止画モード時は前記選択回路がフィルター回路入力信
号を選択し前記クロック変換処理回路が異なる複数画像
を作成することにより、動画モード時は折り返し成分の
ない高画質動画像を得、静止画モード時は複数画像から
高画質静止画画像を合成することが可能である。

【０１６２】また、本発明は、水平画素ずらし部と垂直
画素ずらし部とクロック変換回路と出力画像制御回路を
備え、この構成により水平方向及び垂直方向に異なる空
間的位相でサンプリングした最大４フィールドの画像を
作成し記録及び合成に適したタイミングに出力すること
により、高画質静止画画像を操作性よく合成することが
可能である。

【図面の簡単な説明】

【図１】本発明の基本的な実施の形態における複数画像
作成機能付き撮像装置のブロック図である。

【図２】本発明の基本的な実施の形態における複数画像
作成機能付き撮像装置の基本的な第１の構成例を示すブ
ロック図である。

【図３】本発明の基本的な実施の形態における複数画像
作成機能付き撮像装置の基本的な第２の構成例を示すブ
ロック図である。

【図４】本発明の第１の実施の形態における複数画像作
成機能付き撮像装置のブロック図である。

【図５】同実施の形態における撮像素子部の水平画素ず
らしの動作を説明する概略図である。

【図６】同実施の形態における水平画素ずらし処理回路
の動作を説明する概略図である。

【図７】同実施の形態におけるクロック変換処理回路
(1)の一構成例を示すブロック図である。

【図８】クロック変換処理回路(1)における基本的内挿
処理回路の一構成例を示すブロック図である。

【図９】内挿処理回路の基本的動作を説明する概略図で
ある。

【図１０】同実施の形態における内挿処理回路の基本的
な構成例を示すブロック図である。

【図１１】基本的構成例での内挿処理の動作を説明する
概略図である。

【図１２】基本的構成例での内挿処理の内挿係数制御例
を説明する概略図である。

【図１３】同実施の形態における内挿係数制御回路の一
構成例を示すブロック図である。

【図１４】同実施の形態におけるクロック変換処理回路
(1)の一構成例を示す第２のブロック図である。

【図１５】同実施の形態におけるクロック変換比率が
２：１の場合のクロック変換処理回路(1)の構成例を示
すブロック図である。

【図１６】クロック変換比率が２：１の場合のクロック
変換処理回路(1)の構成例における出力信号の空間的位
置を示す関係図である。

【図１７】クロック変換処理回路(1)における処理回路
(a)の動作概略図である。

【図１８】クロック変換処理回路(1)における処理回路
(b)の動作概略図である。

【図１９】同実施の形態における１系統出力機能を有す
る構成例を示すブロック図である。

【図２０】本発明の第２の実施の形態における複数画像
作成機能付き撮像装置のブロック図である。

【図２１】同実施の形態におけるクロック変換処理回路
(2)の構成例を示す第２のブロック図である。

【図２２】本発明の第３の実施の形態における複数画像
作成機能付き撮像装置のブロック図である。

【図２３】同実施の形態におけるクロック変換処理回路
(3)の構成例を示すブロック図である。

【図２４】クロック変換処理回路(3)の構成例における
出力信号の空間的位置を示す関係図である。

【図２５】同実施の形態における１系統出力機能を有す
る構成例を示すブロック図である。

【図２６】本発明の第４の実施の形態における複数画像
作成機能付き撮像装置のブロック図である。

【図２７】同実施の形態におけるクロック変換処理回路
(4)の構成例を示すブロック図である。

【図２８】本発明の第５の実施の形態における複数画像
作成機能付き撮像装置のブロック図である。

【図２９】本発明の第６の実施の形態における複数画像
作成機能付き撮像装置のブロック図である。

【図３０】本発明の第２の基本的な実施の形態における
複数画像作成機能付き撮像装置のブロック図である。

【図３１】本発明の第７の実施の形態における複数画像
作成機能付き撮像装置のブロック図である。

【図３２】従来の静止画作成機能回路を含むビデオカメ
ラ等の撮像装置のブロック図である。

【図３３】従来の擬似フレーム信号を用いた撮像装置の
ブロック図である。

【図３４】従来の擬似フレーム信号を用いた撮像装置に
おける撮像素子部の垂直画素ずらしの動作を説明する概
略図である。

【符号の説明】

１０１ 撮像素子部 １０２ 水平画素ずらし部 １０３ 撮像素子駆動回路 １０４ 駆動制御回路 １０５ アナログ信号処理回路 １０６ アナログ−ディジタル変換回路 １０７ ディジタル信号処理回路(1) １０８ 水平画素ずらし処理回路 １０９ クロック変換処理回路(1) １１０ クロック変換制御回路 １１１ エンコーダ(ａ) １１２ エンコーダ(ｂ) １１３ システム制御回路 ２０１ 高密度映像信号作成手段 ２０２ 画像分割手段 ２０３ 画像出力手段 ２０４ 画像合成情報作成手段 ２０５ 画像合成手段

Claims (16)

【特許請求の範囲】
1. 【請求項１】 少なくとも水平方向か垂直方向のどちら
   か一方において出力サンプリング周波数レートよりも高
   密度の映像信号を得る高密度映像信号作成手段と、 この高密度の映像信号を異なる複数の画像に分割する分
   割手段と、 この分割された各画像を出力サンプリング周波数レート
   で出力する画像出力手段と、 を具備したことを特徴とする撮像システム。
2. 【請求項２】 少なくとも水平方向か垂直方向のどちら
   か一方において出力サンプリング周波数レートよりも高
   密度の映像信号を得る高密度映像信号作成手段と、 この高密度の映像信号を異なる複数の画像に分割する分
   割手段と、 この分割された各画像を出力サンプリング周波数レート
   で出力する画像出力手段と、 前記複数の画像に関する情報を作成する画像合成情報作
   成手段と、 前記複数の画像出力信号と画像合成情報を用いて画像合
   成を行う画像合成手段と、 を具備したことを特徴とする撮像システム。
3. 【請求項３】 少なくとも水平方向か垂直方向のどちら
   か一方において出力サンプリング周波数レートよりも高
   密度の映像信号を得る高密度映像信号作成手段と、 前記高密度の映像信号の周波数帯域を制限するフィルタ
   ー回路と、 前記フィルター回路入力信号と出力信号とを選択する選
   択回路と、 この選択回路出力信号に対しクロック変換を行うクロッ
   ク変換処理回路と、 前記選択回路とクロック変換処理回路を制御するクロッ
   ク変換制御回路とを備え、 前記クロック変換制御回路が動画モード時は前記選択回
   路が前記フィルター回路出力信号を選択し、前記クロッ
   ク変換処理回路が単一画像を得る一方、 前記クロック変換制御回路が静止画モード時は前記選択
   回路が前記フィルター回路入力信号を選択し、前記クロ
   ック変換処理回路が異なる複数画像を得ることを特徴と
   する撮像システム。
4. 【請求項４】 前記高密度映像信号作成手段が、出力サ
   ンプリング周波数レートより高い周波数で駆動する撮像
   素子を有する撮像部からなる請求項１ないし３いずれか
   記載の撮像システム。
5. 【請求項５】 前記高密度映像信号作成手段が、 異なる３つの色信号Ｃ１，Ｃ２及びＣ３を得る手段と、 前記色信号Ｃ１に対して前記色信号Ｃ２の水平方向の位
   相を一定ピッチｈｐ１だけシフトさせる第１の水平位相
   シフト部と、 前記色信号Ｃ１に対して前記色信号Ｃ３の水平方向の位
   相を一定ピッチｈｐ２だけシフトさせる第２の水平位相
   シフト部と、 前記色信号Ｃ１と水平方向に位相シフトされた色信号Ｃ
   ２，Ｃ３に対する水平画素ずらし処理回路とからなる請
   求項１ないし３いずれか記載の撮像システム。
6. 【請求項６】 前記高密度映像信号作成手段が、 異なる３つの色信号Ｃ１，Ｃ２及びＣ３を得る手段と、 前記色信号Ｃ１に対して前記色信号Ｃ２の水平方向の位
   相を一定ピッチｈｐ１だけシフトさせる第１の水平位相
   シフト部と、 前記色信号Ｃ１に対して前記色信号Ｃ３の水平方向の位
   相を一定ピッチｈｐ２だけシフトさせる第２の水平位相
   シフト部と、 前記色信号Ｃ１に対して前記色信号Ｃ２の垂直方向の位
   相を一定ピッチｖｐ１だけシフトさせる第１の垂直位相
   シフト部と、 前記色信号Ｃ１に対して前記色信号Ｃ３の垂直方向の位
   相を一定ピッチｖｐ２だけシフトさせる第２の垂直位相
   シフト部と、 前記色信号Ｃ１と水平及び垂直方向に位相シフトされた
   色信号Ｃ２，Ｃ３から擬似フレーム信号を得るフレーム
   処理回路と、 前記色信号Ｃ１と水平及び垂直方向に位相シフトされた
   色信号Ｃ２，Ｃ３に対する水平画素ずらし処理回路とか
   らなる請求項１ないし３いずれか記載の撮像システム。
7. 【請求項７】 前記分割手段が、クロック変換手段から
   なる請求項１ないし６いずれか記載の撮像システム。
8. 【請求項８】 前記分割手段が、内挿手段を有するクロ
   ック変換手段からなる請求項１ないし６いずれか記載の
   撮像システム。
9. 【請求項９】 前記ピッチｖｐ１とピッチｖｐ２を、ｖ
   ｐ１＝ｖｐ２＝ｖｐとしたことを特徴とする請求項６な
   いし８いずれかに記載の撮像システム。
10. 【請求項１０】 前記ピッチｈｐ１とピッチｈｐ２を、
    ｈｐ１＝ｈｐ２＝ｈｐとしたことを特徴とする請求項５
    ないし９いずれかに記載の撮像システム。
11. 【請求項１１】 異なる３つの色信号Ｃ１，Ｃ２及びＣ
    ３を得る手段と、 前記色信号Ｃ１に対して前記色信号Ｃ２及びＣ３の水平
    方向の位相を一定ピッチｈｐだけシフトさせる水平位相
    シフト部と、 前記色信号Ｃ１と水平方向に位相シフトされた色信号Ｃ
    ２，Ｃ３から水平方向において倍密度の信号を得る水平
    画素ずらし処理回路と、前記水平画素ずらし処理回路出
    力信号に対し２：１の比率のクロック変換を行うクロッ
    ク変換処理回路と、前記クロック変換処理回路から前記
    水平方向において倍密度の信号の１画素毎の異なる２画
    像を得るクロック変換制御回路と、 を具備したことを特徴とする撮像システム。
12. 【請求項１２】 異なる３つの色信号Ｃ１，Ｃ２及びＣ
    ３を得る手段と、 前記色信号Ｃ１に対して前記色信号Ｃ２及びＣ３の水平
    方向の位相を一定ピッチｈｐだけシフトさせる水平位相
    シフト部と、 前記色信号Ｃ１に対して前記色信号Ｃ２の垂直方向の位
    相を一定ピッチｖｐだけシフトさせる垂直位相シフト部
    と、 前記色信号Ｃ１と水平及び垂直方向に位相シフトされた
    色信号Ｃ２，Ｃ３からフレーム信号を構成する２つのフ
    ィールド信号の位置関係にある擬似フレーム信号を得る
    フレーム処理回路と、 前記擬似フレーム信号から水平方向において倍密度信号
    を得る水平画素ずらし処理回路と、 前記水平画素ずらし処理された垂直方向及び水平方向に
    倍密度の信号に対し２：１の比率のクロック変換を行う
    クロック変換処理回路と、 前記クロック変換処理回路から前記水平方向において倍
    密度の信号の１画素毎の異なる４画像を得るクロック変
    換制御回路と、 を具備したことを特徴とする撮像システム。
13. 【請求項１３】 異なる３つの色信号Ｃ１，Ｃ２及びＣ
    ３を得る手段は、複数の固体撮像素子から構成されてい
    ることを特徴とする請求項５ないし１２いずれか記載の
    撮像システム。
14. 【請求項１４】 前記複数の固体撮像素子が、色信号Ｃ
    １を得る第１の固体撮像素子と、色信号Ｃ２を得る第２
    の固体撮像素子と、色信号Ｃ３を得る第３の固体撮像素
    子とからなる請求項１３記載の撮像システム。
15. 【請求項１５】 異なる３つの色信号Ｃ１，Ｃ２及びＣ
    ３が、３つの色信号Ｒ，Ｇ及びＢであることを特徴とす
    る請求項５ないし１４いずれか記載の撮像システム。
16. 【請求項１６】 異なる３つの色信号Ｃ１，Ｃ２及びＣ
    ３が、３つの色信号Ｒ，Ｇ及びＢであり、Ｃ１＝Ｇであ
    ることを特徴とする請求項５ないし１４いずれか記載の
    撮像システム。