JPH11317472A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11317472A
JPH11317472A JP5350899A JP5350899A JPH11317472A JP H11317472 A JPH11317472 A JP H11317472A JP 5350899 A JP5350899 A JP 5350899A JP 5350899 A JP5350899 A JP 5350899A JP H11317472 A JPH11317472 A JP H11317472A
Authority
JP
Japan
Prior art keywords
layer
wiring
semiconductor device
forming
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5350899A
Other languages
Japanese (ja)
Inventor
Kenji Miyajima
賢治 宮島
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP5556398 priority Critical
Priority to JP10-55563 priority
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP5350899A priority patent/JPH11317472A/en
Publication of JPH11317472A publication Critical patent/JPH11317472A/en
Application status is Pending legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a small-sized semiconductor device. SOLUTION: In this semiconductor device, protrusions 6 with a predetermined width are formed by laminating a second solder resist layer 5 on a first solder resist 4, immediately below a mold line M on the surface of a BT resin impregnated glass cloth wiring board, etc., of which inner leads are formed. Semiconductor elements 7 are mounted on predetermined positions on the wiring board by wire bonding, and the mounting part is sealed by a mold resin layer. Also, solder bumps are formed on the other side of the wiring board. The semiconductor device is separated using slits preformed along the mold line M on the wiring board. In this structure, resin does not bulge out of the contact surface of the mold during the molding process, which results in no burr, so that a thin and small resin-encapsulated semiconductor device that is provided with satisfactory appearance and characteristics.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体装置およびその製造方法に係り、特に携帯電話やビデオカメラのような携帯用機器に好適する、薄く小型の樹脂封止型半導体装置と、その半導体装置を製造する方法に関する。 BACKGROUND OF THE INVENTION The present invention relates to a semiconductor device and relates to its manufacturing method, especially suitable for portable devices such as mobile phones and camcorders, and thin small resin-sealed semiconductor device, the semiconductor device It relates to a method for producing a.

【0002】 [0002]

【従来の技術】近年、薄型化並びに小型化が図られた半導体装置として、外形を半導体素子(半導体チップ)の大きさに合わせて形成したチップサイズパッケージ(C In recent years, thinning and a semiconductor device miniaturization has been achieved, a chip size package formed by contoured to the size of the semiconductor element (semiconductor chip) (C
SP)が開発されており、その中でも端子間のピッチが狭いファインピッチのエリアパッケージが有望視されている。 SP) have been developed, pitch between terminals among them is the area of ​​package narrow fine pitch is promising.

【0003】薄型のファインピッチのエリアパッケージは、絶縁樹脂フィルムを基材としたものと、リジットの樹脂含浸ガラスクロス基板を基材としたものとに大別され、特性の信頼性の観点から、後者の使用が検討されている。 [0003] thin areas packages fine pitch, and that the base of the insulating resin film, is roughly classified into a resin-impregnated glass cloth substrate of the rigid and those that as a base material, from the viewpoint of the reliability of the characteristics, the latter use has been studied.

【0004】しかし、樹脂含浸ガラスクロス基板を基材としたCSPでは、モールド樹脂層の外形線(モールドライン)の近くで基材を切断することが難しいため、パッケージの外形がモールド樹脂層の外形より大幅に大きくなるという問題があった。 However, the CSP was resin-impregnated glass cloth substrate and substrate, it is difficult to cut a nearly substrates outline of the mold resin layer (mold line) package outline of the molding resin layer outline there is a problem that more be significantly larger.

【0005】すなわち、CSPの製造では、配線パターンや導通用の孔が形成された配線基板に、半導体チップのダイボンディングとワイヤーボンディングによる電気的接続を順に行なった後、半導体チップの外側に金型を被せ、金型内にエポキシ樹脂等をトランスファモールドすることにより、樹脂封止層(モールド樹脂層)を形成している。 Namely, in the production of CSP, a wiring board on which a wiring pattern and holes for conduction is formed, after performing electrical connection by die bonding and wire bonding of the semiconductor chip in the order, the mold on the outside of the semiconductor chip the cover, by transfer molding an epoxy resin or the like into the mold to form a resin sealing layer (mold resin layer). そして、外部接続端子として、はんだバンプ等を形成した後、最後にモールドラインに沿って配線基板を切断している。 Then, as an external connection terminal, after forming the solder bumps or the like, and cutting the wiring board and finally along the mold line.

【0006】しかし、モールド樹脂層の形成工程で、金型の当接面と配線基板との隙間からモールド樹脂のはみ出しが生じ、この樹脂が配線基板上にバリとなって固着する。 However, in the process of forming the molded resin layer, protrusion occurs in the molding resin from a gap between the contact surface of the mold and the wiring board, the resin is fixed to a burr on the wiring board. バリの長さは0.3〜1.2mmにも達し、バリのある部分での配線基板の切断が難しいため、モールドラインからバリの長さ以上離れた位置で切断しなければならず、パッケージの外形がモールド樹脂層のそれより、0.6〜2.4mmも大きくなるという問題があった。 The length of burr is reached in 0.3 to 1.2 mm, for cutting the wiring board in a portion of the burr is difficult, it must be cut at a position apart more than the length of the burrs from the mold line, the package the outer shape than that of the molding resin layer, there is a problem that 0.6~2.4mm also increases.

【0007】また、配線基板の切断の際には、基板の厚さと工具の切断精度等により異なるが、大きな切り出し代(切りしろ)を必要とするため、小型化の要求を十分に満足させることができなかった。 Furthermore, upon cleavage of the wiring board is different depending on the cutting precision of the thickness of the substrate and the tool, because it requires a large cutout Charge (cutting allowance), be sufficiently satisfied the demand for miniaturization It could not be. さらに、切断工具の摩耗が早く、工具の管理が繁雑であるばかりでなく、切断不良が生じやすいため、原価の低減が難しかった。 In addition, early wear of the cutting tool, not only the management of the tool is complicated, cutting failure for likely to occur, reduction of cost has been difficult.

【0008】 [0008]

【発明が解決しようとする課題】本発明は、これらの問題を解消するためになされたもので、モールド樹脂層により封止された薄く小型で信頼性の高い半導体装置と、 [0008] The present invention has been made to solve these problems, a highly reliable semiconductor device with thin compact sealed by a mold resin layer,
そのような半導体装置を効率的に製造する方法を提供することを目的とする。 And to provide a method of manufacturing such a semiconductor device efficiently.

【0009】 [0009]

【課題を解決するための手段】本発明の第1のアスペクトは、半導体装置であって、樹脂含浸ガラスクロス基板の少なくとも一方の主面に配線層が配設された配線基板と、前記配線基板の前記主面に搭載され実装された半導体素子と、この半導体素子の外側を被覆し封止するモールド樹脂層と、前記配線基板の他方の主面に設けられた複数の外部接続端子とを備え、前記モールド樹脂層の外形線の直下において、このモールド樹脂層と前記配線基板との間に、絶縁樹脂から成る突起部が形成されている。 The first aspect of the present invention In order to achieve the above object, according to a semiconductor device, a wiring board on which a wiring layer on at least one major surface of the resin-impregnated glass cloth substrate is disposed, the wiring substrate comprising of a semiconductor element mounted mounted on the main surface, and the mold resin layer for sealing to cover the outside of the semiconductor device, and a plurality of external connection terminals provided on the other main surface of the wiring substrate , immediately below the outline of the molded resin layer, between the wiring board and the mold resin layer, projections made of insulating resin is formed.

【0010】本発明の第2のアスペクトは、半導体装置の製造方法であって、樹脂含浸ガラスクロス基板の少なくとも一方の主面に、配線層を形成する工程と、前記配線層が形成された配線基板上の第1の領域に、絶縁樹脂から成る突起部を形成する工程と、前記配線基板の前記第1の領域の内側の領域に、半導体素子を搭載し実装する工程と、前記配線基板上に形成された前記突起部にモールド金型の当接面を圧接して、絶縁樹脂のモールド成形を行ない、前記半導体素子の外側にモールド樹脂層を形成する工程と、前記配線基板の他方の主面に、外部接続端子を形成する工程とを具備する。 A second aspect of the present invention is a method for manufacturing a semiconductor device, the at least one main surface of resin-impregnated glass cloth substrate, forming a wiring layer, the wiring layer is formed wire in a first region on a substrate, forming a projecting portion made of an insulating resin, the inner region of the first region of the wiring substrate, a step of mounting a semiconductor element mounted, the wiring board pressed against the abutment surface of the molding die on the protrusion formed on, it performs molding of insulating resin, and forming a mold resin layer on the outside of the semiconductor device, the main of the other of the wiring substrate the surface, and a step of forming an external connection terminal.

【0011】本発明の第3のアスペクトは、半導体装置の製造方法であって、樹脂含浸ガラスクロス基板の少なくとも一方の主面に、配線層を形成する工程と、前記配線層が形成された配線基板上の第1の領域に、絶縁樹脂から成る突起部を形成する工程と、前記配線基板の前記第1の領域に、前記突起部の一部を残して打抜き切断加工を行なうことにより、スリット孔を形成する工程と、 [0011] A third aspect of the present invention is a method for manufacturing a semiconductor device, the at least one main surface of resin-impregnated glass cloth substrate, forming a wiring layer, the wiring layer is formed wire in a first region on a substrate, forming a projecting portion made of an insulating resin, said first region of said wiring substrate by performing a punching cut, leaving a portion of the protrusion, slit forming a hole,
前記配線基板の前記第1の領域の内側の領域に、半導体素子を搭載し実装する工程と、前記配線基板上に残された前記突起部にモールド金型の当接面を圧接して、絶縁樹脂のモールド成形を行ない、前記半導体素子の外側にモールド樹脂層を形成する工程と、前記配線基板の他方の主面に、外部接続端子を形成する工程と、前記外部接続端子が形成された配線基板において、前記スリット孔の間を切断し、内側のモールド成形体を切り離す工程とを具備する。 Wherein the inner region of the first region of the wiring substrate, a step of mounting a semiconductor element mounted, pressed against the abutment surface of the molding die on the protrusion remaining on the wiring board, an insulating performs molding of the resin, the forming a mold resin layer on the outside of the semiconductor element, on the other main surface of the wiring substrate, a step of forming external connection terminals, the external connection terminals are formed wiring in the substrate, and cleaves between the slit comprises a step of disconnecting the inner molded body.

【0012】本発明の半導体装置およびその製造方法において、樹脂含浸ガラスクロス基板としては、ガラスクロスにエポキシ樹脂やBT樹脂等の絶縁性樹脂を含浸させたプリプレグを積層し、加熱・加圧成形したものが使用される。 [0012] In the semiconductor device and the manufacturing method thereof of the present invention, the resin-impregnated glass cloth substrate, a prepreg impregnated with insulating resin such as epoxy resin or BT resin glass cloth laminated and heat and pressure molding one is used. このような絶縁基板の厚さは、0.08〜 The thickness of such an insulating substrate, 0.08
0.30mmとすることが好ましい。 It is preferable that the 0.30mm. なお、BT樹脂は、ビスマレイミドとトリアジンとを主成分とする付加重合型の熱硬化性樹脂であり、この樹脂を含浸させた基板は、耐熱性と絶縁特性に優れ、かつ加工性が良好である。 Incidentally, BT resin is a thermosetting resin addition polymerization composed mainly of a bismaleimide and triazine, substrate impregnated with this resin has excellent heat resistance and insulation properties, and workability is good is there.

【0013】本発明においては、このような樹脂含浸ガラスクロス基板の少なくとも一方の主面に、インナーリード群や信号線などの配線層が形成され、また所定の位置に、前記配線層を他方の主面に導出するための導通用の孔が開けられて、配線基板が得られる。 In the present invention, on at least one major surface of such a resin-impregnated glass cloth substrate is formed a wiring layer such as an inner lead groups and signal lines, also in place, the wiring layer other a hole for conduction is opened to derive the main surface, the wiring board is obtained.

【0014】ここで、インナーリード群のピッチおよび配列は、実装される半導体素子の電極端子のピッチや配置に対応して設定される。 [0014] Here, a pitch and arrangement of the inner lead groups are set to correspond to the pitch and arrangement of the electrode terminals of the semiconductor element to be mounted. そして、インナーリード群を含めた配線層は、樹脂含浸ガラスクロス基板の片面または両面に設けられた銅箔等の導体金属層を、フォトパターニングすることにより形成される。 The wiring layer including the inner lead groups, the conductive metal layer such as copper foil provided on one surface or both surfaces of the resin-impregnated glass cloth substrate is formed by photo-patterning. また、導通用の孔開けは、例えば、複数枚の配線基板を重ねたものを、細径のドリル等を用いて穿孔する方法で行なうことができる。 Furthermore, drilled holes for conduction, for example, it can be carried out an overlay a plurality of wiring board, a method of drilling using a small-diameter drill.

【0015】本発明においては、モールド樹脂層の外形線(モールドライン)の直下において、配線基板上に絶縁樹脂から成る突起部を形成することにより、モールド樹脂層の成形工程で、この突起部が金型の当接面に押付けられて密接し、金型と配線基板との隙間を閉塞する。 In the present invention, immediately below the outline of the mold resin layer (mold line), by forming a projecting portion made of an insulating resin on a wiring substrate, the molding process of the molding resin layer, the protrusions It pressed against the contact surface of the mold closely to close the gap between the mold and the wiring board.
その結果、モールド樹脂が金型の当接面から外側にはみ出すことがなくなる。 As a result, it is unnecessary to mold resin protrudes outwardly from the contact surface of the mold.

【0016】このように、配線基板上に形成される絶縁樹脂から成る突起部は、金型の当接面に密接して、モールド樹脂のはみ出しを防止する働きをするものであり、 [0016] Thus, the protrusion formed of an insulating resin formed on the wiring substrate, in close contact with the abutment surface of the mold, which serves to prevent the protrusion of the mold resin,
十分な高さを持ち、かつ上面に十分な大きさ(広さ)の平坦部が形成されたものであることが必要である。 Have sufficient height, and it is necessary that those flat portions large enough to the top surface (size) is formed. 十分な高さと平坦度を持つ突起部を、単層で形成することは難しいので、本発明では、突起部を、少なくとも2層の樹脂層を積層したものとすることが望ましい。 Protrusions with sufficient height and flatness, because it is difficult to form a single layer, in the present invention, the protruding portion, it is preferable that the formed by laminating a resin layer of at least two layers.

【0017】さらに、このような2層以上の樹脂層が積層された突起部において、下層の樹脂層を、配線基板上に配線層を覆って形成される絶縁樹脂から成る保護層とすることが望ましい。 Furthermore, the protrusions such two or more resin layers are laminated, the lower layer of the resin, be a protective layer made of an insulating resin formed to cover the wiring layer on a wiring board desirable. このような保護層としては、配線層を保護して短絡等を防止する機能を有するソルダーレジストがある。 Such protective layer, there is a solder resist having a function of preventing a short circuit or the like to protect the wiring layer. また、ソルダーレジストは、Ni/Au Further, solder resist, Ni / Au
メッキが付かないように、外部端子をはんだボールに代えた表面実装型のBGA(ボールグリッドアレイ)タイプの半導体パッケージにおいて、接続パッドの補強のために設けられることが一般的に知られている。 As the plating does not stick, the surface mount type BGA (ball grid array) type semiconductor packages instead of solder balls to the external terminal, be provided for reinforcement of the connection pads is generally known.

【0018】本発明では、このようなソルダーレジスト層の2層以上を、モールドラインの直下において所定の幅で積層し、他の領域に比べて厚さ方向に突出した突起部を形成する。 In the present invention, such a solder resist layer of two or more layers, immediately below the mold line laminating a predetermined width, forming the protruding portion that protrudes in the thickness direction than the other regions.

【0019】より具体的には、ソルダーレジスト層の1 [0019] More specifically, the solder resist layer 1
層の厚さは、15〜40μmとし、2層以上が積層された突起部の厚さは、30〜80μmとすることが望ましい。 The thickness of the layer, and 15-40 [mu] m, the thickness of the protrusion two or more layers are stacked, it is preferable to 30 to 80 [mu] m. また、モールド金型の位置ずれとレジストパターンの精度等を考慮して、2層以上の積層による突起部の大きさは、モールドラインの内側および外側にある部分の幅が、それぞれ100μm以上となるように設けることが望ましい。 Further, in consideration of accuracy of the positional deviation of the resist pattern of the molding die, the size of the projections by 2 or more layers, the width of the inner and the portion outside the mold line, the respective 100μm or more it is desirable to provide such.

【0020】このように、2層以上の樹脂層(ソルダーレジスト層)が積層されて突起部が形成された構造では、十分な高さの突起部が得られるうえに、積層により上面の段差が吸収・緩和され、平坦度の高い突起部が得られる。 [0020] Thus, in the two or more resin layers (solder resist layer) projections are laminated are formed structure, in terms of protrusions sufficient height is obtained, the step of the upper surface by lamination is absorbed and relaxed, the protrusion high flatness can be obtained. すなわち、絶縁基板上の配線パターンは、厚さが約18μmと比較的厚く、1層のソルダーレジスト層では、絶縁基板と配線パターンとの段差を吸収することが難しく、ソルダーレジスト層による突起部の上面に段差が残るが、2層のソルダーレジスト層を積層して突起部とした場合には、上面の段差がほとんどなく(3μm That is, the wiring pattern on the insulating substrate is relatively thick and approximately 18μm thick, in one layer the solder resist layer, it is difficult to absorb the level difference between the insulating substrate and the wiring pattern, the projections by the solder resist layer Although the step remains on the upper surface, when the protruding portion by laminating the solder resist layer of the two layers, the step of the upper surface is little (3 [mu] m
以下)、平坦度の高のソルダーレジスト層は、配線層等の保護のためにモールドラインの内側に形成されるソルダーレジスト層と同一の材料により構成し、かつ同一の塗布工程で形成することが望ましい。 Below), high solder resist layer of the flatness, be composed of the same material and the solder resist layer formed on the inner side of the mold line in order to protect the wiring layer and the like, and formed in the same coating step desirable. さらに、下層のソルダーレジスト層を、パターン精度の良好な光硬化型のソルダーレジスト層とし、その上に積層される上層のソルダーレジスト層を、切断等の加工性の良好な熱硬化型のソルダーレジスト層とすることが望ましい。 Moreover, the underlying solder resist layer, and good light-curable solder resist layer of the pattern accuracy, the upper layer of the solder resist layer laminated thereon, a solder resist workability good thermosetting such as cutting it is desirable that the layers.

【0021】本発明において、配線層等が形成された配線基板の他方の主面に形成される外部接続端子としては、例えばPb/Sn系のはんだを主成分とするボール状のバンプがあり、これらは格子状に配列して形成される。 [0021] In the present invention, the external connection terminal wiring layer or the like is formed on the other main surface of the wiring board formed, there are ball-shaped bump composed mainly of solder for example Pb / Sn systems, these are formed by arranging in a grid pattern. そして、このようなはんだバンプの形成は、例えばバンプ整列板上に形成されたはんだボールを、配線基板の他主面の配線層(接続パッド)上に位置合わせして搭載し、リフローする方法により行なうことができる。 The formation of such solder bumps, for example, a solder ball formed on the bump alignment plate, mounted in alignment on the wiring layer of the other main surface of the wiring board (connection pads), a method of reflowing it can be carried out.

【0022】また、本発明において、配線基板の前記突起部が形成された領域には、製造すべき半導体装置の外形寸法に合わせて、すなわち後工程で形成されるモールド樹脂層の外形線(モールドライン)に合わせて、切り離し用のスリット孔を形成することができる。 Further, in the present invention, in a region where the protrusion is formed of a wiring board in accordance with the outer dimensions of the semiconductor device to be manufactured, i.e. the outline of the molding resin layer to be formed in a later step (mold in accordance with the line), it is possible to form the slit for disconnection. スリット孔の形状は、モールドラインに合わせた矩形で、四隅の頂点部に短い連結部が残るような形状とすることが望ましく、例えば型金具による打抜き切断により形成することができる。 The shape of slit is rectangular to match the mold line, it is desirable that a shape such as short connecting portion remains in the apex portion of the four corners can be formed by punching cleavage by e.g. type fittings.

【0023】配線基板にこのようなスリット孔を形成した場合には、連結部を切断するだけで、周囲の枠部から内側のモールド成形体を容易に切り離すことができる。 [0023] When forming such slits on the wiring substrate, just to cut the connecting portion, can easily be cut off inside the molded article from the periphery of the frame portion.
また、配線基板へのスリット孔の形成では、余白長(切り出し代)をほとんど採る必要がなく、モールドラインの位置に形成することができるので、CSP等の半導体装置の小型化を達成することができる。 Further, the formation of slits on the wiring board, margin length (cut allowance) is not necessary to the take little, can be formed at a position of the mold line, to achieve the miniaturization of the semiconductor device such as CSP it can. さらに、打抜き切断加工等により形成されたスリット孔の内周端面が、 Further, the inner peripheral end surface of the slit hole formed by punching cutting and the like,
そのまま配線基板の外周端面となるので、工具等による切断面に比べて平滑な外端面が得られる。 Since it becomes the outer peripheral end face of the wiring board, smooth outer end surface can be obtained as compared with the cut surface by the tool or the like.

【0024】 [0024]

【発明の実施の形態】以下、本発明の好適な実施の形態について説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a description will be given of a preferred embodiment of the present invention. 実施形態1 図1は、本発明の半導体装置の第1の実施例を示す断面図である。 Embodiment 1 FIG. 1 is a sectional view showing a first embodiment of the semiconductor device of the present invention.

【0025】この図において、符号1は、BT樹脂含浸ガラスクロス基板のような絶縁基板を示す。 [0025] In this figure, reference numeral 1 denotes an insulating substrate such as a BT resin impregnated glass cloth substrate. この絶縁基板1の一方の面に、インナーリード2aおよび信号線等の配線層2が、他方の面に配線層2がそれぞれ設けられ、所定の位置に導通孔(ヴィアホール)3が形成されている。 On one surface of the insulating substrate 1, the wiring layer 2, such as inner leads 2a and the signal lines, wiring layers 2 are respectively provided on the other surface, and through hole (via hole) 3 is formed in a predetermined position there.

【0026】また、このような配線層2等が設けられた配線基板(厚さ0.10〜0.34mm)には、第1のソルダーレジスト層4と第2のソルダーレジスト層5 Further, such a wiring board on which a wiring layer 2 and the like are provided (thickness 0.10~0.34Mm) includes a first solder resist layer 4 and the second solder resist layer 5
(いずれも厚さ15〜40μm)が、それぞれ所定の領域に設けられており、これらのソルダーレジスト層4、 (Both thickness 15-40 [mu] m), respectively provided in a predetermined area, these solder resist layer 4,
5は、後述するモールド樹脂層の外形線(モールドライン)Mの直下において積層され、突起部6が形成されている。 5 is stacked immediately below the outline (mold line) M described later molded resin layer, the protrusion 6 is formed. この突起部6は、厚さが30〜80μmで、モールドラインMの内側および外側にそれぞれ100μm以上の幅を有している。 The protrusion 6 has a thickness of 30 to 80 [mu] m, the width of the inner and outer to 100μm or more respective mold line M.

【0027】すなわち、第1のソルダーレジスト層4として、パターン精度の良好な光硬化型のソルダーレジストであるPSR−4000 AUS(太陽インク製造株式会社の商品名)の層が、配線基板の両面において所要の配線層2を覆って形成されている。 [0027] That is, as the first solder resist layer 4, a layer of PSR-4000 AUS is a solder resist of a good photo-curing pattern precision (trade name of Taiyo Ink Manufacturing Co., Ltd.) is, in both the wiring substrate It is formed to cover the required wiring layer 2. そして、インナーリード2a形成面において、モールドラインMの直下に形成された第1のソルダーレジスト層4の上に、第2のソルダーレジスト層5として、切断加工性が良好な熱硬化型のソルダーレジストであるCCR−232CFW Then, the inner leads 2a forming surface, on the first solder resist layer 4 formed immediately below the mold line M, as the second solder resist layer 5, the cutting workability good heat-curable solder resist in a CCR-232CFW
(株式会社アサヒ化学研究所の商品名)の層が、基板の外周縁部から200μm以上の幅で積層されている。 Layer (Asahi Kagaku Kenkyusho trade name) has from the outer peripheral edge of the substrate are laminated in the above width 200 [mu] m.

【0028】さらに、配線基板のインナーリード2a形成面の所定の位置(アイランド部)に、半導体素子7がフェースアップでダイボンドされ、この半導体素子7の電極端子7aとインナーリード2aとが、金線8を介して電気的に接続されている。 Furthermore, in place of the inner leads 2a forming surface of the wiring board (island), the semiconductor element 7 are die-bonded in a face-up, and the electrode terminals 7a and the inner leads 2a of the semiconductor element 7, the gold wire It is electrically connected via the 8. そして、このように実装された半導体素子7の外側に、エポキシ樹脂から成るモールド樹脂層9が設けられ、接続部が封止されている。 Then, on the outside of the semiconductor device 7 mounted in this manner, a mold resin layer 9 made of an epoxy resin is provided, the connecting portion is sealed. またさらに、このように樹脂封止された配線基板の他方の面の配線層2(接続パッド)上に、ボール状のはんだバンプ10が配設されている。 Furthermore, on this wiring layer on the other surface of the resin sealed wiring board 2 (connection pads), the solder bump 10 ball-shaped is arranged.

【0029】このような構造の半導体装置は、以下に示す方法で製造される。 The semiconductor device having such a structure is manufactured by the following method. 図2(a)から図2(f)は、それぞれ半導体装置の製造方法の第1の実施例の各工程を示す断面図である。 Figure 2 (f) from FIG. 2 (a) is a sectional view showing the steps of the first embodiment of the manufacturing method of each semiconductor device.

【0030】図2(a)に示すように、BT樹脂含浸ガラスクロス基板等の絶縁基板1の両面に銅箔が張り付けられた両面銅箔張積層板に、長さ方向に沿って所定の間隔で搬送用の孔と位置決め用の孔をそれぞれ開けた後、 As shown in FIG. 2 (a), double-sided copper-clad laminate copper foil was affixed to both surfaces of an insulating substrate 1 such as a BT resin-impregnated glass cloth substrate, predetermined intervals along the longitudinal direction in after a hole for positioning the hole for conveying respectively,
各半導体装置形成部において、両面の銅箔をそれぞれフォトパターニングすることにより、インナーリード2a In each semiconductor device formation section, by both sides of a copper foil to the photo patterned respectively, the inner leads 2a
や信号線等の配線層2を形成する。 Forming a and wiring layer 2 of the signal line or the like. また、両面の配線層2間を導通するための孔開けを、ドリル等を用いて行なった後、孔の内壁面に銅メッキを行ない、ヴィアホール3を形成する。 Further, a drilled hole for conduction between both surfaces of the wiring layer 2, after performing using a drill or the like, subjected to copper plating on the inner wall surface of the hole to form a via hole 3.

【0031】次いで、こうして配線層2等が形成された配線基板の両面の所定の領域に、第1のソルダーレジストであるPSR−4000 AUSを塗布して硬化させた後、片面(インナーリード2a形成面)において、モールドライン形成予定位置の外側から内側に、所定の幅で、第2のソルダーレジストであるCCR−232CF [0031] Then, thus in a predetermined area of ​​both surfaces of the wiring board such as a wiring layer 2 is formed, after curing by applying the PSR-4000 AUS a first solder resist, one side (inner leads 2a formed in the plane), from the outside to the inside of the mold line to be formed position, a predetermined width, CCR-232CF is a second solder resist
Vを塗布して硬化させ、モールドラインの直下に、第1 Cured by applying V, and immediately below the mold line, first
のソルダーレジスト層上に第2のソルダーレジスト層が積層された突起部6を形成する。 A second solder resist layer to form the protrusions 6 laminated on the solder resist layer.

【0032】ここで、第1のソルダーレジスト層と第2 [0032] Here, the first solder resist layer and the second
のソルダーレジスト層との形成後の配線基板の概略構成を、図3(a)および図3(b)にそれぞれ拡大して示す。 A schematic configuration of a wiring substrate after formation of the solder resist layer, shown enlarged in FIGS. 3 (a) and FIG. 3 (b). なお、これらの図において、ヴィアホールは図示を省略する。 Incidentally, omitted in these figures, the via hole shown. 図3(a)において、符号11は、第1のソルダーレジスト層4と第2のソルダーレジスト層5との積層による突起部の形成領域、12はインナーリード配設部、13はモールドライン形成予定位置をそれぞれ示している。 3 (a), the reference numeral 11, forming regions of the projecting portions of the laminate of the first solder resist layer 4 and the second solder resist layer 5, 12 is an inner lead arrangement portion, 13 mold line to be formed It indicates positions respectively.

【0033】次いで、図2(b)に示すように、配線基板のアイランド部に、フェースアップで配置した半導体素子7を、エポキシ樹脂系等の絶縁性接着剤を用いて接着固定(ダイボンド)した後、半導体素子7の電極端子7aとインナーリード2aとを、金線8を用いてワイヤボンディングする。 [0033] Then, as shown in FIG. 2 (b), the island portion of the wiring substrate, the semiconductor element 7 disposed in a face-up, and bonded with the insulating adhesive agent for epoxy resin, etc. (die bonding) after, the electrode terminals 7a and the inner leads 2a of the semiconductor element 7, wire bonding using gold wires 8.

【0034】次いで、半導体素子7の接続部の外側に、 [0034] Then, on the outside of the connection portion of the semiconductor element 7,
エポキシ樹脂をトランスファモールドする。 The epoxy resin transfer molding. モールド工程では、図2(c)に示すように、配線基板上に形成された突起部6に、モールド金型14の当接面を押し当てて配置し、モールド金型14のキャビティ14a内にエポキシ樹脂を圧入し、硬化させる。 In the molding step, as shown in FIG. 2 (c), the projections 6 formed on the wiring substrate, by pressing a contact surface of the molding die 14 is arranged, in the cavity 14a of the mold 14 the epoxy resin was pressed and cured. こうして、図2 Thus, as shown in FIG. 2
(d)に示すように、モールド樹脂層9を形成する。 As shown in (d), a mold resin layer 9.

【0035】次に、図2(e)に示すように、モールド樹脂による封止がなされた配線基板の裏面の接続パッド上に、はんだボールを位置合わせして搭載し、リフローさせることによりはんだバンプ10を形成する。 Next, as shown in FIG. 2 (e), the back surface on the connection pads of the wiring board sealing with the molding resin is performed, mounted by aligning the solder balls, the solder bumps by reflow 10 to form a.

【0036】しかる後、通常の切断工具を用い、モールドラインMに沿って配線基板を切断して、内側のモールド成形体を切り離す。 [0036] Thereafter, using conventional cutting tools, by cutting the wiring board along the mold line M, disconnecting the inner molded body. こうして、図2(f)に示すように、個片化された半導体装置が得られる。 Thus, as shown in FIG. 2 (f), singulated semiconductor device are obtained.

【0037】このように構成される第1の実施例においては、モールドラインMの直下の配線基板上に、第1のソルダーレジスト層4と第2のソルダーレジスト層5とが積層された突起部6が、所定の幅(モールドラインM [0037] In such first embodiment constituted, on the wiring substrate immediately below the mold line M, the projection portion in which the first solder resist layer 4 and the second solder resist layer 5 are laminated 6, a predetermined width (mold line M
の内側および外側にそれぞれ100μm以上の幅)で設けられているので、モールド樹脂層9の形成工程で、モールド金型14の当接面が前記突起部6に押し当てられたとき、突起部6の上層をなす第2のソルダーレジスト層5が、押圧により若干潰されて、金型当接面に隙間なく密接する。 Since the inner and the outer are provided with respective 100μm or wider) in the step of forming the mold resin layer 9, when the contact surface of the molding die 14 is pressed against the protrusions 6, the protruding portion 6 of the second solder resist layer 5 forming the upper layer, are crushed slightly when pressed closely without gaps in the mold contact surface. その結果、モールド金型14内に圧入されたモールド樹脂が、金型当接面の隙間から外側にはみ出すことがなく、バリ等が生じない。 As a result, indented mold resin to mold 14 is, without protruding outwardly from the gap of the die contact surface, burrs or the like does not occur.

【0038】したがって、モールドラインMに極めて近い位置で配線基板を切断することができ、小型で外観および特性の良好なチップサイズパッケージ(CSP)を得ることができる。 [0038] Thus, it is possible to cut the wiring board at a position very close to the mold line M, it is possible to obtain good chip size package appearance and characteristics small (CSP).

【0039】次に、図1に示す半導体装置を製造する方法の第2の実施例について説明する。 Next, a description will be given of a second embodiment of a method for manufacturing the semiconductor device shown in FIG. 実施形態2 図4(a)に示すように、BT樹脂含浸ガラスクロス基板等の絶縁基板1の両面に銅箔が張り付けられた、厚さが0.10〜0.34mmの両面銅箔張積層板に、長さ方向に沿って所定の間隔で搬送用の孔と位置決め用の孔をそれぞれ開けた後、各半導体装置形成部において、両面の銅箔をそれぞれフォトパターニングすることにより、インナーリード2aおよび信号線等の配線層2を形成する。 Embodiment 2 As shown in FIG. 4 (a), BT resin-impregnated glass copper foil on both surfaces of an insulating substrate 1 cross the substrate or the like is stuck, a thickness of 0.10~0.34mm double-sided copper foil clad laminate a plate, after opening, respectively the length along the direction of positioning the hole for conveying at predetermined intervals holes, in each of the semiconductor device forming part, both sides of a copper foil, respectively by photo patterning, inner leads 2a and a wiring layer 2 of the signal line or the like. また、両面の配線層間を導通するための孔開けを行なった後、孔の内壁面に銅メッキを行ない、ヴィアホール3を形成する。 Further, after performing the drilled hole for conducting the both surfaces of the wiring layers, subjected to copper plating on the inner wall surface of the hole to form a via hole 3.

【0040】次いで、こうして配線層2等が形成された配線基板の両面の所定の領域に、光硬化型のソルダーレジストを塗布して硬化させた後、インナーリード2a形成面において、モールドライン形成予定位置の外側から内側に所定の幅で、熱硬化型のソルダーレジストを塗布して硬化させ、モールドラインの直下に、第1のソルダーレジスト層4上に第2のソルダーレジスト層5が積層された突起部6を形成する。 [0040] Then, thus in a predetermined area of ​​both surfaces of the wiring board such as a wiring layer 2 is formed, after curing with a solder resist photocurable coating, the inner leads 2a forming surface, mold line to be formed a predetermined width from the outside to the inside position, a solder resist thermosetting is applied and cured, directly below the mold line, the second solder resist layer 5 is stacked on the first solder resist layer 4 forming a protrusion 6.

【0041】ここで、第1および第2のソルダーレジスト層4、5形成後の配線基板の概略構成を、図5(a) [0041] Here, the schematic configuration of the first and second wiring board after the solder resist layers 4 and 5 formed, FIGS. 5 (a)
および図5(b)にそれぞれ拡大して示す。 And shown enlarged respectively in Figure 5 (b). なお、これらの図において、図3(a)および図3(b)と同一の部分には、同一の符号を付して説明を省略する。 Incidentally, omitted in these figures, the same parts as FIGS. 3 (a) and 3 (b), the will be denoted by the same reference numerals. また、 Also,
ヴィアホールは図示を省略する。 Via hole is not shown. 図5(a)において、 In FIG. 5 (a),
符号15はスリット形成予定部を示している。 Reference numeral 15 denotes a slit to be formed unit.

【0042】次に、図4(b)に示すように、後工程で形成されるモールド樹脂層の外形線(モールドライン) Next, and FIG. 4 (b) as shown in, the mold resin layer to be formed in a later step outline (Mold Line)
Mの100〜200μm外側に、四隅をそれぞれ切り残した幅0.4〜1.0mmのスリット孔16を、型金具を用いて打抜き切断することにより形成する。 The 100~200μm outer M, a slit 16 having a width 0.4~1.0mm with uncut corners, respectively, are formed by punching cut using a die fitting.

【0043】こうして得られる配線基板のインナーリード形成面の概略形状を、図6に示す。 [0043] The general shape of the inner lead formation surface of the wiring substrate thus obtained, shown in Figure 6. この図において、 In this figure,
符号16はスリット孔、17は搬送孔、18は位置決め孔、19は半導体素子をマウントするためのアイランド部をそれぞれ示す。 Reference numeral 16 denotes slits, 17 transport holes, 18 denotes a positioning hole, 19 an island portion for mounting a semiconductor element, respectively. また、第1のソルダーレジスト層と第2のソルダーレジスト層との積層による突起部の形成領域を、図5(a)と同様に、符号11で示す。 Further, a formation area of ​​the projecting portion of the laminate of the first solder resist layer and the second solder resist layer, as in FIG. 5 (a), the indicated at 11.

【0044】次いで、図4(c)に示すように、配線基板のアイランド部に、半導体素子7をフェースアップで配置し絶縁性接着剤により接着固定した後、半導体素子7の電極端子7aとインナーリード2aとを、金線8を用いてワイヤボンディングする。 [0044] Then, as shown in FIG. 4 (c), the island portion of the wiring substrate, after bonding fixed by the semiconductor element 7 is disposed in a face-up insulating adhesive, semiconductor device 7 electrode terminals 7a and the inner a lead 2a, wire bonding using gold wires 8.

【0045】次いで、図4(d)に示すように、半導体素子7の接続部の外側に、モールド金型14を用いてエポキシ樹脂をトランスファモールドする。 [0045] Then, as shown in FIG. 4 (d), on the outside of the connection portion of the semiconductor element 7, and transfer molding epoxy resin using a molding die 14. モールド工程では、配線基板上にスリット孔16を跨いでモールド金型14を配置し、この金型の当接面を配線基板上に形成された突起部6に押し当てる。 In the molding step, the mold 14 is disposed across the slit 16 on the wiring board is pressed against an abutment surface of the mold projections 6 formed on the wiring board. そして、モールド金型1 Then, mold 1
4のキャビディ14a内に、エポキシ樹脂を圧入し硬化させる。 In the 4 Kyabidi 14a, it is cured by press-fitting the epoxy resin. こうして、図4Eに示すように、モールド樹脂層9を形成する。 Thus, as shown in FIG. 4E, to form a molded resin layer 9.

【0046】次に、図4(f)に示すように、モールド樹脂による封止がなされた配線基板の裏面の接続パッド上に、はんだボールを位置合わせして搭載し、リフローさせることによりはんだバンプ10を形成する。 Next, as shown in FIG. 4 (f), the rear surface on the connection pads of the wiring board sealing with the molding resin is performed, mounted by aligning the solder balls, the solder bumps by reflow 10 to form a.

【0047】しかる後、スリット孔16を用いて切り離しを行なう。 [0047] Thereafter, perform disconnection using a slit hole 16. すなわち、予め配線基板にモールドラインMに合わせて形成されたスリット孔16の連結部を、それぞれ切断し、内側のモールド成形体を外側の枠部から切り離す。 That is, the connecting portions of the slits 16 formed in accordance with the pre-wiring substrate in the mold line M, cut respectively to disconnect the inner molded body from the outside of the frame portion. こうして、図4(g)に示すように、半導体装置が得られる。 Thus, as shown in FIG. 4 (g), the semiconductor device is obtained.

【0048】このように構成される第2の実施例においては、モールドラインMの直下の配線基板上に、第1のソルダーレジスト層4と第2のソルダーレジスト層5とを積層することにより、所定の幅の突起部6が形成される。 [0048] In such second embodiment constituted, on the wiring substrate immediately below the mold line M, by laminating the first solder resist layer 4 and the second solder resist layer 5, projections 6 of a predetermined width is formed. そして、モールド樹脂層9の形成工程で、図7に拡大して示すように、スリット孔16を跨いで配置されたモールド金型14の当接面14bが、前記した突起部6 Then, in the step of forming the mold resin layer 9, as shown enlarged in FIG. 7, the abutting surface 14b of the molding die 14 disposed across the slit 16, the above-mentioned projections 6
に押し当てられたとき、突起部6の上層をなす第2のソルダーレジスト層5が、押圧により若干潰されて、金型当接面14bに隙間なく密接する。 When pressed against the, second solder resist layer 5 forming the upper protrusions 6, it is crushed slightly when pressed closely without gaps in the mold contact surface 14b. その結果、モールド金型14内に圧入されたモールド樹脂が、金型当接面1 As a result, the molding resin is pressed into the mold 14 is a mold contact surface 1
4aから外側にはみ出すことがなく、図8に示すように、バリ等がなく、外観および特性の良好なモールド樹脂層9が形成される。 Without protruding outwardly from the 4a, as shown in FIG. 8, no burrs, good mold resin layer 9 in appearance and properties are formed.

【0049】また、スリット孔16の形成工程では、2 [0049] Further, in the step of forming the slit hole 16, 2
層のソルダーレジスト層が積層された突起部6ごと、配線基板の打抜き切断が行われるので、切断が容易で効率的にスリット孔16を形成することができる。 Every projection 6 which solder resist layer of the layers are laminated, the punching cut of the wiring board is made, it can cut to form an easy and efficient slit 16. さらに、 further,
このような突起部6が、パターン精度が良好な光硬化型のソルダーレジストから成る第1のソルダーレジスト層4の上に、切断等の加工性の高い熱硬化型のソルダーレジストから成る第2のソルダーレジスト層5が積層された構造を有しているので、打抜き切断によるスリット孔16の形成が、より一層容易である。 Such projections 6, the pattern accuracy of better photocurable on the first solder resist layer 4 made of solder resist, such as cutting machining highly heat-curable solder resist from consisting second since the solder resist layer 5 has a laminated structure, formed of a slit 16 by punching cutting, it is even more easily.

【0050】さらに、予め配線基板に形成されたスリット孔16がそのまま切り離しに利用されるので、切り離しが容易であるうえに、工具等による切断面に比べて、 [0050] Further, since the slit holes 16 formed in the pre-wired board is utilized to detach it, on top disconnect is easier, compared to the cut surface by the tool or the like,
平滑な外周端面が得られる。 Smooth outer peripheral edge surface is obtained. また、スリット孔16の形成がモールドラインMに沿って行なわれ、このラインからの余白長(切り離し代)をほとんど採る必要がないので、CSP等の半導体装置の小型化をより一層達成することができる。 The formation of the slit 16 is made along the mold line M, since this margin from the line length (disconnect margin) there is no need to take almost be further downsized semiconductor device such as CSP it can.

【0051】またさらに、配線基板の段階でスリット孔16等を形成しているので、半導体素子の搭載前に、配線層群の短絡や欠如等を電気的に評価することができ、 [0051] Furthermore, since a slit hole 16 and the like at the stage of the wiring board, before mounting of the semiconductor element, etc. can be electrically evaluated short and lack of the wiring layer group,
検査工程の簡略化を図ることができるうえに、歩留まり向上にも寄与する。 On top that can be simplified inspection process, which contributes to yield improvement.

【0052】さらに、最終工程での配線基板の切断作業が、連結部のみの切断で良いので、工程管理や作業法が著しく容易になるうえに、この切断作業に超硬工具のような精密工具を用いることができるので、高い歩竜まりを達成し、低価格化を図ることができる。 [0052] Further, the cutting operation of the wiring substrate in the final step, since good for cutting only connecting portions, in terms of process management and work method is much easier, precision tool, such as a carbide tool in this cutting operation since it is possible to use, to achieve a high step dragon Mari, it is possible to achieve a low cost. さらに、超硬工具等の使用により、モールド成形時にゲートおよびエアーベントの位置に形成される余剰樹脂フロー部をも、 In addition, the use of such cemented carbide tools, even the excess resin flow part formed at the position of the gate and the air vent during molding,
同時に切断することができ、高品質のCSPを得ることができる。 Can be cut at the same time, it is possible to obtain a high-quality CSP.

【0053】 [0053]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
モールド金型の当接面からモールド樹脂が外側にはみ出してバリ等を生じることがないので、薄く小型で、外観および特性の良好な樹脂封止型半導体装置を得ることができる。 Since the molding resin from the contact surface of the molding die does not occur the burrs protrude outward, it can be thinly small, obtaining a good resin-sealed semiconductor device of the appearance and properties. また、スリット孔を用いて切り離しを行なうことで、最終工程での切り離し作業が容易となるうえに、 Further, by performing the detach using a slit hole, on top of or disconnect at the final step is facilitated,
モールドラインからの切り離し代をほとんど採る必要がないので、CSP等の半導体装置の小型化をより一層達成することができる。 Since almost no need to take the disconnect allowance from the mold line, it is possible to further reduce the size of the semiconductor device such as a CSP.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の半導体装置の第1の実施例を示す断面図である。 1 is a cross-sectional view showing a first embodiment of the semiconductor device of the present invention.

【図2】(a),(b),(c),(d),(e), Figure 2 (a), (b), (c), (d), (e),
(f)は、半導体装置を製造する方法の第1の実施例の各工程を示す断面図である。 (F) are cross-sectional views showing process steps of a first embodiment of a method of manufacturing a semiconductor device.

【図3】(a),(b)は、第1の実施例の製造方法において、ソルダーレジスト層形成後の配線基板の概略構成を示す平面図およびX−X´断面図である。 [3] (a), (b) is the manufacturing method of the first embodiment, a plan view and X-X'sectional view showing a schematic configuration of a wiring substrate after the solder resist layer.

【図4】(a),(b),(c),(d),(e), [4] (a), (b), (c), (d), (e),
(f),(g)は、半導体装置を製造する方法の第2の実施例の各工程を示す断面図である。 (F), (g) are cross-sectional views showing process steps of a second embodiment of the method of manufacturing a semiconductor device.

【図5】(a),(b)は、第2の実施例の製造方法において、ソルダーレジスト層形成後の配線基板の概略構成を示す平面図およびY−Y´断面図である。 [5] (a), (b) it is the manufacturing method of the second embodiment, a plan view and a Y-Y'sectional view showing a schematic configuration of a wiring substrate after the solder resist layer.

【図6】第2の実施例の製造方法において、スリット孔形成後の配線基板(インナーリード形成面)の概略形状を示す平面図である。 [6] In the manufacturing method of the second embodiment is a plan view showing a schematic shape of the wiring substrate after the slit formation (inner lead formation surface).

【図7】第2の実施例において、モールド樹脂層の形成工程を拡大して示す断面図である。 [7] In the second embodiment, it is an enlarged cross-sectional view illustrating steps of forming a molded resin layer.

【図8】第2の実施例において、モールド樹脂層の形成後金型を取り除いた状態を示す断面図である。 [8] In the second embodiment, a cross-sectional view showing a state removing the formed posterior mold of the molding resin layer.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…絶縁基板 2…配線層 3…導通孔 4…ソルダーレジスト層 5…ソルダーレジスト層 7…半導体素子 1 ... insulating substrate 2 ... wiring layer 3 ... introducing hole 4 ... solder resist layer 5 ... solder resist layer 7 ... semiconductor element

Claims (12)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】半導体装置であって、 樹脂含浸ガラスクロス基板の少なくとも一方の主面に配線層が配設された配線基板と、 前記配線基板の前記主面に搭載され実装された半導体素子と、 この半導体素子の外側を被覆し封止するモールド樹脂層と、 前記配線基板の他方の主面に設けられた複数の外部接続端子とを備え、 前記モールド樹脂層の外形層の直下において、このモールド樹脂層と前記配線基板との間に、絶縁樹脂から成る突起部が形成されていることを特徴とする半導体装置。 1. A semiconductor device, a wiring board on which a wiring layer on at least one major surface of the resin-impregnated glass cloth substrate is disposed, a semiconductor element mounted mounted on the main surface of the wiring substrate a mold resin layer for sealing to cover the outside of the semiconductor device, and a plurality of external connection terminals provided on the other main surface of the wiring board, immediately below the outer layer of the molded resin layer, the between the mold resin layer and the wiring substrate, and wherein a protrusion part made of an insulating resin is formed.
  2. 【請求項2】前記突起部が、少なくとも2層の樹脂層が積層されたものであることを特徴とする請求項1 記載の半導体装置。 Wherein said protrusion is a semiconductor device according to claim 1, characterized in that the resin layer of at least two layers are stacked.
  3. 【請求項3】前記配線基板上に前記配線層を覆って形成された絶縁樹脂から成る保護層を有し、前記突起部を構成する下層の樹脂層が、前記保護層であることを特徴とする請求項2記載の半導体装置。 3. a protective layer made of the wiring layer covering formed insulating resin on the wiring board, the lower resin layer constituting the protrusion, and wherein a protective layer the semiconductor device according to claim 2 wherein.
  4. 【請求項4】前記突起部を構成する下層の樹脂層が、光硬化型のソルダーレジスト層であり、上層の樹脂層が、 4. A lower resin layer constituting the protrusion portion is a solder resist layer of the photocurable, the upper layer of the resin layer,
    熱硬化型のソルダーレジスト層であることを特徴とする請求項3記載の半導体装置。 The semiconductor device according to claim 3, characterized in that the solder resist layer of thermosetting.
  5. 【請求項5】前記外部接続端子が、格子状に配列されたはんだを主成分とするバンプであることを特徴とする請求項1記載の半導体装置。 Wherein said external connection terminals, the semiconductor device according to claim 1, characterized in that the bumps mainly composed of solder arranged in a grid.
  6. 【請求項6】前記配線基板の外周端面の一部が、前記モールド樹脂層の予定外形線に沿って打抜き切断された、 6. A part of the outer peripheral end surface of the wiring board has been punched cut along the planned outline of the molded resin layer,
    スリット孔の内週端面であることを特徴とする請求項1 Claim, characterized in that a inner week end surface of the slit 1
    記載の半導体装置。 The semiconductor device according.
  7. 【請求項7】半導体装置の製造方法であって、 樹脂含浸ガラスクロス基板の少なくとも一方の主面に、 7. A method of manufacturing a semiconductor device, the at least one main surface of resin-impregnated glass cloth substrate,
    配線層を形成する工程と、 前記配線層が形成された配線基板上の第1の領域に、絶縁樹脂から成る突起部を形成する工程と、 前記配線基板の前記第1の領域の内側の領域に、半導体素子を搭載し実装する工程と、 前記配線基板上に形成された前記突起部にモールド金型の当接面を圧接して、絶縁樹脂のモールド成形を行ない、前記半導体素子の外側にモールド樹脂層を形成する工程と、 前記配線基板の他方の主面に、外部接続端子を形成する工程とを具備することを特徴とする半導体装置の製造方法。 Forming a wiring layer, in a first region on a wiring substrate on which the wiring layer is formed, forming a projecting portion made of an insulating resin, the inner region of the first region of the wiring substrate in the step of mounting a semiconductor element mounted, pressed against the abutment surface of the molding die on the protrusion formed on the wiring board performs molding of insulating resin, on the outside of the semiconductor element forming a mold resin layer, on the other main surface of the wiring board, method of manufacturing a semiconductor device characterized by comprising the step of forming an external connection terminal.
  8. 【請求項8】前記突起部の形成工程が、前記配線層上に絶縁樹脂から成る保護層を形成する工程と、前記配線基板の第1の領域において、前記保護層の少なくとも2層を積層して突起部とする工程とを有することを特徴とする請求項7記載の半導体装置の製造方法。 8. step of forming the protrusion, forming a protective layer made of an insulating resin on said wiring layer, in the first region of the wiring board, by stacking at least two layers of the protective layer the method according to claim 7, wherein the a step of the protruding portion Te.
  9. 【請求項9】前記保護層の2層以上を積層して突起部を形成する工程が、光硬化型のソルダーレジスト層を形成する工程と、このソルダーレジスト層の上に熱硬化型のソルダーレジスト層を積層する工程とを有することを特徴とする請求項8記載の半導体装置の製造方法。 9. A process of forming a projecting portion by laminating two or more layers of the protective layer, and forming a light-curable solder resist layer, a solder resist thermosetting on the solder resist layer the method of manufacturing a semiconductor device according to claim 8, characterized in that a step of laminating layers.
  10. 【請求項10】半導体装置の製造方法であって、 樹脂含浸ガラスクロス基板の少なくとも一方の主面に、 10. A method of manufacturing a semiconductor device, the at least one main surface of resin-impregnated glass cloth substrate,
    配線層を形成する工程と、 前記配線層が形成された配線基板上の第1の領域に、絶縁樹脂から成る突起部を形成する工程と、 前記配線基板の前記第1の領域に、前記突起部の一部を残して打抜き切断加工を行なうことにより、スリット孔を形成する工程と、 前記配線基板の前記第1の領域の内側の領域に、半導体素子を搭載し実装する工程と、 前記配線基板上に残された前記突起部にモールド金型の当接面を圧接して、絶縁樹脂のモールド成形を行ない、 Forming a wiring layer, in a first region on a wiring substrate on which the wiring layer is formed, forming a projecting portion made of an insulating resin, on the first region of the wiring board, the protrusion by leaving a part of the part performing the punching cut, a step of forming a slit, the inner area of ​​the first region of the wiring substrate, a step of mounting a semiconductor element mounted, the wiring an abutment surface of the molding die on the protrusion remaining on the substrate by pressure contact performs molding of insulating resin,
    前記半導体素子の外側にモールド樹脂層を形成する工程と、 前記配線基板の他方の主面に、外部接続端子を形成する工程と、 前記外部接続端子が形成された配線基板において、前記スリット孔の間を切断し、内側のモールド成形体を切り離す工程とを具備することを特徴とする半導体装置の製造方法。 Forming a mold resin layer on the outside of the semiconductor element, on the other main surface of the wiring substrate, a step of forming external connection terminals, the wiring substrate having the external connecting terminals are formed, the slit cut between, the semiconductor device manufacturing method characterized by comprising the step of disconnecting the inner molded body.
  11. 【請求項11】前記突起部の形成工程が、前記配線層上に絶縁樹脂から成る保護層を形成する工程と、前記配線基板の第1の領域において、前記保護層の少なくとも2 11. step of forming the protrusion, forming a protective layer made of an insulating resin on said wiring layer, in the first region of the wiring board, at least 2 of the protective layer
    層を積層して突起部とする工程とを有することを特徴とする請求項10記載の半導体装置の製造方法。 The method according to claim 10, wherein further comprising the step of the protrusion by laminating the layers.
  12. 【請求項12】前記保護層の2層以上を積層して突起部を形成する工程が、光硬化型のソルダーレジスト層を形成する工程と、このソルダーレジスト層の上に熱硬化型のソルダーレジスト層を積層する工程とを有することを特徴とする請求項11記載の半導体装置の製造方法。 12. A process of forming a projecting portion by laminating two or more layers of the protective layer, and forming a light-curable solder resist layer, a solder resist thermosetting on the solder resist layer the method according to claim 11, wherein the a step of laminating layers.
JP5350899A 1998-03-06 1999-03-02 Semiconductor device and manufacture thereof Pending JPH11317472A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5556398 1998-03-06
JP10-55563 1998-03-06
JP5350899A JPH11317472A (en) 1998-03-06 1999-03-02 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5350899A JPH11317472A (en) 1998-03-06 1999-03-02 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11317472A true JPH11317472A (en) 1999-11-16

Family

ID=26394214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5350899A Pending JPH11317472A (en) 1998-03-06 1999-03-02 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11317472A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246750A (en) * 2001-02-15 2002-08-30 Ibiden Co Ltd Printed-wiring board and its manufacturing method
US7084511B2 (en) 2001-03-27 2006-08-01 Nec Electronics Corporation Semiconductor device having resin-sealed area on circuit board thereof
JP2008103741A (en) * 2007-11-05 2008-05-01 Renesas Eastern Japan Semiconductor Inc Method of manufacturing semiconductor device
JP2008181977A (en) * 2007-01-23 2008-08-07 Fujitsu Ltd Package, manufacturing method thereof, semiconductor device using the same, and manufacturing method of semiconductor device using the same
JP2010524269A (en) * 2007-04-16 2010-07-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Photoelectric component manufacturing method and photoelectric component
JP2014220305A (en) * 2013-05-06 2014-11-20 株式会社デンソー Multilayer substrate and electronic device using the same, method of manufacturing electronic device
WO2016143317A1 (en) * 2015-03-12 2016-09-15 株式会社デンソー Electronic device and manufacturing method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246750A (en) * 2001-02-15 2002-08-30 Ibiden Co Ltd Printed-wiring board and its manufacturing method
JP4691797B2 (en) * 2001-02-15 2011-06-01 イビデン株式会社 Printed wiring board and manufacturing method thereof
US7084511B2 (en) 2001-03-27 2006-08-01 Nec Electronics Corporation Semiconductor device having resin-sealed area on circuit board thereof
US7268439B2 (en) 2001-03-27 2007-09-11 Nec Electronics Corporation Semiconductor device having resin-sealed area on circuit board thereof
JP2008181977A (en) * 2007-01-23 2008-08-07 Fujitsu Ltd Package, manufacturing method thereof, semiconductor device using the same, and manufacturing method of semiconductor device using the same
JP2010524269A (en) * 2007-04-16 2010-07-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Photoelectric component manufacturing method and photoelectric component
US8435806B2 (en) 2007-04-16 2013-05-07 Osram Opto Semiconductors Gmbh Method for the manufacture of an optoelectronic component and an optoelectronic component
JP2008103741A (en) * 2007-11-05 2008-05-01 Renesas Eastern Japan Semiconductor Inc Method of manufacturing semiconductor device
JP2014220305A (en) * 2013-05-06 2014-11-20 株式会社デンソー Multilayer substrate and electronic device using the same, method of manufacturing electronic device
WO2016143317A1 (en) * 2015-03-12 2016-09-15 株式会社デンソー Electronic device and manufacturing method thereof
JP2016171203A (en) * 2015-03-12 2016-09-23 株式会社デンソー Electronic device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
EP0948814B1 (en) Chip scale ball grid array for integrated circuit package
US7345365B2 (en) Electronic component with die and passive device
US7009297B1 (en) Semiconductor chip assembly with embedded metal particle
US7262082B1 (en) Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
CN1265455C (en) Semiconductor device and its making method
KR100563122B1 (en) Hybrid module and methods for manufacturing and mounting thereof
KR100447035B1 (en) Manufacturing process of semiconductor device
CN1197136C (en) Lead wire frame and method for manufacturing lead wire frame
US7417314B1 (en) Semiconductor chip assembly with laterally aligned bumped terminal and filler
US7538415B1 (en) Semiconductor chip assembly with bumped terminal, filler and insulative base
JP3176542B2 (en) Semiconductor device and manufacturing method thereof
US7157791B1 (en) Semiconductor chip assembly with press-fit ground plane
US7105931B2 (en) Electronic package and method
CN1246901C (en) Circuit device and manufacturing method thereof
US7364944B2 (en) Method for fabricating thermally enhanced semiconductor package
CN100468719C (en) Overlappable semiconductor device and method of manufacturing the same
CN100364090C (en) Light-thin laminated packaged semiconductor device and manufacturing process thereof
US9451702B2 (en) Chip embedded substrate and method of producing the same
US7704799B2 (en) Method of manufacturing wiring substrate
KR100204753B1 (en) Loc type stacked chip package
US6246114B1 (en) Semiconductor device and resin film
JP2981141B2 (en) Grid array plastic package, and a production method thereof, and plastic laminate for use in their preparation, and method of manufacturing the same
US7575955B2 (en) Method for making electronic packages
KR100818423B1 (en) Semiconductor device and method of manufacturing the same
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Effective date: 20050606

Free format text: JAPANESE INTERMEDIATE CODE: A7424