JP2008103741A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008103741A JP2008103741A JP2007286926A JP2007286926A JP2008103741A JP 2008103741 A JP2008103741 A JP 2008103741A JP 2007286926 A JP2007286926 A JP 2007286926A JP 2007286926 A JP2007286926 A JP 2007286926A JP 2008103741 A JP2008103741 A JP 2008103741A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- film
- cavity
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体製造技術に関し、特に、モールド金型の金型面に離型用のフィルムを配置して行われるモールドに適用して有効な技術に関する。 The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to a mold performed by disposing a release film on a mold surface of a mold.
フィルムを用いたモールド方法として、フィルムと被成形品との隙間部分から樹脂を充填することによってガスを巻き込まずにモールドする技術が記載されている(例えば、特許文献1参照)。 As a molding method using a film, a technique is described in which a resin is filled from a gap portion between a film and a molded product without molding gas (for example, see Patent Document 1).
また、フィルムを介して被成形品をクランプすることにより、半導体チップの側面および外面ならびに電気的絶縁層の外面を挟圧してモールドを行う技術が記載されている(例えば、特許文献2参照)。 In addition, a technique is described in which molding is performed by clamping the side surface and the outer surface of the semiconductor chip and the outer surface of the electrical insulating layer by clamping the molded product through a film (for example, see Patent Document 2).
さらに、モールド金型においてその上型および下型のクランプ面の間隔を調節する突き当てブロックを設置して金型のクランプ時のフィルムの圧縮量を調節する技術が記載されている(例えば、特許文献3参照)。
フィルムを用いたモールドでは、キャビティを減圧(排気)してフィルムをキャビティ内面側に吸引した状態でモールドを行っている。 In a mold using a film, the mold is performed in a state where the cavity is decompressed (exhaust) and the film is sucked toward the inner surface of the cavity.
したがって、モールド金型の金型面には、キャビティやこれと連通するカルおよびランナなどの樹脂流路(樹脂充填部)を密閉するOリング(シール材)が設けられており、型締めを行った際のキャビティを含む樹脂充填部の密閉効果を向上させるために、Oリングが金型面から僅かに突出して配置されている。 Accordingly, the mold surface of the mold is provided with an O-ring (seal material) that seals the cavity and the resin flow path (resin filling portion) such as the cull and runner communicating with the cavity, and performs mold clamping. In order to improve the sealing effect of the resin-filled portion including the cavities at the time, the O-ring is disposed so as to slightly protrude from the mold surface.
また、樹脂封止形の半導体装置のモールドにおいては、前記したようにOリングが金型面から突出しているため、Oリングとフィルム間で段差が発生し、そこに間隙が形成され、この間隙から減圧時の排気の漏れが発生する。 In the mold of the resin-sealed semiconductor device, since the O-ring protrudes from the mold surface as described above, a step is generated between the O-ring and the film, and a gap is formed there. Exhaust leakage occurs during decompression.
その結果、フィルムの吸引が不十分となり、キャビティへのモールド樹脂の充填時に、上型のキャビティでは、フィルムの垂れ下がりが起こり、チップマウントやワイヤボンディングが行われたチップ組み立て体における金線などのボンディングワイヤにフィルムが接触してワイヤ断線という問題が発生する。 As a result, the suction of the film becomes insufficient, and when the mold resin is filled into the cavity, the film hangs down in the upper mold cavity, and bonding such as gold wire in the chip assembly in which chip mounting or wire bonding is performed The film comes into contact with the wire, causing a problem of wire breakage.
一方、下型のキャビティでは、フィルムの浮き上がりが起こり、チップ組み立て体のチップ支持基板が吸引不十分により浮き上がったフィルムによって押し上げられ、キャビティ内におけるチップ組み立て体の配置が適切な配置とならず、その結果、チップ支持基板
の裏面以外の箇所が封止部から露出するなどのモールド不良が起こることが問題となる。
On the other hand, in the lower mold cavity, the film floats up, the chip support substrate of the chip assembly is pushed up by the film lifted up due to insufficient suction, and the arrangement of the chip assembly in the cavity is not appropriate, As a result, there arises a problem that a mold failure occurs such that a portion other than the back surface of the chip support substrate is exposed from the sealing portion.
本発明の目的は、モールド不良を低減して歩留り向上を図ることができる技術を提供することにある。 An object of the present invention is to provide a technique capable of reducing mold defects and improving yield.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
すなわち、本発明は、第1金型面、および前記第1金型面に形成されたキャビティを有する上型と、前記第1金型面と対向する第2金型面、前記第2金型面に形成された吸引孔、および前記吸引孔の周囲に設けられたシール材を有する下型とで構成されるモールド金型を準備する工程と、フィルムを準備する工程と、半導体チップを備えた組み立て体を準備する工程と、前記第1金型面と前記第2金型面との間に前記フィルムを配置する工程と、前記吸引孔を介して前記フィルムを吸引し、前記フィルムを前記モールド金型の前記第2金型面に密着させる工程と、前記組み立て体を前記モールド金型の前記第2金型面上に前記フィルムを介して配置する工程と、前記上型および前記下型を型締めする工程と、前記キャビティ内にモールド樹脂を供給し、前記半導体チップを封止する封止部を形成する工程と、前記上型と前記下型を型開する工程と、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程とを含むものである。 That is, the present invention provides a first mold surface, an upper mold having a cavity formed in the first mold surface, a second mold surface facing the first mold surface, and the second mold. A step of preparing a mold comprising a suction hole formed in the surface, and a lower mold having a sealing material provided around the suction hole, a step of preparing a film, and a semiconductor chip A step of preparing an assembly, a step of disposing the film between the first mold surface and the second mold surface, sucking the film through the suction holes, and then molding the film into the mold A step of closely contacting the second mold surface of the mold; a step of disposing the assembly on the second mold surface of the mold mold via the film; and the upper mold and the lower mold. Clamping process and mold resin in the cavity A step of supplying and forming a sealing portion for sealing the semiconductor chip, a step of opening the upper die and the lower die, and the assembly formed with the sealing portion from the mold And a step of releasing the mold.
また、本発明は、第1金型面、前記第1金型面に形成された吸引孔、前記第1金型面に形成されたキャビティ、前記キャビティの周囲に設けられたシール材を有する上型と、前記第1金型面と対向する第2金型面を有する下型とで構成されるモールド金型を準備する工程と、フィルムを準備する工程と、半導体チップを備えた組み立て体を準備する工程と、前記第1金型面と前記第2金型面との間に前記フィルムを配置する工程と、前記吸引孔を介して前記フィルムを吸引し、前記フィルムを前記モールド金型の前記第1金型面に密着させる工程と、前記組み立て体を前記モールド金型の前記キャビティ内に配置する工程と、前記上型および前記下型を型締めする工程と、前記キャビティ内にモールド樹脂を供給し、前記半導体チップを封止する封止部を形成する工程と、前記上型と前記下型を型開きする工程と、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程とを含むものである。 The present invention further includes a first mold surface, a suction hole formed in the first mold surface, a cavity formed in the first mold surface, and a sealing material provided around the cavity. A step of preparing a mold comprising a mold and a lower mold having a second mold surface facing the first mold surface; a step of preparing a film; and an assembly including a semiconductor chip. A step of preparing, a step of disposing the film between the first mold surface and the second mold surface, sucking the film through the suction hole, and removing the film from the mold A step of closely contacting the first mold surface, a step of placing the assembly in the cavity of the mold die, a step of clamping the upper die and the lower die, and a mold resin in the cavity. And sealing the semiconductor chip Forming a sealing portion that, the step of opening the mold the lower mold and the upper mold is the assembly in which the sealing portion is formed to include a step of releasing from the mold.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
(1).モールド時にチップ組み立て体を配置する前に、モールド金型を空クランプしてシール材によって樹脂充填部を密閉し、この密閉状態でフィルムを吸引してキャビティ内面にフィルムを沿わせた後、一度型開きを行ってチップ組み立て体をキャビティに配置した後、再度型締めを行ってモールドを行うことにより、キャビティ内面にフィルムを沿わせた状態でモールド樹脂の充填を行うことができるため、上側フィルムの垂れ下がりや下側フィルムの浮き上がりを防止できる。これにより、モールド時のワイヤ断線を防止できるとともに、チップ支持基板の裏面以外の箇所が封止部から露出するなどのモールド不良を防止できる。 (1). Before placing the chip assembly during molding, empty the mold mold and seal the resin filling part with a sealing material, suck the film in this sealed state and place the film along the cavity inner surface, then mold once After opening and placing the chip assembly in the cavity, it is possible to fill the mold resin with the film along the cavity inner surface by re-clamping and performing the mold. Prevents drooping and lifting of the lower film. Thereby, wire breakage at the time of molding can be prevented, and molding defects such as exposure of portions other than the back surface of the chip support substrate from the sealing portion can be prevented.
(2).前記(1)により、半導体装置の歩留りを向上できる。 (2). With the above (1), the yield of the semiconductor device can be improved.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
また、以下の実施の形態では便宜上、複数の発明を単一の一連の実施の形態の中で説明するが、特に明示した場合を除き、各ステップは全ての発明について必ずしも必須のものではないことは言うまでもない。 In the following embodiments, for convenience, a plurality of inventions are described in a single series of embodiments. However, unless otherwise specified, each step is not necessarily essential for all inventions. Needless to say.
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなくなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。 Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. Is related to some or all of the other modification, details, supplementary explanation, and the like.
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。 Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.
さらに、以下の実施の形態において、その構成要素(要素ステップなどを含む)は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。 Further, in the following embodiments, the constituent elements (including element steps) are not necessarily essential unless explicitly stated or considered to be clearly essential in principle. Needless to say.
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。 Similarly, in the following embodiments, when referring to the shape, positional relationship, etc., of components, etc., the shape of the component is substantially the case unless specifically stated or otherwise considered in principle. And the like are included. The same applies to the numerical values and ranges.
さらに、以下の実施の形態において「チップ組み立て体」と言うときは、半導体チップとこれが固定されるチップ支持基板、半導体チップとチップ支持基板とを電気的に接続するボンディングワイヤ、およびチップ支持基板を支持するフレーム部材を含む組み立て体などを表し、モールドによって封止部が形成された組み立て体も含むものとする。 Further, in the following embodiments, when referred to as a “chip assembly”, a semiconductor chip and a chip support substrate to which the semiconductor chip is fixed, a bonding wire for electrically connecting the semiconductor chip and the chip support substrate, and a chip support substrate It represents an assembly including a frame member to be supported, and includes an assembly in which a sealing portion is formed by a mold.
なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。 Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
(実施の形態)
図1は本発明の半導体装置の製造方法で用いられるモールド装置の構造の実施の形態の一例を示す構成概略図、図2は図1に示すモールド装置におけるモールド金型の構造の一例を示す断面図、図3は図2に示すモールド金型における上型の構造を示す平面図、図4は図2に示すモールド金型における下型の構造を示す平面図、図5は図1に示すモールド装置における金型除電部の配置を示す構成図、図6は本発明の半導体装置の製造方法を用いて組み立てられる半導体装置の一例であるBGAの構造を示す図であり、(a)は平面図、(b)は断面図、図7は図6に示すBGAの構造を示す底面図、図8(a),(b) は本発明の半導体装置の製造方法におけるイオンブローの一例を示す概念図、図9は本発明の半導体装置の製造方法における空クランプ時のフィルムの吸引状態の一例を示す拡大部分断面図、図10(a),(b),(c),(d)は本発明の半導体装置の製造方法におけるモールド金型の動作の一例を示す金型動作図、図11(a),(b) は本発明の半導体装置の製造方法のモールド金型の2段クランプにおける1次クランプの状態の一例を示す部分断面図、図12(a),(b),(c) は本発明の半導体装置の製造方法のモールド金型の2段クランプにおける2次クランプの状態の一例を示す部分断面図、図13(a),(b),(c),(d),(e),(f)は本発明の半導体装置の製造方法におけるモールド時のキャビティへの樹脂注入状態の一例を示す概念図、図14は本発明の半導体装置の製造方法におけるモールド時のキャビティの減圧状態の一例を示す拡大部分断面図であり、(a)は減圧前の状態、(b)は減圧開始状態、図15は本発明の半導体装置の製造方法におけるモールド時のキャビティへの樹脂注入状態の一例を示す部分断面図、図16は図2に示すモールド金型における上型のキャビティに対する吸引通路の構造を示す拡大部分平面図、図17は図1に示すモールド装置においてその下型にチップ組み立て体を配置した状態の一例を示す部分平面図、図18は本発明の半導体装置の製造方法における製造プロセスの実施の形態の一例を示す製造プロセスフロー図である。
(Embodiment)
FIG. 1 is a schematic configuration diagram showing an example of an embodiment of the structure of a molding apparatus used in the method for manufacturing a semiconductor device of the present invention, and FIG. 3 is a plan view showing the structure of the upper mold in the mold shown in FIG. 2, FIG. 4 is a plan view showing the structure of the lower mold in the mold shown in FIG. 2, and FIG. 5 is the mold shown in FIG. FIG. 6 is a view showing the structure of a BGA which is an example of a semiconductor device assembled using the method for manufacturing a semiconductor device of the present invention, and FIG. 6 (a) is a plan view. FIGS. 7A and 7B are cross-sectional views, FIG. 7 is a bottom view showing the structure of the BGA shown in FIG. 6, and FIGS. FIG. 9 shows a method for manufacturing a semiconductor device according to the present invention. FIGS. 10A, 10B, 10C, and 10D are enlarged partial cross-sectional views showing an example of the suction state of the film at the time of empty clamping. FIG. FIG. 11A and FIG. 11B are partial cross-sectional views showing an example of the state of the primary clamp in the two-stage clamp of the mold die in the method for manufacturing a semiconductor device of the present invention. (A), (b), (c) is a partial sectional view showing an example of the state of the secondary clamp in the two-stage clamp of the mold of the manufacturing method of the semiconductor device of the present invention, FIGS. ), (C), (d), (e), (f) are conceptual diagrams showing an example of the state of resin injection into the cavity during molding in the method of manufacturing a semiconductor device of the present invention, and FIG. It is an expanded partial sectional view showing an example of the decompression state of the cavity at the time of molding in the manufacturing method of the apparatus (A) is a state before decompression, (b) is a decompression start state, FIG. 15 is a partial sectional view showing an example of a resin injection state into a cavity at the time of molding in the semiconductor device manufacturing method of the present invention, and FIG. FIG. 17 is an enlarged partial plan view showing a structure of a suction passage for an upper mold cavity in the mold shown in FIG. 2, and FIG. 17 is a partial plan view showing an example of a state in which a chip assembly is arranged in the lower mold in the mold apparatus shown in FIG. FIG. 18 is a manufacturing process flow chart showing an example of an embodiment of a manufacturing process in the semiconductor device manufacturing method of the present invention.
図1に示す本実施の形態の半導体装置の製造方法で用いられるモールド装置は、樹脂封止形の半導体装置の組み立て工程のモールド工程において、モールド金型10の上型(第1の金型)11側と下型(第2の金型)12側とで一対を成すフィルムである上側(第1側)フィルム8(第2のフィルム)および下側(第2側)フィルム9(第1のフィルム)を用いて図6(b)に示す半導体チップ1のモールドを行うものであり、トランスファータイプのモールド装置である。
The mold apparatus used in the method of manufacturing a semiconductor device according to the present embodiment shown in FIG. 1 is an upper mold (first mold) in a mold step of an assembly process of a resin-encapsulated semiconductor device. The upper side (first side) film 8 (second film) and the lower side (second side) film 9 (first side), which are a pair of films on the 11 side and the lower mold (second mold) 12 side The
なお、このモールド装置は、ラミネートモールド装置とも呼ばれ、本実施の形態では、このモールド装置によってモールドされる半導体装置の一例として図6に示すBGA(Ball Grid Array)30を取り上げて説明する。 This mold apparatus is also called a laminate mold apparatus. In this embodiment, a BGA (Ball Grid Array) 30 shown in FIG. 6 will be described as an example of a semiconductor device molded by the mold apparatus.
図1に示すモールド装置の構成について説明すると、モールドが行われ、かつ一対を成してモールド金型10を構成する上型11および下型12と、ダイボンディングとワイヤボンディングとを終えて形成されたチップ組み立て体7をフレーム整列部16にセットするローダ部13と、チップ組み立て体7の整列・位置決めを行うフレーム整列部16と、タブレット(図12に示すモールド樹脂29を固めた材料)およびチップ組み立て体7を保持し、かつ両者をモールド金型10まで搬送するフレーム搬送体15と、モールド樹脂29の充填後の型開き完了後、チップ組み立て体7を把持して下型12上の下側フィルム9からチップ組み立て体7を剥離させるフレームチャックを備え、かつチップ組み立て体7をフレーム収納部14まで搬送するフレーム取り出し部17と、取り出されたチップ組み立て体7のカルブレークを行うゲートブレーク部18と、図2に示すポット12c内のレジンバリを吸引してポット12c内の清掃を行う移動自在なポットクリーナ部24(図5参照)と、モールドを終えたチップ組み立て体7を収納するフレーム収納部14とからなる。
The structure of the molding apparatus shown in FIG. 1 will be described. Molding is performed, and the
さらに、本実施の形態のモールド装置には、上側フィルム8および下側フィルム9の搬送系として、上側フィルム8を送り出す上側フィルム供給ローラ19と、上側フィルム8を巻き取る上側フィルム巻取りローラ20と、下側フィルム9を送り出す下側フィルム供給ローラ21と、下側フィルム9を巻き取る下側フィルム巻取りローラ22と、上側フィルム8および下側フィルム9の搬送を案内する複数のガイドローラ23とが設けられている。
Furthermore, the molding apparatus of the present embodiment includes an upper
また、図1に示すモールド装置のモールド金型10における上型11には、図6に示すBGA30の基板支持リード3aおよびBGA基板2(チップ支持基板)の上側の封止部6の形状に対応したキャビティ11aが形成され、同様にして下型12には、基板支持リード3aの下側の封止部6(BGA基板2の側面に形成された封止部6)の形状に対応したキャビティ12aが形成されており、これらキャビティ11a,12aが合わさるとBGA基板2を含む封止部6の形状を成す。
Further, the
なお、本実施の形態で説明するBGA30は、図6に示すように、BGA基板2の裏面(チップ支持面2bと反対側の面)2cに外部端子である複数のバンプ電極5が取り付けられるため、BGA基板2の裏面2cをモールドすることはできない。
In the
そこで、図1に示すモールド装置では、モールド樹脂29の注入時に、BGA基板2の裏面2cに下側フィルム9を密着させ、これにより、BGA基板2の側面から裏面2c側へのモールド樹脂29の侵入を阻止することができる。
Therefore, in the molding apparatus shown in FIG. 1, when the
ただし、モールド樹脂29の注入の際には、基板支持リード3aのBGA基板2側にモールド樹脂29を周り込ませて、BGA基板2の側面周辺部をモールドすることができる。
However, when the
つまり、BGA30では、基板支持リード3aの表側だけでなく、基板支持リード3aのBGA基板2側すなわち下側のBGA基板2の側面周辺部にも封止部6が形成されている。
That is, in the
したがって、前記モールド装置に設けられたモールド金型10は、両面モールドタイプのものである。
Therefore, the
また、図3に示すように、上型11には、モールド樹脂29がキャビティ11aに流れ込む際の流路の分岐点となるカル11bや、これに連通するランナ11cおよびゲート11d、さらにガス抜きとなるエアベント11eが形成されている。
Further, as shown in FIG. 3, the
一方、図4に示すように、下型12には、カル11bにモールド樹脂29を押し出すプランジャ12bや、このプランジャ12bと一対を成すモールド樹脂29の供給口であるポット12cが形成されている。
On the other hand, as shown in FIG. 4, the
なお、図1に示すモールド装置は、マルチポット形のトランスファー方式のものであり、1台のモールド金型10に対して2つのポット12cが設けられ、かつそれぞれのポット12cに対して4つのキャビティ11a,12aが形成されている。
The molding apparatus shown in FIG. 1 is of a multi-pot type transfer system, and is provided with two
したがって、前記モールド装置は、1台のモールド金型10で同時に8つのBGA30の封止部6を形成することができる。
Therefore, the molding apparatus can simultaneously form eight sealing
また、前記モールド装置は、マルチポット形のものであるため、下型12には、2つのシリンダ状のポット12cが貫通して形成され、モールド時には、このポット12cに、溶融されてモールド樹脂29となる円筒形のタブレットがセットされる。
Further, since the molding apparatus is of a multi-pot type, the
つまり、前記モールド装置は、下型12が稼動側であり、上型11と下型12のクランプおよびモールド金型10を開く際には、この下型12が上下動(昇降)する構造になっている。
That is, in the molding apparatus, the
また、図3に示す上型11には、そのキャビティ11aに開口する吸引口11fが設けられており、図2に示すように、モールドの際に上側フィルム8がキャビティ11aおよびカル11bに密着するように吸引口11fを介して上側フィルム8を吸引する上側フィルム第1吸引部11gと、同じく、モールドの際に、上側フィルム8がキャビティ11aの周囲に密着するように吸引口11fを介して上側フィルム8を吸引する上側フィルム第2吸引部11hとが設置されている。
Further, the
なお、キャビティ11aおよびカル11bに設けられた吸引口11fと上側フィルム第1吸引部11gとは上型第1排気通路11iによって連通し、キャビティ11aの周囲に設けられた吸引口11fと上側フィルム第2吸引部11hとは上型第2排気通路11jによって連通している。
The
さらに、上側フィルム第1吸引部11gおよび上側フィルム第2吸引部11hは、モールド終了後、吸引口11fからキャビティ11a、カル11bおよびキャビティ11aの周囲に対して剥離用エアー39(図10(d)参照)を吐出して上型11から上側フィルム8を分離させる機能も兼ね備えている。
Further, the upper film
なお、上型11において、それぞれのキャビティ11aには、図16に示すように、その側面周囲に合計12個の減圧用吸引通路11pが形成されており、これらの減圧用吸引通路11pが、減圧用吸引口11kと連通している。
In the
また、上型11には、モールド時にキャビティ11a内を真空排気して減圧する機構も設けられており、これにより、ボイド35(図21参照)が形成されることを防止できる。
The
すなわち、エアベント11eと連通する減圧用吸引口11kが形成され、モールドの際の樹脂注入時に、減圧吸引部11lによりエアベント11eと減圧用吸引口11kとを介してキャビティ11a内を真空排気し、これにより、封止部6に前記ボイド35が形成されることを防ぐものである。
That is, a
なお、減圧用吸引口11kと減圧吸引部11lとは減圧用排気通路11mを介して連通しいる。
The
一方、図4に示す下型12においても、そのキャビティ12aに開口する吸引口12dが設けられており、図2に示すように、モールドの際に下側フィルム9がキャビティ12aに密着するように吸引口12dを介して下側フィルム9を吸引する下側フィルム第1吸引部12eと、同じく、モールドの際に、下側フィルム9がキャビティ12aの周囲に密着するように吸引口12dを介して下側フィルム9を吸引する下側フィルム第2吸引部12fとが設置されている。
On the other hand, the
なお、キャビティ12aに設けられた吸引口12dと下側フィルム第1吸引部12eとは下型第1排気通路12gによって連通し、キャビティ12aの周囲に設けられた吸引口12dと下側フィルム第2吸引部12fとは下型第2排気通路12hによって連通している。
The
また、本実施の形態のモールド金型10の下型12には、図4に示すように、その金型
面12iの外周にほぼ沿ったリング形状のOリング34(シール材)が設けられている。
Further, as shown in FIG. 4, the
このOリング34は、例えば、シリコーン樹脂などによって形成され、図2に示すように金型面12iから僅かに突出するように配置されており、これによって、上型11と下型12の型締めを行った際に、上型11の金型面11nとこのOリング34とを密着させるものである。
The O-
したがって、下型12にOリング34が配置されたことにより、モールド金型10を型締めした際に、上型11と下型12とによって形成される領域すなわちキャビティ11a,12aやこれと連通するカル11b、ランナ11cなどの樹脂流路である樹脂充填部10a(図9参照)を密閉することができ、その結果、キャビティ11a,12aの減圧時(真空排気時)の真空漏れを防ぐことができる。
Therefore, since the O-
また、下型12には、上型11の場合と同様に、下側フィルム第1吸引部12eおよび下側フィルム第2吸引部12fは、モールド終了後、吸引口12dからキャビティ12aおよびキャビティ12aの周囲に対して剥離用エアー39を吐出して下型12から下側フィルム9を分離させる機能も兼ね備えている。
Further, as in the case of the
また、前記モールド装置には、静電気を除電する除電部が4箇所に設けられている。 Further, the molding apparatus is provided with four static elimination sections for eliminating static electricity.
すなわち、樹脂系のフィルムである上側フィルム8および下側フィルム9を搬送させるため、モールド金型10やチップ組み立て体7などで静電気が発生し易く、これを除電しなければならないため、前記除電部が4箇所に設けられている。
That is, since the
まず、使用前すなわちモールド金型10上に搬送される前に上側フィルム8および下側フィルム9に対して除電を行うフィルム除電部25である上側フィルム除電部25aおよび下側フィルム除電部25bが設けられ、さらに、図5に示すように、モールド金型10の除電を行う金型除電部26である上型除電部26aおよび下型除電部26bが設けられている。
First, before use, that is, before being transported onto the
なお、図5に示すように、上型除電部26aと下型除電部26bは、モールド装置の正面側に配置されている。
In addition, as shown in FIG. 5, the upper mold | type
また、製品となるモールド後のチップ組み立て体7をフレーム収納部14に収納する前に除電する製品除電部27が、ゲートブレーク部18とフレーム収納部14との間に配置されて設けられている。
In addition, a product
さらに、モールドによって使用された使用済み(モールド済み)の上側フィルム8および下側フィルム9を除電する使用済み上側フィルム除電部41aと使用済み下側フィルム除電部41bとが、それぞれのフィルム巻き取り部である上側フィルム巻取りローラ20および下側フィルム巻取りローラ22の近傍に設けられており、それぞれのフィルムを巻き取る際に除電が行われる。
Furthermore, the used upper film
なお、前記フィルム巻き取り部では、非常に高い電位の静電気が発生するため、使用済み上側フィルム除電部41aと使用済み下側フィルム除電部41bは、この静電気を除去するのに非常に有効である。
In addition, since the static electricity of a very high electric potential generate | occur | produces in the said film winding part, the used upper film
ここで、本実施の形態の半導体装置の製造方法で行われる前記除電方法について説明すると、前記除電方法は、図8に示すようなイオンブローであり、それぞれの除電部(上側フィルム除電部25a、下側フィルム除電部25b、上型除電部26a、下型除電部26b、製品除電部27、使用済み上側フィルム除電部41aおよび使用済み下側フィルム除電部41b)には、イオンブロー用のガスを吐出するノズル28と、高電圧が印加される除電用電極32とが設置されている。
Here, the static elimination method performed in the semiconductor device manufacturing method of the present embodiment will be described. The static elimination method is ion blow as shown in FIG. 8, and each static elimination unit (upper film
すなわち、図8(a)に示すように、除電用電極32に高電圧を印加し、この状態の除電用電極32間にノズル28から吐出させた前記ガスを通して前記ガスをイオン化させ、さらに、このイオン化された前記ガス(図8では正のイオン)を対象物(図8では上側フィルム8を用いて説明しているが、下側フィルム9やモールド金型10およびチップ組み立て体7、さらにはモールド済みの上側フィルム8や下側フィルム9についても同様)上に帯電した負の電荷33に吹き付け、これにより、図8(b)に示すように、負の電荷33(静電気)を中和する(ただし、電荷33の正負は反対であってもよい)。
That is, as shown in FIG. 8A, a high voltage is applied to the
その結果、静電気の発生を防ぐものである。 As a result, generation of static electricity is prevented.
なお、本実施の形態では、イオンブロー用の前記ガスとして、ドライエアー31を用いる場合を説明するが、ドライエアー31を用いることにより、不活性ガスなどの場合とは異なり、ドライエアー31の供給ユニットを簡易的なユニットとすることができるため、前記ドライエアー31の供給ユニットを備えた前記各除電部を比較的簡単な構造のものとすることができる。
In this embodiment, the case where
その結果、除電機能を兼ね備えたモールド装置のコストを抑えることができる。 As a result, it is possible to reduce the cost of the molding apparatus having a charge eliminating function.
また、本実施の形態の半導体装置の製造方法のモールド工程で用いる上側フィルム8および下側フィルム9は、表裏両面に微細な凹凸が形成されている(両フィルムの前記微細な凹凸は、モールド金型10内でモールド樹脂29と接触する少なくとも一方の面に形成されていればよいが、表裏両面に形成されている方が好ましいため、本実施の形態では、両面に形成されている場合を説明する)ものである。
Also, the
前記微細な凹凸は、その凹凸における凹部の凹量または凸部の凸量が、モールドによって封止部6が形成された際に、その封止部6の表面に文字や記号などのインクを付すことが可能な程度の凹凸として形成されたものであり、梨地加工によって形成される。その凹凸量は、例えば、1μm以上であるが、実際のフィルムなどにおける梨地加工技術を考慮した場合、最大6から20μm、好ましくは10から15μm、最適には10μm程度である。
The minute unevenness is such that when the sealing
そこで、上側フィルム8と下側フィルム9とをモールド金型10の上型11と下型12のそれぞれの金型面11n,12iに配置する際には、相互のフィルムの前記微細な凹凸が形成された面を対向させて配置し(ただし、本実施の形態では、両フィルムの表裏両面に前記微細な凹凸が形成されている場合であるため、上側フィルム8および下側フィルム9において何れの面を対向させて配置してもよい)、この状態でモールドを行う。
Therefore, when the
さらに、上型11と下型12とで上側フィルム8および下側フィルム9を一対にしてモールド金型10に配置するが、図1に示すモールド装置のモールド金型10では、下型12のほぼ中央にポット12cとプランジャ12bとが配置されているため、図5に示すように、下側フィルム9を、下型12の金型面12iにおけるポット12c上を避けた両側に2列で配置している。
Further, the
すなわち、図1に示すモールド装置で用いる一対のフィルムのうち、図5に示すように、上側フィルム8は、上型11の金型面11nとほぼ同程度の幅を有する1枚のものであり、一方、下側フィルム9は、BGA基板2より大きい幅を有する2枚のフィルムである。
That is, among the pair of films used in the molding apparatus shown in FIG. 1, as shown in FIG. 5, the
なお、上側フィルム8および下側フィルム9を形成する材料としては、例えば、メチルペンテン樹脂を用いることが好ましく、このメチルペンテン樹脂を用いることにより、モールド工程で使用済みとなった上側フィルム8および下側フィルム9を焼却処分することが可能になる。
In addition, as a material which forms the
その結果、上側フィルム8および下側フィルム9を用いたモールドにおいても環境に悪影響を及ぼすことなくモールドすることがてきる。
As a result, the mold using the
次に、図6,図7を用いて、本実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるBGA30の構造を説明する。
Next, the structure of the
前記BGA30は、図1に示すモールド装置を用いて樹脂封止(モールド)が行われて組み立てられた低コストタイプのものである。
The
BGA30の構成は、主面1aに半導体集積回路が形成され、かつアルミニウムなどからなるパッド1bが設けられた半導体チップ1と、半導体チップ1を支持し、かつこの半導体チップ1のパッド1bに応じて配置されて設けられた基板電極2aを備えたBGA基板2と、BGA30の外部端子としてBGA基板2の裏面2cに取り付けられた複数のバンプ電極5と、半導体チップ1のパッド1bとこれに対応する基板電極2aとを電気的に接続する金線などのボンディングワイヤ4と、半導体チップ1およびボンディングワイヤ4を図1に示すモールド装置によってモールドして形成した封止部6とからなる。
The
ここで、BGA30の封止部6は、図1に示すモールド装置によってモールドされて形成されたものであるため、モールド金型10に配置された上側フィルム8および下側フィルム9の梨地加工によって封止部6の表面が粗面に形成されている。
Here, since the sealing
したがって、BGA30の組み立て完了後、封止部6に製品番号などの記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になるため、封止部6に記号や文字を容易に付すことができる。
Accordingly, after the assembly of the
また、BGA基板2は、例えば、3層配線構造のものである。
The
さらに、複数のバンプ電極5は、図7に示すように、BGA基板2の裏面2cにおいてそのほぼ中央付近のチップエリアを除いたその周囲に格子状に配列され、例えば、半田によって形成されたものである。
Further, as shown in FIG. 7, the plurality of
なお、半導体チップ1は、ペースト材などによってBGA基板2にマウントされている。
The
さらに、封止部6を形成するモールド樹脂29は、例えば、エポキシ系の熱硬化性樹脂などである。
Further, the
なお、モールドの際にはBGA基板2の裏面2cに下側フィルム9を密着させてモールドを行うため、BGA基板2の裏面2cにモールド樹脂29が付着することを阻止できる。
Since the
これにより、BGA基板2の裏面2cに薄いモールド樹脂29の膜が形成されることを防止でき、その結果、信頼性の高いバンプ接続が可能なBGA30を実現できる。
Thereby, it can prevent that the film | membrane of the
また、BGA基板2の裏面2cに薄いモールド樹脂29の膜が形成されることを防止できるため、モールド後にモールド樹脂29の前記薄い膜を除去する工程を省くことができる。
Further, since it is possible to prevent the thin film of the
その結果、BGA基板2に対してのバンプ形成または転写をスムーズに行うことができる。
As a result, bump formation or transfer to the
また、BGA30では、モールド時に、基板支持リード3aのBGA基板2側にもモールド樹脂29を周り込ませて、BGA基板2の側面周辺部をモールドしているため、基板支持リード3aの表側だけでなく、基板支持リード3aのBGA基板2側すなわち下側のBGA基板2の側面周辺部にも封止部6が形成されている。
Further, in the
これにより、封止部6とBGA基板2との接触面積が増えるため、両者の接合力を向上できるとともに、下型12のキャビティ12aの大きさを基準にした場合、BGA基板2の大きさを小さくすることができ、その結果、BGA30の低コスト化を図ることができる。
As a result, the contact area between the sealing
なお、基板支持リード3aは、例えば、銅などからなる薄板状のフレーム部材3に形成されているものである。
The
ここで、図1に示すモールド装置におけるモールド金型10は、BGA4個取りの1枚のフレーム部材3を用い、このフレーム部材3を2枚同時にモールドするものである。
Here, the
したがって、前記モールド装置では、1回のモールド動作で8個のBGA30の封止部6を形成できる。
Therefore, in the molding apparatus, eight sealing
つまり、複数個取りのために複数の半導体チップ1を搭載可能な多連のフレーム部材3を用いたものであり、基板支持リード3aは、モールド後に、フレーム部材3を個々のBGA30に切断された際にBGA30側に残留した部材である。
That is, a plurality of
これにより、1枚のフレーム部材3は、4つのBGA基板2を支持可能な基板支持リード3aと、この基板支持リード3aを支持する枠部3b(図15参照)とから構成される薄板状の部材である。
Thereby, one
次に、本実施の形態の半導体装置の製造方法を図18に示す製造プロセスフロー図にしたがって説明する。 Next, a method for manufacturing the semiconductor device of the present embodiment will be described with reference to a manufacturing process flowchart shown in FIG.
なお、前記半導体装置の製造方法は、図6および図7に示すBGA30の製造方法である。
The manufacturing method of the semiconductor device is a manufacturing method of the
まず、主面1aに半導体集積回路が形成された半導体チップ1を準備する。
First, a
一方、半導体チップ1を搭載可能な配線基板であるBGA基板2が取り付けられた図11に示すフレーム部材3を準備する。
On the other hand, a
ここで、フレーム部材3は、例えば、銅などからなる薄板状の部材であり、1枚のフレーム部材3から4個のBGA30が製造可能なように4枚のBGA基板2が各BGA領域に一列にほぼ等間隔に並んで取り付けられたものである。
Here, the
続いて、図18に示すステップS1によるフレーム部材供給とステップS2による半導体チップ供給とを行った後、半導体チップ1とBGA基板2とを接合するチップマウント(ダイボンドともいう)を行う(ステップS3)。
Subsequently, after the frame member supply in step S1 and the semiconductor chip supply in step S2 shown in FIG. 18 are performed, chip mounting (also referred to as die bonding) for bonding the
すなわち、各BGA基板2のチップ支持面2b上にペースト材を介して半導体チップ1をマウントする(固定する)。
That is, the
その後、半導体チップ1の複数の端子であるパッド1bとこれに対応するBGA基板2の複数の基板電極2aとをワイヤボンディングによって電気的に接続する(ステップS4)。
Thereafter, the
これによって、半導体チップ1の複数のパッド1bとそれぞれに対応するBGA基板2の複数の基板電極2aとがボンディングワイヤ4によって電気的に接続される。
As a result, the plurality of
なお、チップマウントとワイヤボンディングとを終えたフレーム部材3がチップ組み立て体7(図10(b)参照)となる。
The
その後、モールド工程を行う。まず、図1に示す前記モールド装置のローダ部13にモールドが行われるチップ組み立て体7を搬入する。
Thereafter, a molding process is performed. First, the
続いて、ローダ部13からフレーム整列部16にチップ組み立て体7をセットし、フレーム整列部16においてチップ組み立て体7の位置決めと整列とを行う。
Subsequently, the
さらに、フレーム搬送体15に円筒形のタブレットをセットするとともに、フレーム搬送体15によってフレーム整列部16から所望のチップ組み立て体7を吸着支持する。
Further, a cylindrical tablet is set on the
続いて、前記モールド装置のモールド金型10におけるポット12c(図2参照)を図5に示すポットクリーナ部24によってクリーニングする。
Subsequently, the
その後、表裏両面に微細な凹凸が形成された上側フィルム8すなわち表裏両面が梨地加工された上側フィルム8を上側フィルム供給ローラ19にセットし、この上側フィルム8の先端側を上型11と下型12との間を通して上側フィルム巻取りローラ20に巻き取り可能にセットする。
After that, the
同様に、表裏両面に微細な凹凸が形成された下側フィルム9すなわち表裏両面が梨地加工された下側フィルム9を下側フィルム供給ローラ21にセットし、上側フィルム8の場合と同様に下側フィルム9の先端側を上型11と下型12との間を通して、かつ上側フィルム8と対向させて下側フィルム巻取りローラ22に巻き取り可能にセットする。
Similarly, the
これにより、上型11と下型12との間に一対を成すフィルムである上側フィルム8と下側フィルム9とが対向した状態で配置される。
Thereby, the
ここで、図1に示すモールド装置のモールド金型10では、下型12のほぼ中央にポット12cとプランジャ12bとが配置されているため、図5に示すように、下側フィルム9を、下型12の金型面12iにおけるポット12c上を避けた両側に2列で配置している。
Here, in the molding die 10 of the molding apparatus shown in FIG. 1, since the
すなわち、上側フィルム8は、上型11の金型面11nとほぼ同程度の幅を有する1枚のシートであり、一方、下側フィルム9は、BGA基板2より大きい幅を有する2枚のシートである。
That is, the
また、モールド金型10の下型12には、図4に示すように、その金型面12iの外周にほぼ沿ったリング形状のOリング34が、金型面12iから僅かに突出するように配置されている。
Further, as shown in FIG. 4, the
その後、ステップS5によるフィルム除電を行う。 Thereafter, film neutralization is performed in step S5.
ここでは、図1に示すフィルム除電部25において、図8(a)に示すように、高電圧、例えば、10kVの高電圧が印加された除電用電極32間にドライエアー31を通してこのドライエアー31をイオン化する。
Here, in the film
さらに、フィルム除電部25において、イオン化されたドライエアー31を一対のフィルムすなわち上側フィルム8と下側フィルム9とに供給して上側フィルム8および下側フィルム9上に帯電する電荷33を図8(b)に示すように中和する。
Further, in the film
なお、図8は、一対のフィルムのうち、上側フィルム8のみの除電(イオンブロー)を説明した図であるが、下側フィルム9についても全く同様である。
FIG. 8 is a diagram for explaining the static elimination (ion blow) of only the
これにより、モールド前の未使用の上側フィルム8および下側フィルム9をイオンブローすることができ、その結果、上側フィルム8および下側フィルム9での静電気の発生を防ぐことができる。
Thereby, the unused
その後、図10(a)に示すように、上側フィルム巻取りローラ20および下側フィルム巻取りローラ22によって各フィルムを所定量巻き取り、これにより、図5に示すモールド金型10の上型11の金型面11nと下型12の金型面12iとに前記電荷中和済み、すなわちイオンブロー済みの上側フィルム8および下側フィルム9を配置するフィルム送り(ステップS6)を行う。
Thereafter, as shown in FIG. 10A, a predetermined amount of each film is taken up by the upper film take-up
続いて、モールド金型10上で上側フィルム8および下側フィルム9を予備加熱するとともに、適正なテンションを両フィルムに付与し、これによって、上側フィルム8および下側フィルム9のシワを伸ばす。
Subsequently, the
その後、ステップS7による金型除電を行う。 Then, the mold charge removal by step S7 is performed.
ここでは、図5に示す上型除電部26aおよび下型除電部26bを備えた金型除電部26において、図8(a)に示すように、高電圧、例えば、10kVの高電圧が印加された除電用電極32間にドライエアー31を通してこのドライエアー31をイオン化する。
Here, as shown in FIG. 8A, a high voltage, for example, a high voltage of 10 kV, is applied to the mold
さらに、金型除電部26において、図5に示すように、イオン化されたドライエアー31を上型11と下型12のそれぞれの金型面11n,12iに供給してそれぞれの金型面領域に帯電する電荷33(図8(b)参照)を中和する。
Furthermore, as shown in FIG. 5, in the mold
これにより、モールド後のモールド金型10をイオンブローすることができ、その結果、次ショットのモールドを行う際に、モールド金型10に静電気が発生していない状態でモールドを行うことができる。
As a result, the
したがって、モールド金型10上での静電気によるBGA30への静電破壊などの悪影響を防止できる。
Therefore, adverse effects such as electrostatic breakdown on the
次に、ステップS8によるフィルム吸引を行う。 Next, film suction is performed in step S8.
ここでは、図3に示す上側フィルム第1吸引部11gから、上型第1排気通路11iおよび吸引口11fを介して上側フィルム8を吸引し、上型11のキャビティ11a内面に沿うように上側フィルム8をキャビティ11a内面に密着させる。
Here, the
同様に、図4に示す下側フィルム第1吸引部12eから、下型第1排気通路12gおよび吸引口12dを介して下側フィルム9を吸引し、下型12のキャビティ12a内面に沿うように下側フィルム9をキャビティ12a内面に密着させる。
Similarly, the
続いて、前記フィルム吸引の状態で、本実施の形態の半導体装置の製造方法では、ステップS9に示すモールド金型10の空クランプを行う。 Subsequently, in the method of manufacturing a semiconductor device according to the present embodiment, the mold die 10 shown in step S9 is empty-clamped in the film suction state.
すなわち、上型11および下型12を閉じる型締めである空クランプを行い、金型面12iに配置されたOリング34によって上型11および下型12により形成された図9に示すキャビティ11a,12aやこれと連通するカル11b、ランナ11cなどの樹脂流路である樹脂充填部10aを密閉し、この密閉状態で上側フィルム8および下側フィルム9を吸引する。
That is, the
これにより、図9に示すように、上型11のキャビティ11a内面および下型12のキャビティ12a内面にそれぞれ上側フィルム8、下側フィルム9を沿わせて倣わせる。
Thereby, as shown in FIG. 9, the
その際、モールド金型10のプレス力により空クランプを行うため、下型12においてその金型面12iより突出したOリング34は図9に示すように潰れ、これにより、Oリング34の突出によるOリング34と金型面12iとの間に間隙が形成されることは防げ、その結果、上側フィルム8および下側フィルム9の吸引を確実に行うことができる。
At that time, since the empty clamp is performed by the pressing force of the
これにより、上型11のキャビティ11a内面および下型12のキャビティ12a内面にそれぞれ上側フィルム8、下側フィルム9が倣ってほぼ密着する。
As a result, the
この状態で、上型11および下型12の離反である型開きを行う。
In this state, the mold opening which is the separation of the
続いて、チップ組み立て体7を吸着支持したフレーム搬送体15をモールド金型10上に移動させ、下型12のポット12c内にタブレットをセットするとともに、図10(b)に示すように、キャビティ11a,12a上に配置した一対のフィルムである上側フィルム8と下側フィルム9との間に2組のチップ組み立て体7を配置する。
Subsequently, the
なお、2組のチップ組み立て体7は、下型12の金型面12iにおいて、ポット12cの両側にそれぞれ分けて2列に配置する。
The two sets of
したがって、1つのチップ組み立て体7のフレーム部材3上には4つの半導体チップ1が搭載されているため、このモールド金型10においては、1回のモールド動作で8つの半導体チップ1のモールドを行うことができる。
Therefore, since four
なお、下型12上にチップ組み立て体7を配置させた状態を図17に示す。
A state in which the
図17は、下型12上における基板支持リード3aとBGA基板2とキャビティ12aの位置関係を示したものであり、ここでは、BGA基板2上に固定された半導体チップ1とボンディングワイヤ4とを省略して示すとともに、BGA基板2を透過してその下側に見えるキャビティ12aを示したものである。
FIG. 17 shows the positional relationship among the
図17に示すように、チップ組み立て体7においてフレーム部材3の基板支持リード3aによって支持されたBGA基板2は、下型12のキャビティ12a上に配置されている。
As shown in FIG. 17, the
続いて、フレーム搬送体15を待機位置に戻す。
Subsequently, the
その後、フレーム搬送体15が待機位置に戻ったことを確認し、続いて、プレスによって下型12を上昇させて一対のモールド金型10である上型11と下型12とを図10(c)に示すようにクランプして、シール材であるOリング34により、上型11および下型12の型締め(クランプ)によって形成された図9に示すキャビティ11a,12aやこれと連通するカル11b、ランナ11cなどの樹脂流路である樹脂充填部10aを密閉する。
Thereafter, it is confirmed that the
なお、この段階で行う上型11と下型12のクランプは、図11(b)に示すように、例えば、面圧1から5kg/mm2 程度の1次(初期)クランプである。
The clamp of the
その後、この1次クランプの状態で、ステップS10により、モールドを行う。ここでは、上側フィルム8と下側フィルム9との間に図12(a)に示すように溶融されたモールド樹脂29(レジン)を供給して、モールド樹脂29の注入圧によりキャビティ11aと上側フィルム8、かつキャビティ12aと下側フィルム9の間で一部隙間36が形成される状態になるまで(キャビティ11a,12a内の上側フィルム8と下側フィルム9との間がモールド樹脂29によってほぼ充填された状態になるまで)キャビティ11a,12aにモールド樹脂29を注入する第1樹脂注入工程を行う。
Thereafter, molding is performed in the state of the primary clamp in step S10. Here, molten mold resin 29 (resin) is supplied between the
つまり、図12(a)に示すように、キャビティ11aおよびキャビティ12aの隙間36が、それぞれキャビティ11a,12aの隅部のみに形成される程度になるまで樹脂注入を行う。
That is, as shown in FIG. 12A, the resin is injected until the
その際、図14(a)に示すように、下側フィルム9とチップ組み立て体7のBGA基板2の裏面2cとをモールド樹脂29が入り込まない程度に密着させ、図15に示すように、上側フィルム8と下側フィルム9の間にモールド樹脂29を供給して、キャビティ11a,12a内面に上側フィルム8および下側フィルム9がそれぞれ沿うようにキャビティ11a,12aにモールド樹脂29を充填する。
At that time, as shown in FIG. 14A, the
なお、モールド樹脂29を注入する際には、図13(a),(b),(c)に示すように、図14(a)に示すゲート11dから順次モールド樹脂29を注入していき、図14(b)に示すように、図14(a)に示すチップ組み立て体7におけるフレーム部材3の基板支持リード3aの表裏両面側にモールド樹脂29を周り込ませてBGA基板2のチップ支持面2b側と側面周辺部とに図6(b)に示すように封止部6を形成する。
When injecting the
その際、図14(b)に示すように、キャビティ11a,12a内でモールド樹脂29がチップ組み立て体7のボンディングワイヤ4を覆った後、キャビティ11a,12aの真空引き(真空排気)37を行って上側フィルム8がキャビティ11a内面に沿うように、かつ下側フィルム9がキャビティ12a内面に沿うようにキャビティ11a,12aにモールド樹脂29を充填させる。
At this time, as shown in FIG. 14B, after the
すなわち、キャビティ11a,12a内を十分にモールド樹脂29によって充填し、図21の比較例に示すボイド35が形成される直前に真空引き(真空排気)37を行う。
That is, the
これにより、図22(a),(b)に示す比較例の真空引き38のように、上側フィルム8が減圧によって引っ張られてキャビティ11aから剥がれ、その結果、上側フィルム8の脱落によるワイヤ曲がりを防止できる。
Thereby, like the vacuuming 38 of the comparative example shown in FIGS. 22A and 22B, the
なお、図14(b)に示す真空引き(真空排気)37は、図3に示す上型11の減圧吸引部11lによって減圧用吸引口11k、エアベント11eおよび減圧用排気通路11mを介して行う。
Note that the vacuuming (evacuation) 37 shown in FIG. 14B is performed through the
続いて、キャビティ11a,12a内を真空引き37の状態すなわち減圧状態にしつつ、図15および図13(d),(e),(f)に示すように、順次キャビティ11a,12a内にモールド樹脂29を充填させていく。
Subsequently, while the
これにより、キャビティ11a,12a内のガス抜きを行いながらモールド樹脂29の
充填が行えるため、図21の比較例に示すようなボイド35の発生を防ぐことができる。
Thereby, since the
その結果、BGA30の耐吸湿性を向上でき、これにより、BGA30の品質および信頼性を向上できる。
As a result, the moisture absorption resistance of the
また、図12(a)に示すように、モールド樹脂29の注入過程において、キャビティ11aと上側フィルム8との隙間36およびキャビティ12aと下側フィルム9との隙間36が、それぞれキャビティ11a,12aの隅部のみに形成される程度になるまで(キャビティ11a,12a内におけるモールド樹脂29の充填割合が90%程度に到達するまで)樹脂注入を行った後(第1樹脂注入工程後)、面圧1から5kg/mm2 程度の前記1次クランプより大きな圧力(例えば、面圧10kg/mm2 以上)で上型11と下型12とを2次(本)クランプし、図12(b)に示すように、この状態でモールド樹脂29の注入圧により上側フィルム8および下側フィルム9が、キャビティ11a,12a内面のそれぞれの隅部まで密着してキャビティ11a,12aに沿うようにモールド樹脂29を充填させる。
Further, as shown in FIG. 12 (a), in the injection process of the
すなわち、前記2次クランプによってモールド金型10を閉じた状態で、モールド樹脂29の注入圧により、キャビティ11a,12aの隅々まで上側フィルム8、下側フィルム9が密着するまで樹脂注入を行う第2樹脂注入工程を行う。
That is, in the state where the
その結果、図12(c)に示すように、チップ組み立て体7にキャビティ11a,12aのそれぞれの形状に対応したBGA30の封止部6を形成できる。
As a result, as shown in FIG. 12C, the sealing
したがって、モールド樹脂の注入時の前記モールド金型のクランプ状態を前記1次クランプと前記2次クランプとの2段階に分けて行うことにより、比較的クランプ力の弱い前記1次クランプ時にキャビティ11a,12a内面の形状にほぼ完全に沿うように上側フィルム8および下側フィルム9を微移動させることができ、その結果、キャビティ11a,12a内における上側フィルム8および下側フィルム9の弛みを取り除くことができる。
Therefore, by performing the clamping state of the mold at the time of injection of the mold resin in two stages of the primary clamp and the secondary clamp, the
これにより、BGA30の封止部6の外観形状の品質を低下させることなくモールドでき、その結果、BGA30の封止部6の外観品質を向上できる。
Thereby, it can mold, without reducing the quality of the external shape of the sealing
モールド樹脂29の充填完了後、図2に示す減圧吸引部11lによるキャビティ11a,12a内の真空引き37(図14(b)参照)すなわち減圧を停止し、モールド樹脂29を硬化させる。
After the filling of the
モールド完了後、プレスによって下型12を下降させ、モールド金型10の型開きを行い、その後、チップ組み立て体7をキャビティ11a,12aから離型させる。
After completion of the molding, the
その際、本実施の形態では、前記型開き後、数秒間、好ましくは、2〜3秒間経過させ、上側フィルム8および下側フィルム9を冷やした後、チップ組み立て体7をキャビティ11a,12aから離型させる。
At this time, in the present embodiment, after the mold opening, several seconds, preferably 2-3 seconds have elapsed, and after cooling the
ここでは、まず、下型12の下降により、上側フィルム8からチップ組み立て体7を剥離し、この時点で、数秒間、好ましくは、2〜3秒間経過させ、その後、チップ組み立て体7をフレーム取り出し部17のフレームチャックによって把持し、上方に引き上げて下側フィルム9からチップ組み立て体7を剥離する。
Here, first, the
なお、2〜3秒間経過した後、チップ組み立て体7を上方に引き上げて下側フィルム9から剥離することにより、下側フィルム9が冷えるため、下側フィルム9の切断を防止できる。
In addition, since the
続いて、上側フィルム第1吸引部11gによる上側フィルム8の上型11への吸引を停止し、その後、吸引から吐出に切り換えて、図10(d)に示すように、図3に示す上側フィルム第1吸引部11gによって吸引口11fから剥離用エアー39を突出させ、上型11のキャビティ11aから上側フィルム8を剥離させる。
Subsequently, the upper film
同様にして、下側フィルム第1吸引部12eによる下側フィルム9の下型12への吸引を停止し、その後、吸引から吐出に切り換えて、図4に示す下側フィルム第1吸引部12eによって吸引口12dから剥離用エアー39を突出させ、下型12のキャビティ12aから下側フィルム9を剥離させる。
Similarly, suction to the
続いて、ステップS11により、フィルム巻き取りを行う。 Then, film winding is performed by step S11.
ここでは、上側フィルム巻取りローラ20および下側フィルム巻取りローラ22を回転
させて、上側フィルム8および下側フィルム9のモールドに使用された部分を巻き取る。
Here, the upper film take-up
これにより、上側フィルム8および下側フィルム9が順送りされ、その結果、図2に示すモールド金型10の上型11の金型面11nおよび下型12の金型面12iには、未使用の上側フィルム8および下側フィルム9がそれぞれ配置される。
As a result, the
また、フィルム巻き取りの際には、使用済み上側フィルム除電部41aと使用済み下側フィルム除電部41bとにより、それぞれ使用済みの上側フィルム8および下側フィルム9を除電する使用済みフィルム除電(ステップS12)を行う。
Further, when the film is wound, the used upper
すなわち、上側フィルム8および下側フィルム9のそれぞれのモールドに使用された部分にイオン化されたドライエアー31を供給してそれぞれのフィルム上に帯電する電荷33(図8(a)参照)を中和する。
In other words, the ionized
これにより、上側フィルム巻取りローラ20や下側フィルム巻取りローラ22などのフィルム巻き取り部では、非常に高い電位の静電気が発生するため、使用済み上側フィルム除電部41aと使用済み下側フィルム除電部41bのイオンブローにより、それぞれのフィルム上の静電気を確実に除去することができる。
As a result, in the film winding portions such as the upper
その後、ステップS13により、製品取り出しを行う。 Thereafter, the product is taken out in step S13.
ここでは、フレーム取り出し部17によってモールド済みのチップ組み立て体7を取り出し、図5に示すポットクリーナ部24によってポット12c内のレジンバリを吸引する。
Here, the molded
続いて、取り出したモールド済みのチップ組み立て体7を図1に示すゲートブレーク部18によってカルブレークし、これにより、フレーム部材3に付着した残留樹脂とチップ組み立て体7とを分離する。
Subsequently, the molded
ブレーク完了後、フレーム取り出し部17によってモールド済みのチップ組み立て体7をフレーム収納部14まで搬送し、フレーム収納部14にチップ組み立て体7を順次収容していく。
After the break is completed, the molded
その際、チップ組み立て体7をフレーム収納部14に収容する直前に、ステップS14に示す製品除電を行う。
At that time, immediately before the
ここでは、図1に示す製品除電部27において、図8(a)に示すように、高電圧、例えば、10kVの高電圧が印加された除電用電極32間にドライエアー31を通してこのドライエアー31をイオン化する。
Here, in the product
さらに、製品除電部27において、図1に示すように、イオン化されたドライエアー31をチップ組み立て体7に供給してチップ組み立て体7上に帯電する前記電荷33(図8(a)参照)を中和する。
Further, as shown in FIG. 1, the product
これにより、モールド済みのチップ組み立て体7をイオンブローすることができ、その結果、チップ組み立て体7に静電気が発生していない状態でこれらを次工程に送ることができる。
Thereby, the molded
したがって、次工程で組み立てるBGA30への悪影響を防止できる。
Accordingly, adverse effects on the
モールドによる封止部6の形成後、チップ組み立て体7のフレーム部材3からBGA基板2を含む個々のBGA領域を切断して分離する。
After formation of the sealing
すなわち、型切断によって、フレーム部材3の枠部3bから基板支持リード3aを切断・分離(ステップS15)し、これにより、モールド済みの個々のBGA基板2を取得する。
That is, the
その後、BGA基板2の裏面2cに、外部端子として複数のバンプ電極5を半田転写または半田印刷などによって形成するバンプ電極形成(ステップS16)を行い、かつ溶融して取り付け、これにより、BGA30を組み立てることができる。
After that, bump electrode formation (step S16) for forming a plurality of
続いて、BGA30の所定の検査を行い、図6および図7に示すBGA30の製造を完了する(ステップS17)。
Subsequently, a predetermined inspection of the
本実施の形態の半導体装置の製造方法によれば、BGA30のモールドを行う際に、チップ組み立て体7をキャビティ12aに配置する前に、一度モールド金型10を閉じて空クランプし、この型締め(空クランプ)によって形成された図9に示すキャビティ11a,12aやこれと連通するカル11b、ランナ11cなどの樹脂流路である樹脂充填部10aをOリング34によって密閉し、この密閉状態で上側フィルム8および下側フィルム9を吸引して上型11および下型12のキャビティ11a,12a内面にそれぞれの前記フィルムを沿わせ、その後、一度型開きを行ってチップ組み立て体7をキャビティ12aに配置した後、再度型締めを行ってモールドを行うことにより、それぞれのキャビティ11a,12aの内面に上側フィルム8、下側フィルム9を沿わせた状態でモールド樹脂29の充填を行うことができるため、上型11のキャビティ11aにおける上側フィルム8の垂れ下がりや下型12のキャビティ12aにおける下側フィルム9の浮き上がりを防止できる。
According to the manufacturing method of the semiconductor device of the present embodiment, when the
これにより、上型11側では、上側フィルム8の垂れ下がりが発生しないため、チップ組み立て体7のボンディングワイヤ4への上側フィルム8の接触を防止でき、したがって、モールド時のボンディングワイヤ4の断線の発生を防止できる。
Thereby, since the
その結果、このチップ組み立て体7から製造されるBGA30の歩留りを向上できる。
As a result, the yield of the
また、下型12側では、下側フィルム9の浮き上がりが発生しないため、チップ組み立て体7をキャビティ12aの適切な位置に配置してモールド樹脂29の充填を行うことができ、したがって、BGA基板2(チップ支持基板)の裏面2c以外の箇所が封止部6から露出するなどのモールド不良の発生を防止できる。
Further, since the
その結果、前記同様、このチップ組み立て体7から製造されるBGA30の歩留りを向上できる。
As a result, the yield of the
なお、BGA30においては、モールド時に、チップ組み立て体7のBGA基板2の裏面2cに下側フィルム9を密着させてモールドすることにより、BGA基板2の裏面2c(バンプ電極5を取り付ける面)にモールド樹脂29を付着させずにモールドすることができる。
In the
すなわち、モールド時のBGA基板2の側面から裏面2cへのモールド樹脂29の侵入を阻止できるため、BGA基板2の裏面2cに薄いモールド樹脂29の膜が形成されることを防止できる。
That is, since the
その結果、信頼性の高いバンプ接続が可能なBGAを実現できる。 As a result, a BGA capable of highly reliable bump connection can be realized.
さらに、BGA基板2の裏面2cに薄いモールド樹脂29の膜が形成されることを防止できるため、モールド後にモールド樹脂29の前記薄い膜を除去する工程を省くことができる。
Furthermore, since it is possible to prevent the thin film of the
その結果、BGA基板2に対してのバンプ形成または転写をスムーズに行うことができる。
As a result, bump formation or transfer to the
なお、モールド樹脂29をBGA基板2の裏面2cに付着させることなく、BGA基板2の側面にも封止部6を形成することができるため、BGA30において封止部6とBGA基板2との接合力の向上を図ることができる。
Since the sealing
また、BGA30においては、モールド金型10に配置された上側フィルム8および下側フィルム9の梨地加工によって封止部6の表面が粗面に形成されている。
Moreover, in BGA30, the surface of the sealing
その結果、組み立て完了後のBGA基板2の封止部6に製品番号などの記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になるため、封止部6に記号や文字を容易に付すことができる。
As a result, it is possible to apply ink even when marking is performed by printing when a symbol or character such as a product number is attached to the sealing
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
例えば、前記実施の形態では、チップ組み立て体7のキャビティ12aへの配置前に、空クランプを行った状態でのフィルム吸引により、キャビティ11a,12aの内面に上側フィルム8、下側フィルム9を沿わせる(倣わせる)方法を説明したが、チップ組み立て体7の配置前に上側フィルム8および下側フィルム9をそれぞれのキャビティ11a,12aに沿わせる他の方法としては、図19の他の実施の形態に示すように、チップ組み立て体7(図17参照)の配置前に型開きを行った状態で、それぞれのキャビティ11a,12aの形状に対応した押圧ブロック42を用い、この押圧ブロック42をキャビティ11a,12aのそれぞれの内面に押圧してキャビティ11a,12aの内面にそれぞれ上側フィルム8、下側フィルム9を沿わせた(倣わせた)後、キャビティ11a,12aから押圧ブロック42を取り除き、その後、両フィルム間にチップ組み立て体7を配置して型締めを行った後、モールドしてもよい。
For example, in the above-described embodiment, the
また、前記実施の形態のBGA30(半導体装置)の製造方法のモールド工程においては、円筒形のタブレットを用いる場合を説明したが、前記タブレットの変形例として棒状タブレットを用いてもよく、その際のモールド後の樹脂ランナ部40の形状を図20に示す。
Moreover, in the molding process of the manufacturing method of BGA30 (semiconductor device) of the said embodiment, although the case where a cylindrical tablet was used was demonstrated, you may use a rod-shaped tablet as a modification of the said tablet, and in that case The shape of the
つまり、前記棒状タブレットを用いることにより、図20(a),(b)に示すように、樹脂ランナ部40の長さを短くできるとともに、隣接する封止部6の間隔も短くできるため、その結果、モールド樹脂29の使用量を低減することができる。
That is, by using the bar-shaped tablet, as shown in FIGS. 20 (a) and 20 (b), the length of the
また、前記実施の形態においては、上型11を第1の金型とし、下型12を第2の金型としたが、両者の関係は、その反対であってもよい。
Moreover, in the said embodiment, although the upper mold |
つまり、上型11を第2の金型とし、下型12を第1の金型としてもよい。
That is, the
同様に、フィルムについても、上側フィルム8を第1のフィルム、下側フィルム9を第2のフィルムとしてもよい。
Similarly, the
また、前記実施の形態では、第1および第2のフィルムを用いる場合について説明したが、前記フィルムは、何れか一方のみを用いてもよい。 Moreover, although the said embodiment demonstrated the case where the 1st and 2nd film was used, the said film may use only any one.
例えば、第1のフィルムのみを用いて、半導体装置の封止部を形成する金型の金型面領域にのみ前記第1のフィルムを配置し、これによってモールドを行うものである。 For example, only the first film is used, and the first film is disposed only in the mold surface area of the mold that forms the sealing portion of the semiconductor device, thereby performing molding.
また、前記実施の形態においては、モールド金型10において下型12を稼動側としたが、これに限らず上型11を稼動側としてもよい。
Moreover, in the said embodiment, although the lower mold |
さらに、前記実施の形態では、半導体装置の一例としてBGA30を取り上げて説明したが、前記半導体装置は、BGA30に限定されるものではなく、樹脂封止(モールド)が行われる半導体装置であれば、例えば、CSP(Chip Scale Package) やQFN(Quad Flat Non-leaded package)などであってもよい。 Furthermore, in the said embodiment, although BGA30 was taken up and demonstrated as an example of a semiconductor device, the said semiconductor device is not limited to BGA30, If it is a semiconductor device by which resin sealing (molding) is performed, For example, a CSP (Chip Scale Package) or a QFN (Quad Flat Non-leaded package) may be used.
本発明は、半導体装置の製造技術に好適である。 The present invention is suitable for semiconductor device manufacturing technology.
1 半導体チップ
1a 主面
1b パッド
2 BGA基板
2a 基板電極
2b チップ支持面
2c 裏面
3 フレーム部材
3a 基板支持リード
3b 枠部
4 ボンディングワイヤ
5 バンプ電極
6 封止部
7 チップ組み立て体
8 上側フィルム(第2のフィルム)
9 下側フィルム(第1のフィルム)
10 モールド金型
10a 樹脂充填部
11 上型(第1の金型)
11a キャビティ
11b カル
11c ランナ
11d ゲート
11e エアベント
11f 吸引口
11g 上側フィルム第1吸引部
11h 上側フィルム第2吸引部
11i 上型第1排気通路
11j 上型第2排気通路
11k 減圧用吸引口
11l 減圧吸引部
11m 減圧用排気通路
11n 金型面
11p 減圧用吸引通路
12 下型(第2の金型)
12a キャビティ
12b プランジャ
12c ポット
12d 吸引口
12e 下側フィルム第1吸引部
12f 下側フィルム第2吸引部
12g 下型第1排気通路
12h 下型第2排気通路
12i 金型面
13 ローダ部
14 フレーム収納部
15 フレーム搬送体
16 フレーム整列部
17 フレーム取り出し部
18 ゲートブレーク部
19 上側フィルム供給ローラ
20 上側フィルム巻取りローラ
21 下側フィルム供給ローラ
22 下側フィルム巻取りローラ
23 ガイドローラ
24 ポットクリーナ部
25 フィルム除電部
25a 上側フィルム除電部
25b 下側フィルム除電部
26 金型除電部
26a 上型除電部
26b 下型除電部
27 製品除電部
28 ノズル
29 モールド樹脂
30 BGA(半導体装置)
31 ドライエアー
32 除電用電極
33 電荷
34 Oリング(シール材)
35 ボイド
36 隙間
37,38 真空引き
39 剥離用エアー
40 樹脂ランナ部
41a 使用済み上側フィルム除電部
41b 使用済み下側フィルム除電部
42 押圧ブロック
DESCRIPTION OF
9 Lower film (first film)
DESCRIPTION OF
31
35
Claims (8)
(b)フィルムを準備する工程と、
(c)半導体チップを備えた組み立て体を準備する工程と、
(d)前記第1金型面と前記第2金型面との間に前記フィルムを配置する工程と、
(e)前記吸引孔を介して前記フィルムを吸引し、前記フィルムを前記モールド金型の前記第2金型面に密着させる工程と、
(f)前記組み立て体を前記モールド金型の前記第2金型面上に前記フィルムを介して配置する工程と、
(g)前記上型および前記下型を型締めする工程と、
(h)前記キャビティ内にモールド樹脂を供給し、前記半導体チップを封止する封止部を形成する工程と、
(i)前記上型と前記下型を型開する工程と、
(j)前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程と、
を含むことを特徴とする半導体装置の製造方法。 (A) Formed on a first mold surface and an upper mold having a cavity formed on the first mold surface, a second mold surface facing the first mold surface, and the second mold surface A step of preparing a mold die composed of the suction holes and a lower mold having a sealing material provided around the suction holes;
(B) preparing a film;
(C) preparing an assembly including a semiconductor chip;
(D) disposing the film between the first mold surface and the second mold surface;
(E) sucking the film through the suction hole and bringing the film into close contact with the second mold surface of the mold;
(F) disposing the assembly on the second mold surface of the mold through the film;
(G) a step of clamping the upper mold and the lower mold;
(H) supplying a mold resin into the cavity and forming a sealing portion for sealing the semiconductor chip;
(I) opening the upper mold and the lower mold;
(J) releasing the assembly having the sealing portion formed from the mold;
A method for manufacturing a semiconductor device, comprising:
前記(e)工程の後で、かつ前記(f)工程の前に、
(e1)前記上型と前記下型を型締めする工程と、
(e2)前記吸引孔を介して前記フィルムをさらに吸引する工程と、
(e3)前記上型と前記下型を型開きする工程と、
を含むことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
After the step (e) and before the step (f),
(E1) a step of clamping the upper mold and the lower mold;
(E2) a step of further sucking the film through the suction holes;
(E3) opening the upper mold and the lower mold;
A method for manufacturing a semiconductor device, comprising:
前記(e)工程では、前記シール材は前記第2金型面から前記第1金型面に向かって突出しており、
前記(e1)工程及び前記(e2)工程では、前記第2金型面から突出していた前記シール材は潰されていることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 2.
In the step (e), the sealing material protrudes from the second mold surface toward the first mold surface,
In the step (e1) and the step (e2), the sealing material protruding from the second mold surface is crushed.
前記(j)工程の後、前記組み立て体の裏面に半田を転写または印刷によって形成することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
After the step (j), solder is formed on the back surface of the assembly by transfer or printing.
前記シール材は、シリコーン樹脂によって形成されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the sealing material is formed of a silicone resin.
前記シール材は、前記第2金型面の外周に沿ってリング状に設けられていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the sealing material is provided in a ring shape along the outer periphery of the second mold surface.
(b)フィルムを準備する工程と、
(c)半導体チップを備えた組み立て体を準備する工程と、
(d)前記第1金型面と前記第2金型面との間に前記フィルムを配置する工程と、
(e)前記吸引孔を介して前記フィルムを吸引し、前記フィルムを前記モールド金型の前記第1金型面に密着させる工程と、
(f)前記組み立て体を前記モールド金型の前記キャビティ内に配置する工程と、
(g)前記上型および前記下型を型締めする工程と、
(h)前記キャビティ内にモールド樹脂を供給し、前記半導体チップを封止する封止部を形成する工程と、
(i)前記上型と前記下型を型開きする工程と、
(j)前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程と、
を含むことを特徴とする半導体装置の製造方法。 (A) a first mold surface, a suction hole formed in the first mold surface, a cavity formed in the first mold surface, and an upper mold having a sealing material provided around the cavity; Preparing a mold mold comprising a lower mold having a second mold surface facing the first mold surface;
(B) preparing a film;
(C) preparing an assembly including a semiconductor chip;
(D) disposing the film between the first mold surface and the second mold surface;
(E) sucking the film through the suction holes, and bringing the film into close contact with the first mold surface of the mold,
(F) disposing the assembly in the cavity of the mold,
(G) a step of clamping the upper mold and the lower mold;
(H) supplying a mold resin into the cavity and forming a sealing portion for sealing the semiconductor chip;
(I) opening the upper mold and the lower mold;
(J) releasing the assembly having the sealing portion formed from the mold;
A method for manufacturing a semiconductor device, comprising:
前記組み立て体は、基板と、前記基板上に搭載された半導体チップと、前記基板の複数の電極と前記半導体チップの複数のパッドとを電気的に接続する複数のワイヤとを有していることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7.
The assembly includes a substrate, a semiconductor chip mounted on the substrate, and a plurality of wires that electrically connect a plurality of electrodes of the substrate and a plurality of pads of the semiconductor chip. A method of manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286926A JP4778494B2 (en) | 2007-11-05 | 2007-11-05 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286926A JP4778494B2 (en) | 2007-11-05 | 2007-11-05 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005026434A Division JP2005136440A (en) | 2005-02-02 | 2005-02-02 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103741A true JP2008103741A (en) | 2008-05-01 |
JP4778494B2 JP4778494B2 (en) | 2011-09-21 |
Family
ID=39437769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007286926A Expired - Fee Related JP4778494B2 (en) | 2007-11-05 | 2007-11-05 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4778494B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015120306A (en) * | 2013-12-24 | 2015-07-02 | アピックヤマダ株式会社 | Resin molding method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07164473A (en) * | 1993-12-15 | 1995-06-27 | Sumitomo Bakelite Co Ltd | Resin sealing method for semiconductor component, semiconductor sealing device and resin-sealed semiconductor component |
JPH08197567A (en) * | 1995-01-24 | 1996-08-06 | Apic Yamada Kk | Resin molding method and resin molding device |
JPH08294919A (en) * | 1995-04-26 | 1996-11-12 | Hitachi Ltd | Method and apparatus for molding |
JPH09107061A (en) * | 1995-05-02 | 1997-04-22 | Texas Instr Inc <Ti> | Lead frame without dam bar for sealing of molded component capsule |
JPH10323845A (en) * | 1997-05-23 | 1998-12-08 | Toshiba Silicone Co Ltd | Manufacture of silicone rubber o-ring and siliucone rubber o-ring |
JPH11317472A (en) * | 1998-03-06 | 1999-11-16 | Toshiba Corp | Semiconductor device and manufacture thereof |
-
2007
- 2007-11-05 JP JP2007286926A patent/JP4778494B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07164473A (en) * | 1993-12-15 | 1995-06-27 | Sumitomo Bakelite Co Ltd | Resin sealing method for semiconductor component, semiconductor sealing device and resin-sealed semiconductor component |
JPH08197567A (en) * | 1995-01-24 | 1996-08-06 | Apic Yamada Kk | Resin molding method and resin molding device |
JPH08294919A (en) * | 1995-04-26 | 1996-11-12 | Hitachi Ltd | Method and apparatus for molding |
JPH09107061A (en) * | 1995-05-02 | 1997-04-22 | Texas Instr Inc <Ti> | Lead frame without dam bar for sealing of molded component capsule |
JPH10323845A (en) * | 1997-05-23 | 1998-12-08 | Toshiba Silicone Co Ltd | Manufacture of silicone rubber o-ring and siliucone rubber o-ring |
JPH11317472A (en) * | 1998-03-06 | 1999-11-16 | Toshiba Corp | Semiconductor device and manufacture thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015120306A (en) * | 2013-12-24 | 2015-07-02 | アピックヤマダ株式会社 | Resin molding method |
Also Published As
Publication number | Publication date |
---|---|
JP4778494B2 (en) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW511260B (en) | Semiconductor device and its manufacture method | |
JP4243177B2 (en) | Manufacturing method of semiconductor device | |
KR102044420B1 (en) | Resin molding machine and method of resin molding | |
US20060186576A1 (en) | Resin sealing method for electronic part and mold used for the method | |
JP3970464B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2005305954A (en) | Method for molding optical element with resin sealing | |
JP2005101407A (en) | Manufacturing method for semiconductor device | |
JP2007251094A (en) | Resin sealing molding device of semiconductor chip | |
JP4397942B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2020026088A (en) | Workpiece carrying device, resin carrying device, and resin molding device | |
JP2007287944A (en) | Method for manufacturing semiconductor device for pop | |
JP2007237740A (en) | Photoelectron component, and method for manufacturing photoelectron component | |
JP3658258B2 (en) | Manufacturing method of semiconductor device | |
JP4012210B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP4778494B2 (en) | Manufacturing method of semiconductor device | |
JP2005136440A (en) | Manufacturing method of semiconductor device | |
JP5634467B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2003007951A (en) | Lead frame and manufacturing method of resin-sealing semiconductor device | |
WO2014006956A1 (en) | Film-like resin laminating device | |
JP2015185763A (en) | Hollow package for mounting semiconductor element | |
JP5119221B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP3139981B2 (en) | Resin sealing method and resin sealing device for chip size package | |
JP2005085832A (en) | Resin molding apparatus | |
JP6019471B2 (en) | Resin molding apparatus and resin molding method | |
JP2001217270A (en) | Method and apparatus manufacturing electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110701 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |