JPH11317407A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11317407A JPH11317407A JP12242398A JP12242398A JPH11317407A JP H11317407 A JPH11317407 A JP H11317407A JP 12242398 A JP12242398 A JP 12242398A JP 12242398 A JP12242398 A JP 12242398A JP H11317407 A JPH11317407 A JP H11317407A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- bpsg
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の多層金属配線におけるタングス
テンプラグが抜けにくい半導体装置及びその製造方法を
提供する。 【解決手段】 半導体基板１１上にノンドープのシリコ
ン酸化膜（ＮＳＧ膜）１２を形成した後、ＢＰＳＧ膜１
３を形成し、ＢＰＳＧ膜１３よりもドーパント濃度が低
いＢＰＳＧ膜１４を形成する。次に、コンタクト孔１５
を開孔すると、ＢＰＳＧ膜１３，１４のドーパント濃度
によるエッチング速度の違いによって異方性エッチング
が起こり、矩形のコンタクト孔１５が形成され、その
後、コンタクト孔１５内にタングステン膜１６を成長さ
せ、次にタングステン膜１５に化学機械研磨を施し、コ
ンタクト孔１５に埋込むように平坦化する。
テンプラグが抜けにくい半導体装置及びその製造方法を
提供する。 【解決手段】 半導体基板１１上にノンドープのシリコ
ン酸化膜（ＮＳＧ膜）１２を形成した後、ＢＰＳＧ膜１
３を形成し、ＢＰＳＧ膜１３よりもドーパント濃度が低
いＢＰＳＧ膜１４を形成する。次に、コンタクト孔１５
を開孔すると、ＢＰＳＧ膜１３，１４のドーパント濃度
によるエッチング速度の違いによって異方性エッチング
が起こり、矩形のコンタクト孔１５が形成され、その
後、コンタクト孔１５内にタングステン膜１６を成長さ
せ、次にタングステン膜１５に化学機械研磨を施し、コ
ンタクト孔１５に埋込むように平坦化する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に、金属配線のコンタクト孔の形成
方法に関するものであり、ＤＲＡＭなどのＬＳＩに適用
される。
製造方法に関し、特に、金属配線のコンタクト孔の形成
方法に関するものであり、ＤＲＡＭなどのＬＳＩに適用
される。
【０００２】
【従来の技術】近年、ＬＳＩの微細化が進み、これに伴
って配線のコンタクト孔の開孔部の径も小さくなってき
ている。これによって従来用いられてきたスパッタ技術
による金属堆積法はステップカバレージ不良のため使用
できなくなり、代わってＣＶＤ法によるタングステン成
長法が開発されてきた。この方法は物理的なスパッタと
違い、金属膜上に選択的に成長するため、コンタクト孔
のような開孔部にも完全に埋め込むことができる。
って配線のコンタクト孔の開孔部の径も小さくなってき
ている。これによって従来用いられてきたスパッタ技術
による金属堆積法はステップカバレージ不良のため使用
できなくなり、代わってＣＶＤ法によるタングステン成
長法が開発されてきた。この方法は物理的なスパッタと
違い、金属膜上に選択的に成長するため、コンタクト孔
のような開孔部にも完全に埋め込むことができる。
【０００３】しかし、タングステンをコンタクト孔の埋
設だけでなく、ウエハー全面に成膜し、パターニングす
ることによって配線として用いるブランケットータング
ステン配線は、アルミ配線に比べて抵抗率が高いため、
最近ではコンタクト孔の埋込部分だけにタングステンを
用い、配線部分にはアルミを用いたタングステンプラグ
法を用いるようになっている。これは選択的に、あるい
はバリア膜上に全面成膜したタングステンを、開孔部上
端で平坦になるように化学機械研磨により研磨して埋込
プラグを形成するものである。
設だけでなく、ウエハー全面に成膜し、パターニングす
ることによって配線として用いるブランケットータング
ステン配線は、アルミ配線に比べて抵抗率が高いため、
最近ではコンタクト孔の埋込部分だけにタングステンを
用い、配線部分にはアルミを用いたタングステンプラグ
法を用いるようになっている。これは選択的に、あるい
はバリア膜上に全面成膜したタングステンを、開孔部上
端で平坦になるように化学機械研磨により研磨して埋込
プラグを形成するものである。
【０００４】以下、図３を用いて、従来の、タングステ
ンプラグの形成方法を説明する。図３（ａ）〜図３
（ｄ）は従来の一方法を示す断面図である。
ンプラグの形成方法を説明する。図３（ａ）〜図３
（ｄ）は従来の一方法を示す断面図である。
【０００５】先ず、図３（ａ）に示すように、半導体基
板３１上に形成したノンドープのシリコン酸化膜（ＮＳ
Ｇ膜）３２を厚さ０．２μｍ程度に形成する。続いて、
ボロンホスホラスドープのシリコン酸化膜（ＢＰＳＧ
膜）３３を０．７μｍ程度に形成する。この後、フォト
リソグラフィー工程、エッチング工程によってコンタク
ト孔３４を開孔する。続いて、図３（ｂ）に示すよう
に、タングステンをＣＶＤ法により成長させ、コンタク
ト部に埋設し、タングステンプラグ３５を形成する。さ
らに、図３（ｃ）に示すように、化学機械研磨を用い、
研磨布３６によって表面を研磨する。
板３１上に形成したノンドープのシリコン酸化膜（ＮＳ
Ｇ膜）３２を厚さ０．２μｍ程度に形成する。続いて、
ボロンホスホラスドープのシリコン酸化膜（ＢＰＳＧ
膜）３３を０．７μｍ程度に形成する。この後、フォト
リソグラフィー工程、エッチング工程によってコンタク
ト孔３４を開孔する。続いて、図３（ｂ）に示すよう
に、タングステンをＣＶＤ法により成長させ、コンタク
ト部に埋設し、タングステンプラグ３５を形成する。さ
らに、図３（ｃ）に示すように、化学機械研磨を用い、
研磨布３６によって表面を研磨する。
【０００６】
【発明が解決しようとする課題】上記方法においては、
化学機械研磨によりタングステン膜を３５を研磨した際
に、図３（ｄ）に示すように、機械的な応力が働いてタ
ングステンプラグが抜け出てしまうといった問題が生じ
ていた。
化学機械研磨によりタングステン膜を３５を研磨した際
に、図３（ｄ）に示すように、機械的な応力が働いてタ
ングステンプラグが抜け出てしまうといった問題が生じ
ていた。
【０００７】そこで、本発明においては、タングステン
プラグが抜けることのない、信頼性の高い半導体装置及
びその製造方法を提供することを目的とする。
プラグが抜けることのない、信頼性の高い半導体装置及
びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、素子が形成された半導体基板上に、ＢＰＳＧ
層を形成する工程において、当該ＢＰＳＧ層の表面近傍
の上層部が、前記半導体基板に近い下層部よりも低い不
純物濃度を有するＢＰＳＧ層を形成する第１の工程と、
エッチングにより、前記ＢＰＳＧ層に、前記半導体基板
まで達するコンタクト孔を形成する第２の工程と、前記
第２の工程後、前記半導体基板上にタングステン膜を形
成する第３の工程と、前記タングステン膜を、平坦化す
る第４の工程とを備える。
造方法は、素子が形成された半導体基板上に、ＢＰＳＧ
層を形成する工程において、当該ＢＰＳＧ層の表面近傍
の上層部が、前記半導体基板に近い下層部よりも低い不
純物濃度を有するＢＰＳＧ層を形成する第１の工程と、
エッチングにより、前記ＢＰＳＧ層に、前記半導体基板
まで達するコンタクト孔を形成する第２の工程と、前記
第２の工程後、前記半導体基板上にタングステン膜を形
成する第３の工程と、前記タングステン膜を、平坦化す
る第４の工程とを備える。
【０００９】本発明の半導体装置の製造方法は、別の観
点では、前記第１の工程前に、前記半導体基板上に、ノ
ンドープのＳｉＯ2 （ＮＳＧ）膜を形成する工程を更に
含み、前記第１の工程で、少なくとも２層に分けて、そ
れぞれ互いに濃度の異なるＢＰＳＧ層を順次形成する
際、前記コンタクト孔の開孔部に最も近いＢＰＳＧ層の
濃度が、当該ＢＰＳＧ層に続くＢＰＳＧ層の濃度よりも
高くなるように積層形成する工程を有する。
点では、前記第１の工程前に、前記半導体基板上に、ノ
ンドープのＳｉＯ2 （ＮＳＧ）膜を形成する工程を更に
含み、前記第１の工程で、少なくとも２層に分けて、そ
れぞれ互いに濃度の異なるＢＰＳＧ層を順次形成する
際、前記コンタクト孔の開孔部に最も近いＢＰＳＧ層の
濃度が、当該ＢＰＳＧ層に続くＢＰＳＧ層の濃度よりも
高くなるように積層形成する工程を有する。
【００１０】本発明の半導体装置の製造方法は、更に別
の観点では、前記第１の工程前に、前記半導体基板上
に、ノンドープのＳｉＯ2 （ＮＳＧ）膜を形成する工程
を更に含み、前記第１の工程で、前記ＢＰＳＧ層に含ま
れる不純物濃度が、前記半導体基板から遠ざかるほど低
くなるような前記ＢＰＳＧ層を形成する工程を有する。
の観点では、前記第１の工程前に、前記半導体基板上
に、ノンドープのＳｉＯ2 （ＮＳＧ）膜を形成する工程
を更に含み、前記第１の工程で、前記ＢＰＳＧ層に含ま
れる不純物濃度が、前記半導体基板から遠ざかるほど低
くなるような前記ＢＰＳＧ層を形成する工程を有する。
【００１１】本発明の一態様においては、前記平坦化す
る第４の工程は、化学機械研摩もしくはエッチバックに
よる。
る第４の工程は、化学機械研摩もしくはエッチバックに
よる。
【００１２】本発明の半導体装置は、素子が形成された
半導体基板上に、前記半導体基板まで達するコンタクト
孔が形成されたＢＰＳＧ層と、前記コンタクト孔内に形
成され、前記コンタクト孔を介して、前記半導体基板と
接続しているタングステン膜とを備える半導体装置であ
って、前記コンタクト孔の開孔近傍の上部の径が、前記
半導体基板に近い下部の径よりも小さく、また、前記Ｂ
ＰＳＧ層に含まれる不純物濃度が、前記コンタクト孔の
開孔に近い上層部よりも、前記半導体基板に近い下層部
の方が高い。
半導体基板上に、前記半導体基板まで達するコンタクト
孔が形成されたＢＰＳＧ層と、前記コンタクト孔内に形
成され、前記コンタクト孔を介して、前記半導体基板と
接続しているタングステン膜とを備える半導体装置であ
って、前記コンタクト孔の開孔近傍の上部の径が、前記
半導体基板に近い下部の径よりも小さく、また、前記Ｂ
ＰＳＧ層に含まれる不純物濃度が、前記コンタクト孔の
開孔に近い上層部よりも、前記半導体基板に近い下層部
の方が高い。
【００１３】本発明の一態様においては、前記ＢＰＳＧ
層は、それぞれ互いに異なる濃度の不純物を含む少なく
とも２層のＢＰＳＧ層から成り、各ＢＰＳＧ層ごとに、
前記コンタクト孔の径が異なり、最上層の前記ＢＰＳＧ
層に含まれる不純物濃度は、それよりも下層の前記ＢＰ
ＳＧ層に含まれる不純物濃度よりも低い積層構造の前記
ＢＰＳＧ層を有する。
層は、それぞれ互いに異なる濃度の不純物を含む少なく
とも２層のＢＰＳＧ層から成り、各ＢＰＳＧ層ごとに、
前記コンタクト孔の径が異なり、最上層の前記ＢＰＳＧ
層に含まれる不純物濃度は、それよりも下層の前記ＢＰ
ＳＧ層に含まれる不純物濃度よりも低い積層構造の前記
ＢＰＳＧ層を有する。
【００１４】本発明の一態様においては、前記コンタク
ト孔が、該コンタクト孔の径が開孔に近い上部ほど小さ
くなる逆テーパ形状であり、前記ＢＰＳＧ層に含まれる
不純物濃度が、前記コンタクト孔の開孔に近い上層部ほ
ど低い。
ト孔が、該コンタクト孔の径が開孔に近い上部ほど小さ
くなる逆テーパ形状であり、前記ＢＰＳＧ層に含まれる
不純物濃度が、前記コンタクト孔の開孔に近い上層部ほ
ど低い。
【００１５】
【発明の実施の形態】以下、本発明の具体的ないくつか
の実施形態について、図面を参照して説明する。
の実施形態について、図面を参照して説明する。
【００１６】（第１の実施形態）図１（ａ）〜図１
（ｄ）は本発明の第１の実施形態の半導体装置を示す断
面図である。
（ｄ）は本発明の第１の実施形態の半導体装置を示す断
面図である。
【００１７】先ず、図１（ａ）に示すように、半導体基
板１１上にノンドープのシリコン酸化膜（ＮＳＧ膜）１
２を厚さ０．２μｍ程度に形成する。続いて、第１のボ
ロンホスホラスドープのシリコン酸化膜（ＢＰＳＧ膜）
１３を厚さ０．５μｍ程度に形成する。さらに、ＢＰＳ
Ｇ膜１３よりも、ドーパント濃度が低い第２のＢＰＳＧ
膜１４を厚さ０．２μｍ程度に形成する。
板１１上にノンドープのシリコン酸化膜（ＮＳＧ膜）１
２を厚さ０．２μｍ程度に形成する。続いて、第１のボ
ロンホスホラスドープのシリコン酸化膜（ＢＰＳＧ膜）
１３を厚さ０．５μｍ程度に形成する。さらに、ＢＰＳ
Ｇ膜１３よりも、ドーパント濃度が低い第２のＢＰＳＧ
膜１４を厚さ０．２μｍ程度に形成する。
【００１８】これらを形成した後、フォトリソグラフィ
ー工程、エッチング工程によってコンタクト孔を開孔す
る。この際、エッチング工程においては、異方性エッチ
ングの条件を用いることによって、図中ＢＰＳＧ膜１
３，１４のドーパント濃度の違いによって生じるエッチ
ング速度の違いにより、開孔される孔径が変わり、矩形
のコンタクト孔１５が形成される。これは、ドーパント
濃度が高いほどエッチングレートは速くなるからであ
る。
ー工程、エッチング工程によってコンタクト孔を開孔す
る。この際、エッチング工程においては、異方性エッチ
ングの条件を用いることによって、図中ＢＰＳＧ膜１
３，１４のドーパント濃度の違いによって生じるエッチ
ング速度の違いにより、開孔される孔径が変わり、矩形
のコンタクト孔１５が形成される。これは、ドーパント
濃度が高いほどエッチングレートは速くなるからであ
る。
【００１９】続いて、図１（ｂ）に示すように、タング
ステンをＣＶＤ法により成長させ、コンタクト部に埋設
し、タングステンプラグ１６を形成する。さらに、図１
（ｃ）に示すように、化学機械研磨（ＣＭＰ）を用い、
研磨布１７によって表面を研磨する。この際に機械的応
力によってタングステンプラグが抜けそうになっても、
矩形のコンタクト孔１５によって妨げられ、プラグの抜
けを防止でき、図１（ｄ）に示すようなコンタクトプラ
グが形成できる。
ステンをＣＶＤ法により成長させ、コンタクト部に埋設
し、タングステンプラグ１６を形成する。さらに、図１
（ｃ）に示すように、化学機械研磨（ＣＭＰ）を用い、
研磨布１７によって表面を研磨する。この際に機械的応
力によってタングステンプラグが抜けそうになっても、
矩形のコンタクト孔１５によって妨げられ、プラグの抜
けを防止でき、図１（ｄ）に示すようなコンタクトプラ
グが形成できる。
【００２０】（第２の実施形態）図２（ａ）〜図２
（ｄ）は本発明の第２の実施形態の半導体装置を示す断
面図である。
（ｄ）は本発明の第２の実施形態の半導体装置を示す断
面図である。
【００２１】先ず、図２（ａ）に示すように、半導体基
板２１上にノンドープのシリコン酸化膜（ＮＳＧ膜）２
２を厚さ０．２μｍ程度に形成する。続いて、ボロンホ
スホラスドープのシリコン酸化膜（ＢＰＳＧ膜）２３
を、通常の常圧ＣＶＤ装置にて、ＢＰＳＧ膜２３に含ま
れる不純物濃度が、半導体基板２１に近いほど高くなる
ように、膜厚方向にドーパント濃度を変化させて厚さ
０．７μｍ程度に形成する。
板２１上にノンドープのシリコン酸化膜（ＮＳＧ膜）２
２を厚さ０．２μｍ程度に形成する。続いて、ボロンホ
スホラスドープのシリコン酸化膜（ＢＰＳＧ膜）２３
を、通常の常圧ＣＶＤ装置にて、ＢＰＳＧ膜２３に含ま
れる不純物濃度が、半導体基板２１に近いほど高くなる
ように、膜厚方向にドーパント濃度を変化させて厚さ
０．７μｍ程度に形成する。
【００２２】これらを形成した後、フォトリソグラフィ
ー工程、エッチング工程によってコンタクト孔２４を開
孔する。この際、エッチング条件に異方性エッチングの
条件を用いることによって、ＢＰＳＧ膜のドーパント濃
度よって生じるエッチング速度の違いによって、図２
（ａ）中２４で示すような逆テーパー形状のホールが形
成される。これは、ドーパント濃度が濃くなるほどエッ
チングレートが速くなるためである。
ー工程、エッチング工程によってコンタクト孔２４を開
孔する。この際、エッチング条件に異方性エッチングの
条件を用いることによって、ＢＰＳＧ膜のドーパント濃
度よって生じるエッチング速度の違いによって、図２
（ａ）中２４で示すような逆テーパー形状のホールが形
成される。これは、ドーパント濃度が濃くなるほどエッ
チングレートが速くなるためである。
【００２３】続いて、図２（ｂ）に示すように、タング
ステンをＣＶＤ法により成長させ、コンタクト部に埋設
し、タングステンプラグ２５を形成する。さらに、図２
（ｃ）に示すように、化学機械研磨を用い、研磨布２６
によって表面を研磨する。この際に機械的応力によって
タングステンプラグが抜けそうになっても、逆テーパー
形状のコンタクト孔２５によって妨げられ、プラグの抜
けを防止でき、図２（ｄ）に示すようなコンタクトプラ
グが形成できる。
ステンをＣＶＤ法により成長させ、コンタクト部に埋設
し、タングステンプラグ２５を形成する。さらに、図２
（ｃ）に示すように、化学機械研磨を用い、研磨布２６
によって表面を研磨する。この際に機械的応力によって
タングステンプラグが抜けそうになっても、逆テーパー
形状のコンタクト孔２５によって妨げられ、プラグの抜
けを防止でき、図２（ｄ）に示すようなコンタクトプラ
グが形成できる。
【００２４】
【発明の効果】本発明によれば、膜特性によるドライエ
ッチング速度の相違を用いて、コンタクト孔の形状を、
開孔付近が狭くなるように形成し、タングステンプラグ
が機械的応力によって上部に抜けてしまう現象を防ぐこ
とができるため、信頼性の高い半導体装置およびその製
造方法を実現できる。
ッチング速度の相違を用いて、コンタクト孔の形状を、
開孔付近が狭くなるように形成し、タングステンプラグ
が機械的応力によって上部に抜けてしまう現象を防ぐこ
とができるため、信頼性の高い半導体装置およびその製
造方法を実現できる。
【図１】本発明の第１の実施形態を説明するための概略
断面図である。
断面図である。
【図２】本発明の第２の実施形態を説明するための概略
断面図である。
断面図である。
【図３】従来のコンタクトプラグの形成方法を示す概略
断面図である。
断面図である。
１１，２１，３１ 半導体基板 １２，２２，３２ ノンドープのシリコン酸化膜（ＮＳ
Ｇ膜） １３，２３，３３ 第１のＢＰＳＧ膜 １４ 第２のＢＰＳＧ膜 １５，２４，３４ コンタクト孔 １６，２５，３５ タングステンプラグ １７，２６，３６ 研磨布
Ｇ膜） １３，２３，３３ 第１のＢＰＳＧ膜 １４ 第２のＢＰＳＧ膜 １５，２４，３４ コンタクト孔 １６，２５，３５ タングステンプラグ １７，２６，３６ 研磨布
Claims (7)
- 【請求項１】 素子が形成された半導体基板上に、ＢＰ
ＳＧ層を形成する際に、前記ＢＰＳＧ層の表面近傍の上
層部が、前記半導体基板に近い下層部よりも低い不純物
濃度を有する前記ＢＰＳＧ層を形成する第１の工程と、 エッチングにより、前記ＢＰＳＧ層に、前記半導体基板
まで達するコンタクト孔を形成する第２の工程と、 前記第２の工程後、前記半導体基板上にタングステン膜
を形成する第３の工程と、 前記タングステン膜を平坦化する第４の工程とを備える
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の工程前に、前記半導体基板上
に、ノンドープのシリコン酸化膜を形成する工程を更に
含み、 前記第１の工程で、少なくとも２層に分けて、それぞれ
互いに濃度の異なる前記ＢＰＳＧ層を順次形成する際
に、前記コンタクト孔の開孔部に最も近い前記ＢＰＳＧ
層の濃度が、当該ＢＰＳＧ層に続く前記ＢＰＳＧ層の濃
度よりも高くなるように積層形成することを特徴とする
請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１の工程前に、前記半導体基板上
に、ノンドープのシリコン酸化膜を形成する工程を更に
含み、 前記第１の工程で、前記ＢＰＳＧ層に含まれる不純物濃
度が、前記半導体基板から遠ざかるほど低くなるような
前記ＢＰＳＧ層を形成することを特徴とする請求項１に
記載の半導体装置の製造方法。 - 【請求項４】 前記第４の工程は、化学機械研摩もしく
はエッチバックによることを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項５】 素子が形成された半導体基板上に、前記
半導体基板まで達するコンタクト孔が形成されたＢＰＳ
Ｇ層と、 前記コンタクト孔内に形成され、前記コンタクト孔を介
して、前記半導体基板と接続しているタングステン膜と
を備え、 前記コンタクト孔の開孔近傍の上部の径が、前記半導体
基板に近い下部の径よりも小さく、また、前記ＢＰＳＧ
層に含まれる不純物濃度が、前記コンタクト孔の開孔に
近い上層部よりも前記半導体基板に近い下層部の方が高
いことを特徴とする半導体装置。 - 【請求項６】 前記ＢＰＳＧ層は、それぞれ互いに異な
る濃度の不純物を含む少なくとも２層から成り、 各層ごとに、前記コンタクト孔の径が異なり、最上層に
含まれる不純物濃度は、それよりも下層に含まれる不純
物濃度よりも低いことを特徴とする請求項５に記載の半
導体装置。 - 【請求項７】 前記コンタクト孔が、当該コンタクト孔
の径が開孔に近い上部ほど小さくなる逆テーパ形状であ
り、前記ＢＰＳＧ層に含まれる不純物濃度が、前記コン
タクト孔の開孔に近い上層部ほど低いことを特徴とする
請求項５に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12242398A JPH11317407A (ja) | 1998-05-01 | 1998-05-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12242398A JPH11317407A (ja) | 1998-05-01 | 1998-05-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317407A true JPH11317407A (ja) | 1999-11-16 |
Family
ID=14835474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12242398A Withdrawn JPH11317407A (ja) | 1998-05-01 | 1998-05-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11317407A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366635B1 (ko) * | 2000-11-01 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 금속 배선 및 그 제조방법 |
| US6600225B2 (en) | 2001-06-12 | 2003-07-29 | Oki Electric Industry Co, Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
-
1998
- 1998-05-01 JP JP12242398A patent/JPH11317407A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366635B1 (ko) * | 2000-11-01 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 금속 배선 및 그 제조방법 |
| US6600225B2 (en) | 2001-06-12 | 2003-07-29 | Oki Electric Industry Co, Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| US6919265B2 (en) | 2001-06-12 | 2005-07-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344615B2 (ja) | 半導体装置の製造方法 | |
| US6207533B1 (en) | Method for forming an integrated circuit | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| KR100385112B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2000188330A (ja) | デュアルダマシン配線の形成方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP3487051B2 (ja) | 半導体装置の製造方法 | |
| JPH11317407A (ja) | 半導体装置及びその製造方法 | |
| JPH09312291A (ja) | 半導体装置及びその製造方法 | |
| JP2002299343A (ja) | 半導体装置の製造方法 | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JPH10172969A (ja) | 半導体装置の製造方法 | |
| US6559030B1 (en) | Method of forming a recessed polysilicon filled trench | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| US5077236A (en) | Method of making a pattern of tungsten interconnection | |
| JPH10242269A (ja) | 半導体装置の製造方法 | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| US11232981B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JP2001284354A (ja) | 半導体装置の製造方法 | |
| JP3235542B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |