JPH11312789A - 保護構造 - Google Patents
保護構造Info
- Publication number
- JPH11312789A JPH11312789A JP7139499A JP7139499A JPH11312789A JP H11312789 A JPH11312789 A JP H11312789A JP 7139499 A JP7139499 A JP 7139499A JP 7139499 A JP7139499 A JP 7139499A JP H11312789 A JPH11312789 A JP H11312789A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- potential
- region
- regions
- protection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】 回路を静電放電から保護するための構造の実
現。 【解決手段】 特に静電放電に対して保護すべき回路(1
6)の外部端子(A) に接続された保護構造は、第１の伝導
タイプを有する３つの拡散領域(34 ，35，36) によって
形成され、３つの拡散領域(34 ，35，36) は、第２の伝
導タイプを有するウェル領域(32)に形成され、ウェル領
域(32)は、第１の伝導タイプの半導体基板(30)に形成さ
れ、３つの拡散領域(34 ，35，36) のうちの２つの拡散
領域(34 ，36) は、リファレンス電位(Vss) に接続さ
れ、他の拡散領域(35)は、外部端子に接続される。
現。 【解決手段】 特に静電放電に対して保護すべき回路(1
6)の外部端子(A) に接続された保護構造は、第１の伝導
タイプを有する３つの拡散領域(34 ，35，36) によって
形成され、３つの拡散領域(34 ，35，36) は、第２の伝
導タイプを有するウェル領域(32)に形成され、ウェル領
域(32)は、第１の伝導タイプの半導体基板(30)に形成さ
れ、３つの拡散領域(34 ，35，36) のうちの２つの拡散
領域(34 ，36) は、リファレンス電位(Vss) に接続さ
れ、他の拡散領域(35)は、外部端子に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、回路を静電放電か
ら保護するための構造に関する。本発明はまた、そのよ
うな基板に接続された回路の外部端子において、回路に
供給される電源電位よりも大きく、この回路の接地電位
よりも小さい電位の印加を可能にする集積回路に関す
る。
ら保護するための構造に関する。本発明はまた、そのよ
うな基板に接続された回路の外部端子において、回路に
供給される電源電位よりも大きく、この回路の接地電位
よりも小さい電位の印加を可能にする集積回路に関す
る。
【０００２】
【従来の技術】静電放電は、これにさらされる集積回路
において永続的な劣化を引き起こすということは周知で
ある。この現象は幅広く研究されており、数多くの集積
構造が、このような放電から当該回路を保護するために
作られている。このような保護を達成するための最も有
効な構造の１つは、ＳＣＲ（silicon controlled rect
ifier:シリコン制御整流器）と一般に呼ばれている。
において永続的な劣化を引き起こすということは周知で
ある。この現象は幅広く研究されており、数多くの集積
構造が、このような放電から当該回路を保護するために
作られている。このような保護を達成するための最も有
効な構造の１つは、ＳＣＲ（silicon controlled rect
ifier:シリコン制御整流器）と一般に呼ばれている。
【０００３】米国特許US 5,400,202は、ＳＣＲ構造を有
する静電放電保護回路を開示している。本願の図１及び
２はそれぞれ、この回路の回路図及び、この回路が形成
されている半導体基板の断面図を示す。本質的には、参
照番号１によって示される回路は、ＰＮＰ形のバイポー
ラトランジスタ12とＮＰＮ形のバイポーラトランジスタ
14とによって形成されるＳＣＲ構造10を有する。
する静電放電保護回路を開示している。本願の図１及び
２はそれぞれ、この回路の回路図及び、この回路が形成
されている半導体基板の断面図を示す。本質的には、参
照番号１によって示される回路は、ＰＮＰ形のバイポー
ラトランジスタ12とＮＰＮ形のバイポーラトランジスタ
14とによって形成されるＳＣＲ構造10を有する。
【０００４】トランジスタ12及び14は、保護されるべき
集積回路16のボンディングパッド15とこの回路のグラン
ドとの間にわたって結合される。より正確には、トラン
ジスタ12のエミッタ端子は、ボンディングパッド15に接
続され、かつトランジスタ14のコレクタ端子に抵抗Ｒｗ
を介して接続され、トランジスタ14のエミッタ端子はグ
ランドに接続され、トランジスタ12のコレクタは抵抗Ｒ
ｓを介してグランドに接続される。
集積回路16のボンディングパッド15とこの回路のグラン
ドとの間にわたって結合される。より正確には、トラン
ジスタ12のエミッタ端子は、ボンディングパッド15に接
続され、かつトランジスタ14のコレクタ端子に抵抗Ｒｗ
を介して接続され、トランジスタ14のエミッタ端子はグ
ランドに接続され、トランジスタ12のコレクタは抵抗Ｒ
ｓを介してグランドに接続される。
【０００５】図２に示されるように、トランジスタ12は
Ｎ形の伝導性を有するウェル領域において形成される
が、この領域は参照符号「ＮＷＥＬＬ」によって示さ
れ、また、トランジスタ14はＰ- 形の伝導性を有する基
板に形成されるが、この基板は参照符号「ｐ−ｓｕｂ」
によって示される。ＮＷＥＬＬ領域の抵抗及び、ＳＣＲ
構造10が全体として形成される基板は、それぞれ抵抗Ｒ
ｗ及びＲｓと対応している。
Ｎ形の伝導性を有するウェル領域において形成される
が、この領域は参照符号「ＮＷＥＬＬ」によって示さ
れ、また、トランジスタ14はＰ- 形の伝導性を有する基
板に形成されるが、この基板は参照符号「ｐ−ｓｕｂ」
によって示される。ＮＷＥＬＬ領域の抵抗及び、ＳＣＲ
構造10が全体として形成される基板は、それぞれ抵抗Ｒ
ｗ及びＲｓと対応している。
【０００６】回路１はＮチャネル電界効果トランジスタ
18を更に有し、ＳＣＲ構造10のトリガ電圧をトランジス
タ18の降伏電圧に等しい値に低減する。
18を更に有し、ＳＣＲ構造10のトリガ電圧をトランジス
タ18の降伏電圧に等しい値に低減する。
【０００７】
【発明が解決しようとする課題】この保護回路１の欠点
の１つは、静電放電の後、トランジスタ18をトリガする
ことができず、それは前で引用した米国特許US 5,400,2
02でより詳細に述べられているように、このような放電
によって誘導される過電圧に対する耐性の良好なレベル
を保証しないということにある。
の１つは、静電放電の後、トランジスタ18をトリガする
ことができず、それは前で引用した米国特許US 5,400,2
02でより詳細に述べられているように、このような放電
によって誘導される過電圧に対する耐性の良好なレベル
を保証しないということにある。
【０００８】この欠点を克服するために、この米国特許
は別の保護構造（protective structure）を説明してい
る。しかし、これらの構造は、半導体工業における合理
化、空間要件及びコストに関する通常の関心事に十分な
答えを出しているわけではない。図１及び２を参照して
説明したような保護構造の別の欠点は、この構造によっ
て保護される回路の電源電位より大きい電位の印加も、
この回路の接地電位よりも小さい電位の印加もこの構造
ではできないということにある。
は別の保護構造（protective structure）を説明してい
る。しかし、これらの構造は、半導体工業における合理
化、空間要件及びコストに関する通常の関心事に十分な
答えを出しているわけではない。図１及び２を参照して
説明したような保護構造の別の欠点は、この構造によっ
て保護される回路の電源電位より大きい電位の印加も、
この回路の接地電位よりも小さい電位の印加もこの構造
ではできないということにある。
【０００９】更に本発明の出願人は、この欠点によっ
て、例えばアクティブなトランスポンダにおいて、保護
構造を実現することができないことを観測している。簡
単には、トランスポンダは、データ処理手段と、例えば
識別データを含む無線電気信号信号を受信しかつその逆
に、処理手段に提供される電気信号の形式でこのような
データに応答して提供するために構成されるコイル又は
アンテナと、を有する装置であることが想起されるであ
ろう。
て、例えばアクティブなトランスポンダにおいて、保護
構造を実現することができないことを観測している。簡
単には、トランスポンダは、データ処理手段と、例えば
識別データを含む無線電気信号信号を受信しかつその逆
に、処理手段に提供される電気信号の形式でこのような
データに応答して提供するために構成されるコイル又は
アンテナと、を有する装置であることが想起されるであ
ろう。
【００１０】電流トランスポンダは、データ処理手段に
提供される電源電位とトランスポンダの接地電位との間
に含まれる通常の動作範囲を超えるコイル電位に誘導す
る無線電気信号を受信することができる。本発明の目的
の１つは、保護されるべき回路の外部端子に接続するこ
とができる、静電誘導に対する保護構造を提供すること
であり、この構造により、上述の困難及び欠点を克服す
る。
提供される電源電位とトランスポンダの接地電位との間
に含まれる通常の動作範囲を超えるコイル電位に誘導す
る無線電気信号を受信することができる。本発明の目的
の１つは、保護されるべき回路の外部端子に接続するこ
とができる、静電誘導に対する保護構造を提供すること
であり、この構造により、上述の困難及び欠点を克服す
る。
【００１１】本発明の別の目的は、前述の回路の電源電
位よりも大きい電位と、回路の接地電位よりも小さい電
位とを前述の外部端子に印加することができるタイプの
保護構造を提供することである。本発明の別の目的は、
半導体工業における合理化、空間要件及びコストに関す
る通常の関心事を満足するタイプの保護構造を提供する
ことである。
位よりも大きい電位と、回路の接地電位よりも小さい電
位とを前述の外部端子に印加することができるタイプの
保護構造を提供することである。本発明の別の目的は、
半導体工業における合理化、空間要件及びコストに関す
る通常の関心事を満足するタイプの保護構造を提供する
ことである。
【００１２】
【課題を解決するための手段】これらの目的その他は請
求項１による保護構造によって達成される。その他に、
本発明の目的及び特徴は、添付された図面を参照して、
単に例として与えられる本発明の好適な実施例の詳細な
説明を読むことによってより明確になるであろう。
求項１による保護構造によって達成される。その他に、
本発明の目的及び特徴は、添付された図面を参照して、
単に例として与えられる本発明の好適な実施例の詳細な
説明を読むことによってより明確になるであろう。
【００１３】
【発明の実施の形態】本発明による保護構造は、外部端
子が当該回路の接地に関する端子に存在する電位の異常
な増加を引き起こす障害の場所であり得るようなあらゆ
る回路に対して接続できる。以下の説明では、参照符号
Ａは外部端子を示し、参照符号Ｖｄｄは当該回路に提供
される電源電位を示し、参照符号Ｖｓｓは当該回路の接
地電位を示す。
子が当該回路の接地に関する端子に存在する電位の異常
な増加を引き起こす障害の場所であり得るようなあらゆ
る回路に対して接続できる。以下の説明では、参照符号
Ａは外部端子を示し、参照符号Ｖｄｄは当該回路に提供
される電源電位を示し、参照符号Ｖｓｓは当該回路の接
地電位を示す。
【００１４】図３は本発明による、シリコン基板30に形
成された保護構造20の断面図を示す。この例としてだけ
であるが、基板30はＰ- 形の伝導性を有する。基板30で
は、Ｎ形の伝導性のウェル領域32が形成される。Ｐ+ 形
の伝導性を有する３つの拡散領域34，35，36はウェル領
域32に形成され、Ｐ+ 形の伝導性を有する２つの拡散領
域37，38は基板30に形成される。
成された保護構造20の断面図を示す。この例としてだけ
であるが、基板30はＰ- 形の伝導性を有する。基板30で
は、Ｎ形の伝導性のウェル領域32が形成される。Ｐ+ 形
の伝導性を有する３つの拡散領域34，35，36はウェル領
域32に形成され、Ｐ+ 形の伝導性を有する２つの拡散領
域37，38は基板30に形成される。
【００１５】領域34，35，36，37，38は次のように接続
される。領域34及び37は、電位Ｖｓｓを受信するために
互いに接続され、手段16のグランドに接続される。同様
に、領域36及び38は、互いに接続され、手段16のグラン
ドに接続される。領域35は外部端子Ａに接続される。当
業者は、保護構造20が公知のステップを有する集積回路
製造プロセスにより作ることができることに注目するで
あろう。それゆえ構造20の製造方法は、半導体製品製造
分野の知識を有する当業者にとっては明らかであると思
われる。それゆえ、直接得られる製品が図３に示される
タイプの構造であるこのタイプの方法は本明細書では詳
細には説明しない。
される。領域34及び37は、電位Ｖｓｓを受信するために
互いに接続され、手段16のグランドに接続される。同様
に、領域36及び38は、互いに接続され、手段16のグラン
ドに接続される。領域35は外部端子Ａに接続される。当
業者は、保護構造20が公知のステップを有する集積回路
製造プロセスにより作ることができることに注目するで
あろう。それゆえ構造20の製造方法は、半導体製品製造
分野の知識を有する当業者にとっては明らかであると思
われる。それゆえ、直接得られる製品が図３に示される
タイプの構造であるこのタイプの方法は本明細書では詳
細には説明しない。
【００１６】当業者は、Ｎ- Ｐ+ 接合は領域34〜36と領
域32との間にオーム接触を形成しないので、ウェル領域
32はどの電位にも接続されないことにも注目するであろ
う。換言すれば、ウェル領域32はフローティングのウェ
ルとして構成される。当業者は、領域34及び35と、領域
34及び35によって定められるウェル領域32の領域32a と
が、参照符号41によって下文で示される第１のＰＮＰ形
バイポーラトランジスタを形成していることにも注目す
るであろう。同様に、領域34及び35と、領域35及び36に
よって定められるウェル領域32の領域32b とが、参照符
号42によって下文で示される第２のＰＮＰ形バイポーラ
トランジスタを形成している。
域32との間にオーム接触を形成しないので、ウェル領域
32はどの電位にも接続されないことにも注目するであろ
う。換言すれば、ウェル領域32はフローティングのウェ
ルとして構成される。当業者は、領域34及び35と、領域
34及び35によって定められるウェル領域32の領域32a と
が、参照符号41によって下文で示される第１のＰＮＰ形
バイポーラトランジスタを形成していることにも注目す
るであろう。同様に、領域34及び35と、領域35及び36に
よって定められるウェル領域32の領域32b とが、参照符
号42によって下文で示される第２のＰＮＰ形バイポーラ
トランジスタを形成している。
【００１７】保護構造20の動作を、図４及び５を参照し
て説明する。図３を参照して既に前で説明され上記のよ
うな参照符号によって示される要素は例示を用いて言及
されているが、その要素は図４及び５に示される同じ要
素を示すということは言うまでもない。図４は、外部端
子Ａにおいて印加される電位の極性の機能として、保護
構造20の等価回路図を示す。以下の説明においては、参
照符号ＶＡは外部端子Ａに印加される電位を示し、参照
符号ＩＡはその端子に存在する電流強度を示す。図５は
電位ＶＡと強度ＩＡとの関係を例示する曲線50を示す。
て説明する。図３を参照して既に前で説明され上記のよ
うな参照符号によって示される要素は例示を用いて言及
されているが、その要素は図４及び５に示される同じ要
素を示すということは言うまでもない。図４は、外部端
子Ａにおいて印加される電位の極性の機能として、保護
構造20の等価回路図を示す。以下の説明においては、参
照符号ＶＡは外部端子Ａに印加される電位を示し、参照
符号ＩＡはその端子に存在する電流強度を示す。図５は
電位ＶＡと強度ＩＡとの関係を例示する曲線50を示す。
【００１８】電位ＶＡが電位Ｖｓｓよりも大きい場合に
ついて考える。この場合、ウェル領域32の電位は、電位
ＶＡがしきい値＋Ｖｂｄよりも小さい限りは実質的に電
位ＶＡに等しい。それゆえに、領域32と領域36とのＮ+
Ｐ- 接合のように、領域32と領域34とのＮ+ Ｐ- 接合は
逆バイアスを有する。その結果、図５に示されるよう
に、電位ＶＡが電位Ｖｓｓとしきい値＋Ｖｂｄとの間に
含まれるとき、強度ＩＡはゼロである。
ついて考える。この場合、ウェル領域32の電位は、電位
ＶＡがしきい値＋Ｖｂｄよりも小さい限りは実質的に電
位ＶＡに等しい。それゆえに、領域32と領域36とのＮ+
Ｐ- 接合のように、領域32と領域34とのＮ+ Ｐ- 接合は
逆バイアスを有する。その結果、図５に示されるよう
に、電位ＶＡが電位Ｖｓｓとしきい値＋Ｖｂｄとの間に
含まれるとき、強度ＩＡはゼロである。
【００１９】しきい値＋Ｖｂｄは、領域34〜36とウェル
領域32との間のＰ+ Ｎ- 接合の降伏電圧のしきい値を表
すことに注意する。単に例示を用いることによれば、有
益な半導体製品製造方法に対して、しきい値電圧Ｖｂｄ
はおおよそ１６ボルトであり得る。電位ＶＡがしきい値
電圧＋Ｖｂｄより大きくなるとき、上記のＰ+ Ｎ- 接合
において降伏が生じる。このように極性が与えられた領
域35とウェル領域32とのＰ + Ｎ- 接合は順方向にバイア
スされたダイオードに対応する。このように極性が与え
られた領域34とウェル領域32とのＰ+ Ｎ- 接合は逆方向
にバイアスされたダイオードに対応する。同様に、この
ように極性が与えられた領域36とウェル領域32とのＰ+
Ｎ- 接合は逆方向にバイアスされたダイオードに対応す
る。ウェル領域32はもはやフローティングのウェルでは
なく、領域34及び36の電位はしきい値＋Ｖｂｄに固定さ
れる。
領域32との間のＰ+ Ｎ- 接合の降伏電圧のしきい値を表
すことに注意する。単に例示を用いることによれば、有
益な半導体製品製造方法に対して、しきい値電圧Ｖｂｄ
はおおよそ１６ボルトであり得る。電位ＶＡがしきい値
電圧＋Ｖｂｄより大きくなるとき、上記のＰ+ Ｎ- 接合
において降伏が生じる。このように極性が与えられた領
域35とウェル領域32とのＰ + Ｎ- 接合は順方向にバイア
スされたダイオードに対応する。このように極性が与え
られた領域34とウェル領域32とのＰ+ Ｎ- 接合は逆方向
にバイアスされたダイオードに対応する。同様に、この
ように極性が与えられた領域36とウェル領域32とのＰ+
Ｎ- 接合は逆方向にバイアスされたダイオードに対応す
る。ウェル領域32はもはやフローティングのウェルでは
なく、領域34及び36の電位はしきい値＋Ｖｂｄに固定さ
れる。
【００２０】換言すれば、電位ＶＡはしきい値＋Ｖｂｄ
よりも大きくなるとき、バイポーラ効果は現われ、図５
に示されるように強度ＩＡは劇的に増加する。そして、
保護構造20は、図４(a) に示され、後で説明するように
接続されるバイポーラトランジスタ41及び42に電気的に
等しい。領域35はトランジスタ41及び42のエミッタを構
成し、領域34及び36はそれぞれその２つのトランジスタ
のコレクタを構成する。領域32a 及び32b はそれぞれト
ランジスタ41及び42のベースを構成する。トランジスタ
41及び42のベースは電気抵抗44を介して互いに接続され
るが、電気抵抗44は、領域32a と領域32b との間の、領
域32における抵抗性のある経路に対応する。
よりも大きくなるとき、バイポーラ効果は現われ、図５
に示されるように強度ＩＡは劇的に増加する。そして、
保護構造20は、図４(a) に示され、後で説明するように
接続されるバイポーラトランジスタ41及び42に電気的に
等しい。領域35はトランジスタ41及び42のエミッタを構
成し、領域34及び36はそれぞれその２つのトランジスタ
のコレクタを構成する。領域32a 及び32b はそれぞれト
ランジスタ41及び42のベースを構成する。トランジスタ
41及び42のベースは電気抵抗44を介して互いに接続され
るが、電気抵抗44は、領域32a と領域32b との間の、領
域32における抵抗性のある経路に対応する。
【００２１】次に、電位ＶＡが電気Ｖｓｓよりも小さい
場合について考える。状態は前述したものと同じであ
る。電位ＶＡが、電位Ｖｓｓと、しきい値＋Ｖｂｄの正
反対に等しいしきい値−Ｖｂｄとの間に含まれるとき、
強度ＩＡはゼロである。電位ＶＡがしきい値ーＶｂｄよ
りも小さいとき、保護構造20は図４(b)に示され、以下
で説明されるように接続されるバイポーラトランジスタ
41及び42に電気的に等しい。
場合について考える。状態は前述したものと同じであ
る。電位ＶＡが、電位Ｖｓｓと、しきい値＋Ｖｂｄの正
反対に等しいしきい値−Ｖｂｄとの間に含まれるとき、
強度ＩＡはゼロである。電位ＶＡがしきい値ーＶｂｄよ
りも小さいとき、保護構造20は図４(b)に示され、以下
で説明されるように接続されるバイポーラトランジスタ
41及び42に電気的に等しい。
【００２２】領域35はトランジスタ41及び42のコレクタ
を構成し、領域34及び36はそれぞれこれら２つのトラン
ジスタのエミッタを構成し、領域32a 及び32b はそれぞ
れトランジスタ41及び42のベースを構成する。当業者
は、保護構造20によって保護される回路の外部端子Ａ
の、電位ＶＡと強度ＩＡとの間の特徴的な特性は、上述
のタイプの従来の保護構造に対して特に２つの利点を達
成することを注目するであろう。
を構成し、領域34及び36はそれぞれこれら２つのトラン
ジスタのエミッタを構成し、領域32a 及び32b はそれぞ
れトランジスタ41及び42のベースを構成する。当業者
は、保護構造20によって保護される回路の外部端子Ａ
の、電位ＶＡと強度ＩＡとの間の特徴的な特性は、上述
のタイプの従来の保護構造に対して特に２つの利点を達
成することを注目するであろう。
【００２３】実際には、例えば保護された回路の外部端
子において、有害な放電の存在により、この回路に対す
る高い強度の電流の供給を含まず、通常の動作範囲を超
えるような過電圧に対する保護の機能を形成する。さら
に、本発明による保護構造の動作によって、（一般にお
およそ＋５Ｖである）供給電位より大きい、又は回路の
接地電位よりも小さい電位で動作しなければならない回
路に適用する場合にこの構造を実現できる。
子において、有害な放電の存在により、この回路に対す
る高い強度の電流の供給を含まず、通常の動作範囲を超
えるような過電圧に対する保護の機能を形成する。さら
に、本発明による保護構造の動作によって、（一般にお
およそ＋５Ｖである）供給電位より大きい、又は回路の
接地電位よりも小さい電位で動作しなければならない回
路に適用する場合にこの構造を実現できる。
【００２４】当業者は、本発明による保護構造が、半導
体製品工業における従来の製造プロセスのステップによ
って作ることができることに注目するであろう。当業者
は、本発明による保護構造が、簡単であり、コンパクト
であり、それゆえ高価ではないことに注目するであろ
う。当業者が、前述の詳細な説明について、本発明の範
囲を逸脱することなく様々に修正されることができるこ
とはいうまでもない。例を用いて、本発明の構造は、図
３〜５において説明される基板の伝導タイプの逆の伝導
タイプを有するシリコン基板に作ることができる。
体製品工業における従来の製造プロセスのステップによ
って作ることができることに注目するであろう。当業者
は、本発明による保護構造が、簡単であり、コンパクト
であり、それゆえ高価ではないことに注目するであろ
う。当業者が、前述の詳細な説明について、本発明の範
囲を逸脱することなく様々に修正されることができるこ
とはいうまでもない。例を用いて、本発明の構造は、図
３〜５において説明される基板の伝導タイプの逆の伝導
タイプを有するシリコン基板に作ることができる。
【図１】従来技術による、保護されるべき回路に接続さ
れた保護構造の回路図である。
れた保護構造の回路図である。
【図２】図１の構造が形成される半導体の断面図であ
る。
る。
【図３】本発明による保護構造が構成された半導体基板
の断面図である。
の断面図である。
【図４】図３の保護構造の等価回路図である。
【図５】図３の構造によって保護される回路の外部端子
に関する２つの電気的な変数の関係を例示する曲線を示
す図である。
に関する２つの電気的な変数の関係を例示する曲線を示
す図である。
10…ＳＣＲ構造 12，41，42…ＰＮＰ形バイポーラトランジスタ 14…ＮＰＮ形のバイポーラトランジスタ 15…ボンディングパッド 16…集積回路 18…Ｎチャネル電界効果トランジスタ 20…保護構造 30…半導体基板 32…ウェル領域 34，35，36，37，38…拡散領域 44…電気抵抗
Claims (3)
- 【請求項１】 特に静電放電に対して保護すべき回路(1
6)の外部端子(A) に接続された保護構造であって、該保
護構造は、第１の伝導タイプを有する３つの拡散領域(3
4 ，35，36) によって形成され、３つの前記拡散領域(3
4 ，35，36)は第２の伝導タイプを有するウェル領域（3
2）に形成され、前記ウェル領域(32)は前記第１の伝導
タイプの半導体基板(30)に形成され、３つの前記拡散領
域のうちの２つの前記拡散領域(34 ，36) は、リファレ
ンス電位(Vss) に接続され、他の前記拡散領域(35)は、
前記外部端子（Ａ）に接続されることを特徴とする保護
構造。 - 【請求項２】 集積された前記回路(16)は送受信機のア
ンテナに接続されたトランスポンダであり、前記外部端
子(A) は前記アンテナの端子の１つに接続されて前記ト
ランスポンダが前記保護構造によって保護される請求項
１に記載の保護構造。 - 【請求項３】 前記保護構造及び集積された前記回路(1
6)は前記半導体基板(30)においてモノリシック手法で形
成される請求項１に記載の保護構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH19980646/98 | 1998-03-18 | ||
| CH64698 | 1998-03-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312789A true JPH11312789A (ja) | 1999-11-09 |
Family
ID=4191864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7139499A Pending JPH11312789A (ja) | 1998-03-18 | 1999-03-17 | 保護構造 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11312789A (ja) |
| TW (1) | TW441068B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057286A (ja) * | 2000-08-08 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP2019006108A (ja) * | 2017-06-28 | 2019-01-17 | キヤノン株式会社 | 記録装置、及び記録ヘッド基板 |
| WO2022050040A1 (ja) * | 2020-09-01 | 2022-03-10 | オムロン株式会社 | 過電流保護回路及びスイッチング回路 |
-
1999
- 1999-03-12 TW TW88103867A patent/TW441068B/zh not_active IP Right Cessation
- 1999-03-17 JP JP7139499A patent/JPH11312789A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057286A (ja) * | 2000-08-08 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP4573963B2 (ja) * | 2000-08-08 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019006108A (ja) * | 2017-06-28 | 2019-01-17 | キヤノン株式会社 | 記録装置、及び記録ヘッド基板 |
| WO2022050040A1 (ja) * | 2020-09-01 | 2022-03-10 | オムロン株式会社 | 過電流保護回路及びスイッチング回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW441068B (en) | 2001-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301084A (en) | Electrostatic discharge protection for CMOS integrated circuits | |
| US6538266B2 (en) | Protection device with a silicon-controlled rectifier | |
| KR0139648B1 (ko) | 트리거 전압이 낮은 scr 보호장치 및 보호회로 | |
| US7495265B2 (en) | ESD protection circuit with SCR structure for semiconductor device | |
| US5430595A (en) | Electrostatic discharge protection circuit | |
| US6580184B2 (en) | Electrostatic discharge (ESD) protection circuit of silicon-controlled rectifier (SCR) structure operable at a low trigger voltage | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| US8693148B2 (en) | Over-limit electrical condition protection circuits for integrated circuits | |
| US9029910B2 (en) | Programmable SCR for ESD protection | |
| JPH0662529A (ja) | 静電放電に対する集積回路の保護装置 | |
| JPH06177330A (ja) | 半導体装置 | |
| JPH06196634A (ja) | 空乏制御型分離ステージ | |
| US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
| US4543593A (en) | Semiconductor protective device | |
| JPH0828426B2 (ja) | Ｉｇｆｅｔ集積回路の静電放電からの保護 | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| JPH1084098A (ja) | 三重井戸技術を用いた高密度ｄｒａｍのｅｓｄ保護 | |
| JPH11312789A (ja) | 保護構造 | |
| US6288884B1 (en) | MOS buffer immun to ESD damage | |
| US6414830B1 (en) | ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages | |
| JPH0590520A (ja) | 半導体保護装置 | |
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| US20230307438A1 (en) | Electro-static discharge protection devices having a low trigger voltage | |
| JP2656045B2 (ja) | 静電放電保護回路 | |
| JPH1168043A (ja) | Ｅｓｄ保護回路 |